JPWO2020160034A5

JPWO2020160034A5 -

Info

Publication number: JPWO2020160034A5
Application number: JP2021541146A
Authority: JP
Publication date: 2023-01-20

Claims

高性能コンピューティング環境において複数の独立したレイヤ２サブネットにわたって単一の論理ＩＰサブネットをサポートするためのシステムであって、
１つまたは複数のマイクロプロセッサを含むコンピュータと、
論理デバイスとを備え、前記論理デバイスはレイヤ３アドレスによってアドレス指定され、前記論理デバイスは、複数のネットワークアダプタを含み、前記システムはさらに、
複数のスイッチを備え、前記複数のスイッチの各々は複数のポートを含み、
前記複数のスイッチは、複数の別個のレイヤ２サブネットに配置され、
前記論理デバイスにおいてマッピングテーブルが提供され、
前記論理デバイスにおいてパケットが受信され、前記パケットは、ソースアドレスと複数の宛先アドレスとを含み、
前記論理デバイスは、前記複数の宛先アドレスのうちの少なくとも１つを更新し、
前記論理デバイスは、前記更新された宛先アドレスを含む前記受信されたパケットを前記複数の別個のレイヤ２サブネットのうちの１つに転送する、システム。
前記パケットのソースアドレスは、レイヤ２アドレスであり、
前記受信されたパケットの前記複数の宛先アドレスは、各々レイヤ２アドレスである、請求項１に記載のシステム。
前記複数のネットワークアダプタの各々は、複数のアダプタポートのうちのあるアダプタポートを含み、
前記複数のアダプタポートの各々は、一意のレイヤ２アドレスを介してアドレス指定される、請求項２に記載のシステム。
前記論理デバイス上の物理ポートの各々は、前記論理デバイスの前記レイヤ３アドレスによってさらにアドレス指定される、請求項３に記載のシステム。
前記複数のスイッチのうちの２つ以上のスイッチは、マルチシャーシリンクアグリゲーション方式を含む第１のレイヤ２サブネットに配置される、請求項４に記載のシステム。
前記複数のスイッチのうちの別のスイッチは、リンクアグリゲーション方式を含む第２のレイヤ２サブネットに配置される、請求項５に記載のシステム。
ソースレイヤ２アドレスおよび宛先レイヤ２アドレスを含むパケットが前記論理デバイスにおいて受信され、
前記論理デバイスは、前記パケットを受信した後、前記マッピングテーブルに基づいて、前記受信されたパケットの前記宛先レイヤ２アドレスを更新し、
前記論理デバイスは、前記論理デバイスの物理ポート上で前記更新されたパケットを転送し、
前記更新された宛先レイヤ２アドレスは、前記第１または第２のレイヤ２サブネットのうちの１つに関連付けられる、請求項６に記載のシステム。
高性能コンピューティング環境において複数の独立したレイヤ２サブネットにわたって単一の論理ＩＰサブネットをサポートするための方法であって、
１つまたは複数のマイクロプロセッサを含むコンピュータを提供することと、
論理デバイスを提供することとを含み、前記論理デバイスはレイヤ３アドレスによってアドレス指定され、前記論理デバイスは複数のネットワークアダプタを含み、前記方法はさらに、
複数のスイッチを提供することを含み、前記複数のスイッチの各々は複数のポートを含み、前記方法はさらに、
前記複数のスイッチを、複数の別個のレイヤ２サブネットに配置することと、
前記論理デバイスにおいてマッピングテーブルを提供することと、
前記論理デバイスにおいてパケットを受信することとを含み、前記パケットは、ソースアドレスと複数の宛先アドレスとを含み、前記方法はさらに、
前記論理デバイスが、前記複数の宛先アドレスのうちの少なくとも１つを更新することと、
前記論理デバイスが、前記更新された宛先アドレスを含む前記受信されたパケットを前記複数の別個のレイヤ２サブネットのうちの１つに転送することとを含む、方法。
前記パケットのソースアドレスは、レイヤ２アドレスであり、
前記受信されたパケットの前記複数の宛先アドレスは、各々レイヤ２アドレスである、請求項８に記載の方法。
前記複数のネットワークアダプタの各々は、複数のアダプタポートのうちのあるアダプタポートを含み、
前記複数のアダプタポートの各々は、一意のレイヤ２アドレスを介してアドレス指定される、請求項９に記載の方法。
前記論理デバイス上の物理ポートの各々は、前記論理デバイスの前記レイヤ３アドレスによってさらにアドレス指定される、請求項１０に記載の方法。
前記複数のスイッチのうちの２つ以上のスイッチは、マルチシャーシリンクアグリゲーション方式を含む第１のレイヤ２サブネットに配置される、請求項１１に記載の方法。
前記複数のスイッチのうちの別のスイッチは、リンクアグリゲーション方式を含む第２のレイヤ２サブネットに配置される、請求項１２に記載の方法。
前記論理デバイスは、前記マッピングテーブルに基づいて、前記受信されたパケットの宛先レイヤ２アドレスを更新し、
前記論理デバイスは、前記論理デバイスの物理ポート上で前記更新されたパケットを転送し、
前記更新された宛先レイヤ２アドレスは、前記第１または第２のレイヤ２サブネットのうちの１つに関連付けられる、請求項１３に記載の方法。
コンピュータに請求項８～１４のいずれか１項に記載の方法を実行させる、プログラム。