JPWO2019221131A1 - 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム - Google Patents
入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム Download PDFInfo
- Publication number
- JPWO2019221131A1 JPWO2019221131A1 JP2020519862A JP2020519862A JPWO2019221131A1 JP WO2019221131 A1 JPWO2019221131 A1 JP WO2019221131A1 JP 2020519862 A JP2020519862 A JP 2020519862A JP 2020519862 A JP2020519862 A JP 2020519862A JP WO2019221131 A1 JPWO2019221131 A1 JP WO2019221131A1
- Authority
- JP
- Japan
- Prior art keywords
- input
- information processing
- output
- processing resource
- resource element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer And Data Communications (AREA)
- Hardware Redundancy (AREA)
- Stored Programmes (AREA)
Abstract
Description
図1は、本願発明の第1の実施の形態に係る入出力処理割り当て制御システム1の構成を示すブロック図である。入出力処理割り当て制御システム1は、大別して、情報処理装置(入出力処理割り当て制御装置)10、及び、入出力デバイス20を含んでいる。
図3は、本願発明の第2の実施形態に係る入出力処理割り当て制御装置30の構成を示すブロック図である。
10 情報処理装置
101 割り当て処理
102 検出処理
103 CPUコア間通信処理
11 CPU
111乃至114 CPUコア
1110 ユーザアプリケーション
1111 カーネル
1112 デバイスドライバ
1113 アクセスインターセプト処理
1140 入出力データ送受信処理
1141 カーネル
1142 デバイスドライバ
12 主記憶
13 I/Oコントローラ
14 I/Oカード
15 入出力装置
16 CD/DVDドライブ
160 記録媒体
20 入出力デバイス
30 入出力処理割り当て制御装置
31 割り当て部
40 情報処理装置
41 第一の情報処理資源要素
42 第二の情報処理資源要素
420 入出力データ送受信処理
50 入出力デバイス
Claims (10)
- 情報処理装置に含まれる複数の情報処理資源要素のうちの第一の情報処理資源要素による入出力デバイスに対するアクセス要求に応じて、前記第一の情報処理資源要素とは異なる第二の情報処理資源要素が、前記入出力デバイスとの間における入出力データ送受信処理を実行する場合に、
前記第二の情報処理資源要素に対して、前記入出力データ送受信処理を割り当てるとともに、前記複数の情報処理資源要素のうち、前記入出力デバイスに対するアクセス要求を含む処理の新たな割り当て先から、前記第二の情報処理資源要素を除外する割り当て手段
を備える入出力処理割り当て制御装置。 - 前記割り当て手段は、前記第二の情報処理資源要素を、前記複数の情報処理資源要素のうちの特定の情報処理資源要素に固定する、
請求項1に記載の入出力処理割り当て制御装置。 - 前記第一の情報処理資源要素による、前記入出力デバイスに対するアクセス要求に対する、前記入出力デバイスからの応答の受信が完了したことを検出する検出手段をさらに備え、
前記割り当て手段は、前記検出手段によって、前記入出力デバイスからの応答の受信が完了したことが検出されたのち、前記第二の情報処理資源要素に対する前記入出力データ送受信処理の割り当てを解放する、
請求項1あるいは請求項2に記載の入出力処理割り当て制御装置。 - 前記検出手段は、前記入出力デバイスに対するアクセスが開始されてから、前記入出力デバイスに対するアクセスデータ量に基づく時間が経過したことをもって、前記入出力デバイスからの応答の受信が完了したことを検出する、
請求項3に記載の入出力処理割り当て制御装置。 - 前記複数の情報処理資源要素は、CPU(Central Processing Unit)に含まれるコア、あるいはCPU、あるいは仮想マシンにおける処理の割り当て単位である、
請求項1乃至請求項4のいずれか一項に記載の入出力処理割り当て制御装置。 - 前記入出力デバイスは、インタフェース仕様として、PCI(Peripheral Component Interconnect)エクスプレス及びイーサネットを用いる、
請求項1乃至請求項5のいずれか一項に記載の入出力処理割り当て制御装置。 - 請求項1乃至請求項5のいずれか一項に記載の入出力処理割り当て制御装置と、
前記第一及び第二の情報処理資源要素と、
前記入出力デバイスと、
を含む、入出力処理割り当て制御システム。 - 前記第一の情報処理資源要素は、前記入出力デバイスに対するアクセス要求を検出したのち、前記アクセス要求が指示する前記入出力データ送受信処理の実行を前記第二の情報処理資源要素に依頼し、
前記第二の情報処理資源要素は、前記入出力デバイスとの間で送受信するデータに対するカプセル化処理及びデカプセル化処理を含む、前記入出力データ送受信処理を実行することによって、前記入出力デバイスから受信したデータを、前記第一の情報処理資源要素に入力する、
請求項7に記載の入出力処理割り当て制御システム。 - 第一の情報処理装置に含まれる複数の情報処理資源要素のうちの第一の情報処理資源要素による入出力デバイスに対するアクセス要求に応じて、前記第一の情報処理資源要素とは異なる第二の情報処理資源要素が、前記入出力デバイスとの間における入出力データ送受信処理を実行する場合に、
第二の情報処理装置によって、
前記第二の情報処理資源要素に対して、前記入出力データ送受信処理を割り当てるとともに、前記複数の情報処理資源要素のうち、前記入出力デバイスに対するアクセス要求を含む処理の新たな割り当て先から、前記第二の情報処理資源要素を除外する
入出力処理割り当て制御方法。 - 情報処理装置に含まれる複数の情報処理資源要素のうちの第一の情報処理資源要素による入出力デバイスに対するアクセス要求に応じて、前記第一の情報処理資源要素とは異なる第二の情報処理資源要素が、前記入出力デバイスとの間における入出力データ送受信処理を実行する場合に、
前記第二の情報処理資源要素に対して、前記入出力データ送受信処理を割り当てるとともに、前記複数の情報処理資源要素のうち、前記入出力デバイスに対するアクセス要求を含む処理の新たな割り当て先から、前記第二の情報処理資源要素を除外する割り当て機能
をコンピュータに実現させるための入出力処理割り当て制御プログラムが格納された記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018095886 | 2018-05-18 | ||
JP2018095886 | 2018-05-18 | ||
PCT/JP2019/019153 WO2019221131A1 (ja) | 2018-05-18 | 2019-05-14 | 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラムが格納された記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019221131A1 true JPWO2019221131A1 (ja) | 2021-05-13 |
JP7047906B2 JP7047906B2 (ja) | 2022-04-05 |
Family
ID=68539678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020519862A Active JP7047906B2 (ja) | 2018-05-18 | 2019-05-14 | 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US11321251B2 (ja) |
JP (1) | JP7047906B2 (ja) |
WO (1) | WO2019221131A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4452064B2 (ja) * | 2003-11-18 | 2010-04-21 | 株式会社日立製作所 | 情報処理システム、情報処理装置、情報処理装置の制御方法及びプログラム |
WO2010079757A1 (ja) * | 2009-01-08 | 2010-07-15 | シャープ株式会社 | 送信装置、送信方法、通信システムおよび通信方法 |
JP5850054B2 (ja) * | 2011-08-01 | 2016-02-03 | 日本電気株式会社 | 分散処理管理サーバ、分散システム、及び分散処理管理方法 |
US10324883B2 (en) | 2014-03-28 | 2019-06-18 | Nec Corporation | Computer system, data-processing apparatus, bus-data transferring method, and computer-readable recording medium for transferring data flowing through system bus |
MX357178B (es) * | 2014-05-21 | 2018-06-28 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
US10425103B2 (en) * | 2014-05-21 | 2019-09-24 | Sony Corporation | Data processing device and data processing method |
EP3148091B1 (en) * | 2014-05-21 | 2021-03-10 | Sony Corporation | Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 8/15 ldpc code of length 16200 |
JP6518087B2 (ja) | 2015-03-09 | 2019-05-22 | キヤノン株式会社 | プログラム処理装置 |
-
2019
- 2019-05-14 WO PCT/JP2019/019153 patent/WO2019221131A1/ja active Application Filing
- 2019-05-14 JP JP2020519862A patent/JP7047906B2/ja active Active
- 2019-05-14 US US17/055,381 patent/US11321251B2/en active Active
Non-Patent Citations (1)
Title |
---|
磯部 泰徳,佐藤 未来子,並木 美太郎: "ホモジニアスマルチコアCPUにおける異種OS間の連携機構の試作", 情報処理学会研究報告, JPN6019026564, 15 June 2009 (2009-06-15), JP, pages 1 - 8, ISSN: 0004556778 * |
Also Published As
Publication number | Publication date |
---|---|
US11321251B2 (en) | 2022-05-03 |
US20210216481A1 (en) | 2021-07-15 |
WO2019221131A1 (ja) | 2019-11-21 |
JP7047906B2 (ja) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9003082B2 (en) | Information processing apparatus, arithmetic device, and information transferring method | |
JP5737050B2 (ja) | 情報処理装置、割込み制御方法および割込み制御プログラム | |
JP5180373B2 (ja) | 仮想化環境における割り込みメッセージ終了のレイジー処理 | |
US10120736B2 (en) | Executing a kernel device driver as a user space process | |
US8171236B2 (en) | Managing migration of a shared memory logical partition from a source system to a target system | |
US9135080B2 (en) | Dynamically assigning a portion of physical computing resource to logical partitions based on characteristics of executing logical partitions | |
US9798565B2 (en) | Data processing system and method having an operating system that communicates with an accelerator independently of a hypervisor | |
US9354952B2 (en) | Application-driven shared device queue polling | |
US20150370582A1 (en) | At least one user space resident interface between at least one user space resident virtual appliance and at least one virtual data plane | |
US11169837B2 (en) | Fast thread execution transition | |
KR102387922B1 (ko) | 솔리드 스테이트 드라이브의 비동기 이벤트 요청 명령 처리 방법 및 시스템 | |
WO2019028682A1 (zh) | 一种多系统共享内存的管理方法及装置 | |
US11036645B2 (en) | Secure userspace networking for guests | |
US10990436B2 (en) | System and method to handle I/O page faults in an I/O memory management unit | |
US20140089624A1 (en) | Cooperation of hoarding memory allocators in a multi-process system | |
JP7047906B2 (ja) | 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム | |
KR20160061726A (ko) | 인터럽트 핸들링 방법 | |
KR20130104958A (ko) | 다중 운영체제들을 실행하는 장치 및 방법 | |
JP6653786B2 (ja) | I/o制御方法およびi/o制御システム | |
US10152341B2 (en) | Hyper-threading based host-guest communication | |
US11593168B2 (en) | Zero copy message reception for devices via page tables used to access receiving buffers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201022 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210924 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7047906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |