JPWO2019221035A1

JPWO2019221035A1 - Data structure of power arithmetic units, power transmission systems, and power packets

Info

Publication number: JPWO2019221035A1
Application number: JP2020519609A
Authority: JP
Inventors: ▲隆▼士引原; 翔太稲垣
Original assignee: Kyoto University
Current assignee: Kyoto University
Priority date: 2018-05-14
Filing date: 2019-05-10
Publication date: 2021-05-27
Also published as: WO2019221035A1

Abstract

電力の演算を実現する。開示された電力演算装置は、パルス化された第１入力電力に対する演算をする電力演算装置であって、前記第１入力電力を蓄える蓄電部４５２と、前記第１入力電力に対する演算結果に相当する出力電力を前記蓄電部４５２から出力する演算処理を実行する処理回路４５１と、を備える。Realize power calculation. The disclosed power calculation device is a power calculation device that calculates a pulsed first input power, and corresponds to a storage unit 452 that stores the first input power and a calculation result for the first input power. It includes a processing circuit 451 that executes arithmetic processing for outputting output power from the power storage unit 452.

Description

本開示は、電力の演算に関する。本出願は、２０１８年５月１４日出願の日本出願第２０１８−０９２６６８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用する。 The present disclosure relates to power calculations. This application claims priority based on Japanese application No. 2018-092668 filed on May 14, 2018, and incorporates all the contents described in the Japanese application.

特許文献１及び特許文献２は、電力パケットが伝送される電力伝送システムを開示している。電力パケットは、伝送される電力がパルス化されたパイロードと、ヘッダなどの情報タグと、を備えている。 Patent Document 1 and Patent Document 2 disclose a power transmission system in which power packets are transmitted. The power packet includes a pilot in which the transmitted power is pulsed, and an information tag such as a header.

国際公開第２０１４／１８９０５１号International Publication No. 2014/189051 国際公開第２０１４／０７７１９１号International Publication No. 2014/077191

電力パケットのように電力をパルス化することで、電力を離散化して伝送することができる。電力が離散化されていることで、電力の伝送量をパケット又はパルスの個数又は密度として考えることができる。 By pulsing the electric power like a power packet, the electric power can be discretely transmitted. Since the power is discretized, the amount of power transmitted can be considered as the number or density of packets or pulses.

本開示は、上述の電力の離散化した伝送という特徴を生かすべく、離散化電力を演算するという概念を提示する。 The present disclosure presents the concept of calculating discretized power in order to take advantage of the above-mentioned feature of discretized power transmission.

本開示の第１の側面は、電力演算装置である。電力演算装置は、パルス化された入力電力に対する演算をする。電力演算装置は、入力電力を蓄える蓄電部と、入力電力に対する演算結果に相当する出力電力を前記蓄電部から出力する演算処理を実行する処理回路と、を備える。 The first aspect of the present disclosure is a power arithmetic unit. The power arithmetic unit performs an operation on the pulsed input power. The power calculation device includes a power storage unit that stores input power, and a processing circuit that executes calculation processing that outputs output power corresponding to a calculation result for the input power from the power storage unit.

本開示の他の側面は、電力伝送システムである。電力伝送システムは、前記電力演算装置を備える。 Another aspect of the disclosure is a power transmission system. The power transmission system includes the power arithmetic unit.

本開示のさらに他の側面は、電力パケットのデータ構造である。データ構造は、伝送される電力を有するペイロードと、前記演算処理に関する制御に用いる演算情報と、を備える。演算情報は、電力演算装置に用いられる。 Yet another aspect of the disclosure is the data structure of power packets. The data structure includes a payload having electric power to be transmitted and arithmetic information used for controlling the arithmetic processing. The calculation information is used in the power calculation device.

更なる詳細は、後述の実施形態として説明される。 Further details will be described as embodiments described below.

図１は、電力伝送システムの構成図である。FIG. 1 is a configuration diagram of a power transmission system. 図２Ａは、ルータの回路図である。図２Ｂは、ルータのスイッチ回路図である。FIG. 2A is a circuit diagram of the router. FIG. 2B is a switch circuit diagram of the router. 図３は、処理回路図である。FIG. 3 is a processing circuit diagram. 図４Ａは、非演算状態の処理回路図である。図４Ｂは、入力状態の処理回路図である。図４Ｃは、入出力状態の処理回路図である。図４Ｄは、出力状態の処理回路図である。FIG. 4A is a processing circuit diagram in a non-calculation state. FIG. 4B is a processing circuit diagram of an input state. FIG. 4C is a processing circuit diagram of an input / output state. FIG. 4D is a processing circuit diagram of an output state. 図５は、電力パケットのデータ構造図である。FIG. 5 is a data structure diagram of a power packet. 図６は、コントローラによる処理の説明図である。FIG. 6 is an explanatory diagram of processing by the controller. 図７Ａは、入力電力パケットの説明図である。図７Ｂは、ＡＮＤの真理値表である。FIG. 7A is an explanatory diagram of an input power packet. FIG. 7B is a truth table of AND. 図８Ａは、入力電圧を示す図である。図８Ｂは、出力電圧を示す図である。FIG. 8A is a diagram showing an input voltage. FIG. 8B is a diagram showing an output voltage. 図９Ａは、出力電流を示す図である。図９Ｂは、蓄電部の電圧変化を示す図である。FIG. 9A is a diagram showing an output current. FIG. 9B is a diagram showing a voltage change of the power storage unit. 図１０Ａは、ＡＮＤ演算の入力電圧及び出力電圧を示す図である。図１０Ｂは、ＡＮＤ演算の出力電流を示す図である。FIG. 10A is a diagram showing an input voltage and an output voltage of the AND operation. FIG. 10B is a diagram showing the output current of the AND operation. 図１１は、ＯＲ，ＮＯＴ，ＥＸＯＲ，ＮＯＲ，ＮＡＮＤの真理値表を示す図である。FIG. 11 is a diagram showing a truth table of OR, NOT, EXOR, NOR, and NAND. 図１２Ａは、入力電圧を示す図である。図１２Ｂは、出力電圧を示す図である。FIG. 12A is a diagram showing an input voltage. FIG. 12B is a diagram showing an output voltage. 図１３Ａは、出力電流を示す図である。図１３Ｂは、蓄電部の電圧変化を示す図である。FIG. 13A is a diagram showing an output current. FIG. 13B is a diagram showing a voltage change of the power storage unit. 図１４Ａは、ＮＡＮＤ演算の入力電圧及び出力電圧を示す図である。図１４Ｂは、ＮＡＮＤ演算の出力電流を示す図である。FIG. 14A is a diagram showing an input voltage and an output voltage of NAND operation. FIG. 14B is a diagram showing the output current of the NAND operation. 図１５は、コントローラによる処理の説明図である。FIG. 15 is an explanatory diagram of processing by the controller. 図１６Ａは、蓄電部の電圧の状態遷移図である。図１６Ｂは、入力、演算種別、出力および状態を示す表である。図１６Ｃは、制御例における状態遷移図である。FIG. 16A is a state transition diagram of the voltage of the power storage unit. FIG. 16B is a table showing inputs, operation types, outputs and states. FIG. 16C is a state transition diagram in the control example. 図１７は、蓄電部の電圧変化を示す図である。FIG. 17 is a diagram showing a voltage change of the power storage unit.

＜１．電力演算装置、電力伝送システム、電力パケットのデータ構造の概要＞ <1. Overview of data structure of power arithmetic unit, power transmission system, and power packet>

（１）実施形態に係る電力演算装置は、パルス化された第１入力電力に対する演算をする。電力演算装置は、前記第１入力電力を蓄える蓄電部を備える。蓄電部は、例えば、キャパシタである。電力演算装置は、前記第１入力電力に対する演算結果に相当する出力電力を前記蓄電部から出力する演算処理を実行する処理回路を備える。処理回路の出力電力は、入力電力に対する演算結果となっているため、電力の演算が実現される。なお、ここでの電力の演算は、演算結果が物理的な電力量として反映されるものであり、演算結果が論理的な値にすぎない一般的な信号演算とは異なる。なお、蓄電部は、信号演算において、信号を記憶するメモリに相当する要素として機能する。 (1) The power calculation device according to the embodiment calculates the pulsed first input power. The power arithmetic unit includes a power storage unit that stores the first input power. The power storage unit is, for example, a capacitor. The power arithmetic unit includes a processing circuit that executes an arithmetic process for outputting an output power corresponding to an arithmetic result with respect to the first input electric power from the power storage unit. Since the output power of the processing circuit is the calculation result for the input power, the power calculation is realized. The power calculation here reflects the calculation result as a physical electric energy, and is different from the general signal calculation in which the calculation result is only a logical value. The power storage unit functions as an element corresponding to a memory for storing signals in signal calculation.

電力演算装置は、特許文献１又は２に記載の電力ルータに組み込まれていてもよいし、電力ルータとは別の装置として、電力伝送システム中に設けられていてもよい。電力演算装置が、電力ルータに組み込まれていると、ルータ内部の演算処理で、電力パケットの電力を変化させることができる。 The power arithmetic unit may be incorporated in the power router described in Patent Document 1 or 2, or may be provided in the power transmission system as a device separate from the power router. When the power arithmetic unit is incorporated in the power router, the power of the power packet can be changed by the arithmetic processing inside the router.

（２）前記処理回路は、複数の種別の演算処理を実行可能なスイッチ回路として構成されてもよい。複数の種別の演算処理を実行可能であることで、汎用性が高まる。また、多数の処理回路を集積化することで、電力演算集積回路を実現できる。 (2) The processing circuit may be configured as a switch circuit capable of executing a plurality of types of arithmetic processing. Being able to execute multiple types of arithmetic processing enhances versatility. Further, by integrating a large number of processing circuits, a power calculation integrated circuit can be realized.

（３）前記電力演算装置は、選択された種別の演算処理が実行されるように前記処理回路を制御するコントローラを更に備えることができる。コントローラが、処理回路を制御することで、同一の処理回路に様々な種別の演算処理を実行させることができる。すなわち、書き換え可能な処理回路が実現される。 (3) The power arithmetic unit may further include a controller that controls the processing circuit so that the arithmetic processing of the selected type is executed. By controlling the processing circuit, the controller can make the same processing circuit execute various types of arithmetic processing. That is, a rewritable processing circuit is realized.

（４）パルス化された電力は、電力パケットに含まれていてもよい。すなわち、前記第１入力電力は、第１入力電力パケットに含まれていてもよい。電力パケットは、例えば、ペイロードにおいて電力を有することができる。 (4) The pulsed power may be included in the power packet. That is, the first input power may be included in the first input power packet. The power packet can have power in the payload, for example.

前記第１入力電力パケットは、前記コントローラにおいて、前記演算処理に関する制御に用いられる演算情報を含むことができる。この場合、電力パケットの演算情報によって、演算処理を制御することができる。 The first input power packet can include arithmetic information used in the controller for control related to the arithmetic processing. In this case, the arithmetic processing can be controlled by the arithmetic information of the power packet.

（５）前記演算情報は、前記演算処理の種別を示す演算種別情報を有することができる。前記コントローラは、前記処理回路にて実行される演算処理として、前記演算種別情報が示す演算処理を選択することができる。この場合、演算種別情報によって、処理回路にて実行される演算処理の種別を制御することができる。 (5) The calculation information may include calculation type information indicating the type of the calculation process. The controller can select the arithmetic processing indicated by the arithmetic type information as the arithmetic processing executed by the processing circuit. In this case, the type of arithmetic processing executed in the processing circuit can be controlled by the arithmetic type information.

（６）前記演算情報は、第２入力電力を有する第２入力電力パケットの識別情報を有することができる。前記出力電力は、前記第１入力電力と、前記識別情報によって識別される前記第２入力電力パケットの前記第２入力電力と、に対する演算結果に相当する電力であってもよい。すなわち、前記コントローラは、前記第１入力電力と、前記識別情報によって識別される前記第２入力電力パケットの前記第２入力電力と、に対する演算結果に相当する出力電力を前記蓄電部から出力する演算処理を実行することができる。 (6) The calculation information may include identification information of a second input power packet having a second input power. The output power may be a power corresponding to a calculation result for the first input power and the second input power of the second input power packet identified by the identification information. That is, the controller outputs an output power corresponding to a calculation result for the first input power and the second input power of the second input power packet identified by the identification information from the power storage unit. The process can be executed.

（７）前記コントローラは、前記演算処理の実行の可否を判定するよう構成されていてもよい。この場合、コントローラは、電力演算装置が、電力パケットを受け入れて、演算処理を実行するか否かを選択することができる。 (7) The controller may be configured to determine whether or not the arithmetic processing can be executed. In this case, the controller can select whether or not the power arithmetic unit accepts the power packet and executes the arithmetic processing.

前記演算処理の実行の可否の判定は、前記蓄電部の電圧及び演算対象となる入力電力パケットの入力電力に基づいて行われるのが好ましい。 It is preferable that the determination as to whether or not the calculation process can be executed is performed based on the voltage of the power storage unit and the input power of the input power packet to be calculated.

前記演算処理の実行の可否の判定は、さらに、前記演算処理の種別に基づいて行われるのが好ましい。 It is preferable that the determination as to whether or not the arithmetic processing can be executed is further performed based on the type of the arithmetic processing.

（８）前記演算処理の実行の可否の判定は、前記蓄電部の電圧を所望の電圧にするために行われるのが好ましい。 (8) It is preferable that the determination as to whether or not the arithmetic processing can be executed is performed in order to make the voltage of the power storage unit a desired voltage.

（９）前記処理回路は、前記蓄電部へ電力を蓄える入力状態及び前記出力電力を前記蓄電部から出力する出力状態を含む複数の状態に切り替え可能に構成されているのが好ましい。前記複数の状態は、前記蓄電部へ前記入力電力を蓄えることと前記出力電力を前記蓄電部から出力することが同時に行われる入出力状態を更に含んでもよい。前記複数の状態は、前記蓄電部へ前記入力電力を蓄えることも前記出力電力を前記蓄電部から出力することも行わない非演算状態を更に含んでもよい。 (9) It is preferable that the processing circuit is configured to be switchable to a plurality of states including an input state for storing electric power in the power storage unit and an output state for outputting the output power from the power storage unit. The plurality of states may further include an input / output state in which the input power is stored in the power storage unit and the output power is output from the power storage unit at the same time. The plurality of states may further include a non-calculation state in which the input power is neither stored in the power storage unit nor the output power is output from the power storage unit.

（１０）前記出力電力を有する出力電力パケットを生成するパケット生成部を更に備えることができる。この場合、出力電力を有する電力パケットを生成でき、出力電力の伝送が可能となる。 (10) A packet generation unit that generates an output power packet having the output power can be further provided. In this case, a power packet having output power can be generated, and output power can be transmitted.

（１１）実施形態に係る電力伝送システムは、（１）から（１０）のいずれか１項に記載の電力演算装置を備えることができる。 (11) The power transmission system according to the embodiment may include the power calculation device according to any one of (1) to (10).

（１２）実施形態に係る電力パケットのデータ構造は、伝送される電力を有するペイロードと、ペイロードが有する電力に対する演算結果に相当する電力を出力する演算処理を実行する電力演算装置が、前記演算処理に関する制御に用いる演算情報と、を備える。 (12) The data structure of the power packet according to the embodiment is such that the power calculation device that executes the calculation process for outputting the payload having the power to be transmitted and the power corresponding to the calculation result for the power included in the payload performs the calculation process. It is provided with arithmetic information used for controlling the above.

前記演算情報は、前記演算処理の種別を示す演算種別情報を有することができる。前記演算種別情報は、前記電力演算装置が、前記演算処理の種別を選択するために用いられる。 The calculation information may include calculation type information indicating the type of the calculation process. The calculation type information is used by the power calculation device to select the type of the calculation process.

前記演算情報は、演算対象となる電力パケットの識別情報を有することができる。前記識別情報は、前記電力演算装置が、前記演算処理の対象となる電力パケットを識別するために用いられる。 The calculation information may include identification information of the power packet to be calculated. The identification information is used by the power arithmetic unit to identify a power packet to be subjected to the arithmetic processing.

＜２．電力演算装置、電力伝送システム、電力パケットのデータ構造の例＞ <2. Examples of data structures for power arithmetic units, power transmission systems, and power packets>

図１は、電力伝送システム１０を示している。システム１０は、電源２０から負荷５０へ電力を電力パケット６０によって伝送するネットワークである。電源２０は、例えば、発電設備又は電池である。実施形態において、電源２０は、直流電源である。 FIG. 1 shows a power transmission system 10. The system 10 is a network that transmits electric power from the power source 20 to the load 50 by the electric power packet 60. The power source 20 is, for example, a power generation facility or a battery. In the embodiment, the power supply 20 is a DC power supply.

システム１０は、ミキサ３０を備える。ミキサ３０は、電源２０から供給される電力から、電力パケット６０を生成する。図１に示す電力パケット６０は、パルス化された電力を有するペイロード６２と、ヘッダ６１及びフッタ６３からなる情報タグと、を備えている。ミキサ３０が生成した電力パケット６０は、システム１０内のルータ４０へ送信される。 The system 10 includes a mixer 30. The mixer 30 generates a power packet 60 from the power supplied from the power source 20. The power packet 60 shown in FIG. 1 includes a payload 62 having pulsed power and an information tag including a header 61 and a footer 63. The power packet 60 generated by the mixer 30 is transmitted to the router 40 in the system 10.

図１に示すように、ミキサ３０は、コントローラ３１と、ゲートドライバ３２と、スイッチ回路３３と、を備えている。図示のスイッチ回路３３は、２入力１出力回路である。スイッチ回路３３の２入力には、それぞれ、電源２０，２０が接続されている。スイッチ回路３３は、２つの電源２０，２０のいずれか一方から電力パケット６０を生成し、出力することができる。 As shown in FIG. 1, the mixer 30 includes a controller 31, a gate driver 32, and a switch circuit 33. The switch circuit 33 shown is a 2-input 1-output circuit. Power supplies 20 and 20 are connected to the two inputs of the switch circuit 33, respectively. The switch circuit 33 can generate and output a power packet 60 from any one of the two power supplies 20 and 20.

スイッチ回路３３は、入力と出力との間に設けられたスイッチ素子３０１，３０５を備えている。スイッチ素子３０１，３０５のＯＮ／ＯＦＦ切り替えにより、図１に示す電力パケット６０が生成される。各スイッチ素子３０１，３０５と出力との間には、ダイオード３０３，３０７が設けられている。ダイオード３０３，３０７は、入力側から出力側へ向かう方向の電流を許容し、逆方向への電流を阻止する。なお、スイッチ素子３０１，３０５と、ダイオード３０３，３０７との間には、一端がグランドに接続された抵抗３０２，３０６の他端が接続されている。 The switch circuit 33 includes switch elements 301 and 305 provided between the input and the output. The power packet 60 shown in FIG. 1 is generated by switching ON / OFF of the switch elements 301 and 305. Diodes 303 and 307 are provided between the switch elements 301 and 305 and the output. The diodes 303 and 307 allow a current in the direction from the input side to the output side and block the current in the opposite direction. The other ends of the resistors 302 and 306, one end of which is connected to the ground, are connected between the switch elements 301 and 305 and the diodes 303 and 307.

コントローラ３１は、スイッチ素子３０１，３０５のスイッチング制御のための制御信号を、ゲートドライバ３２に与える。ゲートドライバ３２は、制御信号に従って、スイッチ素子３０１，３０５のＯＮ／ＯＦＦを制御するゲート電圧を出力する。スイッチ素子３０１がＯＮ／ＯＦＦ制御されると、スイッチ素子３０１に接続された電源２０からの電力により電力パケットが生成され、出力される。また、スイッチ素子３０５がＯＮ／ＯＦＦ制御されると、スイッチ素子３０５に接続された電源２０からの電力により電力パケットが生成され、出力される。 The controller 31 gives a control signal for switching control of the switch elements 301 and 305 to the gate driver 32. The gate driver 32 outputs a gate voltage that controls ON / OFF of the switch elements 301 and 305 according to the control signal. When the switch element 301 is ON / OFF controlled, a power packet is generated and output by the power from the power source 20 connected to the switch element 301. Further, when the switch element 305 is ON / OFF controlled, a power packet is generated and output by the electric power from the power source 20 connected to the switch element 305.

システム１０は、ルータ４０を備える。電力パケット６０は、ルータ４０を介して、ネットワーク内で転送され、負荷へ到達する。ルータ４０は、ネットワーク内で、電力パケット６０を中継する。ルータ４０は、電力パケット６０を転送するルートを決定するルーティングを行う。実施形態のルータ４０は、電力演算装置として機能する。ルータ４０は、入力された電力パケットの電力に対する演算を行い、演算結果に相当する電力を有する電力パケットを出力することができる。 The system 10 includes a router 40. The power packet 60 is forwarded in the network via the router 40 to reach the load. The router 40 relays the power packet 60 in the network. The router 40 performs routing that determines a route for forwarding the power packet 60. The router 40 of the embodiment functions as a power arithmetic unit. The router 40 can perform an operation on the power of the input power packet and output a power packet having a power corresponding to the operation result.

図２Ａに示すように、ルータ４０は、コントローラ４１と、ゲートドライバ４２と、スイッチ回路４３と、アイソレータ４４と、を備えている。図示のスイッチ回路４３は、２入力２出力回路である。スイッチ回路４３は、入力された電力パケットをいずれの出力から送出するかを選択することができる。出力の選択により、電力パケットのルーティングが行われる。 As shown in FIG. 2A, the router 40 includes a controller 41, a gate driver 42, a switch circuit 43, and an isolator 44. The switch circuit 43 shown is a 2-input 2-output circuit. The switch circuit 43 can select from which output the input power packet is transmitted. The output selection routes the power packets.

図示のスイッチ回路４３は、２つの電力演算部４５０Ａ、４５０Ｂを備える。電力演算部４５０Ａ，４５０Ｂは、それぞれ、処理回路４５１と蓄電部４５２とを備える。実施形態の蓄電部４５２は、キャパシタによって構成されている。蓄電部は、応答が早いストレージ素子であってもよい。 The illustrated switch circuit 43 includes two power calculation units 450A and 450B. The power calculation units 450A and 450B each include a processing circuit 451 and a power storage unit 452, respectively. The power storage unit 452 of the embodiment is composed of a capacitor. The power storage unit may be a storage element having a quick response.

スイッチ回路４３の各入力には、それぞれ、２つのスイッチ素子が接続されている。例えば、第１の入力には、スイッチ素子４０１及びスイッチ素子４０２が並列に接続されている。スイッチ素子４０１がＯＮになると、第１の入力は、電力演算部４５０Ｂに接続される。スイッチ素子４０２がＯＮになると、第１の入力は、電力演算部４５０Ａに接続される。また、第２の入力には、スイッチ素子４０３及びスイッチ素子４０４が並列に接続されている。スイッチ素子４０３がＯＮになると、第２の入力は、電力演算部４５０Ｂに接続される。スイッチ素子４０４がＯＮになると、第２の入力は、電力演算部４５０Ａに接続される。 Two switch elements are connected to each input of the switch circuit 43. For example, the switch element 401 and the switch element 402 are connected in parallel to the first input. When the switch element 401 is turned on, the first input is connected to the power calculation unit 450B. When the switch element 402 is turned on, the first input is connected to the power calculation unit 450A. Further, the switch element 403 and the switch element 404 are connected in parallel to the second input. When the switch element 403 is turned on, the second input is connected to the power calculation unit 450B. When the switch element 404 is turned on, the second input is connected to the power calculation unit 450A.

各スイッチ素子４０１，４０２，４０３，４０４と電力演算部４５０Ａ，４５０Ｂとの間には、ダイオード４０５，４０６，４０７，４０８が設けられている。ダイオード４０５，４０６，４０７，４０８は、入力側から電力演算部４５０Ａ，４５０Ｂへ向かう方向の電流を許容し、逆方向への電流を阻止する。 Diodes 405, 406, 407, and 408 are provided between the switch elements 401, 402, 403, and 404 and the power calculation units 450A and 450B. The diodes 405, 406, 407, and 408 allow the current in the direction from the input side toward the power calculation units 450A and 450B, and block the current in the opposite direction.

電力演算部４５０Ａ，４５０Ｂの各出力には、それぞれ、２つのスイッチ素子が接続されている。例えば、電力演算部４５０Ａの出力には、スイッチ素子４１１及びスイッチ素子４１２が並列に接続されている。スイッチ素子４１１がＯＮになると、電力演算部４５０Ａの出力は、第２の出力に接続される。スイッチ素子４１２がＯＮになると、電力演算部４５０Ａの出力は、第１の出力に接続される。また、電力演算部４５０Ｂの出力には、スイッチ素子４１３及びスイッチ素子４１４が並列に接続されている。スイッチ素子４１３がＯＮになると、電力演算部４５０Ｂの出力は、第２の出力に接続される。スイッチ素子４０４がＯＮになると、電力演算部４５０Ｂの出力は、第１の出力に接続される。 Two switch elements are connected to the outputs of the power calculation units 450A and 450B, respectively. For example, the switch element 411 and the switch element 412 are connected in parallel to the output of the power calculation unit 450A. When the switch element 411 is turned on, the output of the power calculation unit 450A is connected to the second output. When the switch element 412 is turned on, the output of the power calculation unit 450A is connected to the first output. Further, a switch element 413 and a switch element 414 are connected in parallel to the output of the power calculation unit 450B. When the switch element 413 is turned on, the output of the power calculation unit 450B is connected to the second output. When the switch element 404 is turned on, the output of the power calculation unit 450B is connected to the first output.

各スイッチ素子４１１，４１２，４１３，４１４と出力との間には、ダイオード４１５，４１６，４１７，４１８が設けられている。ダイオード４１５，４１６，４１７，４１８は、電力演算部４５０Ａ，４５０Ｂから出力へ向かう方向の電流を許容し、逆方向への電流を阻止する。 Diodes 415, 416, 417, 418 are provided between each switch element 411, 421, 413, 414 and the output. The diodes 415, 416, 417, 418 allow the current in the direction from the power calculation units 450A, 450B to the output, and block the current in the opposite direction.

図３は、電力演算部４５０Ａ，４５０Ｂの回路図である。電力演算部は、処理回路４５１は、蓄電部４５２への充放電を制御するスイッチ回路である。図３の処理回路４５１は、３つのスイッチ素子５０１，５０２，５０３を備える。また、処理回路４５１は、意図されている方向にだけ電流を流すためのダイオード５１１，５１２，５１３，５１４が設けられている。さらに、処理回路４５１の入力（図３の処理回路４５１の左端）とダイオード５１１との間には、一端がグランドに接続された抵抗５０５の他端が接続されている。 FIG. 3 is a circuit diagram of the power calculation units 450A and 450B. In the power calculation unit, the processing circuit 451 is a switch circuit that controls charging / discharging to the power storage unit 452. The processing circuit 451 of FIG. 3 includes three switch elements 501, 502, and 503. Further, the processing circuit 451 is provided with diodes 511, 512, 513, 514 for flowing a current only in an intended direction. Further, the other end of the resistor 505, one end of which is connected to the ground, is connected between the input of the processing circuit 451 (the left end of the processing circuit 451 of FIG. 3) and the diode 511.

図４Ａは、３つのスイッチ素子５０１，５０２，５０３がすべてＯＦＦである状態を示している。図４Ａの状態において、処理回路４５１の入力に電力パケットが与えられたとしても、処理回路４５１は、電力パケットを受け付けない。図４Ａの状態は、非演算状態である。非演算状態では、入力された電力を蓄電部４５２へ蓄えることは行われず、処理回路４５１からの電力の出力も行われない。 FIG. 4A shows a state in which all three switch elements 501, 502, and 503 are OFF. In the state of FIG. 4A, even if a power packet is given to the input of the processing circuit 451, the processing circuit 451 does not accept the power packet. The state of FIG. 4A is a non-calculation state. In the non-calculation state, the input power is not stored in the power storage unit 452, and the power is not output from the processing circuit 451.

図４Ｂは、スイッチ素子５０１がＯＮであり、スイッチ素子５０２，５０３がＯＦＦである状態を示している。図４Ｂの状態は、電力の入力状態（蓄電状態）である。入力状態では、処理回路４５１の入力に与えられた電力が、蓄電部４５２に蓄えられる。 FIG. 4B shows a state in which the switch element 501 is ON and the switch elements 502 and 503 are OFF. The state of FIG. 4B is a power input state (storage state). In the input state, the electric power given to the input of the processing circuit 451 is stored in the power storage unit 452.

図４Ｃは、スイッチ素子５０１，５０２，５０３がすべてＯＮである状態を示している。図４Ｃの状態は、電力の入出力状態（蓄電・放電状態）である。入出力状態では、処理回路４５１に与えられた電力が、蓄電部４５２に蓄えられるとともに、蓄電部４５２に蓄えられた電力を処理回路４５１から出力することができる。 FIG. 4C shows a state in which the switch elements 501, 502, and 503 are all ON. The state of FIG. 4C is a power input / output state (storage / discharge state). In the input / output state, the electric power given to the processing circuit 451 is stored in the power storage unit 452, and the electric power stored in the power storage unit 452 can be output from the processing circuit 451.

図４Ｄは、スイッチ素子５０２，５０３がＯＮであり、スイッチ素子５０１がＯＦＦである状態を示している。図４Ｄの状態は、電力の出力状態（放電状態）である。出力状態では、蓄電部４５２に蓄えられた電力を処理回路４５１から出力することができる。 FIG. 4D shows a state in which the switch elements 502 and 503 are ON and the switch element 501 is OFF. The state of FIG. 4D is a power output state (discharge state). In the output state, the electric power stored in the power storage unit 452 can be output from the processing circuit 451.

図２Ａに戻り、コントローラ４１は、スイッチ回路４３に含まれるスイッチ素子のスイッチング制御のための制御信号を、ゲートドライバ４２に与える。ゲートドライバ４２は、制御信号に従って、スイッチ回路４３に含まれるスイッチ素子のＯＮ／ＯＦＦを制御するゲート電圧を出力する。 Returning to FIG. 2A, the controller 41 gives the gate driver 42 a control signal for switching control of the switch element included in the switch circuit 43. The gate driver 42 outputs a gate voltage that controls ON / OFF of the switch element included in the switch circuit 43 according to the control signal.

コントローラ４１が、スイッチ素子４０１，４０２，４０３，４０４のＯＮ／ＯＦＦ制御をすることにより、入力された電力パケットの電力を、複数の電力演算部４５０Ａ，４５０Ｂのいずれに与えるかが選択される。また、スイッチ素子４１１，４１２，４１３，４１４のＯＮ／ＯＦＦ制御により、いずれの電力演算部４５０Ａ，４５０Ｂから出力された電力から生成される電力パケットを、スイッチ回路４３（ルータ４０）の２出力のうちのいずれから出力するかが選択される。 When the controller 41 controls ON / OFF of the switch elements 401, 402, 403, 404, it is selected which of the plurality of power calculation units 450A and 450B is given the power of the input power packet. Further, by ON / OFF control of the switch elements 411, 421, 413, 414, the power packet generated from the power output from any of the power calculation units 450A and 450B is sent to the two outputs of the switch circuit 43 (router 40). Which of them is output is selected.

スイッチ素子４１１，４１２，４１３，４１４は、電力演算部４５０Ａ，４５０Ｂから出力された電力から、ヘッダ６１及びフッタ６３を有する電力パケット６０を生成するパケット生成部を構成している。スイッチ素子４１１，４１２，４１３，４１４のＯＮ／ＯＦＦにより、ヘッダ６１及びフッタ６３を構成するパルスが生成される。 The switch elements 411, 421, 413, and 414 form a packet generation unit that generates a power packet 60 having a header 61 and a footer 63 from the power output from the power calculation units 450A and 450B. By turning ON / OFF the switch elements 411, 421, 413 and 414, the pulses constituting the header 61 and the footer 63 are generated.

コントローラ４１が、スイッチ素子５０１，５０２，５０３のＯＮ／ＯＦＦ制御をすることにより、処理回路４５１の状態は、非演算状態、入力状態、入出力状態、及び出力状態のいずれかに一つに選択的に切り替えられる。処理回路４５１の状態の切り替えにより所望の演算処理が実行される。演算処理の詳細は、後述する。 The controller 41 controls ON / OFF of the switch elements 501, 502, and 503, so that the state of the processing circuit 451 is selected as one of a non-calculation state, an input state, an input / output state, and an output state. Can be switched. The desired arithmetic processing is executed by switching the state of the processing circuit 451. The details of the arithmetic processing will be described later.

図５は、実施形態に係るパケット６０のヘッダ６１を示している。ヘッダ６１は、アイソレータ４４を介して、コントローラ４１により読み取られる。ヘッダ６１は、パケットＩＤ６０１が格納される領域を有している。パケットＩＤ６０１は、パケットの識別子である。ヘッダ６１は、演算情報６０２が格納される領域を有している。演算情報６０２は、コントローラ４１において、電力の演算処理に関する制御に用いられる。 FIG. 5 shows the header 61 of the packet 60 according to the embodiment. The header 61 is read by the controller 41 via the isolator 44. The header 61 has an area in which the packet ID 601 is stored. The packet ID 601 is an identifier of the packet. The header 61 has an area in which the calculation information 602 is stored. The calculation information 602 is used in the controller 41 for controlling the power calculation processing.

演算情報６０２は、演算種別情報６１１を有する。演算種別情報６１１は、電力演算部４５０Ａ，４５０Ｂで行われる演算処理の種別を示す。演算処理は、論理演算であってもよいし、四則演算処理であってもよい。論理演算は、例えば、ＡＮＤ演算、ＯＲ演算、ＮＯＴ演算、ＸＯＲ演算、ＮＯＲ演算、及びＮＡＮＤ演算を含む。四則演算は、例えば、加算（ＡＤＤ）及び減算（ＳＵＢ）を含む。演算種別情報６１１は、これらの演算のうち、どの種別の演算が、電力パケットに対して行われるかを示す。 The calculation information 602 has the calculation type information 611. The calculation type information 611 indicates the type of calculation processing performed by the power calculation units 450A and 450B. The arithmetic processing may be a logical operation or a four arithmetic operation. Logical operations include, for example, AND operations, OR operations, NOT operations, XOR operations, NOR operations, and NAND operations. The four arithmetic operations include, for example, addition (ADD) and subtraction (SUB). The operation type information 611 indicates which type of operation among these operations is performed on the power packet.

演算情報６０２は、演算対象識別情報６１２を有する。演算対象識別情報６１２は、演算処理の演算対象となる電力パケットのＩＤ６０１を示す。演算対象識別情報６１２は、他の電力パケット６０のＩＤ６０１を示す。演算対象識別情報６１２は、自パケット６０のＩＤ６０１を示してもよい。演算対象識別情報６１２は、複数のパケット６０のＩＤ６０１を含むことができる。 The calculation information 602 has calculation target identification information 612. The calculation target identification information 612 indicates the ID 601 of the power packet to be calculated by the calculation process. The calculation target identification information 612 indicates the ID 601 of the other power packet 60. The calculation target identification information 612 may indicate the ID 601 of the own packet 60. The calculation target identification information 612 can include ID 601 of a plurality of packets 60.

ヘッダ６１は、アドレス情報６０３が格納される領域を有している。アドレス情報６０３は、ルータ４０におけるルーティングに用いられる。アドレス情報６０３は、送信元アドレス６２１及び送信先アドレス６２２を有する。 The header 61 has an area in which the address information 603 is stored. The address information 603 is used for routing in the router 40. The address information 603 has a source address 621 and a destination address 622.

図６は、コントローラ４１によって実行される処理を示している。コントローラ４１によって実行される処理は、演算種別識別処理７０１を含む。演算種別識別処理７０１では、電力パケット６０に含まれる演算種別情報６１１が読み取られ、電力パケット６０に対する演算種別が識別される。図６において、ＩＤ６０１がＡである電力パケット６０及びＩＤ６０１がＢである電力パケット６０の演算種別情報６１１は、演算種別として「ＡＮＤ」を示している。したがって、演算種別識別処理７０１では、演算種別として「ＡＮＤ」が識別される。 FIG. 6 shows a process executed by the controller 41. The process executed by the controller 41 includes the operation type identification process 701. In the calculation type identification process 701, the calculation type information 611 included in the power packet 60 is read, and the calculation type for the power packet 60 is identified. In FIG. 6, the calculation type information 611 of the power packet 60 in which the ID 601 is A and the power packet 60 in which the ID 601 is B indicates “AND” as the calculation type. Therefore, in the operation type identification process 701, "AND" is identified as the operation type.

コントローラ４１によって実行される処理は、演算対象識別処理７０２を含む。演算対象識別処理７０２では、電力パケット６０に含まれる演算対象識別情報６１２が読み取られ、演算の対象となる電力パケット６０が識別される。図６において、ＩＤ６０１がＡである電力パケット６０の演算対象識別情報６１２は、演算対象のＩＤとして、Ｂを示している。また、ＩＤ６０１がＢである電力パケット６０の演算対象識別情報６１２は、演算対象のＩＤとして、Ａを示している。したがって、コントローラ４１は、演算種別「ＡＮＤ」の演算対象として、ＩＤがＡの電力パケット６０と、ＩＤがＢの電力パケット６０とを識別する。 The process executed by the controller 41 includes the calculation target identification process 702. In the calculation target identification process 702, the calculation target identification information 612 included in the power packet 60 is read, and the power packet 60 to be calculated is identified. In FIG. 6, the calculation target identification information 612 of the power packet 60 whose ID 601 is A indicates B as the calculation target ID. Further, the calculation target identification information 612 of the power packet 60 in which the ID 601 is B indicates A as the calculation target ID. Therefore, the controller 41 identifies the power packet 60 having the ID A and the power packet 60 having the ID B as the calculation target of the calculation type “AND”.

コントローラ４１によって実行される処理は、演算対象の電力を検出する処理７０３を含む。検出処理７０３では、例えば、演算対象の電力量又は電力量が示す論理値が検出される。演算対象の電力量は、例えば、コントローラ４１が、アイソレータ４４を介して、ペイロード６２の時間長さ、又は電圧値を測定することで、検出される。演算対象の電力量は、ヘッダ６１に格納された電力情報（図示省略）を読み取ることによって検出されてもよい。演算対象の電力量が示す論理値は、例えば、ペイロード６２の電圧値を識別することで、検出される。例えば、ペイロード６２圧値が、閾値よりも高ければ（Ｈｉｇｈレベルである場合）、論理値“１”が検出され、閾値よりも低ければ（Ｌｏｗレベルである場合）、論理値“０”が検出される。電力量が示す論理値は、ヘッダ６１に格納された電力情報（図示省略）を読み取ることによって検出されてもよい。 The process executed by the controller 41 includes the process 703 for detecting the power to be calculated. In the detection process 703, for example, the electric energy to be calculated or the logical value indicated by the electric energy is detected. The electric energy to be calculated is detected, for example, by the controller 41 measuring the time length of the payload 62 or the voltage value via the isolator 44. The electric energy to be calculated may be detected by reading the electric power information (not shown) stored in the header 61. The logical value indicated by the electric energy to be calculated is detected, for example, by identifying the voltage value of the payload 62. For example, if the payload 62 pressure value is higher than the threshold value (high level), the logical value “1” is detected, and if it is lower than the threshold value (low level), the logical value “0” is detected. Will be done. The logical value indicated by the electric energy may be detected by reading the electric power information (not shown) stored in the header 61.

コントローラ４１によって実行される処理は、演算制御処理７０４を含む。演算制御処理７０４では、演算対象の電力パケット６０が有する電力に対する演算結果に相当する電力を処理回路４５１から出力させる演算処理を処理回路４５１に実行させるように、処理回路４５１を制御する。例えば、ＩＤがＡの電力パケット６０が有する電力量が示す論理値がＰ１であり、ＩＤがＢの電力パケット６０が有する電力量が示す論理値がＰ２である場合、Ｐ１ＡＮＤＰ２の演算結果に相当する電力が、処理回路４５１から出力される。例えば、Ｐ１ＡＮＤＰ２が、１であれば、Ｈｉｇｈレベルの電圧が処理回路４５１から出力され、Ｐ１ＡＮＤＰ２が、０であれば、Ｌｏｗレベルの電圧が処理回路４５１から出力される。なお、ＡＮＤ演算及びその他の演算における、処理回路４５１の動作の詳細については後述する。 The process executed by the controller 41 includes the arithmetic control process 704. In the arithmetic control process 704, the processing circuit 451 is controlled so that the processing circuit 451 executes an arithmetic processing for outputting the electric power corresponding to the arithmetic result with respect to the electric power of the electric power packet 60 to be calculated from the processing circuit 451. For example, when the logical value indicated by the electric energy of the power packet 60 having the ID A is P1 and the logical value indicated by the electric energy of the electric energy packet 60 having the ID B is P2, the calculation result of P1 AND P2 Corresponding power is output from the processing circuit 451. For example, if P1 AND P2 is 1, a high level voltage is output from the processing circuit 451 and if P1 AND P2 is 0, a low level voltage is output from the processing circuit 451. The details of the operation of the processing circuit 451 in the AND operation and other operations will be described later.

コントローラ４１によって実行される処理は、パケット生成処理７０５を含む。パケット生成処理７０５では、スイッチ素子４１１，４１２，４１３，４１４が制御され、処理回路４５１から出力された電力（演算結果に相当する電力）をペイロード６２に有する電力パケット６０（図６において、ＩＤ６０１がＣである電力パケット）を生成する。生成された電力パケット６０は、ルータ４０から出力される。 The process executed by the controller 41 includes the packet generation process 705. In the packet generation process 705, the switch elements 411, 421, 413, 414 are controlled, and the power packet 60 having the power output from the processing circuit 451 (power corresponding to the calculation result) in the payload 62 (ID 601 in FIG. 6). Power packet that is C) is generated. The generated power packet 60 is output from the router 40.

以下、演算処理の例として、論理演算であるＡＮＤ演算、ＯＲ演算、ＮＯＴ演算、ＸＯＲ演算、ＮＯＲ演算、及びＮＡＮＤ演算について説明する。ここでは、電力パケットの時間長を一定とする。電力パケットの長さをｔとし、その長さｔを、各電力パケットの時間枠とよぶ。ある時間枠の電圧がＨｉｇｈレベルであれば、“１”、Ｌｏｗレベルであれば“０”と論理を定義する。“１”と“０”の割り当て方法を、図７Ａに示す。ここでは、連続する２つの電力パケットｆ，ｂを一つのペアとみなす。ここでの論理演算は、これら連続した２個の電力パケットｆ，ｂを入力として定義される。図７Ａの例では、“１０”が入力された後に、“１１”が入力されている。入力に対する演算結果は、電力パケットｂの時間枠に出力されるものとする。 Hereinafter, as an example of the operation processing, the AND operation, the OR operation, the NOT operation, the XOR operation, the NOR operation, and the NAND operation, which are logical operations, will be described. Here, the time length of the power packet is constant. The length of the power packet is t, and the length t is called the time frame of each power packet. The logic is defined as "1" if the voltage in a certain time frame is at the High level and "0" if it is at the Low level. The method of assigning “1” and “0” is shown in FIG. 7A. Here, two consecutive power packets f and b are regarded as one pair. The logical operation here is defined by taking these two consecutive power packets f and b as inputs. In the example of FIG. 7A, "11" is input after "10" is input. It is assumed that the calculation result for the input is output in the time frame of the power packet b.

また、以下の説明では、簡単のために、ヘッダ６１及びフッタ６３からなる情報タグは０ビットとし、ペイロード６２のみが存在するものとする。ここでは、電力パケットｆ，ｂそれぞれの長さｔを０．０５秒とし、論理演算を行うクロック周期Ｔを０．１秒とした。処理回路４５１の入力に与えられる電圧は、１０Ｖの直流電圧とし、蓄電部４５２の初期電圧を８．０Ｖとした。各時間枠における入力電力パケットの論理値は、０又は１からそれぞれ１／２の確率で選択される。 Further, in the following description, for the sake of simplicity, it is assumed that the information tag consisting of the header 61 and the footer 63 has 0 bits, and only the payload 62 exists. Here, the length t of each of the power packets f and b is set to 0.05 seconds, and the clock period T for performing the logical operation is set to 0.1 seconds. The voltage applied to the input of the processing circuit 451 was a DC voltage of 10 V, and the initial voltage of the power storage unit 452 was 8.0 V. The logical value of the input power packet in each time frame is selected from 0 or 1 with a probability of 1/2.

図７Ｂは、ＡＮＤの真理値表を示している。ＡＮＤ演算の場合、図７Ｂに示すように、入力電力パケットｆ，ｂが“１１”の場合、ｂの時間枠において１が出力され、それ以外の場合には、０が出力される。 FIG. 7B shows the truth table of AND. In the case of the AND operation, as shown in FIG. 7B, when the input power packets f and b are "11", 1 is output in the time frame of b, and 0 is output in other cases.

ＡＮＤ演算の演算処理アルゴリズムは、以下のとおりである。 The arithmetic processing algorithm of the AND operation is as follows.

初期状態において、処理回路４５１のスイッチ素子５０１，５０２，５０３はすべて開かれている。そして、電力パケットｆ，ｂの論理値が識別される。電力パケットｆの時間枠において、電力パケットｆの論理値が“１”であることが検出されると、処理回路４５１のスイッチ素子５０１が閉じられ、電力パケットｆの電力が蓄電部４５２に蓄えられる入力状態となる（図４Ｂ参照）。 In the initial state, all the switch elements 501, 502, and 503 of the processing circuit 451 are open. Then, the logical values of the power packets f and b are identified. When it is detected that the logical value of the power packet f is "1" in the time frame of the power packet f, the switch element 501 of the processing circuit 451 is closed, and the power of the power packet f is stored in the power storage unit 452. It is in the input state (see FIG. 4B).

電力パケットｆの論理値が“０”であることが検出された場合、処理回路４５１のスイッチ素子５０１，５０２，５０３はすべて開かれたままである（図４Ａ参照）。 When it is detected that the logical value of the power packet f is “0”, all the switch elements 501, 502, and 503 of the processing circuit 451 remain open (see FIG. 4A).

電力パケットｆの論理値が“１”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“１”であることが検出されると、処理回路４５１のすべてのスイッチ素子５０１，５０２，５０２が閉じられ、入出力状態となる（図４Ｃ参照）。この入出力状態においては、電力パケットｂの電力が、蓄電部４５２に蓄えられつつ、蓄電部４５２の電力が出力される。 When the logical value of the power packet f is "1" and it is detected that the logical value of the power packet b is "1" in the time frame of the power packet b, all the switch elements 501 of the processing circuit 451 , 502, 502 are closed and the input / output state is set (see FIG. 4C). In this input / output state, the electric power of the electric power packet b is stored in the electric power storage unit 452, and the electric power of the electric power storage unit 452 is output.

電力パケットｆの論理値が“０”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“１”であることが検出されると、処理回路４５１のスイッチ素子５０１が閉じられ、電力パケットｂの電力が蓄電部４５２に蓄えられる入力状態となる（図４Ｂ参照）。 When the logical value of the power packet f is "0" and it is detected that the logical value of the power packet b is "1" in the time frame of the power packet b, the switch element 501 of the processing circuit 451 closes. Then, the power of the power packet b is stored in the power storage unit 452 (see FIG. 4B).

電力パケットｂの時間枠において電力パケットｂの論理値が“０”であることが検出された場合、処理回路４５１のスイッチ素子５０１，５０２，５０３はすべて開かれる（図４Ａ参照）。 When it is detected that the logical value of the power packet b is “0” in the time frame of the power packet b, all the switch elements 501, 502, and 503 of the processing circuit 451 are opened (see FIG. 4A).

図８Ａ、図８Ｂ、図９Ａ及び図９Ｂは、以上のＡＮＤの演算処理アルゴリズムを図３の電力演算部において実行したシミュレーション結果を示している。図８Ａは、入力電力パケットｆ，ｂのペアを１０個示している。図８Ｂは、出力電力パケットの電圧を示し、図９Ａは、出力電流を示している。図８Ｂの出力は、図７Ｂの真理値表に従った演算結果に相当する電圧を示しているため、正しい結果であると言える。 8A, 8B, 9A and 9B show the simulation results of executing the above AND arithmetic processing algorithm in the power arithmetic unit of FIG. FIG. 8A shows 10 pairs of input power packets f and b. FIG. 8B shows the voltage of the output power packet, and FIG. 9A shows the output current. Since the output of FIG. 8B shows the voltage corresponding to the calculation result according to the truth table of FIG. 7B, it can be said that the result is correct.

図９Ｂは、蓄電部４５２の電圧を示している。“１０”入力の場合には、電力パケットｆの電力が、蓄電部４５２に蓄積されるため、蓄電部４５２の電圧が上昇する。“１１”入力の場合、電力パケットｆの電力が、蓄電部４５２に蓄積されて、蓄電部４５２の電圧が上昇し、電力パケットｂの電力は、蓄電部４５２への蓄積と、電力出力に用いられる。“０１”入力の場合、電力パケットｂの電力が、蓄電部４５２に蓄積されて、蓄電部４５２の電圧が上昇する。以上より、ＡＮＤ演算が正しく実行されていることがわかる。 FIG. 9B shows the voltage of the power storage unit 452. In the case of "10" input, the power of the power packet f is stored in the power storage unit 452, so that the voltage of the power storage unit 452 rises. In the case of "11" input, the power of the power packet f is stored in the power storage unit 452, the voltage of the power storage unit 452 rises, and the power of the power packet b is used for storage in the power storage unit 452 and power output. Be done. In the case of "01" input, the power of the power packet b is stored in the power storage unit 452, and the voltage of the power storage unit 452 rises. From the above, it can be seen that the AND operation is executed correctly.

図１０Ａ及び図１０Ｂは、ＡＮＤ演算の実験結果を示している。実験では、ペイロード６２にヘッダ６１が付加されたパケット６０を演算対象とした。ヘッダ６１は、演算種別情報６１１を有する。演算種別情報６１１は、演算の種別を示す。実験において、ペイロード６１は、第１ペイロード部ｆ及び第２ペイロード部ｂを有する。実験では、第１ペイロード部ｆ及び第２ペイロード部ｂに対して、演算種別情報６１１が示す演算が行われる。ここでは、演算種別情報６１１は、ＡＮＤ演算を示す。したがって、図３の電力演算部で実行される演算処理アルゴリズムは、ＡＮＤ演算に設定される。なお、実験では、図５に示すパケットＩＤ６０１、演算対象情報６１２及びアドレス情報６０３は省略した。 10A and 10B show the experimental results of the AND operation. In the experiment, the packet 60 in which the header 61 was added to the payload 62 was used as the calculation target. The header 61 has calculation type information 611. The calculation type information 611 indicates the type of calculation. In the experiment, the payload 61 has a first payload section f and a second payload section b. In the experiment, the calculation indicated by the calculation type information 611 is performed on the first payload section f and the second payload section b. Here, the operation type information 611 indicates an AND operation. Therefore, the arithmetic processing algorithm executed by the power arithmetic unit of FIG. 3 is set to the AND operation. In the experiment, the packet ID 601, the calculation target information 612, and the address information 603 shown in FIG. 5 were omitted.

図１０Ａでは、電力演算部に入力されるパケットの第１ペイロード部ｆ及び第２ペイロード部ｂのペアが４個示されているとともに、電力演算部から出力されるパケットの第１ペイロード部ｆ及び第２ペイロード部ｂのペアも４個示されている。図１０Ｂは、出力電流Ｉoutを示している。図１０Ａ及び図１０Ｂの出力（OUTPUT）も、シミュレーション結果と同様に図７Ｂの真理値表に従った演算結果に相当する電圧及び電流を示している。 In FIG. 10A, four pairs of the first payload section f and the second payload section b of the packet input to the power calculation section are shown, and the first payload section f and the packet output from the power calculation section are shown. Four pairs of second payload parts b are also shown. FIG. 10B shows the output current Iout. The outputs (OUTPUTs) of FIGS. 10A and 10B also show the voltage and current corresponding to the calculation results according to the truth table of FIG. 7B as well as the simulation results.

図１１は、ＯＲ演算の真理値表Ｔ１、ＮＯＴ演算の真理値表Ｔ２、ＥＸＯＲ演算の真理値表Ｔ３、ＮＯＲ演算の真理値表Ｔ４、ＮＡＮＤ演算の真理値表Ｔ５を示している。 FIG. 11 shows a truth table T1 for OR operation, a truth table T2 for NOT operation, a truth table T3 for EXOR operation, a truth table T4 for NOR operation, and a truth table T5 for NAND operation.

ＯＲ演算の演算処理アルゴリズムは、以下のとおりである。 The arithmetic processing algorithm of the OR arithmetic is as follows.

電力パケットｂの時間枠において電力パケットｂの論理値が“１”であることが検出されると、処理回路４５１のすべてのスイッチ素子５０１，５０２，５０３が閉じられ、入出力状態となる（図４Ｃ参照）。この入出力状態においては、電力パケットｂの電力が、蓄電部４５２に蓄えられつつ、蓄電部４５２の電力が出力される。 When it is detected that the logical value of the power packet b is "1" in the time frame of the power packet b, all the switch elements 501, 502, 503 of the processing circuit 451 are closed and the input / output state is set (FIG. FIG. See 4C). In this input / output state, the electric power of the electric power packet b is stored in the electric power storage unit 452, and the electric power of the electric power storage unit 452 is output.

電力パケットｆの論理値が“１”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“０”であることが検出されると、処理回路４５１のスイッチ素子５０２，５０３が閉じられ、蓄電部４５２の電力が、出力される出力状態となる（図４Ｄ参照）。 When the logical value of the power packet f is "1" and it is detected that the logical value of the power packet b is "0" in the time frame of the power packet b, the switch elements 502 and 503 of the processing circuit 451 are detected. Is closed, and the power of the power storage unit 452 is output (see FIG. 4D).

電力パケットｆの論理値が“０”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“０”であることが検出されると、処理回路４５１のスイッチ素子５０１，５０２，５０３はすべて開かれたままである（図４Ａ参照）。 When the logical value of the power packet f is "0" and it is detected that the logical value of the power packet b is "0" in the time frame of the power packet b, the switch elements 501 and 502 of the processing circuit 451 , 503 all remain open (see Figure 4A).

ＮＯＴ演算の演算処理アルゴリズムは、以下のとおりである。ＮＯＴ演算は、一つの電力パケットの電力に対する演算であるため、ここでは、電力パケットｂに対するＮＯＴ演算のアルゴリズムを説明する。 The operation processing algorithm of NOT operation is as follows. Since the NOT operation is an operation on the power of one power packet, the algorithm of the NOT operation on the power packet b will be described here.

まず、電力パケットｂの論理値が識別される。電力パケットｂの時間枠において、電力パケットｂの論理値が“０”であることが検出されると、処理回路４５１のスイッチ素子５０２，５０３が閉じられ、蓄電部４５２の電力が、出力される出力状態となる（図４Ｄ参照）。 First, the logical value of the power packet b is identified. When it is detected that the logical value of the power packet b is "0" in the time frame of the power packet b, the switch elements 502 and 503 of the processing circuit 451 are closed, and the power of the power storage unit 452 is output. It is in the output state (see FIG. 4D).

電力パケットｂの時間枠において、電力パケットｆの論理値が“１”であることが検出されると、処理回路４５１のスイッチ素子５０１が閉じられ、電力パケットｆの電力が蓄電部４５２に蓄えられる入力状態となる（図４Ｂ参照）。 When it is detected that the logical value of the power packet f is "1" in the time frame of the power packet b, the switch element 501 of the processing circuit 451 is closed, and the power of the power packet f is stored in the power storage unit 452. It is in the input state (see FIG. 4B).

ＥＸＯＲ演算の演算処理アルゴリズムは、以下のとおりである。 The arithmetic processing algorithm of the EXOR operation is as follows.

電力パケットｆの論理値が“０”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“１”であることが検出されると、処理回路４５１のすべてのスイッチ素子５０１，５０２，５０３が閉じられ、入出力状態となる（図４Ｃ参照）。この入出力状態においては、電力パケットｂの電力が、蓄電部４５２に蓄えられつつ、蓄電部４５２の電力が出力される。 When the logical value of the power packet f is "0" and it is detected that the logical value of the power packet b is "1" in the time frame of the power packet b, all the switch elements 501 of the processing circuit 451 , 502, 503 are closed and the input / output state is set (see FIG. 4C). In this input / output state, the electric power of the electric power packet b is stored in the electric power storage unit 452, and the electric power of the electric power storage unit 452 is output.

電力パケットｆの論理値が“１”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“１”であることが検出されると、処理回路４５１のスイッチ素子５０１が閉じられ、電力パケットｆの電力が蓄電部４５２に蓄えられる入力状態となる（図４Ｂ参照）。 When the logical value of the power packet f is "1" and it is detected that the logical value of the power packet b is "1" in the time frame of the power packet b, the switch element 501 of the processing circuit 451 closes. Then, the power of the power packet f is stored in the power storage unit 452 (see FIG. 4B).

ＮＯＲ演算の演算処理アルゴリズムは、以下のとおりである。 The arithmetic processing algorithm of the NOR operation is as follows.

電力パケットｆの論理値が“０”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“０”であることが検出されると、処理回路４５１のスイッチ素子５０２，５０３が閉じられ、蓄電部４５２の電力が、出力される出力状態となる（図４Ｄ参照）。 When the logical value of the power packet f is "0" and it is detected that the logical value of the power packet b is "0" in the time frame of the power packet b, the switch elements 502 and 503 of the processing circuit 451 are detected. Is closed, and the power of the power storage unit 452 is output (see FIG. 4D).

電力パケットｂの時間枠において電力パケットｂの論理値が“１”であることが検出されると、処理回路４５１のスイッチ素子５０１が閉じられ、電力パケットｆの電力が蓄電部４５２に蓄えられる入力状態となる（図４Ｂ参照）。 When it is detected that the logical value of the power packet b is "1" in the time frame of the power packet b, the switch element 501 of the processing circuit 451 is closed, and the power of the power packet f is stored in the power storage unit 452. It becomes a state (see FIG. 4B).

電力パケットｆの論理値が“１”である場合に、電力パケットｂの時間枠において電力パケットｂの論理値が“０”であることが検出されると、処理回路４５１のスイッチ素子５０１が閉じられ、電力パケットｆの電力が蓄電部４５２に蓄えられる入力状態となる（図４Ｂ参照）。 When the logical value of the power packet f is "1" and it is detected that the logical value of the power packet b is "0" in the time frame of the power packet b, the switch element 501 of the processing circuit 451 closes. Then, the power of the power packet f is stored in the power storage unit 452 (see FIG. 4B).

ＮＡＮＤ演算の演算処理アルゴリズムは、以下のとおりである。 The arithmetic processing algorithm of the NAND operation is as follows.

図１２Ａ、図１２Ｂ、図１３Ａ及び図１３Ｂは、ＮＡＮＤの演算処理アルゴリズムを図３の電力演算部において実行したシミュレーション結果を示している。図１２Ａは、入力電力パケットｆ，ｂのペアを１０個示している。図１２Ｂは、出力電力パケットの電圧を示し、図１３Ａは、出力電流を示している。図１３Ｂの出力は、図１１におけるＮＡＮＤの真理値表Ｔ５に従った演算結果に相当する電圧を示しているため、正しい結果であると言える。 12A, 12B, 13A and 13B show simulation results in which the NAND arithmetic processing algorithm is executed in the power arithmetic unit of FIG. FIG. 12A shows 10 pairs of input power packets f and b. FIG. 12B shows the voltage of the output power packet and FIG. 13A shows the output current. It can be said that the output of FIG. 13B is a correct result because it shows a voltage corresponding to the calculation result according to the NAND truth table T5 in FIG.

図１３Ｂは、ＮＡＮＤ演算実行時の蓄電部４５２の電圧を示している。“１０”入力の場合には、電力パケットｆの時間枠において、蓄電部４５２の電圧が上昇し、電力パケットｂの時間枠において、蓄電部４５２の電圧が減少する。“０１”入力の場合には、電力パケットｂの電力は、蓄電部４５２への蓄積と、電力出力に用いられる。“１１”入力の場合、電力パケットｆ及び電力パケットｂの電力が、蓄電部４５２に蓄積されて、蓄電部４５２の電圧が上昇する。“００”入力の場合、電力パケットｂの時間枠において、出力電力パケットが生成するため、蓄電部４５２の電圧が減少する。以上より、ＮＡＮＤ演算が正しく実行されていることがわかる。 FIG. 13B shows the voltage of the power storage unit 452 when the NAND calculation is executed. In the case of "10" input, the voltage of the power storage unit 452 increases in the time frame of the power packet f, and the voltage of the power storage unit 452 decreases in the time frame of the power packet b. In the case of "01" input, the power of the power packet b is used for storage in the power storage unit 452 and power output. In the case of "11" input, the power of the power packet f and the power packet b is stored in the power storage unit 452, and the voltage of the power storage unit 452 rises. In the case of "00" input, the output power packet is generated in the time frame of the power packet b, so that the voltage of the power storage unit 452 decreases. From the above, it can be seen that the NAND operation is executed correctly.

図１０Ａ及び図１０Ｂは、ＮＡＮＤ演算の実験結果を示している。ここでは、演算種別情報６１１は、ＮＡＮＤ演算を示す。したがって、図３の電力演算部で実行される演算処理アルゴリズムは、ＡＮＤ演算に設定される。図１４Ａでは、電力演算部に入力されるパケットの第１ペイロード部ｆ及び第２ペイロード部ｂのペアが４個示されているとともに、電力演算部から出力されるパケットの第１ペイロード部ｆ及び第２ペイロード部ｂのペアも４個示されている。図１４Ｂは、出力電流Ｉoutを示している。図１４Ａ及び図１４Ｂの出力（OUTPUT）も、シミュレーション結果と同様に図１１におけるＮＡＮＤの真理値表に従った演算結果に相当する電圧及び電流を示している。 10A and 10B show the experimental results of the NAND operation. Here, the operation type information 611 indicates a NAND operation. Therefore, the arithmetic processing algorithm executed by the power arithmetic unit of FIG. 3 is set to the AND operation. In FIG. 14A, four pairs of the first payload section f and the second payload section b of the packet input to the power calculation section are shown, and the first payload section f and the packet output from the power calculation section are shown. Four pairs of second payload parts b are also shown. FIG. 14B shows the output current Iout. The outputs (OUTPUTs) of FIGS. 14A and 14B also show the voltage and current corresponding to the calculation results according to the NAND truth table in FIG. 11 as well as the simulation results.

＜３．演算による蓄電部の電圧制御＞ <3. Voltage control of the power storage unit by calculation>

図１５は、コントローラ４１によって実行される処理の他の例を示している。図１５のコントローラ４１は、処理回路４５１に演算処理を実行させることにより、蓄電部４５２の電圧を所望の電圧に制御する。 FIG. 15 shows another example of processing performed by the controller 41. The controller 41 of FIG. 15 controls the voltage of the power storage unit 452 to a desired voltage by causing the processing circuit 451 to execute arithmetic processing.

前述のように、蓄電部４５２の電圧は、演算によって変化する。例えば、“１０”入力に対してＡＮＤ演算が行われると、蓄電部４５２の電圧が上昇する。また、“００”入力に対してＮＡＮＤ演算が行われると、蓄電部４５２の電圧が減少する。したがって、実行される演算を適切に選択することで、蓄電部４５２の電圧を増減させる制御が可能である。蓄電部４５２の電圧の制御により、電力パケット６０の電圧を所望の電圧にすることができる。例えば、電力パケット６０の電圧を、規定の電圧に保ったり、伝送電力の調整のため、電圧を昇圧したり、降圧したりすることができる。 As described above, the voltage of the power storage unit 452 changes by calculation. For example, when the AND operation is performed on the "10" input, the voltage of the power storage unit 452 rises. Further, when the NAND operation is performed on the "00" input, the voltage of the power storage unit 452 decreases. Therefore, it is possible to control the voltage of the power storage unit 452 to be increased or decreased by appropriately selecting the operation to be executed. By controlling the voltage of the power storage unit 452, the voltage of the power packet 60 can be set to a desired voltage. For example, the voltage of the power packet 60 can be maintained at a specified voltage, or the voltage can be stepped up or down in order to adjust the transmission power.

実行される演算を適切に選択するには、電力パケット６０に対する演算処理の実行の可否を判定すればよい。例えば、蓄電部４５２の電圧を所望の電圧に維持又は変更できる演算処理については、実行可能と判定し、蓄電部４５２の電圧が所望の電圧から外れる演算処理については、実行できないと判定すればよい。ルータ４０は、演算処理を実行できないと判定された電力パケット６０については受け入れないことで、演算処理を実行可能な他のルータ４０に演算処理を委ねることができる。 In order to appropriately select the operation to be executed, it is sufficient to determine whether or not the arithmetic processing for the power packet 60 can be executed. For example, it may be determined that the arithmetic processing that can maintain or change the voltage of the storage unit 452 to a desired voltage can be executed, and that the arithmetic processing that the voltage of the storage unit 452 deviates from the desired voltage cannot be executed. .. By not accepting the power packet 60 determined that the arithmetic processing cannot be executed, the router 40 can entrust the arithmetic processing to another router 40 capable of executing the arithmetic processing.

演算処理の実行の可否の判定のため、図１５に示すコントローラ４１は、蓄電部４５２の電圧検出処理７１１を実行する。電圧検出処理７１１により、コントローラ４１は、蓄電部４５２の電圧を監視することができる。 The controller 41 shown in FIG. 15 executes the voltage detection process 711 of the power storage unit 452 in order to determine whether or not the arithmetic process can be executed. The voltage detection process 711 allows the controller 41 to monitor the voltage of the power storage unit 452.

そして、図１５に示すコントローラ４１は、演算可否判定処理７１２を実行する。演算可否判定処理７１２は、電圧検出処理７１１により検出された蓄電部４５２の電圧と、演算対象の電力パケット６０の電圧に基づいて行うことができる。例えば、処理回路４５１が単一の演算処理しか実行しない場合、演算処理を実行した後の蓄電部４５２の電圧は、演算処理を実行する前の蓄電部４５２の電圧と、演算対象の電力パケット６０の電圧と、によって決定される。 Then, the controller 41 shown in FIG. 15 executes the calculation possibility determination process 712. The calculation possibility determination process 712 can be performed based on the voltage of the power storage unit 452 detected by the voltage detection process 711 and the voltage of the power packet 60 to be calculated. For example, when the processing circuit 451 executes only a single arithmetic processing, the voltage of the storage unit 452 after the arithmetic processing is executed is the voltage of the storage unit 452 before the arithmetic processing is executed and the power packet 60 to be calculated. Determined by the voltage of.

したがって、演算可否判定処理７１２では、演算対象の電力パケット６０の電圧が、演算処理を実行する前の蓄電部４５２の電圧に鑑みて、蓄電部４５２の電圧を所望の電力状態にできるか否かの判定７１３を行えばよい。 Therefore, in the calculation possibility determination process 712, whether or not the voltage of the power packet 60 to be calculated can bring the voltage of the power storage unit 452 into a desired power state in view of the voltage of the power storage unit 452 before the calculation process is executed. The determination 713 of the above may be performed.

判定７１３において、所望の電力状態にできると判定された場合、演算制御処理７０４を実行する。一方、所望の電力状態から外れると判定された場合、電力パケットを受け入れないようにスイッチ制御７１５をする。演算制御処理７０４が実行された場合、処理回路４５１は、演算処理を行って、演算結果に相当する電力を出力する。コントローラ４１は、処理回路４５１から出力された電力から電力パケットを生成する処理７０４を実行する。 When it is determined in the determination 713 that the desired power state can be obtained, the arithmetic control process 704 is executed. On the other hand, when it is determined that the power state deviates from the desired power state, the switch control 715 is performed so as not to accept the power packet. When the arithmetic control process 704 is executed, the processing circuit 451 performs the arithmetic processing and outputs the electric power corresponding to the arithmetic result. The controller 41 executes the process 704 that generates a power packet from the power output from the process circuit 451.

実施形態においては、処理回路４５１は、複数の演算処理を実行可能であるため、演算処理を実行した後の蓄電部４５２の電圧は、さらに、演算の種別に依存する。そこで、図１５に示す演算可否判定処理７１２では、演算種別識別処理７０１によって識別された演算処理の種別と演算対象の電力パケット６０の電圧とが、演算処理を実行する前の蓄電部４５２の電圧に鑑みて、蓄電部４５２の電圧を所望の電力状態にできるか否かの判定７１３が行われる。 In the embodiment, since the processing circuit 451 can execute a plurality of arithmetic processes, the voltage of the power storage unit 452 after the arithmetic processing is executed further depends on the type of arithmetic. Therefore, in the calculation possibility determination process 712 shown in FIG. 15, the type of the calculation process identified by the calculation type identification process 701 and the voltage of the power packet 60 to be calculated are the voltages of the power storage unit 452 before the calculation process is executed. In view of the above, determination 713 is performed as to whether or not the voltage of the power storage unit 452 can be set to a desired power state.

図１６Ａ，図１６Ｂ，図１６Ｃ及び図１７は、蓄電部４５２の電圧の制御例を示している。ここでは、図１７に示すように、蓄電部４５２の電圧を、Ｓ_−２，Ｓ_−１，Ｓ_０，Ｓ_１，Ｓ_２の５個の状態で表す。Ｓ_−２は、８．５１Ｖ以上、８．８６Ｖ未満を示す。Ｓ_−１は、８．１７Ｖ以上、８．５１Ｖ未満を示す。Ｓ_０は、７．７４Ｖ以上、８．１７Ｖ未満を示す。Ｓ_１は、７．５６Ｖ以上、７．７４未満を示す。Ｓ_２は、７．０９Ｖ以上、７．３４Ｖ未満を示す。16A, 16B, 16C and 17 show an example of controlling the voltage of the power storage unit 452. Here, as shown in FIG. 17, the voltage of the power storage unit _452, S _-2, _S -1, expressed in five states _{_{S 0, S 1, S 2}} . S- ₂ indicates 8.51V or more and less than 8.86V. S _-1 indicates 8.17V or more and less than 8.51V. S ₀ indicates 7.74 V or more and less than 8.17 V. S ₁ indicates 7.56 V or more and less than 7.74. S ₂ indicates 7.09 V or more and less than 7.34 V.

制御例では、蓄電部４５２の電圧を、概ね状態Ｓ_０に保つ。図１６Ａは、状態Ｓ_０まわりの状態遷移図を示している。図１６Ａにおいて、２桁の数値は、２つの入力電力パケットのペアの論理値を示し、論理値の上のＡ又はＮは、その論理値に対して実行されるＡＮＤ演算又はＮＡＮＤ演算を示す。In the control example, it keeps the voltage of the power storage unit 452, a generally state _{S 0.} Figure 16A shows a state transition diagram of around state _{S 0.} In FIG. 16A, a two-digit number indicates the logical value of a pair of two input power packets, and A or N above the logical value indicates an AND or NAND operation performed on that logical value.

例えば、状態Ｓ_０において、“００”入力に対するＡＮＤ演算、“０１”入力に対するＮＡＮＤ演算、“１１”入力に対するＡＮＤ演算が行われた場合、“１０”入力に対するＮＡＮＤ演算が行われた場合、状態Ｓ_０が維持される。ただし、蓄電部４５２の電圧によっては、“１０”入力に対するＮＡＮＤ演算が行われた場合、状態Ｓ_０から状態Ｓ_−１へ遷移することがある。For example, in the state S ₀ , when the AND operation for the "00" input, the NAND operation for the "01" input, the AND operation for the "11" input is performed, and the NAND operation for the "10" input is performed, the state. S ₀ is maintained. However, depending on the voltage of the power storage unit 452, when the NAND operation for the “10” input is performed, the state S ₀ may transition to the state S _-1.

状態Ｓ_１において、“０１”入力に対するＡＮＤ演算、“１１”入力に対するＮＡＮＤ演算、“１０”入力に対するＡＮＤ演算が行われた場合、状態Ｓ_０へ復帰する。In state _{S 1,} "01" AND operation on the input, "11" NAND operation on the input, "10" if the AND operation is performed for the input and returns to state _{S 0.}

したがって、概ね状態Ｓ_０を維持したければ、状態Ｓ_０を維持する演算だけ選択して実行するか、状態Ｓ_０以外の状態に遷移したときに状態Ｓ_０に復帰する演算を選択して実行すればよい。Therefore, if you want generally maintain state S _0, or selects and executes only operation to maintain the state S _0, and select the operation to return to the state S ₀ when a transition to a state other than state S ₀ Run do it.

図１６Ｂは、入力電力パケットｆ，ｂ、選択された演算、出力、及び状態の例を示している。ここでは、選択される演算処理の種別は、ＡＮＤとＮＡＮＤとする。蓄電部４５２の初期の電圧は８Ｖ（状態Ｓ_０）とする。図１６Ｂでは、演算周期（Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９）において、（１０，１０，１１，００，１０，１１，１１，００，１１）が入力される。演算周期Ｔ１，Ｔ２，Ｔ３，Ｔ５，Ｔ６においては、演算処理の種別として、ＮＡＮＤが選択される。演算周期Ｔ４，Ｔ７，Ｔ８，Ｔ９においては、演算処理の種別として、ＡＮＤが選択される。FIG. 16B shows examples of input power packets f, b, selected operations, outputs, and states. Here, the types of arithmetic processing selected are AND and NAND. The initial voltage of the power storage unit 452 is 8 V (state S ₀ ). In FIG. 16B, (10,10,11,00,10,11,11,00,11) is input in the calculation cycle (T1, T2, T3, T4, T5, T6, T7, T8, T9). .. In the calculation cycles T1, T2, T3, T5, and T6, NAND is selected as the type of calculation processing. In the calculation cycles T4, T7, T8, and T9, AND is selected as the type of calculation processing.

図１６Ｃ及び図１７に示すように、演算周期Ｔ２の終了時点において、状態はＳ_−１に落ちるが、演算周期Ｔ３において、蓄電部４５２の電圧を上昇させる演算である（“１１”入力に対するＮＡＮＤ）を実行することで、状態Ｓ_０に復帰することができる。また、その他の演算周期においては、状態Ｓ_０を維持することができた。As shown in FIGS. 16C and 17, at the end of the calculation cycle T2, the state _{drops to S-1} , but in the calculation cycle T3, the voltage of the power storage unit 452 is increased (NAND for the “11” input). ) by the execution, it is possible to return to the state S _0. In addition, the state S ₀ could be maintained in other calculation cycles.

＜４．付記＞ <4. Addendum>

本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。 The present invention is not limited to the above embodiment, and various modifications are possible.

１０電力伝送システム
２０電源
３０ミキサ
３１コントローラ
３２ゲートドライバ
３３スイッチ回路
４０ルータ（電力演算装置）
４１コントローラ
４２ゲートドライバ
４３スイッチ回路
４４アイソレータ
５０負荷
６０電力パケット
６１ヘッダ
６２ペイロード
６３フッタ
３０１スイッチ素子
３０２抵抗
３０３ダイオード
３０５スイッチ素子
３０６抵抗
３０７ダイオード
４０１，４０２，４０３，４０４スイッチ素子
４０５，４０６，４０７，４０８ダイオード
４１１，４１２，４１３，４１４スイッチ素子（パケット生成部）
４１５，４１６，４１７，４１８ダイオード
４５０Ａ電力演算部
４５０Ｂ電力演算部
４５１処理回路
４５２蓄電部（キャパシタ）
５０１，５０２，５０３スイッチ素子
５０５抵抗
５１１，５１２，５１３，５１４ダイオード
６０１パケットＩＤ
６０２演算情報
６０３アドレス情報
６１１演算種別情報
６１２演算対象識別情報
６２１送信元アドレス
６２２送信先アドレス
７０１演算種別識別処理
７０２演算対象識別処理
７０３電力検出処理
７０４演算制御処理
７０５パケット生成処理
７１１電圧検出処理
７１２演算可否判定処理
７１３判定処理
７１５電力パケットを受け入れない処理10 Power transmission system 20 Power supply 30 Mixer 31 Controller 32 Gate driver 33 Switch circuit 40 Router (power arithmetic unit)
41 Controller 42 Gate driver 43 Switch circuit 44 Isolator 50 Load 60 Power packet 61 Header 62 payload 63 Footer 301 Switch element 302 Resistance 303 Diode 305 Switch element 306 Resistance 307 Diode 401, 402, 403, 404 Switch element 405, 406, 407, 408 Diode 411,421,413,414 Switch element (packet generator)
415, 416,417,418 Diode 450A Power calculation unit 450B Power calculation unit 451 Processing circuit 452 Storage unit (capacitor)
501,502,503 Switch element 505 Resistor 511,512,513,514 Diode 601 Packet ID
602 Calculation information 603 Address information 611 Calculation type information 612 Calculation target identification information 621 Source address 622 Destination address 701 Calculation type identification processing 702 Calculation target identification processing 703 Power detection processing 704 Calculation control processing 705 Packet generation processing 711 Voltage detection processing 712 Calculation possibility judgment process 713 Judgment process 715 Process that does not accept power packets

Claims

It is a power calculation device that calculates the pulsed first input power.
The power storage unit that stores the first input power and
A processing circuit that executes an arithmetic process for outputting an output power corresponding to an arithmetic result for the first input electric power from the power storage unit, and a processing circuit.
A power arithmetic unit equipped with.

The power arithmetic unit according to claim 1, wherein the processing circuit is a switch circuit capable of executing a plurality of types of arithmetic processing.

The power arithmetic unit according to claim 2, further comprising a controller that controls the processing circuit so that the arithmetic processing of the selected type is executed.

The first input power is included in the first input power packet.
The power arithmetic unit according to claim 3, wherein the first input power packet includes arithmetic information used for controlling the arithmetic processing in the controller.

The calculation information includes calculation type information indicating the type of the calculation process.
The power arithmetic unit according to claim 4, wherein the controller selects the arithmetic processing indicated by the arithmetic type information as the arithmetic processing executed by the processing circuit.

The calculation information includes identification information of a second input power packet having a second input power.
The output power according to claim 4 or 5, wherein the output power corresponds to a calculation result for the first input power and the second input power of the second input power packet identified by the identification information. Power computing device.

The power arithmetic unit according to any one of claims 3 to 6, wherein the controller is configured to determine whether or not the arithmetic processing can be executed.

The power calculation device according to claim 7, wherein the determination as to whether or not the calculation processing can be executed is performed in order to make the voltage of the power storage unit a desired voltage.

The processing circuit is configured to be switchable to a plurality of states including an input state for storing electric power in the power storage unit and an output state for outputting the output power from the power storage unit. The power arithmetic unit described in.

The power calculation device according to any one of claims 1 to 9, further comprising a packet generation unit that generates an output power packet having the output power.

A power transmission system including the power arithmetic unit according to any one of claims 1 to 10.

The data structure of the power packet
With the payload that has the power to be transmitted,
The arithmetic information used by the power arithmetic unit that executes the arithmetic processing that outputs the electric power corresponding to the arithmetic result for the electric power of the payload for the control related to the arithmetic processing, and
Power packet data structure with.