JPWO2019208241A1 - Electrode forming method and electrode forming apparatus for organic thin film transistor, manufacturing method of organic thin film transistor, and organic thin film transistor - Google Patents
Electrode forming method and electrode forming apparatus for organic thin film transistor, manufacturing method of organic thin film transistor, and organic thin film transistor Download PDFInfo
- Publication number
- JPWO2019208241A1 JPWO2019208241A1 JP2020516215A JP2020516215A JPWO2019208241A1 JP WO2019208241 A1 JPWO2019208241 A1 JP WO2019208241A1 JP 2020516215 A JP2020516215 A JP 2020516215A JP 2020516215 A JP2020516215 A JP 2020516215A JP WO2019208241 A1 JPWO2019208241 A1 JP WO2019208241A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base layer
- thin film
- film transistor
- organic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000000576 coating method Methods 0.000 claims abstract description 51
- 239000011248 coating agent Substances 0.000 claims abstract description 50
- 238000003825 pressing Methods 0.000 claims abstract description 48
- 239000007788 liquid Substances 0.000 claims abstract description 45
- 239000002904 solvent Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 33
- 239000011347 resin Substances 0.000 claims abstract description 33
- 239000007772 electrode material Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 234
- 239000004065 semiconductor Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 52
- 230000008569 process Effects 0.000 claims description 40
- 238000012546 transfer Methods 0.000 claims description 34
- 238000011282 treatment Methods 0.000 claims description 18
- 239000002094 self assembled monolayer Substances 0.000 claims description 10
- 239000013545 self-assembled monolayer Substances 0.000 claims description 10
- 229920002635 polyurethane Polymers 0.000 claims description 4
- 239000004814 polyurethane Substances 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 3
- 238000009835 boiling Methods 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000010304 firing Methods 0.000 description 13
- 229920000642 polymer Polymers 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 9
- 238000007639 printing Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- UVAMFBJPMUMURT-UHFFFAOYSA-N 2,3,4,5,6-pentafluorobenzenethiol Chemical compound FC1=C(F)C(F)=C(S)C(F)=C1F UVAMFBJPMUMURT-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012466 permeate Substances 0.000 description 4
- 239000002952 polymeric resin Substances 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- PUPZLCDOIYMWBV-UHFFFAOYSA-N (+/-)-1,3-Butanediol Chemical compound CC(O)CCO PUPZLCDOIYMWBV-UHFFFAOYSA-N 0.000 description 2
- OJRJDENLRJHEJO-UHFFFAOYSA-N 2,4-diethylpentane-1,5-diol Chemical compound CCC(CO)CC(CC)CO OJRJDENLRJHEJO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229940058015 1,3-butylene glycol Drugs 0.000 description 1
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 1
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 1
- GZMAAYIALGURDQ-UHFFFAOYSA-N 2-(2-hexoxyethoxy)ethanol Chemical compound CCCCCCOCCOCCO GZMAAYIALGURDQ-UHFFFAOYSA-N 0.000 description 1
- RWLALWYNXFYRGW-UHFFFAOYSA-N 2-Ethyl-1,3-hexanediol Chemical compound CCCC(O)C(CC)CO RWLALWYNXFYRGW-UHFFFAOYSA-N 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 235000019437 butane-1,3-diol Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- XXJWXESWEXIICW-UHFFFAOYSA-N diethylene glycol monoethyl ether Chemical compound CCOCCOCCO XXJWXESWEXIICW-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- OEIJHBUUFURJLI-UHFFFAOYSA-N octane-1,8-diol Chemical compound OCCCCCCCCO OEIJHBUUFURJLI-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
周囲との段差のない電極をより簡単な製造プロセスで形成することのできる技術を提供することを目的として、本発明に係る有機薄膜トランジスタ用の電極形成方法および有機薄膜トランジスタの製造方法は、電気絶縁性の樹脂材料により形成されたベース層を準備する工程(ステップS102)と、ベース層を構成する樹脂材料を軟化させる溶剤と導電性の電極材料とを含む塗布液を、電極形状に応じたパターンでベース層の表面に部分的に塗布する工程(ステップS104)と、未固化の塗布液をベース層に対し押圧する工程(ステップS104)と、溶剤を揮発させて塗布液を固化させて電極を形成する工程(ステップS105)とを備える。For the purpose of providing a technique capable of forming an electrode having no step with the surroundings by a simpler manufacturing process, the electrode forming method for an organic thin film and the method for manufacturing an organic thin film according to the present invention are electrically insulating. The step of preparing the base layer formed of the resin material (step S102) and the coating liquid containing the solvent for softening the resin material constituting the base layer and the conductive electrode material are applied in a pattern according to the electrode shape. A step of partially applying the coating liquid to the surface of the base layer (step S104), a step of pressing the uncured coating liquid against the base layer (step S104), and a step of volatilizing the solvent to solidify the coating liquid to form an electrode. The step (step S105) is provided.
Description
この発明は、有機薄膜トランジスタの製造に好適な電極の製造技術に関するものである。 The present invention relates to an electrode manufacturing technique suitable for manufacturing an organic thin film transistor.
例えば表示装置やタッチパネル装置等を製造する目的で、ガラス基板や樹脂基板等の基板の表面に薄膜トランジスタなどの薄膜半導体素子を形成する技術が研究されている。特に近年では、性能や生産技術の向上が著しく、また材料によっては印刷技術を利用したデバイス作成が可能であるとの観点から、薄膜半導体素子の材料として有機半導体が注目されている。 For example, for the purpose of manufacturing a display device, a touch panel device, or the like, a technique for forming a thin film semiconductor element such as a thin film transistor on the surface of a substrate such as a glass substrate or a resin substrate is being researched. Particularly in recent years, organic semiconductors have been attracting attention as materials for thin film semiconductor devices from the viewpoints that performance and production technology have been remarkably improved and that devices can be manufactured using printing technology depending on the material.
例えば特許文献1には、ガラス基板、半導体基板、樹脂基板等の基板の表面に有機半導体材料を用いた薄膜トランジスタを形成する技術が記載されている。この技術においては、基板に形成された電極を覆うように有機半導体層を形成する場合に、電極端部における基板との段差が電気抵抗の増大を招くという問題を解決するため、次のような製造方法が用いられている。すなわち、この技術では、絶縁性ポリマー層が軟化した状態で電極材料が絶縁性ポリマー層に積層され、加圧によってポリマー層と電極層とが平坦化された後、ポリマー層が硬化される。これにより、電極はポリマー層に埋め込まれた状態となって基板との段差のない電極が実現される。
For example,
特許文献1には、軟化したポリマー層を実現する方法として、架橋前のポリマー前駆体、硬化処理前のポリマー、または加熱による軟化等を使用可能であることが記載されている。また電極を形成する方法としては、フォトリソグラフ法、リフトオフ法、エッチング、レーザーアブレーションの他、インクジェット印刷やスクリーン印刷等の印刷技術を用いて導電性インクによるパターニングを行う方法等が列記されている。
上記従来技術では、ポリマー層(樹脂層)が軟化した状態で電極形成を行う必要がある。しかしながら、工程間での搬送、電極材料の積層、加圧による平坦化等の処理が、ポリマー層(樹脂層)が軟化した状態を維持したまま行われることが必要となる。このことから、実際に適用可能な製造プロセスは限定されると考えられ、また軟化したポリマー層を有する基板の取り扱いにも特別な注意が必要となる。このため、上記従来技術は、実用性および製造コストの点で改良の余地が残されている。 In the above-mentioned conventional technique, it is necessary to form an electrode in a state where the polymer layer (resin layer) is softened. However, it is necessary that treatments such as transportation between steps, lamination of electrode materials, and flattening by pressurization are performed while maintaining a softened state of the polymer layer (resin layer). From this, it is considered that the actually applicable manufacturing process is limited, and special care is required in handling the substrate having the softened polymer layer. Therefore, there is room for improvement in the above-mentioned prior art in terms of practicality and manufacturing cost.
この発明は上記課題に鑑みなされたものであり、周囲との段差のない電極を、より簡単な製造プロセスで形成することのできる技術を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique capable of forming an electrode having no step with the surroundings by a simpler manufacturing process.
この発明の一の態様は、電気絶縁性の樹脂材料により形成されたベース層の表面に電極を形成する、有機薄膜トランジスタ用の電極形成方法であって、上記目的を達成するため、前記ベース層を準備する工程と、前記ベース層を構成する前記樹脂材料を軟化させる溶剤と電極材料とを含む塗布液を、前記ベース層の表面に電極形状に応じたパターンで塗布する工程と、未固化の前記塗布液を前記ベース層に対し押圧する工程と、前記溶剤を揮発させ前記塗布液を固化させて、前記電極を形成する工程とを備えている。 One aspect of the present invention is an electrode forming method for an organic thin film in which an electrode is formed on the surface of a base layer formed of an electrically insulating resin material, and in order to achieve the above object, the base layer is formed. The step of preparing, the step of applying a coating liquid containing a solvent for softening the resin material constituting the base layer and the electrode material to the surface of the base layer in a pattern corresponding to the electrode shape, and the step of unsolidifying the above. It includes a step of pressing the coating liquid against the base layer and a step of volatilizing the solvent and solidifying the coating liquid to form the electrode.
このように構成された発明では、ベース層に塗布される塗布液が、ベース層を構成する樹脂材料を軟化させる溶剤を含んでいる。このため、事前にベース層を軟化させておく必要はない。つまり、塗布液が塗布される時点でベース層は一定の硬度を有するものであってよい。したがって、電極材料を含む塗布液の塗布については種々の塗布方法を適用することが可能である。そして、溶剤により軟化したベース層に対し、未固化の塗布液を押圧することにより塗布液がベース層の内部に浸透する。この状態で塗布液が固化することにより、ベース層との間の段差が解消された電極を形成することができる。なお、以下では、本発明に係る「有機薄膜トランジスタ用の電極形成方法」を単に「電極形成方法」と、また「有機薄膜トランジスタ用の電極形成装置」を単に「電極形成装置」と、それぞれ略称することがある。 In the invention configured as described above, the coating liquid applied to the base layer contains a solvent that softens the resin material constituting the base layer. Therefore, it is not necessary to soften the base layer in advance. That is, the base layer may have a certain hardness at the time when the coating liquid is applied. Therefore, various coating methods can be applied to the coating of the coating liquid containing the electrode material. Then, by pressing the uncured coating liquid against the base layer softened by the solvent, the coating liquid permeates into the inside of the base layer. By solidifying the coating liquid in this state, it is possible to form an electrode in which the step between the coating liquid and the base layer is eliminated. Hereinafter, the "electrode forming method for an organic thin film transistor" according to the present invention is simply abbreviated as an "electrode forming method", and the "electrode forming device for an organic thin film transistor" is simply abbreviated as an "electrode forming device". There is.
このように、本発明の電極形成方法によれば、塗布液の溶剤としてベース層を軟化させる性質を有するものを使用したことで、塗布液を塗布するプロセス自体がベース層を軟化させるプロセスとなっている。このため、一定の硬度を有するベース層に塗布液を塗布しそれを押圧するという比較的簡素な製造プロセスによって、ベース層に埋め込まれた、つまりベース層との境界において段差のない電極を実現することが可能となっている。また、ベース層のうち軟化するのは塗布液が塗布されて溶剤に触れる部分、つまり電極が形成されるべき部分のみに限定される。このため、ベース層の他の部分に表面形状の乱れや電気絶縁性の低下などの影響を及ぼすことがなく、また形成される電極の形状の崩れも抑制される。 As described above, according to the electrode forming method of the present invention, the process of applying the coating liquid itself becomes a process of softening the base layer by using a solvent having the property of softening the base layer. ing. Therefore, an electrode embedded in the base layer, that is, having no step at the boundary with the base layer, is realized by a relatively simple manufacturing process of applying a coating liquid to a base layer having a certain hardness and pressing the coating liquid. It is possible. Further, the softening of the base layer is limited to the portion where the coating liquid is applied and comes into contact with the solvent, that is, the portion where the electrode should be formed. Therefore, other parts of the base layer are not affected by the disorder of the surface shape or the deterioration of the electrical insulating property, and the shape of the formed electrode is also suppressed from being deformed.
また、この発明に係る有機薄膜トランジスタの製造方法の一の態様は、上記目的を達成するため、上記の電極形成方法により前記ベース層に前記電極を形成する工程と、前記ベース層の表面に、前記電極を覆う有機半導体層を形成する工程とを備えている。このように構成された発明では、ベース層と電極との間で段差のない状態でこれらを覆うように有機半導体層が形成されるので、段差に起因する有機半導体の結晶性の乱れを抑制することができる。そのため、このような結晶性の乱れに起因する半導体の電気的特性の低下を抑えて、性能の良好な有機薄膜トランジスタを製造することが可能となる。 Further, in one aspect of the method for manufacturing an organic thin film transistor according to the present invention, in order to achieve the above object, the step of forming the electrode on the base layer by the above electrode forming method and the step of forming the electrode on the surface of the base layer are described. It includes a step of forming an organic semiconductor layer covering the electrodes. In the invention configured in this way, since the organic semiconductor layer is formed so as to cover the base layer and the electrode without a step, the disorder of crystallinity of the organic semiconductor caused by the step is suppressed. be able to. Therefore, it is possible to manufacture an organic thin film transistor having good performance by suppressing deterioration of the electrical characteristics of the semiconductor due to such disorder of crystallinity.
また、この発明の他の一の態様は、電気絶縁性の樹脂材料により形成されたベース層の表面に電極を形成する、有機薄膜トランジスタ用の電極形成装置であって、上記目的を達成するため、前記ベース層を有する基板を保持する基板保持部と、前記ベース層を構成する前記樹脂材料を軟化させる溶剤と電極材料とを含む塗布液が電極形状に応じてパターニングされたパターンを担持する平板状の担持体を、パターン担持面を前記ベース層の被塗布面に近接対向させて保持する担持体保持部と、前記担持体の前記パターン担持面とは反対側の面、または前記基板の前記被塗布面とは反対側の面を押圧しながら前記基板に沿って移動するローラ状の押圧部材とを備えている。 Another aspect of the present invention is an electrode forming apparatus for an organic thin film, which forms an electrode on the surface of a base layer formed of an electrically insulating resin material, in order to achieve the above object. A flat plate-like coating liquid containing a substrate holding portion that holds a substrate having the base layer, a solvent that softens the resin material constituting the base layer, and an electrode material supports a pattern patterned according to the electrode shape. The carrier holding portion that holds the carrier with the pattern supporting surface close to the surface to be coated of the base layer, the surface of the carrier opposite to the pattern supporting surface, or the coating of the substrate. It is provided with a roller-shaped pressing member that moves along the substrate while pressing the surface opposite to the coated surface.
このように構成された発明では、ベース層を軟化させる溶剤を含む塗布液がパターニングされた担持体をベース層に密着させることで、塗布液をベース層に塗布することができる。そして、ローラ状の押圧部材による加圧が軟化したベース層に塗布液を浸透させることで、ベース層に埋め込まれた電極を形成することができる。すなわち、上記構成の電極形成装置は、本発明に係る電極形成方法を実行するのに好適なものとなっている。 In the invention configured as described above, the coating liquid can be applied to the base layer by adhering the carrier in which the coating liquid containing the solvent that softens the base layer is patterned to the base layer. Then, the electrode embedded in the base layer can be formed by infiltrating the coating liquid into the base layer whose pressure by the roller-shaped pressing member is softened. That is, the electrode forming apparatus having the above configuration is suitable for carrying out the electrode forming method according to the present invention.
また、この発明の他の一の態様は、電気絶縁性の樹脂材料により形成されたベース層と、前記ベース層を構成する前記樹脂材料を軟化させる溶剤と電極材料とを含む塗布液を前記ベース層に部分的に塗布し前記ベース層に対し押圧した後固化させることにより、互いに離隔して、かつそれぞれ表面の少なくとも一部が露出した状態で前記ベース層に埋め込まれたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極それぞれの露出表面ならびに前記ソース電極と前記ドレイン電極との間の前記ベース層の表面を連続的に覆う有機半導体層と、前記有機半導体層を覆う絶縁層と、前記絶縁層に接し前記絶縁層を介して前記有機半導体層と対向し、かつ前記有機半導体層と電気的に絶縁されたゲート電極とを備える有機薄膜トランジスタである。 In another aspect of the present invention, the base layer is a coating liquid containing a base layer formed of an electrically insulating resin material, a solvent for softening the resin material constituting the base layer, and an electrode material. By partially applying it to the layer and pressing it against the base layer and then solidifying it, the source electrode and the drain electrode embedded in the base layer are separated from each other and at least a part of the surface is exposed. An organic semiconductor layer that continuously covers the exposed surfaces of the source electrode and the drain electrode, and the surface of the base layer between the source electrode and the drain electrode, an insulating layer that covers the organic semiconductor layer, and the like. It is an organic thin film having a gate electrode that is in contact with an insulating layer, faces the organic semiconductor layer via the insulating layer, and is electrically insulated from the organic semiconductor layer.
このように構成された発明では、上記原理によりソース電極およびドレイン電極がベース層に埋め込まれているため、有機半導体層との界面における段差が小さく、したがって有機半導体の結晶性の乱れが抑制されている。したがって、本発明を適用した有機薄膜トランジスタは、電気的性能の良好なトランジスタとなる。 In the invention configured in this way, since the source electrode and the drain electrode are embedded in the base layer according to the above principle, the step at the interface with the organic semiconductor layer is small, and therefore the disorder of the crystallinity of the organic semiconductor is suppressed. There is. Therefore, the organic thin film transistor to which the present invention is applied is a transistor having good electrical performance.
上記のように、本発明によれば、塗布液の溶剤としてベース層を軟化させる性質を有するものを使用する。こうすることにより、一定の硬度を有するベース層に塗布液を塗布しそれを押圧するという比較的簡素な製造プロセスによって、ベース層との境界において段差のない電極を実現することが可能である。 As described above, according to the present invention, a solvent having a property of softening the base layer is used as a solvent for the coating liquid. By doing so, it is possible to realize an electrode having no step at the boundary with the base layer by a relatively simple manufacturing process of applying the coating liquid to the base layer having a certain hardness and pressing the coating liquid.
この発明の前記ならびにその他の目的と新規な特徴は、添付図面を参照しながら次の詳細な説明を読めば、より完全に明らかとなるであろう。ただし、図面は専ら解説のためのものであって、この発明の範囲を限定するものではない。 The above and other objectives and novel features of the present invention will become more fully apparent by reading the following detailed description with reference to the accompanying drawings. However, the drawings are for illustration purposes only and do not limit the scope of the invention.
図1は本発明に係る電極形成方法を含む半導体素子の製造方法の一実施形態を示すフローチャートである。また、図2Aないし図2Dおよび図3Aないし図3Eは、この製造方法により製造される半導体素子の各工程における構造を示す図である。この製造方法は、例えば半導体基板、ガラス基板、樹脂基板等の種々の平板状の基板に半導体素子を形成するために用いることができる。以下、基板Sとしての例えばガラス板またはポリイミド製シートの表面に、半導体素子の一例としての有機薄膜トランジスタを形成する場合の処理について詳しく説明する。しかしながら、これ以外にも種々の半導体素子の形成のために下記の方法および装置を用いることができる。 FIG. 1 is a flowchart showing an embodiment of a method for manufacturing a semiconductor device including the electrode forming method according to the present invention. 2A to 2D and 3A to 3E are diagrams showing the structure of the semiconductor device manufactured by this manufacturing method in each step. This manufacturing method can be used to form a semiconductor element on various flat plates such as a semiconductor substrate, a glass substrate, and a resin substrate. Hereinafter, a process for forming an organic thin film transistor as an example of a semiconductor element on the surface of, for example, a glass plate or a polyimide sheet as the substrate S will be described in detail. However, in addition to this, the following methods and devices can be used for forming various semiconductor elements.
以下の説明では、基板Sに対し各種の機能層が積層されてなる構造体を、各工程における処理対象物たる「ワーク」と称し、符号Wkを付す。このような構造体の構造は製造工程の進行に伴って順次変化するが、それらのいずれについてもワークWkと称するものとする。また、以下のワーク断面図においては構造上の特徴を明示するため、各層の寸法や相対的な厚さは実際のものと必ずしも一致しない。 In the following description, a structure in which various functional layers are laminated on the substrate S is referred to as a “work” as a processing target in each step, and is designated by a reference numeral Wk. The structure of such a structure changes sequentially with the progress of the manufacturing process, and all of them are referred to as work Wk. Further, in the following cross-sectional view of the work, since the structural features are clarified, the dimensions and relative thickness of each layer do not always match the actual ones.
最初に、処理対象となる基板が適宜の洗浄剤により洗浄され(ステップS101)、基板表面が清浄化される。そして、図2Aに示すように、基板Sの一方表面Saにベース層Bとなる樹脂層が形成される(ステップS102)。ベース層Bについては、例えば硬化状態で電気絶縁性を示す樹脂(例えば各種のポリマー樹脂)の材料を含む溶液を、例えばスピンコート法によって基板表面Saに一様に塗布することにより形成することができる。なお、これに限定されず、一様な層を形成することのできる任意の形成方法を用いてベース層Bを形成することが可能である。 First, the substrate to be treated is cleaned with an appropriate detergent (step S101), and the surface of the substrate is cleaned. Then, as shown in FIG. 2A, a resin layer to be the base layer B is formed on one surface Sa of the substrate S (step S102). The base layer B can be formed, for example, by uniformly applying a solution containing a material of a resin (for example, various polymer resins) that exhibits electrical insulation in a cured state to the substrate surface Sa by, for example, a spin coating method. can. The base layer B can be formed by using any forming method capable of forming a uniform layer without being limited to this.
ベース層Bの材料を含む溶液を基板Sに塗布する方法が用いられる場合、形成された塗膜を乾燥硬化させるため、塗布後に焼成処理が行われる(ステップS103)。これにより塗膜が硬化して、基板表面Saに密着したベース層Bが形成される。また、硬化したベース層Bの表面に、新たな層を形成することが可能となる。ベース層Bは、基板S表面を均一かつ安定した絶縁層で被覆するとともに、後工程で形成される各層の形状を安定的に維持する機能を有する。特に、ベース層Bがプライマー層として機能することで、基板Sに対する電極の密着性を向上させ、後述するウェット処理において電極の崩れや剥落を効果的に防止することが可能である。 When a method of applying a solution containing the material of the base layer B to the substrate S is used, a firing treatment is performed after the application in order to dry and cure the formed coating film (step S103). As a result, the coating film is cured to form the base layer B in close contact with the substrate surface Sa. In addition, a new layer can be formed on the surface of the cured base layer B. The base layer B has a function of covering the surface of the substrate S with a uniform and stable insulating layer and maintaining the shape of each layer formed in a subsequent step in a stable manner. In particular, since the base layer B functions as a primer layer, it is possible to improve the adhesion of the electrode to the substrate S and effectively prevent the electrode from collapsing or peeling off in the wet treatment described later.
ベース層Bを構成するポリマー樹脂材料としては、例えば、ポリウレタン、ポリイミド、ポリアミドイミド、ポリビニルアルコール、ポリビニルフェノール、ポリエステル、ポリエチレン等を用いることができる。この場合、ポリマーを硬化させるための焼成処理は、例えば120℃、30分程度の条件で行うことができる。例えば、所定の焼成温度に温度調整されたオーブン等の加熱炉内でワークWkを所定時間保持することにより、焼成処理を実行可能である。このような低い焼成温度で硬化するポリマー材料を採用することで、耐熱性の高くない樹脂材料も基板として用いることが可能となる。ワークWkは加熱炉内に静置されてもよく、また加熱炉内で搬送されつつ加熱される態様でもよい。 As the polymer resin material constituting the base layer B, for example, polyurethane, polyimide, polyamideimide, polyvinyl alcohol, polyvinylphenol, polyester, polyethylene and the like can be used. In this case, the firing process for curing the polymer can be performed under the conditions of, for example, 120 ° C. for about 30 minutes. For example, the firing process can be executed by holding the work Wk for a predetermined time in a heating furnace such as an oven whose temperature is adjusted to a predetermined firing temperature. By adopting a polymer material that cures at such a low firing temperature, it is possible to use a resin material that does not have high heat resistance as a substrate. The work Wk may be allowed to stand in the heating furnace, or may be heated while being conveyed in the heating furnace.
こうして形成されたベース層Bの表面に、有機半導体薄膜トランジスタを構成するソース電極およびドレイン電極が形成される(ステップS104)。これらの電極の形成方法については種々の方法を採用可能である。ここではその一例として、予め形成された電極パターンをベース層Bに転写することで電極を形成する、印刷技術を応用した方法について説明する。 A source electrode and a drain electrode constituting the organic semiconductor thin film transistor are formed on the surface of the base layer B thus formed (step S104). Various methods can be adopted for forming these electrodes. Here, as an example thereof, a method applying a printing technique in which an electrode is formed by transferring a preformed electrode pattern to the base layer B will be described.
図2Bに示すように、金属粒子(例えば銀)等の導電性材料および溶剤を含む導電性インクにより形成された電極パターンPTが、ガラス板、樹脂板等で形成されたブランケットBLの表面に予め形成される。この例では、ブランケットBLのパターン担持面(図における下面)に、互いに離隔した2つの電極パターンPTが担持されている。これら2つの電極パターンPTは、最終的にそれぞれソース電極およびドレイン電極となって機能する。 As shown in FIG. 2B, an electrode pattern PT formed of a conductive material such as metal particles (for example, silver) and a conductive ink containing a solvent is previously formed on the surface of a blanket BL formed of a glass plate, a resin plate, or the like. It is formed. In this example, two electrode pattern PTs separated from each other are supported on the pattern supporting surface (lower surface in the figure) of the blanket BL. These two electrode patterns PT finally function as source electrodes and drain electrodes, respectively.
ブランケットBLは、パターン担持面をベース層Bの表面に向けた状態でワークWkに近接対向配置される。この状態から、図2Cに示すように、パターン担持面とは反対側のブランケットBL表面にローラ部材RLが当接される。ローラ部材RLがブランケットBLをワークWK側へ押しやりながらブランケットBL表面に沿って転動する。これにより、ブランケットBLに担持された電極パターンPTがベース層Bに押し付けられ、最終的にベース層Bの表面に転写される。ローラ部材RLによるブランケットBLに対する押圧力としては、例えば0.05N/mm2ないし0.3N/mm2とすることができる。転写時の転写後のブランケットBLは、ワークWk近傍から搬出される。The blanket BL is arranged close to the work Wk with the pattern supporting surface facing the surface of the base layer B. From this state, as shown in FIG. 2C, the roller member RL is brought into contact with the blanket BL surface on the side opposite to the pattern supporting surface. The roller member RL rolls along the surface of the blanket BL while pushing the blanket BL toward the work WK side. As a result, the electrode pattern PT supported on the blanket BL is pressed against the base layer B and finally transferred to the surface of the base layer B. The pressing force on the blanket BL by the roller member RL can be, for example, 0.05 N / mm 2 to 0.3 N / mm 2 . The blanket BL after transfer at the time of transfer is carried out from the vicinity of the work Wk.
転写された電極パターンPTの導電性を得るために、転写後のワークWkに対し焼成処理が行われる(ステップS105)。このときの焼成条件としては、例えば120℃、30分とすることができるが、ステップS103における焼成処理と同一条件とすることは必須ではない。この時点でのワークWkは、図2Dに示すように、転写された電極パターンが硬化することにより形成されるソース電極Esおよびドレイン電極Edが、ベース層Bの内部に埋め込まれた状態となっている。このような埋め込みが生じる原理については後述する。 In order to obtain the conductivity of the transferred electrode pattern PT, the work Wk after transfer is fired (step S105). The firing conditions at this time can be, for example, 120 ° C. for 30 minutes, but it is not essential that the firing conditions are the same as those of the firing process in step S103. In the work Wk at this point, as shown in FIG. 2D, the source electrode Es and the drain electrode Ed formed by curing the transferred electrode pattern are embedded in the base layer B. There is. The principle of such embedding will be described later.
次に、形成された電極の表面を改質するための処理として、電極表面に自己組織化単分子膜(Self-Assembled Monolayer;SAM)を形成するSAM処理が実行される(ステップS106)。SAM処理の原理および方法は公知であるので、ここではウェット処理によりSAM膜を形成する方法の一例を簡単に説明する。イソプロプルアルコール(Isopropyl alcohol;IPA)に濃度0.01M程度のペンタフルオロベンゼンチオール(Pentafluorobenzenethiol;PFBT)を溶解させた溶液にワークWkを少なくとも2分浸漬する。その後にIPAでリンスし乾燥させることにより、PFBTによるSAM膜を形成することが可能である。このようなSAM膜を電極表面に形成することで、この後に積層される有機半導体層と電極との間の電気的接触を低抵抗かつ安定したものとすることができる。SAM処理後のワークWkでは、図3Aに示すように、ワークWkのうち電極Es,Edの露出した表面にPFBTによる単分子膜Mが形成された状態となっている。 Next, as a process for modifying the surface of the formed electrode, a SAM process of forming a self-assembled monolayer (SAM) on the electrode surface is executed (step S106). Since the principle and method of SAM treatment are known, an example of a method of forming a SAM film by wet treatment will be briefly described here. Work Wk is immersed in a solution of Isopropyl alcohol (IPA) at a concentration of about 0.01 M in Pentafluorobenzenethiol (PFBT) for at least 2 minutes. After that, it is possible to form a SAM film by PFBT by rinsing with IPA and drying. By forming such a SAM film on the electrode surface, the electrical contact between the organic semiconductor layer and the electrode to be laminated thereafter can be made stable with low resistance. In the work Wk after the SAM treatment, as shown in FIG. 3A, a monolayer M made of PFBT is formed on the exposed surfaces of the electrodes Es and Ed in the work Wk.
次に、こうして電極Es,Edが形成されたワークWkの表面を覆うように、有機半導体層が積層される(ステップS107)。有機半導体層は、例えば公知の真空蒸着法を用いて成膜することができる。この時点でのワークWkは、図3Bに示すように、電極Es,Edを覆う単分子膜Mと露出したベース層Bの表面とが、有機半導体層Scにより連続的に覆われた状態となっている。 Next, the organic semiconductor layer is laminated so as to cover the surface of the work Wk on which the electrodes Es and Ed are formed (step S107). The organic semiconductor layer can be formed by using, for example, a known vacuum vapor deposition method. As shown in FIG. 3B, the work Wk at this point is in a state in which the monolayer M covering the electrodes Es and Ed and the surface of the exposed base layer B are continuously covered by the organic semiconductor layer Sc. ing.
次に、有機半導体膜Scの表面を覆うゲート絶縁層が形成される(ステップS108)。ゲート絶縁層は、例えば、電気絶縁性を有する材料を、公知の化学的気相成長法(Chemical Vapor Deposition;CVD)を用いて有機半導体膜Scの表面に堆積させて成膜することにより、形成することができる。この時点でのワークWkは、図3Cに示すように、有機半導体層Scの表面全体が連続的なゲート絶縁層Igにより覆われた状態となっている。 Next, a gate insulating layer covering the surface of the organic semiconductor film Sc is formed (step S108). The gate insulating layer is formed, for example, by depositing an electrically insulating material on the surface of the organic semiconductor film Sc using a known chemical vapor deposition (CVD). can do. As shown in FIG. 3C, the work Wk at this point is in a state where the entire surface of the organic semiconductor layer Sc is covered with the continuous gate insulating layer Ig.
次に、ゲート絶縁層Igの表面にゲート電極が形成される(ステップS109)。例えば、ソース電極Es、ドレイン電極Edの形成と同様の技術でゲート電極を形成することが可能である。すなわち、図3Dに示すように、ゲート電極となる電極パターンPTを担持するブランケットBLをワークWkに近接配置し、ローラ部材RL(図2C)によりブランケットBLを押圧することで、電極パターンPTをゲート絶縁層Igの表面に転写する。これを焼成処理することで(ステップS110)、図3Eに示すように、ゲート絶縁層Igの表面にゲート電極Egが形成される。 Next, a gate electrode is formed on the surface of the gate insulating layer Ig (step S109). For example, the gate electrode can be formed by the same technique as the formation of the source electrode Es and the drain electrode Ed. That is, as shown in FIG. 3D, the blanket BL supporting the electrode pattern PT serving as the gate electrode is arranged close to the work Wk, and the blanket BL is pressed by the roller member RL (FIG. 2C) to gate the electrode pattern PT. Transfer to the surface of the insulating layer Ig. By firing this (step S110), as shown in FIG. 3E, the gate electrode Eg is formed on the surface of the gate insulating layer Ig.
この場合の転写処理および焼成処理における処理条件についても、ソース電極Esおよびドレイン電極Ed形成時の処理条件と同等とすることができる。例えば、転写処理時のローラ部材RLの押圧力を0.05N/mm2ないし0.3N/mm2、焼成処理温度を120℃、焼成時間を30分とすることができる。The treatment conditions in the transfer treatment and the firing treatment in this case can also be the same as the treatment conditions at the time of forming the source electrode Es and the drain electrode Ed. For example, the pressing force of the roller member RL during the transfer treatment can be 0.05 N / mm 2 to 0.3 N / mm 2 , the firing treatment temperature can be 120 ° C., and the firing time can be 30 minutes.
図示を省略しているが、この他に、各電極を配線による接続する工程や、形成された素子の表面を覆う保護層を形成する工程等の追加工程が適宜付加されることにより、有機薄膜トランジスタTrを含む電子デバイスが完成する。 Although not shown, an organic thin film transistor is added by appropriately adding additional steps such as a step of connecting each electrode by wiring and a step of forming a protective layer covering the surface of the formed device. The electronic device including the Tr is completed.
以上の一連の処理により、基板S、ベース層B、ソースおよびドレイン電極Es,Ed、有機半導体層Sc、単分子膜M、ゲート絶縁層Ig、ゲート電極Egがこの順番で積層された構造体を形成することができる。このうち、ソースおよびドレイン電極Es,Ed、有機半導体層Sc、ゲート絶縁層Ig、ゲート電極Egが一体として有機薄膜トランジスタTrとして機能する。基板Sおよびベース層Bは、有機薄膜トランジスタTrを支持する基材として機能する。なお、実際の製造工程においては、上記した構造の有機薄膜トランジスタTrが、1つの基板Sに多数並んだ状態で同時に形成される。 By the above series of processing, a structure in which the substrate S, the base layer B, the source and drain electrodes Es and Ed, the organic semiconductor layer Sc, the monolayer M, the gate insulating layer Ig, and the gate electrode Eg are laminated in this order is formed. Can be formed. Of these, the source and drain electrodes Es and Ed, the organic semiconductor layer Sc, the gate insulating layer Ig, and the gate electrode Eg collectively function as an organic thin film transistor Tr. The substrate S and the base layer B function as a base material that supports the organic thin film transistor Tr. In the actual manufacturing process, many organic thin film transistors Tr having the above-mentioned structure are simultaneously formed on one substrate S in a state of being lined up.
各層の厚さの一例を示すが、これらの数値に限定されるものではない。ベース層Bの厚さは、例えば100nmである。また、ソースおよびドレイン電極Es,Edの厚さは例えば70nmである。また、有機半導体層Scの厚さは30nmである。また、ソース電極Esとドレイン電極Edとの距離、つまりチャネル長は例えば50μmである。また、ゲート絶縁層Igおよびゲート電極Egの厚さは、それぞれ例えば100nm、200nmである。 An example of the thickness of each layer is shown, but the thickness is not limited to these values. The thickness of the base layer B is, for example, 100 nm. The thickness of the source and drain electrodes Es and Ed is, for example, 70 nm. The thickness of the organic semiconductor layer Sc is 30 nm. Further, the distance between the source electrode Es and the drain electrode Ed, that is, the channel length is, for example, 50 μm. The thickness of the gate insulating layer Ig and the gate electrode Eg are, for example, 100 nm and 200 nm, respectively.
なお、ベース層Bへのソースおよびドレイン電極Es,Edの埋め込みを確実に行わせるために、ベース層Bの厚さがブランケットBL上における電極パターンPTの厚さよりも大きくなるように、各層の厚さが設定されてもよい。 In order to ensure that the source and drain electrodes Es and Ed are embedded in the base layer B, the thickness of each layer is such that the thickness of the base layer B is larger than the thickness of the electrode pattern PT on the blanket BL. May be set.
有機薄膜トランジスタTrにおいて良好な電気的特性を得るための1つの条件として、有機半導体層Scの結晶性が良好であることが挙げられる。すなわち、有機半導体層Scが結晶粒界の多い多結晶性のものであるとき、有機半導体層Sc内におけるキャリア移動度が低いことで有機薄膜トランジスタTrの性能が制限される。高いキャリア移動度を得るために、有機半導体層Scは単結晶に近い良好な結晶性を有することが求められる。 One condition for obtaining good electrical characteristics in the organic thin film transistor Tr is that the organic semiconductor layer Sc has good crystallinity. That is, when the organic semiconductor layer Sc is polycrystalline with many grain boundaries, the performance of the organic thin film transistor Tr is limited by the low carrier mobility in the organic semiconductor layer Sc. In order to obtain high carrier mobility, the organic semiconductor layer Sc is required to have good crystallinity close to that of a single crystal.
ソースおよびドレイン電極Es,Edが形成されたワークWkに結晶性の良好な有機半導体層Scを形成するために、ワークWk表面におけるソースおよびドレイン電極Es,Edとその周囲のベース層Bとの間で、段差が少なく平滑な表面となっていることが望ましい。図2Dに示すように、ベース層Bにソースおよびドレイン電極Es,Edが埋め込まれた構造は、このような要求に応えることのできるものである。以下、本実施形態においてこのような埋め込み構造を実現するための構成について説明する。 In order to form an organic semiconductor layer Sc having good crystallinity on the work Wk on which the source and drain electrodes Es and Ed are formed, between the source and drain electrodes Es and Ed on the surface of the work Wk and the base layer B around the source and drain electrodes Es and Ed. Therefore, it is desirable that the surface has a smooth surface with few steps. As shown in FIG. 2D, the structure in which the source and drain electrodes Es and Ed are embedded in the base layer B can meet such a demand. Hereinafter, a configuration for realizing such an embedded structure in the present embodiment will be described.
図4Aないし図4Cは転写処理工程における電極の埋め込みを説明する模式図である。先に説明したように、ベース層Bへのソースおよびドレイン電極Es,Edの形成は、電極材料および溶剤を含む導電性インクにより形成されたパターンPTをベース層Bに転写することによりなされる。導電性インクに含まれる溶剤は、ベース層Bを構成する硬化後のポリマー樹脂を軟化させる性質を有するものが用いられる。具体的には、ポリマー樹脂を膨潤させまたは溶解させるような性質を有する溶剤が用いられる。例えばベース層Bを構成するポリマーがポリウレタンである場合、溶剤としてはこれを軟化させる有機溶媒、特に反転印刷用導電性インクに用いられる高沸点溶媒、具体的には例えばブチルカルビトール、ヘキシルカルビトール、エチルカルビトールアセテート、ブチルカルビトールアセテート、2‐エチル‐1,3‐ヘキサンジオール、2,4‐ジエチル‐1,5‐ペンタンジオール、1,3‐ブチレングリコール、オクタンジオールを用いることができる。 4A to 4C are schematic views illustrating embedding of electrodes in the transfer processing step. As described above, the source and drain electrodes Es and Ed are formed on the base layer B by transferring the pattern PT formed by the conductive ink containing the electrode material and the solvent to the base layer B. As the solvent contained in the conductive ink, a solvent having a property of softening the cured polymer resin constituting the base layer B is used. Specifically, a solvent having a property of swelling or dissolving the polymer resin is used. For example, when the polymer constituting the base layer B is polyurethane, the solvent is an organic solvent that softens it, particularly a high boiling point solvent used for conductive ink for reverse printing, specifically, for example, butyl carbitol and hexyl carbitol. , Ethylcarbitol acetate, butylcarbitol acetate, 2-ethyl-1,3-hexanediol, 2,4-diethyl-1,5-pentanediol, 1,3-butylene glycol, octanediol can be used.
図4Aに示すように、ブランケットBLに担持された電極パターンPTがベース層Bの表面に触れたとき、電極パターンPTに含まれる溶剤成分がベース層Bに浸透する。これにより、ベース層Bの上部に溶剤により膨潤または溶解し軟化した領域(軟化領域)SRが生じる。この状態で、図4Bに示すように、ローラ部材RLによる押圧力が加えられると、電極パターンPTが軟化領域SRの内部に向けて押し込まれることになる。その結果、図4Cに示すように、電極パターンPTがベース層Bに埋め込まれた構造が実現される。また、電極パターンPTの表面がベース層Bに押し付けられることで、電極パターンPTと周囲のベース層Bとの界面に段差が生じることが抑制される。 As shown in FIG. 4A, when the electrode pattern PT supported on the blanket BL touches the surface of the base layer B, the solvent component contained in the electrode pattern PT permeates the base layer B. As a result, a region (softening region) SR that is swollen or dissolved by the solvent and softened is generated in the upper part of the base layer B. In this state, as shown in FIG. 4B, when the pressing force by the roller member RL is applied, the electrode pattern PT is pushed toward the inside of the softening region SR. As a result, as shown in FIG. 4C, a structure in which the electrode pattern PT is embedded in the base layer B is realized. Further, since the surface of the electrode pattern PT is pressed against the base layer B, it is possible to prevent a step from being generated at the interface between the electrode pattern PT and the surrounding base layer B.
つまり、この製造方法においては、電極パターンPTをベース層Bに転写するプロセスそのものが、電極パターンPTをベース層Bに埋め込むプロセスにもなっている。このため、転写前のベース層Bの下処理や、転写後の後加工等によって電極パターンPTの埋め込みを行う必要がない。 That is, in this manufacturing method, the process itself of transferring the electrode pattern PT to the base layer B is also a process of embedding the electrode pattern PT in the base layer B. Therefore, it is not necessary to embed the electrode pattern PT by pretreatment of the base layer B before transfer, post-processing after transfer, or the like.
図5A、図5B、図6Aおよび図6Bは試作した有機薄膜トランジスタの構造を例示する図である。より具体的には、図5Aは、上記製造方法によって製造された有機薄膜トランジスタの断面構造の一例を示す顕微鏡(TEM)写真であり、図5Bはそのうちドレイン電極の形状を模式的に示す図である。また、図6Aは、上記製造方法によって製造された有機薄膜トランジスタの断面構造の他の一例を示す顕微鏡写真であり、図6Bはそのうちドレイン電極の形状を模式的に示す図である。なおソース電極の形状も基本的に同じである。 5A, 5B, 6A and 6B are diagrams illustrating the structure of the prototype organic thin film transistor. More specifically, FIG. 5A is a microscope (TEM) photograph showing an example of the cross-sectional structure of the organic thin film transistor manufactured by the above manufacturing method, and FIG. 5B is a diagram schematically showing the shape of the drain electrode. .. Further, FIG. 6A is a micrograph showing another example of the cross-sectional structure of the organic thin film transistor manufactured by the above manufacturing method, and FIG. 6B is a diagram schematically showing the shape of the drain electrode. The shape of the source electrode is basically the same.
図5Aおよび図5Bに示す事例では、ドレイン電極Edの厚みが概ね一定に保たれたまま、その端部がベース層Bに埋め込まれた形状となっている。一方、図6Aおよび図6Bに示す事例では、ドレイン電極Edがその端部において厚みが次第に減少する態様でベース層Bに埋め込まれている。このように複数個体の間で電極の断面形状には幾分ばらつきが見られるが、いずれの事例においても、ドレイン電極Edはベース層Bの表面から緩やかに盛り上がるような表面形状となっており、有機半導体層Scとの界面は段差のない滑らかな曲面となっている。このため、顕著な段差に起因する有機半導体層Scの結晶性の乱れを抑えて、有機薄膜トランジスタTrの性能を良好なものとすることが可能である。 In the examples shown in FIGS. 5A and 5B, the end portion of the drain electrode Ed is embedded in the base layer B while the thickness of the drain electrode Ed is kept substantially constant. On the other hand, in the cases shown in FIGS. 6A and 6B, the drain electrode Ed is embedded in the base layer B in such a manner that the thickness gradually decreases at the end thereof. In this way, the cross-sectional shape of the electrode varies slightly among the plurality of individuals, but in each case, the drain electrode Ed has a surface shape that gently rises from the surface of the base layer B. The interface with the organic semiconductor layer Sc is a smooth curved surface with no steps. Therefore, it is possible to suppress the disorder of the crystallinity of the organic semiconductor layer Sc caused by the remarkable step and improve the performance of the organic thin film transistor Tr.
なお、ゲート電極Egの形成に際し、電極パターンPTがゲート絶縁層Igに埋め込まれることは、電気的特性に影響を与えないため必要ではない。したがって、ゲート電極Egの形成工程においては電極パターンPTに含まれる溶剤成分とゲート絶縁層Igの材料との間に特別の関係は必要とされない。むしろ、絶縁性を担保するとの観点からは、ゲート絶縁層Igは溶剤に対し変化を示さない材料で形成されることが好ましい。 When forming the gate electrode Eg, it is not necessary that the electrode pattern PT is embedded in the gate insulating layer Ig because it does not affect the electrical characteristics. Therefore, in the step of forming the gate electrode Eg, no special relationship is required between the solvent component contained in the electrode pattern PT and the material of the gate insulating layer Ig. Rather, from the viewpoint of ensuring the insulating property, the gate insulating layer Ig is preferably formed of a material that does not change with respect to the solvent.
図7Aおよび図7Bは試作した有機薄膜トランジスタの電気的特性の例を示す図である。より具体的には、図7Aは試作した有機薄膜トランジスタおよび比較例における電気的特性の実測例を示すグラフである。また、図7Bは比較例のトランジスタの断面構造を模式的に示す図である。なお、構造の対比を容易にするため、図7Bでは、図3Eに示すトランジスタTrの各構成と同一の機能を有する構成に同一の符号を付している。 7A and 7B are diagrams showing examples of electrical characteristics of the prototype organic thin film transistor. More specifically, FIG. 7A is a graph showing an actual measurement example of electrical characteristics in a prototype organic thin film transistor and a comparative example. Further, FIG. 7B is a diagram schematically showing a cross-sectional structure of a transistor of a comparative example. In addition, in order to facilitate the comparison of the structures, in FIG. 7B, the same reference numerals are given to the configurations having the same functions as the respective configurations of the transistor Tr shown in FIG. 3E.
本実施形態の製造方法により製造される有機薄膜トランジスタTrは、図3Eに示すように、ソースおよびドレイン電極Es,Edが層間に配置されゲート電極Egが素子表面に現れる、いわゆるトップゲート型のトランジスタである。一方、比較例として図7Bに示すトランジスタは、ゲート電極Egが層間に配置されソースおよびドレイン電極Es,Edが素子表面に現れる、いわゆるボトムゲート型のトランジスタである。比較例においては、ガラス基板Sにクロム(膜厚3nm)および金(膜厚50nm)を積層したゲート電極Eg、CVD法による膜厚100nmのゲート絶縁層Ig、真空蒸着法による膜厚30nmの有機半導体層Sc、金の真空蒸着によるソースおよびドレイン電極Es,Ed(膜厚50nm、チャネル長50μm)が順に積層されている。 As shown in FIG. 3E, the organic thin film transistor Tr manufactured by the manufacturing method of the present embodiment is a so-called top gate type transistor in which source and drain electrodes Es and Ed are arranged between layers and gate electrodes Eg appear on the surface of the device. be. On the other hand, the transistor shown in FIG. 7B as a comparative example is a so-called bottom gate type transistor in which the gate electrodes Eg are arranged between layers and the source and drain electrodes Es and Ed appear on the surface of the device. In the comparative example, the gate electrode Eg in which chromium (thickness 3 nm) and gold (thickness 50 nm) are laminated on the glass substrate S, the gate insulating layer Ig having a film thickness of 100 nm by the CVD method, and the organic having a film thickness of 30 nm by the vacuum deposition method. The semiconductor layer Sc, the source and drain electrodes Es and Ed (film thickness 50 nm, channel length 50 μm) by vacuum deposition of gold are laminated in this order.
薄膜トランジスタでは半導体層のうちソース電極とドレイン電極とを接続する部分が電流の流通するチャネルとして機能する。従来のトップゲート型トランジスタでは、ソースおよびドレイン電極の周囲での有機半導体層の結晶性の乱れに起因して、ソース電極とドレイン電極とを電気的に接続するチャネル部分における有機半導体のキャリア移動度が小さい。このため、有機半導体層を平坦な層とすることができるボトムゲート型トランジスタに比べて電気的特性が劣る傾向がある。 In the thin film transistor, the portion of the semiconductor layer connecting the source electrode and the drain electrode functions as a channel through which current flows. In a conventional top-gate transistor, the carrier mobility of the organic semiconductor in the channel portion that electrically connects the source electrode and the drain electrode is caused by the disorder of the crystallinity of the organic semiconductor layer around the source and drain electrodes. Is small. Therefore, the electrical characteristics tend to be inferior to those of the bottom gate type transistor in which the organic semiconductor layer can be made into a flat layer.
しかしながら、図7Aに示すように、本実施形態により製造されるトップゲート型トランジスタは、比較例のボトムゲート型トランジスタとほぼ同等の電気的特性を有するものとなった。より具体的には、ドレイン電圧が(−5)Vの測定条件において、本実施形態により製造されるトランジスタと比較例のトランジスタとの間で、飽和領域でのキャリア移動度(電界効果移動度)および最大ドレイン電流を比較した。その結果は、
・本実施形態:
電界効果移動度 0.283[cm2/V・s]、
最大ドレイン電流 8.26×10-7[A]
・比較例:
電界効果移動度 0.297[cm2/V・s]、
最大ドレイン電流 7.30×10-7[A]
であった。このことから、本実施形態の製造方法により製造される有機半導体薄膜トランジスタTrが、比較例のボトムゲート型トランジスタとほぼ同等の電気的特性を有することがわかる。したがって有機半導体層Scが良好な結晶性を有していると言える。However, as shown in FIG. 7A, the top gate type transistor manufactured by this embodiment has substantially the same electrical characteristics as the bottom gate type transistor of the comparative example. More specifically, under the measurement condition where the drain voltage is (-5) V, the carrier mobility (field effect mobility) in the saturation region between the transistor manufactured by the present embodiment and the transistor of the comparative example And the maximum drain currents were compared. The result is
-This embodiment:
Field effect mobility 0.283 [cm 2 / V · s],
Maximum drain current 8.26 × 10 -7 [A]
・ Comparative example:
Field effect mobility 0.297 [cm 2 / V · s],
Maximum drain current 7.30 × 10 -7 [A]
Met. From this, it can be seen that the organic semiconductor thin film transistor Tr manufactured by the manufacturing method of the present embodiment has substantially the same electrical characteristics as the bottom gate type transistor of the comparative example. Therefore, it can be said that the organic semiconductor layer Sc has good crystallinity.
次に、基板Sにベース層Bが形成された図2Aに示すワークWk、あるいはゲート絶縁層Igが形成された図3Cに示すワークWkに電極パターンPTを転写し電極を形成する方法につき、さらに詳しく説明する。前述のように、この実施形態において電極(ソース電極Es、ドレイン電極Ed、ゲート電極Eg)は、ブランケットBL表面でパターン化された導電性インクをワークWkに転写することにより形成される。 Next, the method of transferring the electrode pattern PT to the work Wk shown in FIG. 2A in which the base layer B is formed on the substrate S or the work Wk shown in FIG. 3C in which the gate insulating layer Ig is formed to form an electrode is further described. explain in detail. As described above, in this embodiment, the electrodes (source electrode Es, drain electrode Ed, gate electrode Eg) are formed by transferring the conductive ink patterned on the surface of the blanket BL to the work Wk.
このような電極形成処理は、ブランケットBL上に導電性インクによる電極パターンPTを形成するパターニング工程と、形成された電極パターンPTをワークWkに転写する転写工程とに細分化することができる。以下に説明するように、パターニング工程と転写工程とは同一の処理装置を用いて実行することが可能である。なお、ここに説明する処理については、例えば本願出願人が先に開示した特開2016−203518号公報に記載された転写装置により実行することが可能である。 Such an electrode forming process can be subdivided into a patterning step of forming an electrode pattern PT with conductive ink on the blanket BL and a transfer step of transferring the formed electrode pattern PT to the work Wk. As described below, the patterning step and the transfer step can be performed using the same processing apparatus. The process described here can be performed by, for example, the transfer apparatus described in JP-A-2016-203518 previously disclosed by the applicant of the present application.
図8Aないし図8Dは電極形成処理の過程を示す図である。また、図9Aおよび図9Bはパターニング工程および転写工程を示す模式図である。図8Aないし図8Dに示す直交座標系において、XY平面が水平面を表す。また、Z方向が鉛直方向を表し、より具体的には、(+Z)方向が鉛直上向き方向を表す。図8Aないし図8Dを参照しながら、まずパターニング工程について説明する。 8A to 8D are diagrams showing the process of the electrode forming process. 9A and 9B are schematic views showing a patterning step and a transfer step. In the Cartesian coordinate system shown in FIGS. 8A to 8D, the XY plane represents the horizontal plane. Further, the Z direction represents the vertical direction, and more specifically, the (+ Z) direction represents the vertical upward direction. First, the patterning process will be described with reference to FIGS. 8A to 8D.
電極形成処理を実行する転写装置1では、下面が真空吸着面となった上ステージ11と、中央部が大きく開口する額縁形状を有する下ステージ12とが、それぞれ水平姿勢で互いに近接対向配置されている。下ステージ12の開口121の開口サイズは、上ステージ11の平面サイズよりも大きい。開口121の内部には、図示しない昇降機構により個別に昇降可能に支持された複数の昇降ハンド13が配置されている。
In the
また、開口121の(−X)側(図において左方)端部付近には、Y方向に延びる円柱状または円筒状の押圧ローラ14が配置されている。押圧ローラ14は、支持部材15によりY方向の中心軸回りに回転自在に支持されている。支持部材15は図示しない駆動機構によりZ方向への昇降およびX方向への走行が可能となっている。押圧ローラ14は、図2Cに示すローラ部材RLに相当する機能を有するものである。
Further, a cylindrical or cylindrical
パターニング工程では、図8Aに示すように、最初に、所望の電極パターンを反転させた凸パターンを有する版PPが転写装置1に搬入され、上ステージ11にセットされる。上ステージ11は、凸パターンが形成されたパターン形成面を下向きにして版PPを吸着保持する。また、予め導電性インクIkが一様に塗布されたブランケットBLが転写装置1に搬入され、下ステージ12にセットされる。下ステージ12は、導電性インクIkが塗布された面を上向きにして版PPに対向させた状態で、ブランケットBLの周縁部を吸着保持する。
In the patterning step, as shown in FIG. 8A, first, a plate PP having a convex pattern obtained by reversing a desired electrode pattern is carried into the
初期状態では、各昇降ハンド13が、その上面が下ステージ12の上面と同じ高さとなるような高さに位置決めされることで、開放された状態のブランケットBL中央部が水平姿勢に維持される。また、押圧ローラ14は、水平方向においては版PPの(−X)側端部の下方、鉛直方向においては上端がブランケットBL下面から離間した状態となる位置に位置決めされる。
In the initial state, each elevating
この状態から、支持部材15が押圧ローラ14を上昇させることで、押圧ローラ14がブランケットBLの下面に当接する。押圧ローラ14がブランケットBL下面に当接した後も上昇を続けることにより、図8Bに示すように、ブランケットBLが押圧ローラ14により押し上げられ、最終的にはブランケットBL上面が版PPの下面に当接する。これにより、ブランケットBL上面に担持されたインクIkが版PPに密着する。さらに押圧ローラ14がブランケットBLを押し上げることで、インクIkが所定の押圧力で版PPに押し付けられる。
From this state, the
この状態で支持部材15が押圧ローラ14を(+X)方向に移動させることで、押圧ローラ14がブランケットBLの下面に当接して従動回転しながら(+X)方向へ走行する。これにより、インクIkを介してブランケットBLと版PPとが密着する領域がX方向に広がってゆく。このとき、複数の昇降ハンド13のそれぞれは、図8Cに示すように、走行する押圧ローラ14との干渉を避けるために、支持部材15の移動に伴って順次下降する。
In this state, the
図8Dに示すように、押圧ローラ14が版PPの(+X)側端部直下の終了位置に到達すると、版PP全体がブランケットBLに当接した状態となる。この状態で版PPとブランケットBLとが剥離されると、ブランケットBLに一様塗布されたインクIkのうち凸パターンに対応する部分が版PPに移行し、他の部分がブランケットBL上に残留する。こうすることで、インクIkが凸パターンによりパターニングされ、当該凸パターンの反転パターンが電極パターンPTとしてブランケットBLに転写される。図9AはブランケットBLに塗布されたインクIkが版PPによりパターニングされ電極パターンPTが形成される過程を模式的に示した図である。
As shown in FIG. 8D, when the
一方、こうしてブランケットBLに形成された電極パターンPTをワークWkに転写する転写工程は、上記処理における版PPをワークWkに、インクIkを電極パターンPTに読み替えることで説明可能である。すなわち、電極パターンPTが担持されたブランケットBLが下ステージ12により、該パターンを転写されるワークWkが上ステージ11により、それぞれ保持される(図8A)。
On the other hand, the transfer step of transferring the electrode pattern PT formed on the blanket BL to the work Wk can be explained by replacing the plate PP in the above process with the work Wk and the ink Ik with the electrode pattern PT. That is, the blanket BL on which the electrode pattern PT is supported is held by the
そして、押圧ローラ14がブランケットBLを所定の押圧力でワークWkに押し付けながらX方向に走行することで(図8Bないし図8D)、ブランケットBLとワークWkとが電極パターンPTを介して密着する。ワークWkとブランケットBLとを剥離させると、ブランケットBL上の電極パターンPTがワークWkに転写される。
Then, the pressing
図9Bは、基板Sにベース層Bが形成されてなるワークWkに電極パターンPTが転写される過程(図1のステップS104)を模式的に示した図である。ベース層Bは事前の焼成処理により既に硬化した状態となっている。このため、押圧ローラ14からの押圧力によってベース層Bが塑性変形することはない。一方、電極パターンPTは未乾燥の状態であり溶剤成分を多く含んでいる。このため、電極パターンPTと接するベース層Bが溶解または膨潤することで軟化し、電極パターンPTがベース層Bに強く押し付けられることでベース層Bに埋め込まれる。
FIG. 9B is a diagram schematically showing a process (step S104 of FIG. 1) in which the electrode pattern PT is transferred to the work Wk in which the base layer B is formed on the substrate S. The base layer B has already been cured by a prior firing treatment. Therefore, the base layer B is not plastically deformed by the pressing force from the
なお、上記の電極形成処理は、いずれも平板形状を有するブランケットBLとワークWkとを密着させた後剥離することで電極パターンPTをブランケットBLからワークWkに転写させる、平行平板印刷技術を応用したものである。しかしながら、ワークWkに電極パターンPTを形成する方法はこれに限定されず、例えば以下に例示するように種々の方法を適用することが可能である。 In each of the above electrode forming treatments, a parallel plate printing technique is applied in which the electrode pattern PT is transferred from the blanket BL to the work Wk by bringing the blanket BL having a flat plate shape and the work Wk into close contact with each other and then peeling them off. It is a thing. However, the method for forming the electrode pattern PT on the work Wk is not limited to this, and various methods can be applied, for example, as illustrated below.
図10は電極形成処理の他の態様を示す図である。この態様に用いられる転写装置2では、円筒状のブランケット胴21の表面にブランケット22が巻回されている。また、電極パターンPTは凹版23上でパターニングされている。ブランケット胴21を所定速度で回転させつつ、凹版23がブランケット22と当接しながら移動することにより、凹版23でパターニングされた電極パターンPTがブランケット22に転写される。続いて、ステージ24に載置されたワークWkをブランケットBLに当接させながらステージ24が移動することにより、ブランケットBL上の電極パターンPTがワークWkに転写される。電極パターンPTに含まれる溶剤成分がワークWkのベース層Bを溶解または膨潤させることにより、電極パターンPTはベース層Bに埋め込まれる。この方法はオフセット凹版印刷技術に相当するものである。このような方法によっても、ワークWkに電極を形成することが可能である。
FIG. 10 is a diagram showing another aspect of the electrode forming process. In the
また、平板または円筒状のブランケット上でのパターン形成が他の方法により実行されてもよい。例えば、スクリーン印刷法、インクジェット法等の印刷技術を用いて導電性インクをブランケット表面に部分的に着液させることによって、電極パターンが形成されてもよい。ワークWkに電極パターンPTを転写するという目的においては、これらの印刷技術によりワークWk表面に直接インクを着液させることも考えられる。しかしながら、インクをワークWkに接触させつつ加圧することで電極パターンPTをベース層Bに埋め込むという目的に合致するものではない。 Alternatively, patterning on a flat or cylindrical blanket may be performed by other methods. For example, the electrode pattern may be formed by partially landing the conductive ink on the blanket surface using a printing technique such as a screen printing method or an inkjet method. For the purpose of transferring the electrode pattern PT to the work Wk, it is conceivable to apply the ink directly to the surface of the work Wk by these printing techniques. However, it does not meet the purpose of embedding the electrode pattern PT in the base layer B by applying pressure while bringing the ink into contact with the work Wk.
ただし、これらの印刷技術によりワークWk表面にインクを着液させた後、別途押圧のための工程を追加することにより、同様の効果を得ることは可能である。そのような方法と比較したとき、パターン転写と押圧とを同時に実行することができるという点で、上記実施形態は特に有効である。 However, it is possible to obtain the same effect by adding a separate step for pressing after the ink is applied to the surface of the work Wk by these printing techniques. The above embodiment is particularly effective in that pattern transfer and pressing can be performed simultaneously when compared to such a method.
以上のように、この実施形態では、半導体素子(有機薄膜トランジスタ)中において有機半導体層の形成に先立つ電極の形成に際し、有機半導体層と接する界面における顕著な段差を生じさせないようにするために、次のような方法が採られている。すなわち、電極の形成に先立ち、基板Sに絶縁性樹脂材料によるベース層Bが形成される。そして、ベース層Bの表面に、電極材料および溶剤を含むインクが定められたパターンに応じて部分的に塗布される。ここで、溶剤はベース層を構成する樹脂材料を軟化させる性質を有するものとされる。 As described above, in this embodiment, in order to prevent a remarkable step at the interface in contact with the organic semiconductor layer when forming an electrode prior to forming the organic semiconductor layer in the semiconductor element (organic thin film transistor), the following is performed. The method like this is adopted. That is, prior to the formation of the electrodes, the base layer B made of the insulating resin material is formed on the substrate S. Then, an ink containing an electrode material and a solvent is partially applied to the surface of the base layer B according to a defined pattern. Here, the solvent is assumed to have a property of softening the resin material constituting the base layer.
ベース層B表面に形成された電極パターンPTが未固化の状態で押圧を受けることにより、溶剤により軟化したベース層Bの内部に浸透する。このため、電極パターンPTを固化させることにより形成される電極は、ベース層Bに埋め込まれた状態となる。その結果、こうして形成される半導体素子において、ベース層Bに積層された電極の表面とベース層の露出表面とが滑らかな曲面を構成することとなる。これにより、両表面の境界において顕著な段差が生じることが回避される。 When the electrode pattern PT formed on the surface of the base layer B is pressed in an unsolidified state, it permeates into the inside of the base layer B softened by the solvent. Therefore, the electrode formed by solidifying the electrode pattern PT is in a state of being embedded in the base layer B. As a result, in the semiconductor device thus formed, the surface of the electrode laminated on the base layer B and the exposed surface of the base layer form a smooth curved surface. This avoids a significant step at the boundary between the two surfaces.
したがって、これらを覆うように形成される有機半導体層も平滑な表面を有することとなる。そのため、段差によって生じる結晶性の乱れに起因する有機半導体層の電気的特性の低下を抑制することができる。すなわち、本実施形態の製造方法によれば、電気的特性の良好な有機薄膜トランジスタを安定的に製造することが可能である。 Therefore, the organic semiconductor layer formed so as to cover them also has a smooth surface. Therefore, it is possible to suppress the deterioration of the electrical characteristics of the organic semiconductor layer due to the disorder of crystallinity caused by the step. That is, according to the manufacturing method of the present embodiment, it is possible to stably manufacture an organic thin film transistor having good electrical characteristics.
また、電極パターンPTの転写による電極形成時にローラ部材による押圧を行っているので、パターン転写と電極の埋め込みとを同時に実現することが可能である。このため、電極形成により生じる段差を解消するための処理工程が不要であり、製造装置の設備コストおよび製造コストを大きく低減することが可能である。 Further, since the roller member presses the electrode when the electrode is formed by transferring the electrode pattern PT, it is possible to simultaneously realize the pattern transfer and the embedding of the electrode. Therefore, a processing step for eliminating the step caused by the electrode formation is unnecessary, and the equipment cost and the manufacturing cost of the manufacturing apparatus can be greatly reduced.
以上説明したように、上記実施形態の有機薄膜トランジスタ用電極形成方法およびこれを含む有機薄膜トランジスタの製造方法においては、導電性インクIkが本発明の「塗布液」に相当している。そして、ブランケットBLおよびローラ部材RLが、それぞれ本発明の「担持体」および「ローラ」として機能している。 As described above, in the method for forming an electrode for an organic thin film transistor and the method for manufacturing an organic thin film transistor including the above embodiment, the conductive ink Ik corresponds to the "coating liquid" of the present invention. The blanket BL and the roller member RL function as the "supporter" and the "roller" of the present invention, respectively.
また、図8Aに示す転写装置1および図10に示す転写装置2が本発明の「電極形成装置」として機能している。転写装置1においては、上ステージ11が本発明の「基板保持部」として機能しており、下ステージ12が本発明の「担持体保持部」として機能している。また、押圧ローラ14が本発明の「押圧部材」として機能している。一方、転写装置2においては、ステージ24が本発明の「基板保持部」として機能しており、ブランケット22が本発明の「担持体」として機能している。そして、ブランケット胴21は、本発明の「担持体保持部」および「押圧部材」としての機能を兼備している。
Further, the
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記した実施形態は、本発明の電極形成方法を含む半導体素子(具体的には有機薄膜トランジスタ)の製造方法に関するものである。しかしながら、本発明の電極形成方法は、半導体素子の製造プロセス以外にも適用することが可能である。 The present invention is not limited to the above-described embodiment, and various modifications other than those described above can be made without departing from the spirit of the present invention. For example, the above-described embodiment relates to a method for manufacturing a semiconductor device (specifically, an organic thin film transistor) including the electrode forming method of the present invention. However, the electrode forming method of the present invention can be applied to other than the manufacturing process of semiconductor devices.
また例えば、本発明は、上記のような有機薄膜トランジスタに限定されない種々の半導体素子の製造に適用することが可能である。上記方法で製造される半導体素子はトップゲート・ボトムコンタクト型の有機薄膜トランジスタであるが、例えばボトムゲート・トップコンタクト型の有機薄膜トランジスタの製造に本発明が適用されてもよい。 Further, for example, the present invention can be applied to the production of various semiconductor devices not limited to the above-mentioned organic thin film transistors. The semiconductor device manufactured by the above method is a top gate / bottom contact type organic thin film transistor, but the present invention may be applied to, for example, the manufacture of a bottom gate / top contact type organic thin film transistor.
また、上記実施形態の原理説明(図2C)においては、ワークWkの上面に電極パターンPTが転写され、上方からローラ部材RLによる押圧を受ける。一方、これとは逆に、具体的な転写装置1ではワークWkの下面に電極パターンPTが転写され、下方から押圧ローラ14による押圧ローラを受ける。しかしながら、これらは技術的には等価であり、ワークWkに対する押圧方向は任意である。電極パターンPTの転写を受けるベース層Bは予め硬化されて流動性を有していないので、押圧方向による差異は特に生じない。
Further, in the explanation of the principle of the above embodiment (FIG. 2C), the electrode pattern PT is transferred to the upper surface of the work Wk and is pressed by the roller member RL from above. On the other hand, on the contrary, in the
また、上記実施形態では、基板Sの表面にベース層Bが形成されたワークWkに対し電極パターンPTが転写される。しかしながら、基板S自体が電気絶縁性を有し、かつ導電性インクの溶剤により軟化する性質のものであれば、改めてベース層を形成する必要はない。すなわちこの場合、基板S自体が本発明の「ベース層」としての機能を有することとなる。 Further, in the above embodiment, the electrode pattern PT is transferred to the work Wk in which the base layer B is formed on the surface of the substrate S. However, if the substrate S itself has electrical insulation and has the property of being softened by the solvent of the conductive ink, it is not necessary to form the base layer again. That is, in this case, the substrate S itself has a function as the "base layer" of the present invention.
以上、具体的な実施形態を例示して説明してきたように、本発明に係る有機薄膜トランジスタ用の電極形成方法において、溶剤は、樹脂材料を膨潤させまたは溶解する有機溶媒であってよい。このような構成によれば、溶剤により膨潤または溶解したベース層に塗布液が浸透することにより、ベース層の内部に埋め込まれた電極を形成することができる。 As described above by exemplifying a specific embodiment, in the electrode forming method for an organic thin film transistor according to the present invention, the solvent may be an organic solvent that swells or dissolves the resin material. According to such a configuration, the coating liquid permeates the base layer that has been swollen or dissolved by the solvent, so that the electrode embedded inside the base layer can be formed.
また例えば、ベース層は、基板に樹脂材料またはその原料物質を含む液体を塗布し固化させることにより形成されるものであってよい。このようにして既に固化した状態のベース層に塗布液が塗布されることにより、未固化のベース層への塗布とは異なり、安定した塗布が可能となる。そして、いったん固化したベース層を溶剤で軟化させることにより、電極のベース層への埋め込みを効果的に実現することができる。 Further, for example, the base layer may be formed by applying a resin material or a liquid containing a raw material thereof to a substrate and solidifying the substrate. By applying the coating liquid to the already solidified base layer in this way, stable coating is possible, unlike coating to the unsolidified base layer. Then, by softening the once solidified base layer with a solvent, embedding of the electrode in the base layer can be effectively realized.
また例えば、樹脂材料がポリウレタンであり、溶剤が2,4‐ジエチル‐1,5‐ペンタンジオールであってよい。このような樹脂材料と溶剤との組み合わせにより上記した電極の埋め込みが実現可能であることが、本願発明者の実験により明らかとなっている。 Further, for example, the resin material may be polyurethane and the solvent may be 2,4-diethyl-1,5-pentanediol. It has been clarified by the experiment of the inventor of the present application that the above-mentioned electrode embedding can be realized by the combination of such a resin material and a solvent.
また例えば、電極形状に応じてパターニングされた塗布液のパターンを担持体に担持させ、該担持体をベース層に押し当てることで、ベース層へ塗布液を転写しつつ押圧を行う構成であってよい。このような構成によれば、ベース層に塗布液を転写するプロセス自体が塗布液を押圧するプロセスを兼ねることとなるので、これらを別工程として設ける必要がなく、製造に要する時間およびコストの短縮を図ることが可能となる。 Further, for example, a pattern of a coating liquid patterned according to the electrode shape is supported on a carrier, and the carrier is pressed against the base layer to transfer the coating liquid to the base layer and press the coating liquid. good. According to such a configuration, since the process itself of transferring the coating liquid to the base layer also serves as the process of pressing the coating liquid, it is not necessary to provide these as separate steps, and the time and cost required for manufacturing can be shortened. It becomes possible to plan.
この場合、担持体のパターン担持面が平坦であり、パターン担持面をベース層の被塗布面に近接対向させまたは密着させて、担持体のパターン担持面とは反対側の面を、またはベース層の被塗布面とは反対側の面を、ローラで押圧する構成であってよい。このような構成によれば、担持体に担持されたパターンをベース層に押し当てることにより転写を行いつつ、同時にパターンを軟化したベース層の内部に浸透させることができる。 In this case, the pattern-supporting surface of the carrier is flat, and the pattern-supporting surface is brought close to or in close contact with the surface to be coated of the base layer, and the surface opposite to the pattern-supporting surface of the carrier or the base layer. The surface opposite to the surface to be coated may be pressed by a roller. According to such a configuration, the pattern supported on the carrier can be pressed against the base layer to perform transfer, and at the same time, the pattern can be permeated into the softened base layer.
また例えば、ベース層の厚さが電極の厚さよりも大きくてもよい。電極の厚さに対しベース層が薄すぎると、ベース層に対する電極の埋め込み量が限定され、結果としてベース層表面と電極表面との間の段差を解消することができない場合が生じ得る。少なくともベース層の厚さが電極の厚さよりも大きければ、この問題を回避して、確実に電極の埋め込みを実現することが可能である。 Further, for example, the thickness of the base layer may be larger than the thickness of the electrode. If the base layer is too thin with respect to the thickness of the electrode, the amount of the electrode embedded in the base layer is limited, and as a result, the step between the surface of the base layer and the surface of the electrode may not be eliminated. If at least the thickness of the base layer is larger than the thickness of the electrode, it is possible to avoid this problem and surely realize the embedding of the electrode.
また、本発明に係る有機薄膜トランジスタの製造方法においては、例えば、電極の形成後、電極の表面を改質するためのウェット処理を実行する工程を備えてもよい。基板に直接電極を設けた場合、このようなウェット処理工程で形成済みの電極が基板から剥がれ落ちてしまうおそれがある。予めベース層を設けておくことは、このような問題にも対応して、電極の剥落を効果的に防止することのできるものである。 Further, the method for manufacturing an organic thin film transistor according to the present invention may include, for example, a step of executing a wet treatment for modifying the surface of the electrode after forming the electrode. When the electrodes are provided directly on the substrate, the electrodes formed in such a wet treatment step may be peeled off from the substrate. By providing the base layer in advance, it is possible to effectively prevent the electrode from peeling off in response to such a problem.
また、本発明に係る有機薄膜トランジスタでは、例えば、ソース電極およびドレイン電極それぞれの露出表面と有機半導体層との間に自己組織化単分子膜が設けられてもよい。このような構成によれば、電極と有機半導体層との間の電気的接触を低抵抗かつ安定したものとすることができる。 Further, in the organic thin film transistor according to the present invention, for example, a self-assembled monolayer may be provided between the exposed surfaces of the source electrode and the drain electrode and the organic semiconductor layer. According to such a configuration, the electrical contact between the electrode and the organic semiconductor layer can be made stable with low resistance.
以上、特定の実施例に沿って発明を説明したが、この説明は限定的な意味で解釈されることを意図したものではない。発明の説明を参照すれば、本発明のその他の実施形態と同様に、開示された実施形態の様々な変形例が、この技術に精通した者に明らかとなるであろう。故に、添付の特許請求の範囲は、発明の真の範囲を逸脱しない範囲内で、当該変形例または実施形態を含むものと考えられる。 Although the invention has been described above with reference to specific examples, this description is not intended to be construed in a limited sense. With reference to the description of the invention, various variations of the disclosed embodiments, as well as other embodiments of the present invention, will be apparent to those familiar with the art. Therefore, the appended claims are considered to include such modifications or embodiments within a range that does not deviate from the true scope of the invention.
この発明は、基板に電極を形成する電極形成技術全般に適用することが可能であるが、基板と電極との間の段差に起因する結晶性の乱れが電気的特性の劣化原因となる有機薄膜トランジスタの製造において特に有効なものである。 The present invention can be applied to all electrode forming techniques for forming electrodes on a substrate, but an organic thin film transistor in which disorder of crystallinity caused by a step between the substrate and the electrode causes deterioration of electrical characteristics. It is particularly effective in the production of.
1,2 転写装置(電極形成装置)
11 上ステージ(基板保持部)
12 下ステージ(担持体保持部)
14 押圧ローラ(押圧部材)
21 ブランケット胴(担持体保持部、押圧部材)
22 ブランケット(担持体)
24 ステージ(基板保持部)
B ベース層
Ed ドレイン電極
Eg ゲート電極
Es ソース電極
Ig ゲート絶縁層
Ik 導電性インク(塗布液)
PT 電極パターン
S 基板
Sc 有機半導体層
Tr 有機半導体薄膜トランジスタ
Wk ワーク1,2 Transfer device (electrode forming device)
11 Upper stage (board holding part)
12 Lower stage (support holder)
14 Pressing roller (pressing member)
21 Blanket body (support holder, pressing member)
22 Blanket (supporter)
24 stages (board holding part)
B Base layer Ed Drain electrode Eg Gate electrode Es Source electrode Ig Gate insulating layer Ik Conductive ink (coating liquid)
PT Electrode pattern S substrate Sc organic semiconductor layer Tr organic semiconductor thin film transistor Wk workpiece
Claims (12)
前記ベース層を準備する工程と、
前記ベース層を構成する前記樹脂材料を軟化させる溶剤と電極材料とを含む塗布液を、前記ベース層の表面に電極形状に応じたパターンで塗布する工程と、
未固化の前記塗布液を前記ベース層に対し押圧する工程と、
前記溶剤を揮発させ前記塗布液を固化させて、前記電極を形成する工程と
を備える有機薄膜トランジスタ用の電極形成方法。An electrode forming method for an organic thin film transistor, in which an electrode is formed on the surface of a base layer formed of an electrically insulating resin material.
The process of preparing the base layer and
A step of applying a coating liquid containing a solvent for softening the resin material constituting the base layer and an electrode material to the surface of the base layer in a pattern corresponding to the electrode shape.
The step of pressing the unsolidified coating liquid against the base layer and
A method for forming an electrode for an organic thin film transistor, comprising a step of volatilizing the solvent and solidifying the coating liquid to form the electrode.
前記ベース層の表面に、前記電極を覆う有機半導体層を形成する工程と
を備える有機薄膜トランジスタの製造方法。A step of forming the electrode on the base layer by the electrode forming method according to any one of claims 1 to 7.
A method for manufacturing an organic thin film transistor, comprising a step of forming an organic semiconductor layer covering the electrodes on the surface of the base layer.
前記ベース層を有する基板を保持する基板保持部と、
前記ベース層を構成する前記樹脂材料を軟化させる溶剤と電極材料とを含む塗布液が電極形状に応じてパターニングされたパターンを担持する平板状の担持体を、パターン担持面を前記ベース層の被塗布面に近接対向させて保持する担持体保持部と、
前記担持体の前記パターン担持面とは反対側の面、または前記基板の前記被塗布面とは反対側の面を押圧しながら前記基板に沿って移動するローラ状の押圧部材と
を備える有機薄膜トランジスタ用の電極形成装置。An electrode forming device for organic thin film transistors that forms electrodes on the surface of a base layer formed of an electrically insulating resin material.
A substrate holding portion for holding the substrate having the base layer and
A coating liquid containing a solvent for softening the resin material constituting the base layer and an electrode material is a flat-plate-shaped carrier supporting a pattern patterned according to the electrode shape, and the pattern supporting surface is covered with the base layer. A carrier holding portion that holds the coating surface in close contact with each other,
An organic thin film transistor comprising a surface of the carrier opposite to the pattern-supporting surface or a roller-shaped pressing member that moves along the substrate while pressing the surface of the substrate opposite to the surface to be coated. Electrode forming device for.
前記ベース層を構成する前記樹脂材料を軟化させる溶剤と電極材料とを含む塗布液を前記ベース層に部分的に塗布し前記ベース層に対し押圧した後固化させることにより、互いに離隔して、かつそれぞれ表面の少なくとも一部が露出した状態で前記ベース層に埋め込まれたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極それぞれの露出表面ならびに前記ソース電極と前記ドレイン電極との間の前記ベース層の表面を連続的に覆う有機半導体層と、
前記有機半導体層を覆う絶縁層と、
前記絶縁層に接し前記絶縁層を介して前記有機半導体層と対向し、かつ前記有機半導体層と電気的に絶縁されたゲート電極と
を備える有機薄膜トランジスタ。A base layer made of an electrically insulating resin material and
A coating liquid containing a solvent for softening the resin material constituting the base layer and an electrode material is partially applied to the base layer, pressed against the base layer and then solidified to separate them from each other and to solidify the base layer. A source electrode and a drain electrode embedded in the base layer with at least a part of the surface exposed, respectively.
An organic semiconductor layer that continuously covers the exposed surfaces of the source electrode and the drain electrode, and the surface of the base layer between the source electrode and the drain electrode.
An insulating layer covering the organic semiconductor layer and
An organic thin film transistor comprising a gate electrode that is in contact with the insulating layer, faces the organic semiconductor layer via the insulating layer, and is electrically insulated from the organic semiconductor layer.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018083277 | 2018-04-24 | ||
JP2018083277 | 2018-04-24 | ||
PCT/JP2019/015802 WO2019208241A1 (en) | 2018-04-24 | 2019-04-11 | Method of forming electrode and device for forming electrode for organic thin film transistor, method of manufacturing organic thin film transistor, and organic thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019208241A1 true JPWO2019208241A1 (en) | 2021-07-29 |
JP7116962B2 JP7116962B2 (en) | 2022-08-12 |
Family
ID=68295393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020516215A Active JP7116962B2 (en) | 2018-04-24 | 2019-04-11 | Electrode-forming method and electrode-forming apparatus for organic thin-film transistor, and method for manufacturing organic thin-film transistor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7116962B2 (en) |
WO (1) | WO2019208241A1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060030067A1 (en) * | 2004-08-06 | 2006-02-09 | Industrial Technology Research Institute | Method for manufacturing organic thin-film transistor with plastic substrate |
JP2006163418A (en) * | 2004-12-08 | 2006-06-22 | Samsung Sdi Co Ltd | Method of forming conductive pattern, thin film transistor transistor using the same, and manufacturing method thereof |
JP2009188132A (en) * | 2008-02-05 | 2009-08-20 | Seiko Epson Corp | Semiconductor device, manufacturing method thereof, electrooptical device, manufacturing method therefor, electronic instrument, and manufacturing method therefor |
JP2009218295A (en) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | Thin film transistor, method of manufacturing the same, active matrix type thin film transistor array and active matrix driven display device |
JP2013534726A (en) * | 2010-06-24 | 2013-09-05 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for modifying electrodes in organic electronic devices |
-
2019
- 2019-04-11 JP JP2020516215A patent/JP7116962B2/en active Active
- 2019-04-11 WO PCT/JP2019/015802 patent/WO2019208241A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060030067A1 (en) * | 2004-08-06 | 2006-02-09 | Industrial Technology Research Institute | Method for manufacturing organic thin-film transistor with plastic substrate |
JP2006163418A (en) * | 2004-12-08 | 2006-06-22 | Samsung Sdi Co Ltd | Method of forming conductive pattern, thin film transistor transistor using the same, and manufacturing method thereof |
JP2009188132A (en) * | 2008-02-05 | 2009-08-20 | Seiko Epson Corp | Semiconductor device, manufacturing method thereof, electrooptical device, manufacturing method therefor, electronic instrument, and manufacturing method therefor |
JP2009218295A (en) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | Thin film transistor, method of manufacturing the same, active matrix type thin film transistor array and active matrix driven display device |
JP2013534726A (en) * | 2010-06-24 | 2013-09-05 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | Method for modifying electrodes in organic electronic devices |
Also Published As
Publication number | Publication date |
---|---|
WO2019208241A1 (en) | 2019-10-31 |
JP7116962B2 (en) | 2022-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341966B2 (en) | Pattern transfer method and pattern transfer apparatus, flexible display panel using the same, flexible solar cell, electronic book, thin film transistor, electromagnetic wave shielding sheet, flexible printed circuit board | |
JP6897734B2 (en) | Transfer substrate | |
US8497499B2 (en) | Method to modify the conductivity of graphene | |
US20060290021A1 (en) | Micro-embossing fabrication of electronic devices | |
EP3136445B1 (en) | A method for forming apparatus comprising two dimensional material | |
JP2010527508A5 (en) | ||
JP2005354044A5 (en) | ||
TW201119110A (en) | Fabrication method of organic thin-film transistors | |
JP5051968B2 (en) | Semiconductor layer with uneven patterning | |
CN103733319A (en) | Method for manufacturing transistor, and transistor | |
US8048725B2 (en) | Method of forming pattern and method of producing electronic element | |
JP7116962B2 (en) | Electrode-forming method and electrode-forming apparatus for organic thin-film transistor, and method for manufacturing organic thin-film transistor | |
JP4729843B2 (en) | Thin film transistor manufacturing method | |
KR101733297B1 (en) | Manufacturing method of metal nanowire electrode | |
CN110429209B (en) | Preparation method and processing equipment of metal structure based on roll-to-roll printing technology | |
JP6393937B2 (en) | Thin film transistor manufacturing method, thin film transistor, and transistor array | |
JP2009140790A (en) | Conductor and method of manufacturing the same | |
WO2020189322A1 (en) | Method for manufacturing organic semiconductor element | |
JP2006186293A (en) | Method of manufacturing thin film transistor | |
JP6384102B2 (en) | Functional element manufacturing method and printing apparatus | |
KR102186501B1 (en) | Large area thermal assist pattern transfer printing method | |
JP6226262B2 (en) | Mounting structure of flexible wiring board and manufacturing method thereof | |
KR20170122307A (en) | Method for Manufacturing Flexible Information Display Device Comprising Tranfer Process of Detaching Assist Layer | |
JP6052260B2 (en) | Pattern forming method and pattern forming substrate | |
KR20230021779A (en) | Method for fabricating nanowire flexible transparent electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201022 |
|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20210202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7116962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |