JPWO2018197984A1 - Display system and moving object - Google Patents
Display system and moving object Download PDFInfo
- Publication number
- JPWO2018197984A1 JPWO2018197984A1 JP2019514878A JP2019514878A JPWO2018197984A1 JP WO2018197984 A1 JPWO2018197984 A1 JP WO2018197984A1 JP 2019514878 A JP2019514878 A JP 2019514878A JP 2019514878 A JP2019514878 A JP 2019514878A JP WO2018197984 A1 JPWO2018197984 A1 JP WO2018197984A1
- Authority
- JP
- Japan
- Prior art keywords
- data
- feature amount
- imaging
- function
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
Abstract
新規な構成の表示システム、および移動体を提供すること。撮像装置、表示装置、特徴量出力回路、画像処理回路およびサーバを有する表示システムとする。撮像装置は、撮像データを取得する機能を有する。特徴量出力回路は、撮像データの特徴量データを取得する機能を有する。データベースは、補正用データと、検出用データと、を有する。データベースは、特徴量データに応じて補正用データを画像処理回路に出力する機能を有する。データベースは、機械学習あるいは特徴量データの一致または類似に応じて、補正用データを選び出す。画像処理回路は、補正用データをもとに撮像データを補正することで画像データを生成する機能を有する。表示装置は、画像データに応じた表示を行う機能を有する。To provide a display system with a new configuration and a moving object. The display system includes an imaging device, a display device, a feature amount output circuit, an image processing circuit, and a server. The imaging device has a function of acquiring imaging data. The feature amount output circuit has a function of acquiring feature amount data of the imaging data. The database has correction data and detection data. The database has a function of outputting correction data to the image processing circuit according to the feature amount data. The database selects correction data in accordance with machine learning or matching or similarity of feature amount data. The image processing circuit has a function of generating image data by correcting imaging data based on the correction data. The display device has a function of performing display according to the image data.
Description
本発明の一態様は、表示システムおよび移動体に関する。 One embodiment of the present invention relates to a display system and a moving object.
車両周辺の情報を撮像するための撮像装置、および撮像で得られた情報を表示するための表示装置を備えた車両が普及している(例えば特許文献1)。 2. Description of the Related Art Vehicles equipped with an imaging device for imaging information around a vehicle and a display device for displaying information obtained by imaging are widely used (for example, Patent Document 1).
夜間走行中に車両周辺を撮像するような状況で、車両のヘッドライト(前照灯)などによる高照度の光源(眩光)が近付くことになる。そのため得られる撮像データは光源周辺で過剰な露光となり、光源周辺に対応する領域の表示が白くなるといった問題がある。一方露光を抑えることで、光源周辺の露光が調節可能となるものの表示する画像が暗くなってしまい、車両全体の大きさや形状の把握が困難となる。つまり、得られる情報が限定的となる。 In a situation where the periphery of the vehicle is imaged during night driving, a light source (glare) of high illuminance by a headlight (headlight) of the vehicle approaches. Therefore, there is a problem that the obtained imaging data has excessive exposure around the light source, and the display of the area corresponding to the periphery of the light source becomes white. On the other hand, by suppressing the exposure, although the exposure around the light source can be adjusted, the displayed image becomes dark, and it is difficult to grasp the size and shape of the entire vehicle. That is, the obtained information is limited.
本発明の一態様は、新規な表示システムおよび移動体等を提供することを課題の一とする。 An object of one embodiment of the present invention is to provide a novel display system, a mobile object, and the like.
または本発明の一態様は、撮像環境に起因して、取得した撮像データに欠損(不鮮明な)部分が生じても正常な表示を行うことができる、新規な表示システムおよび移動体等を提供することを課題の一とする。または本発明の一態様は、視認性の向上を図ることができる、新規な表示システムおよび移動体等を提供することを課題の一とする。 Alternatively, one embodiment of the present invention provides a novel display system, a moving object, and the like that can perform normal display even when a defect (unclear) portion occurs in acquired imaging data due to an imaging environment. This is one of the issues. Another object of one embodiment of the present invention is to provide a novel display system, a moving object, and the like which can improve visibility.
本発明の一態様の表示システムは、撮像装置で得られる撮像データにおいて、鮮明に撮像された被写体の一部の情報から特徴量を抽出し、データベースにおいて照合することで対応する補正用データを選び出して、この補正用データをもとに撮像データの不鮮明な領域を補正することを要旨とする。 In a display system according to one embodiment of the present invention, in imaging data obtained by an imaging device, a feature amount is extracted from part of information on a clearly imaged subject, and the corresponding correction data is selected by matching in a database. Therefore, the gist of the present invention is to correct an unclear area of the imaging data based on the correction data.
本発明の一態様は、撮像装置、表示装置、特徴量出力回路、画像処理回路、およびデータベースを有し、撮像装置は、撮像データを出力する機能を有し、特徴量出力回路は、撮像データの特徴量データを出力する機能を有し、データベースは、補正用データと、検出用データと、を有し、特徴量データに応じて補正用データを画像処理回路に出力する機能を有し、画像処理回路は、補正用データをもとに撮像データを補正することで画像データを生成する機能を有し、表示装置は、画像データに応じた表示を行う機能を有する表示システムである。 One embodiment of the present invention includes an imaging device, a display device, a feature amount output circuit, an image processing circuit, and a database, the imaging device has a function of outputting imaging data, and the feature amount output circuit includes The database has correction data and detection data, and has a function of outputting correction data to the image processing circuit in accordance with the characteristic amount data; The image processing circuit has a function of generating image data by correcting imaging data based on the correction data, and the display device is a display system having a function of performing display according to the image data.
本発明の一態様において、データベースは、特徴量データに一致または類似する検出用データを選び出して検出用データに対応する補正用データを画像処理回路に出力する機能を有する表示システムが好ましい。 In one embodiment of the present invention, it is preferable that the database has a function of selecting detection data that matches or is similar to the feature amount data and outputting correction data corresponding to the detection data to the image processing circuit.
本発明の一態様において、データベースは、特徴量データを学習用データとした機械学習により重みパラメータとなる検出用データを更新し、特徴量データに一致または類似する補正用データを推論することができる機能を有する表示システムが好ましい。 In one embodiment of the present invention, the database can update detection data serving as a weight parameter by machine learning using the feature data as learning data, and infer correction data that matches or is similar to the feature data. Display systems with functions are preferred.
本発明の一態様は、撮像装置、表示装置、特徴量出力回路、画像処理回路、および送受信回路と、を有し、撮像装置は、撮像データを取得する機能を有し、特徴量出力回路は、撮像データの特徴量データを取得する機能を有し、特徴量データは、送受信回路を介して、補正用データと、検出用データとを有するデータベースに送信される機能を有し、画像処理回路は、送受信回路を介して、データベースから補正用データを受信し、補正用データをもとに撮像データを補正することで画像データを生成する機能を有し、表示装置は、画像データに応じた表示を行う機能を有する移動体である。 One embodiment of the present invention includes an imaging device, a display device, a feature amount output circuit, an image processing circuit, and a transmission / reception circuit; the imaging device has a function of acquiring imaging data; An image processing circuit having a function of acquiring feature amount data of imaging data, and a function of transmitting the feature amount data to a database having correction data and detection data via a transmission / reception circuit. Has a function of receiving image data for correction from a database via a transmission / reception circuit, and generating image data by correcting image data based on the image data for correction, and the display device has a function corresponding to the image data. It is a moving object having a function of performing display.
本発明の一態様において、補正用データは、検出用データに対応するデータであり、検出用データは、特徴量データに一致または類似するデータである移動体が好ましい。 In one embodiment of the present invention, the correction data is data corresponding to the detection data, and the detection data is preferably a moving object that matches or is similar to the feature amount data.
本発明の一態様において、補正用データは、特徴量データを学習用データとした機械学習により重みパラメータとなる検出用データを更新したデータベースにおいて、特徴量データを入力することで推論して得られるデータである移動体が好ましい。 In one embodiment of the present invention, the correction data is obtained by inference by inputting the feature data in a database in which detection data serving as weight parameters is updated by machine learning using the feature data as learning data. A moving object that is data is preferable.
なおその他の本発明の一態様については、以下で述べる「発明を実施するための形態」、および「図面」に記載されている。 Note that other embodiments of the present invention are described in "Embodiments for Carrying Out the Invention" and "Drawings" described below.
本発明の一態様は、新規な表示システム、および当該表示システムを備えた移動体等を提供することができる。 One embodiment of the present invention can provide a novel display system, a moving object including the display system, and the like.
または本発明の一態様は、撮像環境に起因して、取得した撮像データに欠損(不鮮明な)部分が生じても正常な表示を行うことができる、新規な表示システムおよび移動体等を提供することができる。または本発明の一態様は、視認性の向上を図ることができる、新規な表示システムおよび移動体等を提供することができる。 Alternatively, one embodiment of the present invention provides a novel display system, a moving object, and the like that can perform normal display even when a defect (unclear) portion occurs in acquired imaging data due to an imaging environment. be able to. Alternatively, one embodiment of the present invention can provide a novel display system, a moving object, and the like that can improve visibility.
以下、本発明の一態様について図面を参照しながら説明する。但し、本発明の一態様は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の記載内容に限定して解釈されるものではない。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings. However, one embodiment of the present invention can be implemented in many different modes, and it is easily understood by those skilled in the art that the mode and details can be variously changed without departing from the spirit and scope thereof. Is done. Therefore, the present invention is not construed as being limited to the following description.
(実施の形態1)
<表示システムの構成>
本発明の一態様の表示システムについて説明する。(Embodiment 1)
<Display system configuration>
A display system of one embodiment of the present invention will be described.
図1は、本発明の一態様である表示システムの一例を説明するためのブロック図である。図1に示す表示システム10は、撮像装置11、特徴量出力回路12、データベース13、画像処理回路14および表示装置15を有する。 FIG. 1 is a block diagram illustrating an example of a display system which is one embodiment of the present invention. The
撮像装置11は、具体的には、自動車などの移動体に取り付けられるカメラモジュールである。撮像装置11は、撮像データ16を出力する機能を有する。撮像データ16は、特徴量出力回路12および画像処理回路14に出力される。 The
撮像装置11はダイナミックレンジの広い撮像素子を有することが好適である。例えば、セレンを有する撮像素子を備えた撮像装置11とすることで、明暗差の大きい被写体を撮像する際に、撮像データの不鮮明な部分を減らすことができる。 It is preferable that the
特徴量出力回路12は、撮像データ16における特徴量を抽出し、特徴量データとして出力する。特徴量の抽出は、撮像装置11で得られる撮像データと、被写体の相対速度や相対位置を検出するのに用いるセンサなどから取得できるデータと、を組み合わせて行うことが有効である。 The feature
特徴量としては、外観の特徴量(外観特徴量)がある。例えば、自動車における外観特徴量は、一例として、自車の車体色、ナンバープレートのナンバー、車種、車幅、車高、ウインカーランプ、ヘッドライトなどがある。これらの特徴量の特徴量データは、符号化されたデータ、あるいは元の撮像データから切り出されたデータとして、データベース13に出力される。 The feature amount includes an appearance feature amount (appearance feature amount). For example, the external appearance feature amount of a car includes, for example, a vehicle body color of the car, a license plate number, a car type, a car width, a car height, a turn signal lamp, a headlight, and the like. The feature amount data of these feature amounts is output to the
特徴量の設定は、デフォルトでは、画像認識による検出が容易なものを設定しておくことで、画像認識処理の負荷を低減することができる。なおウインカーランプやブレーキランプは、点灯または点滅が状況により変化するため、画像認識の対象から除外することも有効である。 By default, the feature amount is set so as to be easily detected by image recognition, so that the load of image recognition processing can be reduced. Since the turn-on or blink of the blinker lamp or the brake lamp changes depending on the situation, it is also effective to exclude the blinker lamp and the brake lamp from the targets of image recognition.
撮像データ16の不鮮明な領域は、明暗のコントラスト比が小さいなどのために、特徴量の抽出が困難な領域である。そのため特徴量出力回路12は、特徴量を抽出することで撮像データの不鮮明な領域のデータを削減することができる。 The unclear area of the
また特徴量出力回路12は、例えば、Haar−like特徴、HOG(Histograms of Oriented Gradients)特徴、SIFT(Scald Invariance Feature Transform)特徴、またはSURF(Speeded Up Robust Features)を抽出する局所勾配特徴抽出技術などを組みあわせて所望箇所の特徴量データを抽出して出力することも有効である。また撮像データ16をガウシアンフィルタで平滑化し、特徴的な領域の情報を選別することも有効である。 The feature
また局所勾配特徴抽出技術とSVM(Support Vector Machine)学習とを組み合わせた物体検出を行ない、所望箇所の特徴量データを抽出して出力することも有効である。特徴量出力回路12は、例えば、CNN(Convolutional Neural Network)学習によって自動算出された特徴量を特徴量データとして出力してもよい。 It is also effective to perform object detection by combining a local gradient feature extraction technique and SVM (Support Vector Machine) learning to extract and output feature amount data of a desired portion. The feature
特徴量出力回路12は、主にマイクロコンピュータとして構成され、プロセッサ、メモリ、I/O、及びこれらを接続するバスによって構成される。特徴量出力回路12では、撮像装置11の他、各種センサの情報に基づき、プロセッサがメモリに予め記憶されているプログラムを実行することによって各種機能を実現することができる。 The feature
データベース13は、特徴量データ17、補正用データ18および検出用データ19を記憶する。補正用データ18は、撮像データ16を補正するためのデータである。検出用データ19は、特徴量データをもとに補正用データ18を選び出すためのデータである。 The
補正用データ18は、画像処理回路14において、撮像データ16を補正するためのデータである。補正用データ18は、撮像データ16より解像度が高い表示が可能なデータとすることが好ましい。当該構成とすることで、撮像データ16の補正によって得られる画像の解像度を高めることができ、表示装置15における表示の視認性を高めることができる。 The
なお補正用データ18を用いた撮像データの補正によって得られる画像データは、実際に目視して得られる像とは異なる場合がある。例えば、車種、車体の形状などが部分的に異なる画像データとなる場合がある。あるいは、同じ特徴量データを有する被写体から補正用データを選び出す場合がある。このような場合でも、補正のない画像データと比べて被写体の全体の情報をおぎなうことができるため、映し出された画像によってより効率的に状況を把握することができる。 Note that the image data obtained by correcting the imaging data using the
検出用データ19は、特徴量出力回路12より入力される特徴量データ17をもとに、補正用データ18を選び出すことができるデータである。例えば検出用データは、補正用データ18をもとに抽出された外観特徴量などの特徴量データとすることができる。当該構成により、特徴量データ17と一致または類似する検出用データ19を選び出すことによって、所望の補正用データ18を選択することができる。 The
あるいは検出用データ19は、CNN学習における重みパラメータとなるデータでもよい。この場合、データベース13におけるCNN学習は、予め収集した特徴量出力回路12より入力される特徴量データ17に補正用データ18に対応する正解ラベルを付与したデータを学習データとして重みパラメータである検出用データ19を更新して行う。CNN学習を繰り返すことで検出用データ19が更新される。更新を繰り返すことで、精度を向上させることができる。更新された検出用データ19を重みパラメータとしたCNNを用いることで、特徴量データ17の入力に応じた補正用データ18を精度よく選択することができる。 Alternatively, the
データベース13は、補正用データ18および検出用データ19を記憶する機能の他、特徴量データ17に応じた補正用データ18を選び出すためのプログラムを記憶するメモリと、当該プログラムを実行するためのプロセッサとを備えたコンピュータとしての機能を有する。データベース13では、コンピュータに予め記憶されているプログラムを実行することによって各種機能を実現することができる。 The
画像処理回路14は、補正用データ18をもとに撮像データ16の不鮮明な領域のデータを補正し、補正された撮像データを画像データとして出力する機能を有する回路である。なお撮像データ16の不鮮明な領域は、明暗のコントラスト比が小さい領域などの、特徴量の抽出が困難な領域に対応する。そのため、特徴量の抽出が困難な領域を補正用データ18をもとに補正する構成を一例として挙げることができる。補正用データ18は、撮像データ16での被写体の全体の輪郭を補正する際に特に有効である。 The
画像処理回路14は、一旦取得した補正用データを保持する構成が好ましい。当該構成とすることで一旦補正用データ18を保持しておけば、繰り返して撮像データの補正に用いることができる。 The
なお補正用データ18は、撮像データ16より解像度が高いことが好適である。撮像装置11で得られる撮像データの解像度がディスプレイの解像度に比べて小さい場合、補正用データ18を撮像データの超解像処理に用いることができ、補正されて表示される画像をより鮮明にすることができる。 It is preferable that the
表示装置15は、画像処理回路で生成された画像データに基づく表示を行う。表示装置15は、自動車の場合、ルームミラーの代わりとして用いることができる。表示装置15としては、液晶表示装置の他、エレクトロルミネッセンス素子を有する自発光型表示装置などを用いることができる。 The
表示システム10は、撮像装置11および表示装置15を有する。表示システム10は、撮像装置11で得られる撮像データ16において、被写体の一部の情報から特徴量を抽出し、データベース13において照合することで補正用データ18を選び出して、この補正用データ18をもとに撮像データ16の不鮮明な領域を補正する。 The
表示システム10は、自動車などの移動体への適用が好適である。具体的には、自動車周辺をカメラなどの撮像装置で撮像し、その様子を表示装置で視認する状況で特に好適である。なお移動体とは、自動車のように移動する車両のことである。したがって移動体は自動車に限らず、バス、電車、飛行機などを含む。 The
上述のように撮像装置および表示装置を搭載した自動車では、昼夜、晴雨等の状況の変化に応じて、撮像装置で得られる撮像データに不鮮明な領域が生じる場合がある。例えば、後方の自動車のヘッドライト、あるいは撮像装置に付着した水滴等が、不鮮明な領域を生じさせる原因となる。このように得られる撮像データに不鮮明な領域が存在する場合、被写体全体の大きさや形状の把握が困難となり、得られる情報が限定的となる。上述したように本発明の一態様の表示システム10では、この被写体の一部の情報から特徴量を抽出し、データベース13において照合することで補正用データ18を選び出して、撮像データ16の不鮮明な領域を補正する。そのため、視認性の向上に有効である。 In an automobile equipped with an imaging device and a display device as described above, an unclear area may occur in imaging data obtained by the imaging device depending on a change in a situation such as day or night, fine or rain. For example, headlights of a car behind or water droplets attached to an image pickup device cause an unclear area. When an unclear area exists in the obtained imaging data, it is difficult to grasp the size and shape of the entire subject, and the obtained information is limited. As described above, in the
本発明の表示システム10の適用は、移動体に限らない。撮像装置で撮像した撮像データを表示装置に表示する際に有効である。例えば、防犯用カメラやスマートフォンなどの撮像装置で得られる撮像データの不鮮明な部分を補正する場合に有効である。 The application of the
なおデータベース13は、自動車と離れた遠隔地に設ける場合、図2に示す表示システムのブロック図のようにすればよい。図2に示す表示システム10Aは、図1の表示システム10の構成に送受信回路20およびネットワーク21を追加した構成である。つまり、特徴量出力回路12からデータベース13に出力されるデータ、およびデータベースから画像処理回路14に出力されるデータは、送受信回路20およびネットワーク21を介して行われる。 When the
図2の表示システム10Aの構成は、図3(A)に図示する概念図で説明することができる。すなわち、表示システム10Aは、送受信回路20が取り付けられた自動車22Aから中継局24を介してデータベース13とのデータの送受信を行う構成となる。 The configuration of the
なお図1の表示システム10の構成は、図3(B)に図示する概念図で説明することができる。すなわち、表示システム10を構成する撮像装置11、特徴量出力回路12、データベース13、画像処理回路14および表示装置15は、自動車22内に有する構成となる。特徴量出力回路12、データベース13および画像処理回路14は、データ処理回路23として図示している。 Note that the configuration of the
また図1の表示システム10の構成において、各構成を複数設ける構成としてもよい。例えば図4には、複数の撮像装置11_1−11_n(nは自然数)および表示装置15_1−15_nを備えた表示システム10Bのブロック図について図示している。なお図4の構成では、撮像装置11_1−11_nが出力する複数の撮像データ16の他、特徴量出力回路12、データベース13および画像処理回路14が出力するデータについても複数となる。なお表示装置15は、大型の表示部を有することで、複数の撮像装置11_1−11_nで撮像して得られる画像データを並べて表示する構成とすることも可能である。 Further, in the configuration of the
また図1の表示システム10の構成において、周辺の照度に応じて補正の有無を切り替える構成としてもよい。例えば図5には、図1の表示システム10の構成にセンサ25を追加した表示システム10Cのブロック図について図示している。 Further, in the configuration of the
図5の表示システム10Cの構成において、センサ25は、その出力に応じて、特徴量出力回路12の機能を停止するか否かを制御することができる。例えばセンサ25が照度センサの場合、照度が大きいと特徴量出力回路12からの特徴量データの出力を停止し、照度が小さいと特徴量出力回路12からの特徴量データの出力を開始する構成とすることができる。 In the configuration of the display system 10C in FIG. 5, the
特徴量出力回路12からの特徴量データの出力の切り替えは、ユーザによる切り替え機能のオンとオフによって行う構成としてもよい。この場合、タッチセンサなどによる入力に応じて、機能の開始と停止を切り替えることができる構成とすればよい。 The switching of the output of the feature amount data from the feature
センサ25として、被写体の相対速度や相対位置を検出するのに用いることができるミリ波レーダ等の他のセンサなどと組み合わせて用いる構成としてもよい。 The
以上説明した本発明の一態様の表示システムでは、撮像環境に起因して、取得した撮像データに欠損(不鮮明)部分が生じても、補正用データをもとに撮像データを補正し、正常な表示を行うための画像データを生成することができる。そのため、表示装置に表示された画像の視認性の向上を図ることができる。 In the display system of one embodiment of the present invention described above, even if a defect (unclear) portion occurs in the acquired imaging data due to the imaging environment, the imaging data is corrected based on the correction data, and a normal image is corrected. Image data for display can be generated. Therefore, the visibility of the image displayed on the display device can be improved.
<表示システムの動作>
図6は、図1で説明した表示システム10の動作例を説明するためのフローチャートである。<Operation of display system>
FIG. 6 is a flowchart for explaining an operation example of the
図6で説明する表示システムの動作では、撮像データ16の特徴量を抽出することで特徴量データをデータベース13に入力し、特徴量データ17に一致または類似する検出用データ19を比較することで補正用データ18を選び出す。そして、選び出された補正用データ18を画像処理回路14で撮像データ16の補正に用いる。 In the operation of the display system described with reference to FIG. 6, the feature data of the
まずステップS11は、撮像装置11で撮像データ16を取得するステップである。撮像データ16は、特徴量出力回路12に出力される。同じ撮像データ16は、画像処理回路14にも出力される。 First, step S11 is a step of acquiring
ステップS12は、入力された撮像データ16に表示異常があるか否かを判定するステップである。ステップS12は、ステップS13の特徴量の抽出とともにおこなってもよい。表示異常がある場合、外観特徴量などの特徴量の抽出が部分的に困難となる。そのため、特徴量データの変化に基づく、表示異常の判定を行うことが有効である。あるいは、照度センサなどのセンサの出力に応じて表示異常を判定する構成でもよい。ユーザが撮像データ16に基づく表示を見て表示異常を判定し、センサ等による切り替えを行ってもよい。表示異常がない(No)と判定すればステップS17での表示装置15による表示を行うステップに進む。表示異常がある(Yes)と判定すれば、ステップS13に進む。 Step S12 is a step of determining whether or not the
ステップS13は、特徴量出力回路12で特徴量抽出を行うステップである。得られた特徴量は、特徴量データ17としてデータベース13に出力される。特徴量データ17は、画像認識処理に基づく外観特徴量と、特徴的な領域の局所勾配特徴抽出技術で得られる特徴量と、を組み合わせて得られるデータである。 Step S13 is a step in which the feature
ステップS14は、ステップS13で得られた特徴量データに対応する、データベース13に記憶された検出用データ19を選び出す(サーチする)ステップである。検出用データ19は、上述したように、特徴量データ17をもとに補正用データ18を選び出すためのデータである。 Step S14 is a step of selecting (searching)
ステップS15は、ステップS14でのサーチによって特徴量データ17に一致または類似した(ヒットした)検出用データ19に対応する補正用データ18を画像処理回路14に出力させるステップである。補正用データ18は、上述したように、撮像データ16の欠損(不鮮明)領域を補正するためのデータである。 Step S15 is a step of causing the
ステップS16は、撮像データ16を補正して画像データを生成するステップである。補正された撮像データ16をもとに得られる画像データは、光源周辺で過剰な露光や、被写体全体の大きさや形状の情報が補正されたデータである。つまり補正用データ18によって、得られる情報を補完することができる。 Step S16 is a step of generating image data by correcting the
ステップS17は、表示装置15での画像データに基づく表示を行うステップである。 Step S17 is a step of performing display based on the image data on the
図6で説明した表示システムの一連の動作では、特徴量データ17に一致または類似する検出用データ19を比較し、補正用データ18を選び出すことができる。選び出された補正用データ18を画像処理回路14で撮像データ16の補正に用いることで、取得した撮像データに欠損(不鮮明)部分が生じた際に正常な表示を行うための画像データを生成することができる。そのため、表示装置に表示された画像の視認性の向上を図ることができる。 In the series of operations of the display system described with reference to FIG. 6, it is possible to select the
また表示システムの動作では、撮像データ16の特徴量をデータベース13に抽出させて特徴量データから補正用データ18を選び出すことができる。なおデータベース13は、検出用データ19をCNN学習における重みパラメータとして特徴量データに応じた補正用データ18を推論するように学習をさせておく。そして、選び出された補正用データ18を画像処理回路14で撮像データ16の補正に用いることができる。 In the operation of the display system, the feature amount of the
図7では、検出用データ19をCNN学習における重みパラメータとする場合の表示システム10の学習の例を説明するためのフローチャートを示す。 FIG. 7 shows a flowchart for explaining an example of learning of the
ステップS21は、上記ステップS13と同じ特徴量抽出を行う。つまりステップS12で表示異常のある撮像データ16の特徴量抽出を行う。ステップS21で得られる特徴量データは訓練用のデータおよびテスト用のデータであり、元になる撮像データは異なるデータであることが好ましく、大量の特徴量データを生成して用意することが好ましい。 In step S21, the same feature extraction as in step S13 is performed. That is, in step S12, the feature amount of the
ステップS22は、特徴量データに正解ラベルを付与するステップである。正解ラベルは、特徴量データに対応する撮像データ16の補正に最適な補正用データ18に相当する。 Step S22 is a step of giving a correct answer label to the feature amount data. The correct answer label corresponds to the
ステップS23は、訓練用の特徴量データを与えて、重みパラメータとなる検出用データ19の更新を行うステップである。重みパラメータの更新は、誤差逆伝播法など既知の学習方法を用いて行うことが有効である。 Step S23 is a step of providing the feature amount data for training and updating the
ステップS24は、特徴量データの入力を行うステップである。ステップS24で入力する特徴量データは、正解ラベルを付したテスト用のデータである。 Step S24 is a step of inputting feature amount data. The feature amount data input in step S24 is test data with a correct label.
ステップS25は、ステップS24によって得られた出力信号が先に付した正解ラベルに対応するか否かの判定(Yes又はNo)を行う。対応しなければ、ステップS23でのパラメータの更新を繰り返す。 A step S25 decides (Yes or No) whether or not the output signal obtained in the step S24 corresponds to the correct answer label given earlier. If not, the updating of the parameters in step S23 is repeated.
ステップS26は、特徴量データ17に一致または類似する補正用データ18が得られるかの精度が設定値以下であるかの判定(Yes又はNo)である。精度が設定値以下であれば、ステップS23でのパラメータの更新を繰り返す。 Step S26 is a judgment (Yes or No) as to whether the accuracy of whether or not the
CNN学習を繰り返すことで検出用データ19が更新される。更新を繰り返すことで、特徴量データ17の入力に対応する補正用データ18の精度を向上させることができる。更新された検出用データ19を重みパラメータとしたCNNを用いることで、未知の特徴量データ17の入力に応じた補正用データ18を精度よく選択することができる。 The
図8は、図7で説明したCNN(畳み込みニューラルネットワーク)の構成例を説明するためのブロック図である。 FIG. 8 is a block diagram for explaining a configuration example of the CNN (convolutional neural network) described in FIG.
図8に示す畳み込みニューラルネットワーク30は、入力層31、中間層32および出力層33で構成される。 The convolutional
図8では、入力層31において、入力データである特徴量データ17を図示している。 FIG. 8 illustrates the
また図8では、中間層32において、フィルタ34、畳み込みデータ35、プーリングデータ36、フィルタ37、畳み込みデータ38およびプーリングデータ39を図示している。なお中間層32の構成は一例であり、プーリング処理、およびフィルタ34、37による畳み込み演算処理をさらに多層で行う構成や、パディングやストライドといった演算処理を介して行う構成としてもよい。 FIG. 8 illustrates a
また図8では、出力層33において、全結合データ40および出力データ41を図示している。出力データ41は、得られた全結合データ40(図中、y1−ym)をソフトマックス関数で処理し、正解ラベルに対応する出力が得られる。 FIG. 8 shows the total combined
図7で説明したフローチャートにおけるCNN学習では、フィルタ34、37のパラメータ(重みデータ)を更新して、ラベルを付与した出力データ41(図中、O(y1)−O(ym))が得られるように学習させ、推論できるようにする。特徴量データ17を畳み込みニューラルネットワーク30に入力することで、対応する補正用データ18を画像処理回路14に出力する構成とすることができる。 In the CNN learning in the flowchart described with reference to FIG. 7, the parameters (weight data) of the
以上説明した表示システム10およびその動作の具体例について説明する。図9および図10では、表示システム10を自動車に適用する場合の例について説明する。 A specific example of the
図9(A)は、自動車22の後方から見た模式図である。図9(A)では、撮像装置11であるカメラ、表示装置15であるルームミラーを図示している。 FIG. 9A is a schematic view of the
図9(B)では、自動車22と、その後方にある別の自動車42を図示している。自動車42は光源43であるヘッドライトを照射方向44にある自動車22に向けて照射する様子を図示している。また図9(B)では自動車22の撮像装置11を撮像方向45にある自動車42に向けて撮像している様子を図示している。 FIG. 9B illustrates the
なお図9(B)の例では、撮像装置11で撮像する被写体として自動車42を例示しているが、被写体は自動車に限らない。例えば被写体は、歩行者、自転車、街灯、標識など、撮像データの中から特徴量の抽出によって補正用データを選び出すことができる対象であればよい。歩行者であれば、足や手などの部位の特徴から特徴量を抽出して、頭や上半身の部位を補正用データで補正する構成とすることも有効である。歩行者全身の画像データを表示装置に表示させることで、視認性を高めることができる。 Note that, in the example of FIG. 9B, the
図9(B)の場合、撮像装置11で得られる撮像データ16は、図9(C)のように表すことができる。つまり図9(C)に図示するように、光源43の照度が高くなる。露光を抑えることで光源43周辺の領域の形状は認識されるものの、自動車42全体の形状は認識することが困難になる。そのため、図9(D)に図示するように、夜間走行時などで高照度の光源を有する自動車を撮像する場合、撮像データ内に鮮明領域48と不鮮明領域49とが混在することになる。 In the case of FIG. 9B, the
また別の例として図10(A)は、自動車22Aの後方から見た模式図である。図10(A)では、撮像装置11Aであるカメラ、表示装置15であるルームミラーを図示している。また図10(A)では撮像装置11Aを拡大した模式図を図示しており、レンズ46および水滴47を図示している。雨天などの場合、レンズ46の表面に水滴47などが付着し、得られる撮像データが不鮮明になる場合がある。なお図10(A)では、表示装置15をルームミラーの位置に配置する構成を図示しているが、サイドミラー、あるいはダッシュボードの位置の表示装置を配置する構成などにも有効である。 As another example, FIG. 10A is a schematic diagram viewed from behind a
図10(B)では、自動車22Aと、その後方にある別の自動車42を図示している。図10(B)では自動車22Aの撮像装置11Aを撮像方向45にある自動車42に向けて撮像している様子を図示している。 FIG. 10B illustrates the
図10(B)の場合、撮像装置11で得られる撮像データ16は、図10(C)のように表すことができる。つまり図10(C)に図示するように、水滴47が撮像されることにより自動車42の像が不鮮明となり、自動車42全体の形状は認識することが困難になる。そのため、図10(D)に図示するように、雨天走行時などで自動車を撮像する場合、撮像データ内に鮮明領域48と不鮮明領域49とが混在することになる。 In the case of FIG. 10B, the
上述した本発明の一態様の表示システム10では、撮像データ16の鮮明領域48にある自動車42の一部の情報から特徴量を抽出し、特徴量データ17をデータベース13において照合することで補正用データ18を選び出して、撮像データ16の不鮮明な領域を補正することができる。 In the above-described
そのため表示システム10を搭載した自動車では、昼夜、晴雨等の状況の変化に応じて、撮像装置で得られる撮像データに不鮮明な領域が生じても補正された画像を視認することができる。例えば、後方の自動車のヘッドライト、あるいは撮像装置に付着した水滴等が、不鮮明な領域を生じさせても特徴量データに応じた補正用データを選び出して撮像データを補正することができる。そのため、被写体全体の大きさや形状の把握が容易になる。また得られる情報を増やすことができるため、視認性の向上に有効である。 Therefore, in a vehicle equipped with the
<表示システムの動作を説明するための具体例>
図11は、表示システムの動作のより具体的な例を説明するためのフローチャートである。図11では、図1で説明した表示システム10における撮像装置11、特徴量出力回路12、データベース13、画像処理回路14、および表示装置15でのデータの流れについて図示している。<Specific example for explaining operation of display system>
FIG. 11 is a flowchart for explaining a more specific example of the operation of the display system. FIG. 11 illustrates a flow of data in the
図11に示すステップS31は、撮像装置11での撮像データの取得、特徴量出力回路12への撮像データの出力を行う。また図11に示すステップS31は、データベース13で、補正用データ、検出用データの保存を行う。データベース13における補正用データ18、検出用データ19の保存は、予め行っておいてもよい。 In step S31 shown in FIG. 11, acquisition of imaging data in the
図11に示すステップS31は、図12に示すブロック図のように図示することができる。図12では、理解を容易にするために、図9(C)で図示した撮像データ16を図示している。また図12では、理解を容易にするために、補正用データ18として複数の自動車の画像18Aを図示している。また、図12では、理解を容易にするために、検出用データとして自動車の画像の一部であるヘッドライトの画像19Aを図示している。 Step S31 shown in FIG. 11 can be illustrated as a block diagram shown in FIG. FIG. 12 illustrates the
図11に示すステップS32は、特徴量出力回路12での特徴量データの演算、および特徴量出力回路12からデータベース13への特徴量データ出力を行う。 In step S32 shown in FIG. 11, the calculation of the feature data in the
図11に示すステップS32は、図13に示すブロック図のように図示することができる。図13では、理解を容易にするために、特徴量データ17として外観特徴量である、自動車の画像の一部としてヘッドライトの画像17Aを図示している。 Step S32 shown in FIG. 11 can be illustrated as a block diagram shown in FIG. FIG. 13 shows an
図11に示すステップS33は、特徴量出力回路12からデータベース13への特徴量データ17の入力、ヘッドライトの画像17Aを用いた特徴量データに一致または類似する検出用データ19のサーチによる検出用データ19の選択、および検出用データ19に応じた補正用データ18の画像処理回路14への出力を行う。 Step S33 shown in FIG. 11 is a process for inputting the
図11に示すステップS33は、図14に示すブロック図のように図示することができる。図14では、理解を容易にするために、ヘッドライトの画像17Aの特徴量データとヘッドライトの画像19Aの特徴量データとが一致するとして、画像処理回路14に出力される補正用データ18である画像18Aを図示している。 Step S33 shown in FIG. 11 can be illustrated as a block diagram shown in FIG. In FIG. 14, in order to facilitate understanding, it is assumed that the feature amount data of the
図11に示すステップS34は、画像処理回路14に対して補正元のデータである撮像装置11からの撮像データ16と補正用のデータであるデータベース13からの補正用データ18とが入力され、撮像データ16が補正される。補正された撮像データは、画像データとして画像処理回路14から表示装置15に出力される。表示装置15では画像処理回路14から画像データが入力され、鮮明な表示を行うことができる。 In step S34 shown in FIG. 11,
図11に示すステップS34は、図15に示すブロック図のように図示することができる。図15では、理解を容易にするために、図9(C)で図示した撮像データ16を図示している。また図15では、理解を容易にするために、画像処理回路14に出力される補正用データ18として画像18Aを図示している。また図15では、理解を容易にするために、表示装置15に出力される画像データに対応する画像データ51を図示している。 Step S34 shown in FIG. 11 can be illustrated as a block diagram shown in FIG. FIG. 15 illustrates the
上述した本発明の一態様の表示システム10では、図11に図示したように撮像データ16の一部の情報から特徴量を抽出し、データベース13において特徴量データ17を照合することで補正用データ18を選び出して、撮像データ16の不鮮明な領域を補正する。そのため、視認性の向上に有効である。 In the above-described
そのため表示システム10を搭載した自動車では、昼夜、晴雨等の状況の変化に応じて、撮像装置で得られる撮像データに不鮮明な領域が生じても補正された画像を視認することができる。例えば、後方の自動車のヘッドライト、あるいは撮像装置に付着した水滴等が、不鮮明な領域を生じさせても特徴量データに応じた補正用データを選び出して撮像データを補正することができる。そのため、被写体全体の大きさや形状の把握が容易になる。また得られる情報を増やすことができるため、視認性の向上に有効である。 Therefore, in a vehicle equipped with the
(実施の形態2)
本実施の形態では、上記の実施の形態で説明したニューラルネットワーク30に用いることが可能な半導体装置の構成例について説明する。特に、中間層32や出力層33などの積和演算回路に用いることができる。(Embodiment 2)
In this embodiment, a configuration example of a semiconductor device that can be used for the
<半導体装置の構成例>
図16に、ニューラルネットワークの演算を行う機能を有する半導体装置MACの構成例を示す。半導体装置MACは、上記の実施の形態で説明したニューラルネットワーク30の少なくとも一部に用いることができる。半導体装置MACは、ニューロン間の結合強度(重み)に対応する第1のデータと、入力データに対応する第2のデータの積和演算を行う機能を有する。なお、第1のデータ及び第2のデータはそれぞれ、アナログデータ又は多値のデータ(離散的なデータ)とすることができる。また、半導体装置MACは、積和演算によって得られたデータを活性化関数によって変換する機能を有する。<Configuration example of semiconductor device>
FIG. 16 shows a configuration example of a semiconductor device MAC having a function of performing a neural network operation. The semiconductor device MAC can be used for at least a part of the
半導体装置MACは、セルアレイCA、電流源回路CS、カレントミラー回路CM、回路WDD、回路WLD、回路CLD、オフセット回路OFST、及び活性化関数回路ACTVを有する。 The semiconductor device MAC includes a cell array CA, a current source circuit CS, a current mirror circuit CM, a circuit WDD, a circuit WLD, a circuit CLD, an offset circuit OFST, and an activation function circuit ACTV.
セルアレイCAは、複数のメモリセルMC及び複数のメモリセルMCrefを有する。図16には、セルアレイCAがm行n列(m,nは1以上の整数)のメモリセルMC(MC[1,1]乃至[m,n])と、m個のメモリセルMCref(MCref[1]乃至[m])を有する構成例を示している。メモリセルMCは、第1のデータを格納する機能を有する。また、メモリセルMCrefは、積和演算に用いられる参照データを格納する機能を有する。なお、参照データはアナログデータ又は多値のデータとすることができる。 The cell array CA has a plurality of memory cells MC and a plurality of memory cells MCref. FIG. 16 shows a memory cell MC (MC [1, 1] to [m, n]) in which the cell array CA has m rows and n columns (m, n is an integer of 1 or more) and m memory cells MCref (MCref). [1] to [m]). The memory cell MC has a function of storing first data. Further, the memory cell MCref has a function of storing reference data used for the product-sum operation. The reference data can be analog data or multi-valued data.
メモリセルMC[i,j](iは1以上m以下の整数、jは1以上n以下の整数)は、配線WL[i]、配線RW[i]、配線WD[j]、及び配線BL[j]と接続されている。また、メモリセルMCref[i]は、配線WL[i]、配線RW[i]、配線WDref、配線BLrefと接続されている。ここで、メモリセルMC[i,j]と配線BL[j]間を流れる電流をIMC[i,j]と表記し、メモリセルMCref[i]と配線BLref間を流れる電流をIMCref[i]と表記する。The memory cell MC [i, j] (i is an integer of 1 to m, j is an integer of 1 to n) is a wiring WL [i], a wiring RW [i], a wiring WD [j], and a wiring BL [J]. The memory cell MCref [i] is connected to the wiring WL [i], the wiring RW [i], the wiring WDref, and the wiring BLref. Here, the current flowing between the memory cell MC [i, j] and the wiring BL [ j] is represented as IMC [i , j], and the current flowing between the memory cell MCref [i] and the wiring BLref is IMCref [ i] .
メモリセルMC及びメモリセルMCrefの具体的な構成例を、図17に示す。図17には代表例としてメモリセルMC[1,1]、[2,1]及びメモリセルMCref[1]、[2]を示しているが、他のメモリセルMC及びメモリセルMCrefにも同様の構成を用いることができる。メモリセルMC及びメモリセルMCrefはそれぞれ、トランジスタTr11、Tr12、容量素子C11を有する。ここでは、トランジスタTr11及びトランジスタTr12がnチャネル型のトランジスタである場合について説明する。 FIG. 17 shows a specific configuration example of the memory cell MC and the memory cell MCref. FIG. 17 shows the memory cells MC [1,1] and [2,1] and the memory cells MCref [1] and [2] as representative examples, but the same applies to other memory cells MC and the memory cells MCref. Can be used. Each of the memory cell MC and the memory cell MCref has a transistor Tr11, Tr12, and a capacitor C11. Here, the case where the transistors Tr11 and Tr12 are n-channel transistors is described.
メモリセルMCにおいて、トランジスタTr11のゲートは配線WLと接続され、ソース又はドレインの一方はトランジスタTr12のゲート、及び容量素子C11の第1の電極と接続され、ソース又はドレインの他方は配線WDと接続されている。トランジスタTr12のソース又はドレインの一方は配線BLと接続され、ソース又はドレインの他方は配線VRと接続されている。容量素子C11の第2の電極は、配線RWと接続されている。配線VRは、所定の電位を供給する機能を有する配線である。ここでは一例として、配線VRから低電源電位(接地電位など)が供給される場合について説明する。 In the memory cell MC, the gate of the transistor Tr11 is connected to the wiring WL, one of a source and a drain is connected to the gate of the transistor Tr12, and the first electrode of the capacitor C11, and the other of the source and the drain is connected to the wiring WD. Have been. One of a source and a drain of the transistor Tr12 is connected to a wiring BL, and the other of the source and the drain is connected to a wiring VR. The second electrode of the capacitor C11 is connected to the wiring RW. The wiring VR is a wiring having a function of supplying a predetermined potential. Here, as an example, a case where a low power supply potential (such as a ground potential) is supplied from the wiring VR is described.
トランジスタTr11のソース又はドレインの一方、トランジスタTr12のゲート、及び容量素子C11の第1の電極と接続されたノードを、ノードNMとする。また、メモリセルMC[1,1]、[2,1]のノードNMを、それぞれノードNM[1,1]、[2,1]と表記する。 A node connected to one of the source and the drain of the transistor Tr11, the gate of the transistor Tr12, and the first electrode of the capacitor C11 is referred to as a node NM. Further, the nodes NM of the memory cells MC [1,1] and [2,1] are described as nodes NM [1,1] and [2,1], respectively.
メモリセルMCrefも、メモリセルMCと同様の構成を有する。ただし、メモリセルMCrefは配線WDの代わりに配線WDrefと接続され、配線BLの代わりに配線BLrefと接続されている。また、メモリセルMCref[1]、[2]において、トランジスタTr11のソース又はドレインの一方、トランジスタTr12のゲート、及び容量素子C11の第1の電極と接続されたノードを、それぞれノードNMref[1]、[2]と表記する。 The memory cell MCref has the same configuration as the memory cell MC. Note that the memory cell MCref is connected to the wiring WDref instead of the wiring WD, and is connected to the wiring BLref instead of the wiring BL. In the memory cells MCref [1] and [2], the node connected to one of the source and the drain of the transistor Tr11, the gate of the transistor Tr12, and the first electrode of the capacitor C11 is referred to as a node NMref [1]. , [2].
ノードNMとノードNMrefはそれぞれ、メモリセルMCとメモリセルMCrefの保持ノードとして機能する。ノードNMには第1のデータが保持され、ノードNMrefには参照データが保持される。また、配線BL[1]からメモリセルMC[1,1]、[2,1]のトランジスタTr12には、それぞれ電流IMC[1,1]、IMC[2,1]が流れる。また、配線BLrefからメモリセルMCref[1]、[2]のトランジスタTr12には、それぞれ電流IMCref[1]、IMCref[2]が流れる。The nodes NM and NMref function as holding nodes for the memory cell MC and the memory cell MCref, respectively. The node NM holds first data, and the node NMref holds reference data. In addition, currents I MC [1 , 1] and I MC [2, 1] flow from the wiring BL [1] to the transistors Tr12 of the memory cells MC [1, 1] and [2, 1], respectively. Further, currents I MCref [1] and I MCref [2] flow from the wiring BLref to the transistors Tr12 of the memory cells MCref [1] and [2], respectively.
トランジスタTr11は、ノードNM又はノードNMrefの電位を保持する機能を有するため、トランジスタTr11のオフ電流は小さいことが好ましい。そのため、トランジスタTr11としてオフ電流が極めて小さいOSトランジスタを用いることが好ましい。これにより、ノードNM又はノードNMrefの電位の変動を抑えることができ、演算精度の向上を図ることができる。また、ノードNM又はノードNMrefの電位をリフレッシュする動作の頻度を低く抑えることが可能となり、消費電力を削減することができる。 Since the transistor Tr11 has a function of holding the potential of the node NM or the node NMref, the off-state current of the transistor Tr11 is preferably small. Therefore, it is preferable to use an OS transistor with extremely low off-state current as the transistor Tr11. Accordingly, a change in the potential of the node NM or the potential of the node NMref can be suppressed, and calculation accuracy can be improved. Further, the frequency of the operation of refreshing the potential of the node NM or the node NMref can be reduced, so that power consumption can be reduced.
トランジスタTr12は特に限定されず、例えばSiトランジスタ又はOSトランジスタなどを用いることができる。トランジスタTr12にOSトランジスタを用いる場合、トランジスタTr11と同じ製造装置を用いて、トランジスタTr12を作製することが可能となり、製造コストを抑制することができる。なお、トランジスタTr12はnチャネル型であってもpチャネル型であってもよい。 The transistor Tr12 is not particularly limited, and for example, a Si transistor, an OS transistor, or the like can be used. When an OS transistor is used as the transistor Tr12, the transistor Tr12 can be manufactured using the same manufacturing apparatus as the transistor Tr11, and manufacturing cost can be reduced. Note that the transistor Tr12 may be an n-channel type or a p-channel type.
電流源回路CSは、配線BL[1]乃至[n]及び配線BLrefと接続されている。電流源回路CSは、配線BL[1]乃至[n]及び配線BLrefに電流を供給する機能を有する。なお、配線BL[1]乃至[n]に供給される電流値と配線BLrefに供給される電流値は異なっていてもよい。ここでは、電流源回路CSから配線BL[1]乃至[n]に供給される電流をIC、電流源回路CSから配線BLrefに供給される電流をICrefと表記する。The current source circuit CS is connected to the wirings BL [1] to [n] and the wiring BLref. The current source circuit CS has a function of supplying a current to the wirings BL [1] to [n] and the wiring BLref. Note that a current value supplied to the wirings BL [1] to [n] may be different from a current value supplied to the wiring BLref. Here, the current supplied from the current source circuit CS to the wirings BL [1] to [n] is denoted by I C , and the current supplied from the current source circuit CS to the wiring BLref is denoted by I Cref .
カレントミラー回路CMは、配線IL[1]乃至[n]及び配線ILrefを有する。配線IL[1]乃至[n]はそれぞれ配線BL[1]乃至[n]と接続され、配線ILrefは、配線BLrefと接続されている。ここでは、配線IL[1]乃至[n]と配線BL[1]乃至[n]の接続箇所をノードNP[1]乃至[n]と表記する。また、配線ILrefと配線BLrefの接続箇所をノードNPrefと表記する。 The current mirror circuit CM has wirings IL [1] to [n] and a wiring ILref. The wirings IL [1] to [n] are connected to the wirings BL [1] to [n], respectively, and the wiring ILref is connected to the wiring BLref. Here, connection portions between the wirings IL [1] to [n] and the wirings BL [1] to [n] are referred to as nodes NP [1] to [n]. A connection point between the wiring ILref and the wiring BLref is referred to as a node NPref.
カレントミラー回路CMは、ノードNPrefの電位に応じた電流ICMを配線ILrefに流す機能と、この電流ICMを配線IL[1]乃至[n]にも流す機能を有する。図16には、配線BLrefから配線ILrefに電流ICMが排出され、配線BL[1]乃至[n]から配線IL[1]乃至[n]に電流ICMが排出される例を示している。また、カレントミラー回路CMから配線BL[1]乃至[n]を介してセルアレイCAに流れる電流を、IB[1]乃至[n]と表記する。また、カレントミラー回路CMから配線BLrefを介してセルアレイCAに流れる電流を、IBrefと表記する。The current mirror circuit CM has a function to flow a current I CM corresponding to the potential of the node NPref wiring ILref, the ability to flow to the current I CM wiring IL [1] to [n]. Figure 16 is discharged current I CM from the wiring BLref to the wiring ILref, wiring BL [1] to the wiring from the [n] IL [1] to [n] to the current I CM is an example to be discharged . Further, the current flowing in the cell array CA via the wiring BL [1] to [n] from the current mirror circuit CM, denoted as I B [1] to [n]. Further, a current flowing from the current mirror circuit CM to the cell array CA via the wiring BLref is referred to as IBref .
回路WDDは、配線WD[1]乃至[n]及び配線WDrefと接続されている。回路WDDは、メモリセルMCに格納される第1のデータに対応する電位を、配線WD[1]乃至[n]に供給する機能を有する。また、回路WDDは、メモリセルMCrefに格納される参照データに対応する電位を、配線WDrefに供給する機能を有する。回路WLDは、配線WL[1]乃至[m]と接続されている。回路WLDは、データの書き込みを行うメモリセルMC又はメモリセルMCrefを選択するための信号を、配線WL[1]乃至[m]に供給する機能を有する。回路CLDは、配線RW[1]乃至[m]と接続されている。回路CLDは、第2のデータに対応する電位を、配線RW[1]乃至[m]に供給する機能を有する。 The circuit WDD is connected to the wirings WD [1] to [n] and the wiring WDref. The circuit WDD has a function of supplying a potential corresponding to the first data stored in the memory cell MC to the wirings WD [1] to WD [n]. The circuit WDD has a function of supplying a potential corresponding to reference data stored in the memory cell MCref to the wiring WDref. The circuit WLD is connected to the wirings WL [1] to WL [m]. The circuit WLD has a function of supplying a signal for selecting a memory cell MC or a memory cell MCref to which data is to be written to the wirings WL [1] to WL [m]. The circuit CLD is connected to the wirings RW [1] to RW [m]. The circuit CLD has a function of supplying a potential corresponding to the second data to the wirings RW [1] to RW [m].
オフセット回路OFSTは、配線BL[1]乃至[n]及び配線OL[1]乃至[n]と接続されている。オフセット回路OFSTは、配線BL[1]乃至[n]からオフセット回路OFSTに流れる電流量、及び/又は、配線BL[1]乃至[n]からオフセット回路OFSTに流れる電流の変化量を検出する機能を有する。また、オフセット回路OFSTは、検出結果を配線OL[1]乃至[n]に出力する機能を有する。なお、オフセット回路OFSTは、検出結果に対応する電流を配線OLに出力してもよいし、検出結果に対応する電流を電圧に変換して配線OLに出力してもよい。セルアレイCAとオフセット回路OFSTの間を流れる電流を、Iα[1]乃至[n]と表記する。The offset circuit OFST is connected to the wirings BL [1] to [n] and the wirings OL [1] to [n]. The offset circuit OFST detects a current amount flowing from the wirings BL [1] to [n] to the offset circuit OFST and / or a change amount of a current flowing from the wirings BL [1] to [n] to the offset circuit OFST. Having. Further, the offset circuit OFST has a function of outputting a detection result to the wirings OL [1] to OL [n]. Note that the offset circuit OFST may output a current corresponding to the detection result to the wiring OL, or may convert a current corresponding to the detection result into a voltage and output the voltage to the wiring OL. The current flowing between the cell array CA and the offset circuit OFST is denoted by I α [1] to [n].
オフセット回路OFSTの構成例を図18に示す。図18に示すオフセット回路OFSTは、回路OC[1]乃至[n]を有する。また、回路OC[1]乃至[n]はそれぞれ、トランジスタTr21、トランジスタTr22、トランジスタTr23、容量素子C21、及び抵抗素子R1を有する。各素子の接続関係は図18に示す通りである。なお、容量素子C21の第1の電極及び抵抗素子R1の第1の端子と接続されたノードを、ノードNaとする。また、容量素子C21の第2の電極、トランジスタTr21のソース又はドレインの一方、及びトランジスタTr22のゲートと接続されたノードを、ノードNbとする。 FIG. 18 shows a configuration example of the offset circuit OFST. The offset circuit OFST illustrated in FIG. 18 includes circuits OC [1] to OC [n]. Each of the circuits OC [1] to OC [n] includes a transistor Tr21, a transistor Tr22, a transistor Tr23, a capacitor C21, and a resistor R1. The connection relation of each element is as shown in FIG. Note that a node connected to the first electrode of the capacitor C21 and the first terminal of the resistor R1 is referred to as a node Na. A node connected to the second electrode of the capacitor C21, one of the source and the drain of the transistor Tr21, and the gate of the transistor Tr22 is referred to as a node Nb.
配線VrefLは電位Vrefを供給する機能を有し、配線VaLは電位Vaを供給する機能を有し、配線VbLは電位Vbを供給する機能を有する。また、配線VDDLは電位VDDを供給する機能を有し、配線VSSLは電位VSSを供給する機能を有する。ここでは、電位VDDが高電源電位であり、電位VSSが低電源電位である場合について説明する。また、配線RSTは、トランジスタTr21の導通状態を制御するための電位を供給する機能を有する。トランジスタTr22、トランジスタTr23、配線VDDL、配線VSSL、及び配線VbLによって、ソースフォロワ回路が構成される。 The wiring VrefL has a function of supplying the potential Vref, the wiring VaL has a function of supplying the potential Va, and the wiring VbL has a function of supplying the potential Vb. The wiring VDDL has a function of supplying the potential VDD, and the wiring VSSL has a function of supplying the potential VSS. Here, the case where the potential VDD is a high power supply potential and the potential VSS is a low power supply potential is described. The wiring RST has a function of supplying a potential for controlling the conduction state of the transistor Tr21. A source follower circuit is formed by the transistor Tr22, the transistor Tr23, the wiring VDDL, the wiring VSSL, and the wiring VbL.
次に、回路OC[1]乃至[n]の動作例を説明する。なお、ここでは代表例として回路OC[1]の動作例を説明するが、回路OC[2]乃至[n]も同様に動作させることができる。まず、配線BL[1]に第1の電流が流れると、ノードNaの電位は、第1の電流と抵抗素子R1の抵抗値に応じた電位となる。また、このときトランジスタTr21はオン状態であり、ノードNbに電位Vaが供給される。その後、トランジスタTr21はオフ状態となる。 Next, an operation example of the circuits OC [1] to OC [n] will be described. Here, an operation example of the circuit OC [1] will be described as a typical example; however, the circuits OC [2] to OC [n] can be operated similarly. First, when the first current flows through the wiring BL [1], the potential of the node Na becomes a potential corresponding to the first current and the resistance value of the resistor R1. At this time, the transistor Tr21 is on, and the potential Va is supplied to the node Nb. Thereafter, the transistor Tr21 is turned off.
次に、配線BL[1]に第2の電流が流れると、ノードNaの電位は、第2の電流と抵抗素子R1の抵抗値に応じた電位に変化する。このときトランジスタTr21はオフ状態であり、ノードNbはフローティング状態となっているため、ノードNaの電位の変化に伴い、ノードNbの電位は容量結合により変化する。ここで、ノードNaの電位の変化をΔVNaとし、容量結合係数を1とすると、ノードNbの電位はVa+ΔVNaとなる。そして、トランジスタTr22のしきい値電圧をVthとすると、配線OL[1]から電位Va+ΔVNa−Vthが出力される。ここで、Va=Vthとすることにより、配線OL[1]から電位ΔVNaを出力することができる。Next, when a second current flows through the wiring BL [1], the potential of the node Na changes to a potential corresponding to the second current and the resistance value of the resistor R1. At this time, since the transistor Tr21 is off and the node Nb is in a floating state, the potential of the node Nb changes due to capacitance coupling with a change in the potential of the node Na. Here, assuming that the change in the potential of the node Na is ΔV Na and the capacitance coupling coefficient is 1, the potential of the node Nb is Va + ΔV Na . When the threshold voltage of the transistor Tr22 and V th, the potential Va + ΔV Na -V th is output from the wiring OL [1]. Here, by setting Va = Vth , the potential ΔV Na can be output from the wiring OL [1].
電位ΔVNaは、第1の電流から第2の電流への変化量、抵抗素子R1、及び電位Vrefに応じて定まる。ここで、抵抗素子R1と電位Vrefは既知であるため、電位ΔVNaから配線BLに流れる電流の変化量を求めることができる。The potential ΔV Na is determined according to the amount of change from the first current to the second current, the resistance element R1, and the potential Vref. Here, since the resistance element R1 and the potential Vref are known, the amount of change in the current flowing through the wiring BL from the potential ΔV Na can be obtained.
上記のようにオフセット回路OFSTによって検出された電流量、及び/又は電流の変化量に対応する信号は、配線OL[1]乃至[n]を介して活性化関数回路ACTVに入力される。 The signal corresponding to the amount of current detected by the offset circuit OFST and / or the amount of change in current as described above is input to the activation function circuit ACTV via the wirings OL [1] to [n].
活性化関数回路ACTVは、配線OL[1]乃至[n]、及び、配線NIL[1]乃至[n]と接続されている。活性化関数回路ACTVは、オフセット回路OFSTから入力された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能を有する。活性化関数としては、例えば、シグモイド関数、tanh関数、softmax関数、ReLU関数、しきい値関数などを用いることができる。活性化関数回路ACTVによって変換された信号は、出力データとして配線NIL[1]乃至[n]に出力される。 The activation function circuit ACTV is connected to the wirings OL [1] to [n] and the wirings NIL [1] to [n]. The activation function circuit ACTV has a function of performing an operation for converting a signal input from the offset circuit OFST according to a predefined activation function. As the activation function, for example, a sigmoid function, a tanh function, a softmax function, a ReLU function, a threshold function, and the like can be used. The signal converted by the activation function circuit ACTV is output to the wirings NIL [1] to NIL [n] as output data.
<半導体装置の動作例>
上記の半導体装置MACを用いて、第1のデータと第2のデータの積和演算を行うことができる。以下、積和演算を行う際の半導体装置MACの動作例を説明する。<Operation example of semiconductor device>
Using the above-described semiconductor device MAC, a product-sum operation of the first data and the second data can be performed. Hereinafter, an operation example of the semiconductor device MAC when performing the product-sum operation will be described.
図19に半導体装置MACの動作例のタイミングチャートを示す。図19には、図17における配線WL[1]、配線WL[2]、配線WD[1]、配線WDref、ノードNM[1,1]、ノードNM[2,1]、ノードNMref[1]、ノードNMref[2]、配線RW[1]、及び配線RW[2]の電位の推移と、電流IB[1]−Iα[1]、及び電流IBrefの値の推移を示している。電流IB[1]−Iα[1]は、配線BL[1]からメモリセルMC[1,1]、[2,1]に流れる電流の総和に相当する。FIG. 19 shows a timing chart of an operation example of the semiconductor device MAC. FIG. 19 illustrates the wiring WL [1], the wiring WL [2], the wiring WD [1], the wiring WDref, the node NM [1,1], the node NM [2,1], and the node NMref [1] in FIG. , node Nmref [2], wiring RW [1], and changes in potentials of the wiring RW [2], the current I B [1] -I α [ 1], and shows a transition of the value of the current I Bref . Current I B [1] -I α [ 1] , the wiring BL [1] from the memory cell MC [1, 1], which corresponds to the sum of the current flowing through the [2,1].
なお、ここでは代表例として図17に示すメモリセルMC[1,1]、[2,1]及びメモリセルMCref[1]、[2]に着目して動作を説明するが、他のメモリセルMC及びメモリセルMCrefも同様に動作させることができる。 Here, the operation will be described focusing on the memory cells MC [1,1] and [2,1] and the memory cells MCref [1] and [2] shown in FIG. 17 as representative examples. The MC and the memory cell MCref can be operated similarly.
[第1のデータの格納]
まず、時刻T01−T02において、配線WL[1]の電位がハイレベルとなり、配線WD[1]の電位が接地電位(GND)よりもVPR−VW[1,1]大きい電位となり、配線WDrefの電位が接地電位よりもVPR大きい電位となる。また、配線RW[1]、及び配線RW[2]の電位が基準電位(REFP)となる。なお、電位VW[1,1]はメモリセルMC[1,1]に格納される第1のデータに対応する電位である。また、電位VPRは参照データに対応する電位である。これにより、メモリセルMC[1,1]及びメモリセルMCref[1]が有するトランジスタTr11がオン状態となり、ノードNM[1,1]の電位がVPR−VW[1,1]、ノードNMref[1]の電位がVPRとなる。[Storage of First Data]
First, the time at T01-T02, the potential of the wiring WL [1] becomes high level, the V PR -V W [1,1] greater potential the potential of the wiring WD [1] is higher than the ground potential (GND), wiring potential of WDref becomes the V PR greater potential than the ground potential. Further, the potentials of the wiring RW [1] and the wiring RW [2] become the reference potential (REFP). Note that the potential VW [1,1] is a potential corresponding to the first data stored in the memory cell MC [1,1]. The potential VPR is a potential corresponding to the reference data. Accordingly, the transistor Tr11 included in the memory cell MC [1,1] and the memory cell MCref [1] is turned on, and the potential of the node NM [1,1] becomes V PR −V W [1,1] and the node NMref The potential of [1] becomes VPR .
このとき、配線BL[1]からメモリセルMC[1,1]のトランジスタTr12に流れる電流IMC[1,1],0は、次の式で表すことができる。ここで、kはトランジスタTr12のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定数である。また、VthはトランジスタTr12のしきい値電圧である。At this time, the current IMC [1,1], 0 flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [1,1] can be expressed by the following equation. Here, k is a constant determined by the channel length, channel width, mobility, capacity of the gate insulating film, and the like of the transistor Tr12. Vth is a threshold voltage of the transistor Tr12.
また、配線BLrefからメモリセルMCref[1]のトランジスタTr12に流れる電流IMCref[1],0は、次の式で表すことができる。The current I MCref [1], 0 flowing from the wiring BLref to the transistor Tr12 of the memory cell MCref [1] can be expressed by the following equation.
次に、時刻T02−T03において、配線WL[1]の電位がローレベルとなる。これにより、メモリセルMC[1,1]及びメモリセルMCref[1]が有するトランジスタTr11がオフ状態となり、ノードNM[1,1]及びノードNMref[1]の電位が保持される。 Next, at a time T02 to T03, the potential of the wiring WL [1] is at a low level. Accordingly, the transistor Tr11 included in the memory cell MC [1,1] and the memory cell MCref [1] is turned off, and the potentials of the nodes NM [1,1] and NMref [1] are held.
なお、前述の通り、トランジスタTr11としてOSトランジスタを用いることが好ましい。これにより、トランジスタTr11のリーク電流を抑えることができ、ノードNM[1,1]及びノードNMref[1]の電位を正確に保持することができる。 Note that as described above, an OS transistor is preferably used as the transistor Tr11. Accordingly, leakage current of the transistor Tr11 can be suppressed, and the potentials of the nodes NM [1,1] and NMref [1] can be accurately held.
次に、時刻T03−T04において、配線WL[2]の電位がハイレベルとなり、配線WD[1]の電位が接地電位よりもVPR−VW[2,1]大きい電位となり、配線WDrefの電位が接地電位よりもVPR大きい電位となる。なお、電位VW[2,1]はメモリセルMC[2,1]に格納される第1のデータに対応する電位である。これにより、メモリセルMC[2,1]及びメモリセルMCref[2]が有するトランジスタTr11がオン状態となり、ノードNM[2,1]の電位がVPR−VW[2,1]、ノードNMref[2]の電位がVPRとなる。Then, at time T03-T04, the potential of the wiring WL [2] becomes the high level, the potential of the wiring WD [1] becomes V PR -V W [2,1] greater potential than the ground potential, of the wiring WDref potential becomes the V PR greater potential than the ground potential. Note that the potential VW [2,1] is a potential corresponding to the first data stored in the memory cell MC [2,1]. Accordingly, the transistor Tr11 included in the memory cell MC [2,1] and the memory cell MCref [2] is turned on, and the potential of the node NM [2,1] becomes V PR −V W [2,1] and the node NMref The potential of [2] becomes VPR .
このとき、配線BL[1]からメモリセルMC[2,1]のトランジスタTr12に流れる電流IMC[2,1],0は、次の式で表すことができる。At this time, the current IMC [2,1], 0 flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [2,1] can be expressed by the following equation.
また、配線BLrefからメモリセルMCref[2]のトランジスタTr12に流れる電流IMCref[2],0は、次の式で表すことができる。The current I MCref [2], 0 flowing from the wiring BLref to the transistor Tr12 of the memory cell MCref [2] can be expressed by the following equation.
次に、時刻T04−T05において、配線WL[2]の電位がローレベルとなる。これにより、メモリセルMC[2,1]及びメモリセルMCref[2]が有するトランジスタTr11がオフ状態となり、ノードNM[2,1]及びノードNMref[2]の電位が保持される。 Next, at a time T04 to T05, the potential of the wiring WL [2] is at a low level. Accordingly, the transistor Tr11 included in the memory cell MC [2,1] and the memory cell MCref [2] is turned off, and the potentials of the nodes NM [2,1] and NMref [2] are held.
以上の動作により、メモリセルMC[1,1]、[2,1]に第1のデータが格納され、メモリセルMCref[1]、[2]に参照データが格納される。 By the above operation, the first data is stored in the memory cells MC [1,1] and [2,1], and the reference data is stored in the memory cells MCref [1] and [2].
ここで、時刻T04−T05において、配線BL[1]及び配線BLrefに流れる電流を考える。配線BLrefには、電流源回路CSから電流が供給される。また、配線BLrefを流れる電流は、カレントミラー回路CM、メモリセルMCref[1]、[2]へ排出される。電流源回路CSから配線BLrefに供給される電流をICref、配線BLrefからカレントミラー回路CMへ排出される電流をICM,0とすると、次の式が成り立つ。Here, currents flowing through the wiring BL [1] and the wiring BLref from time T04 to time T05 are considered. A current is supplied from the current source circuit CS to the wiring BLref. The current flowing through the wiring BLref is discharged to the current mirror circuit CM and the memory cells MCref [1] and [2]. If the current supplied from the current source circuit CS to the wiring BLref is I Cref , and the current discharged from the wiring BLref to the current mirror circuit CM is I CM, 0 , the following equation is established.
配線BL[1]には、電流源回路CSからの電流が供給される。また、配線BL[1]を流れる電流は、カレントミラー回路CM、メモリセルMC[1,1]、[2,1]へ排出される。また、配線BL[1]からオフセット回路OFSTに電流が流れる。電流源回路CSから配線BL[1]に供給される電流をIC,0、配線BL[1]からオフセット回路OFSTに流れる電流をIα,0とすると、次の式が成り立つ。The current from the current source circuit CS is supplied to the wiring BL [1]. The current flowing through the wiring BL [1] is discharged to the current mirror circuit CM and the memory cells MC [1,1], [2,1]. Further, current flows from the wiring BL [1] to the offset circuit OFST. If the current supplied from the current source circuit CS to the wiring BL [1] is I C, 0 , and the current flowing from the wiring BL [1] to the offset circuit OFST is Iα , 0 , the following equation is established.
[第1のデータと第2のデータの積和演算]
次に、時刻T05−T06において、配線RW[1]の電位が基準電位よりもVX[1]大きい電位となる。このとき、メモリセルMC[1,1]、及びメモリセルMCref[1]のそれぞれの容量素子C11には電位VX[1]が供給され、容量結合によりトランジスタTr12のゲートの電位が上昇する。なお、電位Vx[1]はメモリセルMC[1,1]及びメモリセルMCref[1]に供給される第2のデータに対応する電位である。[Multiply-sum operation of first data and second data]
Next, at a time T05 to T06, the potential of the wiring RW [1] becomes V X [1] higher than the reference potential. At this time, the potential VX [1] is supplied to the capacitor C11 of each of the memory cell MC [1,1] and the memory cell MCref [1], and the potential of the gate of the transistor Tr12 increases due to capacitive coupling. Note that the potential Vx [1] is a potential corresponding to the second data supplied to the memory cell MC [1,1] and the memory cell MCref [1].
トランジスタTr12のゲートの電位の変化量は、配線RWの電位の変化量に、メモリセルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子C11の容量、トランジスタTr12のゲート容量、及び寄生容量などによって算出される。以下では便宜上、配線RWの電位の変化量とトランジスタTr12のゲートの電位の変化量が同じ、すなわち容量結合係数が1であるとして説明する。実際には、容量結合係数を考慮して電位Vxを決定すればよい。The amount of change in the potential of the gate of the transistor Tr12 is a value obtained by multiplying the amount of change in the potential of the wiring RW by a capacitance coupling coefficient determined by the configuration of the memory cell. The capacitance coupling coefficient is calculated based on the capacitance of the capacitor C11, the gate capacitance of the transistor Tr12, the parasitic capacitance, and the like. Hereinafter, for the sake of convenience, the description will be given on the assumption that the amount of change in the potential of the wiring RW and the amount of change in the potential of the gate of the transistor Tr12 are the same, that is, the capacitance coupling coefficient is 1. In fact, it may be determined potential V x in consideration of the capacitive coupling coefficients.
メモリセルMC[1]及びメモリセルMCref[1]の容量素子C11に電位VX[1]が供給されると、ノードNN[1]及びノードNMref[1]の電位がそれぞれVX[1]上昇する。When the memory cell MC [1] and the potential V X in the capacitor C11 of the memory cell MCref [1] [1] is supplied, the node NN [1] and the node Nmref [1] V X voltage of each [1] To rise.
ここで、時刻T05−T06において、配線BL[1]からメモリセルMC[1,1]のトランジスタTr12に流れる電流IMC[1,1],1は、次の式で表すことができる。Here, from time T05 to T06, the current IMC [1,1], 1 flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [1,1] can be expressed by the following equation.
すなわち、配線RW[1]に電位VX[1]を供給することにより、配線BL[1]からメモリセルMC[1,1]のトランジスタTr12に流れる電流は、ΔIMC[1,1]=IMC[1,1],1−IMC[1,1],0増加する。In other words, by supplying the potential V X [1] to the wiring RW [1], the current flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [1, 1] is, ΔI MC [1,1] = IMC [1,1], 1− IMC [1,1], 0 is increased.
また、時刻T05−T06において、配線BLrefからメモリセルMCref[1]のトランジスタTr12に流れる電流IMCref[1],1は、次の式で表すことができる。In addition, from time T05 to T06, a current I MCref [1], 1 flowing from the wiring BLref to the transistor Tr12 of the memory cell MCref [1] can be expressed by the following equation.
すなわち、配線RW[1]に電位VX[1]を供給することにより、配線BLrefからメモリセルMCref[1]のトランジスタTr12に流れる電流は、ΔIMCref[1]=IMCref[1],1−IMCref[1],0増加する。In other words, by supplying the potential V X [1] to the wiring RW [1], the current flowing from the wiring BLref to the transistor Tr12 of the memory cell MCref [1] is, ΔI MCref [1] = I MCref [1], 1 -I MCref [1], 0 is increased.
また、配線BL[1]及び配線BLrefに流れる電流について考える。配線BLrefには、電流源回路CSから電流ICrefが供給される。また、配線BLrefを流れる電流は、カレントミラー回路CM、メモリセルMCref[1]、[2]へ排出される。配線BLrefからカレントミラー回路CMへ排出される電流をICM,1とすると、次の式が成り立つ。Further, current flowing through the wiring BL [1] and the wiring BLref is considered. The current I Cref is supplied to the wiring BLref from the current source circuit CS. The current flowing through the wiring BLref is discharged to the current mirror circuit CM and the memory cells MCref [1] and [2]. Assuming that the current discharged from the wiring BLref to the current mirror circuit CM is ICM , 1 , the following equation is established.
配線BL[1]には、電流源回路CSから電流ICが供給される。また、配線BL[1]を流れる電流は、カレントミラー回路CM、メモリセルMC[1,1]、[2,1]へ排出される。さらに、配線BL[1]からオフセット回路OFSTにも電流が流れる。配線BL[1]からオフセット回路OFSTに流れる電流をIα,1とすると、次の式が成り立つ。The wiring BL [1], the current I C is supplied from the current source circuit CS. The current flowing through the wiring BL [1] is discharged to the current mirror circuit CM and the memory cells MC [1,1], [2,1]. Further, current flows from the wiring BL [1] to the offset circuit OFST. Assuming that the current flowing from the wiring BL [1] to the offset circuit OFST is Iα , 1 , the following equation is established.
そして、式(E1)乃至式(E10)から、電流Iα,0と電流Iα,1の差(差分電流ΔIα)は次の式で表すことができる。Then, from equation (E1) to the formula (E10), the current I alpha, 0 and the current I alpha, 1 of the difference (differential current [Delta] I alpha) can be represented by the following equation.
このように、差分電流ΔIαは、電位VW[1,1]とVX[1]の積に応じた値となる。Thus, the differential current [Delta] I alpha, a value corresponding to the product of V X [1] and the potential V W [1,1].
その後、時刻T06−T07において、配線RW[1]の電位は接地電位となり、ノードNM[1,1]及びノードNMref[1]の電位は時刻T04−T05と同様になる。 After that, at times T06 to T07, the potential of the wiring RW [1] becomes the ground potential, and the potentials of the nodes NM [1,1] and NMref [1] are the same as those of times T04 to T05.
次に、時刻T07−T08において、配線RW[1]の電位が基準電位よりもVX[1]大きい電位となり、配線RW[2]の電位が基準電位よりもVX[2]大きい電位となる。これにより、メモリセルMC[1,1]、及びメモリセルMCref[1]のそれぞれの容量素子C11に電位VX[1]が供給され、容量結合によりノードNM[1,1]及びノードNMref[1]の電位がそれぞれVX[1]上昇する。また、メモリセルMC[2,1]、及びメモリセルMCref[2]のそれぞれの容量素子C11に電位VX[2]が供給され、容量結合によりノードNM[2,1]及びノードNMref[2]の電位がそれぞれVX[2]上昇する。Then, at time T07-T08, V X [1 ] than the potential reference potential of the wiring RW [1] becomes large potential, and V X [2] greater than the potential is the reference potential of the wiring RW [2] Become. Accordingly, the potential VX [1] is supplied to each of the capacitor elements C11 of the memory cell MC [1,1] and the memory cell MCref [1], and the nodes NM [1,1] and NMref [ 1] increases by VX [1] . Further, the potential VX [2] is supplied to each of the capacitor elements C11 of the memory cell MC [2,1] and the memory cell MCref [2], and the nodes NM [2,1] and NMref [2 ] are coupled by capacitive coupling. ] Increases by V X [2] .
ここで、時刻T07−T08において、配線BL[1]からメモリセルMC[2,1]のトランジスタTr12に流れる電流IMC[2,1],1は、次の式で表すことができる。Here, from time T07 to time T08, the current IMC [2,1], 1 flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [2,1] can be expressed by the following equation.
すなわち、配線RW[2]に電位VX[2]を供給することにより、配線BL[1]からメモリセルMC[2,1]のトランジスタTr12に流れる電流は、ΔIMC[2,1]=IMC[2,1],1−IMC[2,1],0増加する。In other words, by supplying the potential V X [2] to the wiring RW [2], the current flowing from the wiring BL [1] to the transistor Tr12 of the memory cell MC [2,1] is, ΔI MC [2,1] = IMC [2,1], 1− IMC [2,1], 0 is increased.
また、時刻T05−T06において、配線BLrefからメモリセルMCref[2]のトランジスタTr12に流れる電流IMCref[2],1は、次の式で表すことができる。Further, from time T05 to time T06, a current I MCref [2], 1 flowing from the wiring BLref to the transistor Tr12 of the memory cell MCref [2] can be expressed by the following equation.
すなわち、配線RW[2]に電位VX[2]を供給することにより、配線BLrefからメモリセルMCref[2]のトランジスタTr12に流れる電流は、ΔIMCref[2]=IMCref[2],1−IMCref[2],0増加する。That is, by the wiring RW [2] supplying a potential V X [2], the current flowing from the wiring BLref to the transistor Tr12 of the memory cell MCref [2] is, ΔI MCref [2] = I MCref [2], 1 -I MCref [2], 0 is increased.
また、配線BL[1]及び配線BLrefに流れる電流について考える。配線BLrefには、電流源回路CSから電流ICrefが供給される。また、配線BLrefを流れる電流は、カレントミラー回路CM、メモリセルMCref[1]、[2]へ排出される。配線BLrefからカレントミラー回路CMへ排出される電流をICM,2とすると、次の式が成り立つ。Further, current flowing through the wiring BL [1] and the wiring BLref is considered. The current I Cref is supplied to the wiring BLref from the current source circuit CS. The current flowing through the wiring BLref is discharged to the current mirror circuit CM and the memory cells MCref [1] and [2]. Assuming that the current discharged from the wiring BLref to the current mirror circuit CM is ICM , 2 , the following equation is established.
配線BL[1]には、電流源回路CSから電流ICが供給される。また、配線BL[1]を流れる電流は、カレントミラー回路CM、メモリセルMC[1,1]、[2,1]へ排出される。さらに、配線BL[1]からオフセット回路OFSTにも電流が流れる。配線BL[1]からオフセット回路OFSTに流れる電流をIα,2とすると、次の式が成り立つ。The wiring BL [1], the current I C is supplied from the current source circuit CS. The current flowing through the wiring BL [1] is discharged to the current mirror circuit CM and the memory cells MC [1,1], [2,1]. Further, current flows from the wiring BL [1] to the offset circuit OFST. Assuming that the current flowing from the wiring BL [1] to the offset circuit OFST is Iα , 2 , the following equation is established.
そして、式(E1)乃至式(E8)、及び、式(E12)乃至式(E15)から、電流Iα,0と電流Iα,2の差(差分電流ΔIα)は次の式で表すことができる。Then, formula (E1) to the formula (E8), and, from equation (E12) to the formula (E15), the current I alpha, 0 and the current I alpha, 2 of the difference (differential current [Delta] I alpha) is expressed by the following equation be able to.
このように、差分電流ΔIαは、電位VW[1,1]と電位VX[1]の積と、電位VW[2,1]と電位VX[2]の積と、を足し合わせた結果に応じた値となる。Thus, the differential current [Delta] I alpha, add to the potential V W [1,1] and the product of the potential V X [1], the product of the potential V W [2,1] and the potential V X [2], the The value depends on the combined result.
その後、時刻T08−T09において、配線RW[1]、[2]の電位は接地電位となり、ノードNM[1,1]、[2,1]及びノードNMref[1]、[2]の電位は時刻T04−T05と同様になる。 After that, at times T08 to T09, the potentials of the wirings RW [1] and [2] become the ground potential, and the potentials of the nodes NM [1,1] and [2,1] and the nodes NMref [1] and [2] become It becomes the same as time T04-T05.
式(E9)及び式(E16)に示されるように、オフセット回路OFSTに入力される差分電流ΔIαは、第1のデータ(重み)に対応する電位VXと、第2のデータ(入力データ)に対応する電位VWの積を足し合わせた結果に応じた値となる。すなわち、差分電流ΔIαをオフセット回路OFSTで計測することにより、第1のデータと第2のデータの積和演算の結果を得ることができる。As shown in equation (E9) and formula (E16), the differential current [Delta] I alpha inputted to the offset circuit OFST, the potential V X which corresponds to the first data (weights), a second data (input data ) corresponding to a value corresponding to the combined result plus the product of the potential V W. That is, by measuring the differential current [Delta] I alpha offset circuit OFST, it is possible to obtain the result of the product sum calculation of the first and second data.
なお、上記では特にメモリセルMC[1,1]、[2,1]及びメモリセルMCref[1]、[2]に着目したが、メモリセルMC及びメモリセルMCrefの数は任意に設定することができる。メモリセルMC及びメモリセルMCrefの行数mを任意の数とした場合の差分電流ΔIαは、次の式で表すことができる。 Although the above description focuses on the memory cells MC [1,1] and [2,1] and the memory cells MCref [1] and [2], the numbers of the memory cells MC and the memory cells MCref may be arbitrarily set. Can be. The difference current ΔIα when the number m of rows of the memory cells MC and the rows of the memory cells MCref is an arbitrary number can be expressed by the following equation.
また、メモリセルMC及びメモリセルMCrefの列数nを増やすことにより、並列して実行される積和演算の数を増やすことができる。 Also, by increasing the number n of columns of the memory cells MC and the memory cells MCref, the number of product-sum operations executed in parallel can be increased.
以上のように、半導体装置MACを用いることにより、第1のデータと第2のデータの積和演算を行うことができる。なお、メモリセルMC及びメモリセルMCrefとして図17に示す構成を用いることにより、少ないトランジスタ数で積和演算回路を構成することができる。そのため、半導体装置MACの回路規模の縮小を図ることができる。 As described above, by using the semiconductor device MAC, the product-sum operation of the first data and the second data can be performed. Note that by using the configuration illustrated in FIG. 17 as the memory cell MC and the memory cell MCref, a product-sum operation circuit can be configured with a small number of transistors. Therefore, the circuit scale of the semiconductor device MAC can be reduced.
半導体装置MACをニューラルネットワークにおける演算に用いる場合、メモリセルMCの行数mは一のニューロンに供給される入力データの数に対応させ、メモリセルMCの列数nはニューロンの数に対応させることができる。例えば、中間層において半導体装置MACを用いた積和演算を行う場合を考える。このとき、メモリセルMCの行数mは、入力層から供給される入力データの数(入力層のニューロンの数)に設定し、メモリセルMCの列数nは、中間層のニューロンの数に設定することができる。 When the semiconductor device MAC is used for the operation in the neural network, the number m of rows of the memory cells MC corresponds to the number of input data supplied to one neuron, and the number n of columns of the memory cells MC corresponds to the number of neurons. Can be. For example, consider a case where a product-sum operation is performed using the semiconductor device MAC in the intermediate layer. At this time, the number m of rows of the memory cells MC is set to the number of input data supplied from the input layer (the number of neurons of the input layer), and the number n of columns of the memory cells MC is set to the number of neurons of the intermediate layer. Can be set.
以上のように、半導体装置MACを用いることにより、ニューラルネットワークの積和演算を行うことができる。さらに、セルアレイCAに図17に示すメモリセルMC及びメモリセルMCrefを用いることにより、演算精度の向上、消費電力の削減、又は回路規模の縮小を図ることが可能な集積回路を提供することができる。 As described above, by using the semiconductor device MAC, the product-sum operation of the neural network can be performed. Further, by using the memory cell MC and the memory cell MCref shown in FIG. 17 for the cell array CA, it is possible to provide an integrated circuit capable of improving operation accuracy, reducing power consumption, or reducing the circuit scale. .
なお、第1のデータ(重み)に対応する電位VXが任意の基準電位以上である場合を「正」、小さい場合を「負」とすることにより、積差演算を行なうことができる。よって、半導体装置MACは積差演算回路として機能することができる。Incidentally, by the potential V X which corresponds to the first data (weight) is to the case where more than an arbitrary reference potential "positive", the smaller "negative", it is possible to perform a subtract operations. Therefore, the semiconductor device MAC can function as a product difference operation circuit.
積差演算回路を用いて、突発的に生じたノイズの除去などを行なうことができる。一例として、図20(A)および(B)を示す。図20(A)および(B)は、トンネル内などの暗所を走行中の車両を示す画像である。図20(A)は、急に点灯した車両100の前照灯105の影響により、トンネル外に位置する車両110は視認できるものの、トンネル内にいる歩行者120および歩行者130の視認性が低下した状態を示している。 Using the multiply-subtract operation circuit, it is possible to remove suddenly generated noise. As an example, FIGS. 20A and 20B are shown. FIGS. 20A and 20B are images showing a vehicle traveling in a dark place such as in a tunnel. FIG. 20A shows that although the
図20(B)は、積差演算回路を用いた画像処理により、急に点灯した前照灯105の影響を軽減し、トンネル外に位置する車両110のみでなく、トンネル内にいる歩行者120および歩行者130の視認性も高めた状態を示している。なお、積差演算回路によって現在のフレーム画像と直前のフレーム画像の差分情報を取得し、該差分情報を用いて画像処理を行うこともできる。 FIG. 20B illustrates an image processing using a product difference calculation circuit, in which the influence of the suddenly turned on
近年、自動運転向けや、サイドミラーおよびバックミラーとして車載イメージセンサが期待されている。本発明の一態様と、画素毎に感度を調整する仕組みと、を組み合わせることにより、他車のライトなどがまぶしい状況でも障害物や人を正確に検出することができる。 2. Description of the Related Art In recent years, in-vehicle image sensors have been expected for automatic driving and as side mirrors and rearview mirrors. By combining one embodiment of the present invention and a mechanism for adjusting sensitivity for each pixel, an obstacle or a person can be accurately detected even in a situation where the light of another vehicle is dazzling.
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。 This embodiment can be combined with any of the other embodiments as appropriate.
(実施の形態3)
本実施の形態においては、先の実施の形態で例示した表示装置15の一例について、図21乃至図23を用いて以下説明を行う。(Embodiment 3)
In this embodiment, an example of the
図21は、先の実施の形態で例示した表示装置15に適用可能な表示装置700を示す上面図である。図21に示す表示装置700は、第1の基板701上に設けられた画素部702と、第1の基板701に設けられたデマルチプレクサ703、ソースドライバ704およびゲートドライバ706と、画素部702、デマルチプレクサ703、およびゲートドライバ706を囲むように配置されるシール材712と、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1の基板701と第2の基板705は、シール材712によって封止されている。すなわち、画素部702、デマルチプレクサ703、およびゲートドライバ706は、第1の基板701とシール材712と第2の基板705によって封止されている。なお、図21には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられる。 FIG. 21 is a top view illustrating a
また、表示装置700は、第1の基板701上のシール材712によって囲まれている領域とは異なる領域に、画素部702、デマルチプレクサ703、ソースドライバ704、およびゲートドライバ706と、それぞれ電気的に接続されるFPC端子部708(FPC:Flexible printed circuit)が設けられる。また、FPC端子部708には、FPC716が接続され、FPC716によって画素部702、デマルチプレクサ703、ソースドライバ704、およびゲートドライバ706に各種信号等が供給される。また、画素部702、デマルチプレクサ703、ソースドライバ704、ゲートドライバ706、およびFPC端子部708には、信号線710が各々接続されている。FPC716により供給される各種信号等は、信号線710を介して、画素部702、デマルチプレクサ703、ソースドライバ704、ゲートドライバ706、およびFPC端子部708に与えられる。 In the
また、表示装置700にゲートドライバ706を複数設けてもよい。また、表示装置700としては、ゲートドライバ706を画素部702と同じ第1の基板701に形成し、ソースドライバ704をソースドライバICとしている例を示しているが、この構成に限定されない。例えば、ソースドライバ704を第1の基板701に形成しても良い。なおソースドライバICは、COG(Chip On Glass)方法、ワイヤボンディング方法などで設けることができる。またデマルチプレクサ703は、省略することも可能である。 Further, a plurality of
また、表示装置700は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス(EL)素子(有機物および無機物を含むEL素子、有機EL素子、無機EL素子、LEDなど)、発光トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)ディスプレイ(例えば、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、デジタル・マイクロ・シャッター(DMS)素子、インターフェロメトリック・モジュレーション(IMOD)素子など)、圧電セラミックディスプレイなどが挙げられる。 Further, the
また、EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク素子または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。 An example of a display device using an EL element includes an EL display. As an example of a display device using an electron-emitting device, there is a field emission display (FED) or an SED type flat display (SED: Surface-electron-emission display). Examples of a display device using a liquid crystal element include a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct-view liquid crystal display, and a projection liquid crystal display). An example of a display device using an electronic ink element or an electrophoretic element includes electronic paper. Note that when a transflective liquid crystal display or a reflective liquid crystal display is realized, part or all of the pixel electrodes may have a function as a reflective electrode. For example, part or all of the pixel electrode may include aluminum, silver, or the like. Further, in that case, a storage circuit such as an SRAM can be provided below the reflective electrode. Thereby, power consumption can be further reduced.
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。 Note that as a display method in the
また、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色発光(W)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルタともいう。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。 Further, a coloring layer (also referred to as a color filter) may be used in order to display a display device in full color using white light emission (W) for a backlight (an organic EL element, an inorganic EL element, an LED, a fluorescent lamp, or the like). Good. As the coloring layer, for example, red (R), green (G), blue (B), yellow (Y) and the like can be used in appropriate combination. By using the coloring layer, color reproducibility can be increased as compared with the case where the coloring layer is not used. At this time, by arranging a region having a coloring layer and a region having no coloring layer, white light in a region having no coloring layer may be directly used for display. By arranging a region which does not have a coloring layer in a part, reduction in luminance due to the coloring layer can be reduced in bright display, and power consumption can be reduced by about 20 to 30% in some cases. However, in the case of performing full-color display using a self-luminous element such as an organic EL element or an inorganic EL element, R, G, B, Y, and W may emit light from elements having respective luminescent colors. In some cases, the use of the self-light-emitting element can further reduce power consumption as compared with the case of using a coloring layer.
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式(カラーフィルタ方式)の他、赤色、緑色、青色の発光をそれぞれ用いる方式(3色方式)、または青色発光からの発光の一部を赤色や緑色に変換する方式(色変換方式、量子ドット方式)を適用してもよい。 As a color conversion method, in addition to a method (color filter method) of converting a part of the light emission from the above-mentioned white light emission into red, green, and blue by passing through a color filter, the light emission of red, green, and blue is also performed. A system (a three-color system) that is used for each, or a system (a color conversion system or a quantum dot system) that converts a part of light emitted from blue light emission into red or green light may be applied.
本実施の形態においては、表示素子として液晶素子およびEL素子を用いる構成について、図22および図23を用いて説明する。なお、図22は、図21に示す一点鎖線Q−Rにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図23は、図21に示す一点鎖線Q−Rにおける断面図であり、表示素子としてEL素子を用いた構成である。 In this embodiment, a structure in which a liquid crystal element and an EL element are used as display elements will be described with reference to FIGS. Note that FIG. 22 is a cross-sectional view taken along a dashed-dotted line QR shown in FIG. 21 and has a configuration using a liquid crystal element as a display element. FIG. 23 is a cross-sectional view taken along a dashed-dotted line QR shown in FIG. 21 and has a configuration using an EL element as a display element.
まず、図22および図23に示す共通部分について最初に説明し、次に異なる部分について以下説明する。 First, common parts shown in FIGS. 22 and 23 will be described first, and then different parts will be described below.
<表示装置の共通部分に関する説明>
図22および図23に示す表示装置700は、引き回し配線部711と、画素部702と、デマルチプレクサ703と、FPC端子部708と、を有する。また、引き回し配線部711は、信号線710を有する。また、画素部702は、トランジスタ750および容量素子790を有する。また、デマルチプレクサ703は、トランジスタ752を有する。<Description of common parts of display device>
The
トランジスタ750およびトランジスタ752は、トップゲート型、ボトムゲート型、チャネルエッチ型、チャネル保護型、いずれでも良い。図22および図23はトップゲート型を図示している。トランジスタ750およびトランジスタ752の半導体層には、シリコン系半導体(アモルファスシリコン、多結晶シリコン等)、酸化物半導体(酸化亜鉛、酸化インジウム等)等を用いることができる。図22および図23は酸化物半導体を用いた場合を説明する。 The
容量素子790は、トランジスタ750が有する第1の酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ750が有するソース電極およびドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ750が有する第2の絶縁膜として機能する絶縁膜、および第3の絶縁膜として機能する絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子790は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。 The
また、図22および図23において、トランジスタ750、トランジスタ752、および容量素子790上に平坦化絶縁膜770が設けられている。 In FIGS. 22 and 23, a
平坦化絶縁膜770としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜770を形成してもよい。また、平坦化絶縁膜770を設けない構成としてもよい。 As the
また、信号線710は、トランジスタ750、752のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線710は、トランジスタ750、752のソース電極およびドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線710として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。 Further, the
また、FPC端子部708は、接続電極760、異方性導電膜780、およびFPC716を有する。なお、接続電極760は、トランジスタ750、752のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極760は、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。 The FPC
また、第1の基板701および第2の基板705としては、例えばガラス基板を用いることができる。また、第1の基板701および第2の基板705として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。 Further, as the
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設けられる。なお、構造体778として、球状のスペーサを用いていても良い。 Further, a
また、第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、カラーフィルタとして機能する着色膜736と、遮光膜738および着色膜736に接する絶縁膜734が設けられる。 Further, a light-blocking
<液晶素子を用いる表示装置の構成例>
図22に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜772、導電膜774、および液晶層776を有する。導電膜774は、第2の基板705側に設けられ、対向電極としての機能を有する。図22に示す表示装置700は、導電膜772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。<Example of configuration of display device using liquid crystal element>
The
また、導電膜772は、トランジスタ750が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜772は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜772は、透明電極としての機能を有する。図22に示す表示装置700は、液晶層776でバックライトの光を透過して着色膜736を介して表示する、所謂透過型のカラー液晶表示装置である。 The
導電膜772としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。 As the
なお、図22において図示しないが、導電膜772、774の液晶層776と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図22において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。 Although not illustrated in FIG. 22, an alignment film may be provided on each of the
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 When a liquid crystal element is used as a display element, a thermotropic liquid crystal, a low-molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, or the like depending on conditions.
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。 In the case where the horizontal electric field method is employed, a liquid crystal exhibiting a blue phase without using an alignment film may be used. The blue phase is one of the liquid crystal phases, and is a phase that appears when the temperature of the cholesteric liquid crystal is increased immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition in which several percent by weight or more of a chiral agent is mixed is used for the liquid crystal layer in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic, and thus does not require an alignment treatment. Further, since it is not necessary to provide an alignment film, rubbing treatment is not required, so that electrostatic breakdown caused by the rubbing treatment can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. . Further, a liquid crystal material exhibiting a blue phase has a small viewing angle dependence.
また、表示素子として液晶素子を用いる場合、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。 In the case where a liquid crystal element is used as a display element, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Microcellular, O-cell, O-cell). A Compensated Birefringence (FLC) mode, an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Anti Ferroelectric Liquid Crystal) mode, or the like can be used.
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。 Further, a normally black liquid crystal display device, for example, a transmissive liquid crystal display device employing a vertical alignment (VA) mode may be used. There are several examples of the vertical alignment mode. For example, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV mode, or the like can be used.
<発光素子を用いる表示装置>
図23に示す表示装置700は、発光素子782を有する。発光素子782は、導電膜784、EL層786、および導電膜788を有する。図23に示す表示装置700は、発光素子782が有するEL層786が発光することによって、画像を表示することができる。<Display using light emitting element>
The
また、導電膜784は、トランジスタ750が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜784は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜784としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。 The
また、図23に示す表示装置700には、平坦化絶縁膜770および導電膜784上に絶縁膜730が設けられる。絶縁膜730は、導電膜784の一部を覆う。なお、発光素子782はトップエミッション構造である。したがって、導電膜788は透光性を有し、EL層786が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜784側に光を射出するボトムエミッション構造や、導電膜784および導電膜788の双方に光を射出するデュアルエミッション構造にも適用することができる。 In the
また、発光素子782と重なる位置に、着色膜736が設けられ、絶縁膜730と重なる位置、引き回し配線部711、およびソースドライバ704に遮光膜738が設けられている。また、着色膜736および遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、図23に示す表示装置700においては、着色膜736を設ける構成について例示したが、これに限定されない。例えば、EL層786を塗り分けにより形成する場合においては、着色膜736を設けない構成としてもよい。 Further, a
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 The structure described in this embodiment can be used in appropriate combination with any of the structures described in the other embodiments.
(実施の形態4)
本実施の形態においては、先の実施の形態で例示した表示装置の自動車、およびその他の移動体への適用例について、図24および図25を用いて以下説明を行う。(Embodiment 4)
In this embodiment, application examples of the display device described in the above embodiment to an automobile and other moving objects are described below with reference to FIGS.
<表示システムの移動体への適用例>
上述した表示システムが有する表示装置について、移動体である自動車の運転席周辺に設ける場合の例について説明する。<Example of application of display system to moving objects>
An example in which the display device included in the above-described display system is provided in the vicinity of a driver's seat of a vehicle, which is a moving body, will be described.
例えば図24(A)は、運転席と助手席にベンチシートを採用した自動車の室内を示している。図24(A)では、ドア部に設けられた表示装置52A、ハンドルに設けられた表示装置52B、ベンチシートの座面の中央部に設けられた表示装置52Cを図示している。 For example, FIG. 24A shows the interior of an automobile in which bench seats are used for a driver seat and a passenger seat. FIG. 24A illustrates a
表示装置52Aには、例えば、車体に設けられた撮像装置からの画像を表示部に映し出すことによって、ドアで遮られた視界を補完することができる。 For example, the
表示装置52Bおよび52Cは、車体に設けられた撮像装置からの画像の他、ナビゲーション情報、スピードメーターやタコメーター等のメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示装置に表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができる。表示装置52Bおよび52Cは、照明装置として用いることも可能である。 The
また図24(B)は、自動車の室内におけるフロントガラス周辺を表す図である。図24(B)では、ダッシュボードに取り付けられた表示装置53Aを図示している。 FIG. 24B is a diagram illustrating the vicinity of a windshield in a vehicle. FIG. 24B illustrates a
表示装置53Aは、ナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示装置に表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示装置53Aは、照明装置として用いることも可能である。 The
また表示装置53Aには、車体に設けられた撮像手段からの映像を映し出すことによって、車体に遮られた視界(死角)を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示装置53Aは、照明装置として用いることも可能である。 The
<移動体の例>
移動体の例について説明する。<Example of moving object>
An example of a moving object will be described.
本発明の一態様に係る表示システムは、自動車に限らず様々な移動体に用いることができる。これら移動体の具体例を図25(A)乃至(C)に示す。 The display system according to one embodiment of the present invention can be used for not only automobiles but also various moving objects. Specific examples of these moving objects are shown in FIGS.
図25(A)はバス302である。本発明の一態様に係る移動体は、バス302に用いることができる。表示システムはバス302の外部の画像を撮像し、視認する際の画像の視認性を高めることができる。そのため、安全性が高められたバス302とすることができる。 FIG. 25A illustrates a
図25(B)は電車303である。本発明の一態様に係る移動体は、電車303に用いることができる。表示システムは電車303の外部の画像を撮像し、視認する際の画像の視認性を高めることができる。そのため、安全性が高められた電車303とすることができる。 FIG. 25B illustrates a
図25(C)は飛行機304である。本発明の一態様に係る移動体は、飛行機304に用いることができる。表示システムは飛行機304の外部の画像を撮像し、視認する際の画像の視認性を高めることができる。そのため、安全性が高められた飛行機304とすることができる。 FIG. 25C illustrates an
<本明細書等の記載に関する付記>
本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。<Supplementary notes regarding the description in this specification etc.>
In this specification and the like, the ordinal numbers “first”, “second”, and “third” are given in order to avoid confusion between components. Therefore, the number of components is not limited. In addition, the order of the components is not limited.
本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。 In this specification and the like, in the block diagrams, components are classified according to functions and are shown as blocks independent of each other. However, in an actual circuit or the like, it is difficult to separate constituent elements for each function, and a plurality of functions may be involved in one circuit, or one function may be involved in a plurality of circuits. Therefore, the blocks in the block diagram are not limited to the components described in the specification, and can be appropriately paraphrased according to the situation.
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。 In the drawings, the same element or an element having a similar function, an element of the same material, an element formed at the same time, or the like may be denoted by the same reference numeral, and a repeated description thereof may be omitted.
本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」(又は第1電極、又は第1端子)、「ソース又はドレインの他方」(又は第2電極、又は第2端子)と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。 In this specification and the like, the connection relation between transistors is described as “one of a source or a drain” (or a first electrode or a first terminal), “the other of a source or a drain” (or a second electrode, or a second electrode). Terminal). This is because the source and the drain of the transistor change depending on the structure, operating conditions, and the like of the transistor. Note that the terms “source” and “drain” of a transistor can be appropriately reworded depending on the situation, such as a source (drain) terminal and a source (drain) electrode.
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位(接地電位)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。 In this specification and the like, voltage and potential can be paraphrased as appropriate. The voltage refers to a potential difference from a reference potential. For example, if the reference potential is a ground potential (ground potential), the voltage can be rephrased to a potential. The ground potential does not always mean 0V. Note that the potential is relative, and the potential given to a wiring or the like may be changed depending on a reference potential.
本明細書等において、スイッチとは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。 In this specification and the like, a switch is a switch which is turned on or off and has a function of controlling whether a current flows or not. Alternatively, a switch has a function of selecting and switching a path through which a current flows.
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。 As an example, an electric switch, a mechanical switch, or the like can be used. That is, the switch is not limited to a specific switch as long as it can control the current.
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性(導電型)は特に限定されない。 Note that in the case where a transistor is used as a switch, the “conduction state” of the transistor refers to a state in which the source and the drain of the transistor can be regarded as being electrically short-circuited. The “non-conductive state” of a transistor refers to a state in which the source and the drain of the transistor can be regarded as being electrically disconnected. Note that when the transistor is operated as a simple switch, the polarity (conductivity type) of the transistor is not particularly limited.
本明細書等において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在するとき、AとBとの電気信号の授受を可能とするものをいう。 In this specification and the like, the expression "A and B are connected" includes a case where A and B are directly connected and a case where A and B are electrically connected. Here, "A and B are electrically connected" means that when there is an object having some kind of electrical action between A and B, it is possible to exchange electric signals between A and B. To say.
10:表示システム、10A:表示システム、10B:表示システム、10C:表示システム、11:撮像装置、11A:撮像装置、12:特徴量出力回路、13:データベース、14:画像処理回路、15:表示装置、16:撮像データ、17:特徴量データ、18:補正用データ、19:検出用データ、20:送受信回路、21:ネットワーク、22:自動車、22A:自動車、23:データ処理回路、24:中継局、25:センサ、S11−S17:ステップ、S21−S26:ステップ、30:ニューラルネットワーク、31:入力層、32:中間層、33:出力層、34:フィルタ、35:畳み込みデータ、36:プーリングデータ、37:フィルタ、38:畳み込みデータ、39:プーリングデータ、40:全結合データ、41:出力データ、42:自動車、43:光源、44:照射方向、45:撮像方向、46:レンズ、47:水滴、48:鮮明領域、49:不鮮明領域、11_1−11_n:撮像装置、15_1−15_n:表示装置、S31−S34:ステップ、18A:画像、19A:画像、17A:特徴量データ、51:画像データ、700:表示装置、701:基板、702:画素部、703:デマルチプレクサ、704:ソースドライバ、705:基板、706:ゲートドライバ、708:FPC端子部、710:信号線、711:配線部、712:シール材、716:FPC、730:絶縁膜、732:封止膜、734:絶縁膜、736:着色膜、738:遮光膜、750:トランジスタ、752:トランジスタ、760:接続電極、770:平坦化絶縁膜、772:導電膜、774:導電膜、775:液晶素子、776:液晶層、778:構造体、780:異方性導電膜、782:発光素子、784:導電膜、786:EL層、788:導電膜、790:容量素子、52A−52C:表示装置、53A:表示装置、302:バス、303:電車、304:飛行機 10: display system, 10A: display system, 10B: display system, 10C: display system, 11: imaging device, 11A: imaging device, 12: feature amount output circuit, 13: database, 14: image processing circuit, 15: display Apparatus, 16: imaging data, 17: feature data, 18: correction data, 19: detection data, 20: transmission / reception circuit, 21: network, 22: automobile, 22A: automobile, 23: data processing circuit, 24: Relay station, 25: sensor, S11-S17: step, S21-S26: step, 30: neural network, 31: input layer, 32: intermediate layer, 33: output layer, 34: filter, 35: convolutional data, 36: Pooling data, 37: filter, 38: convolutional data, 39: pooling data, 40: all combined data, 41 Output data, 42: automobile, 43: light source, 44: irradiation direction, 45: imaging direction, 46: lens, 47: water drop, 48: sharp area, 49: unsharp area, 11_1-11_n: imaging apparatus, 15_1-15_n: Display device, S31-S34: Step, 18A: Image, 19A: Image, 17A: Feature data, 51: Image data, 700: Display device, 701: Substrate, 702: Pixel unit, 703: Demultiplexer, 704: Source Driver, 705: substrate, 706: gate driver, 708: FPC terminal portion, 710: signal line, 711: wiring portion, 712: sealing material, 716: FPC, 730: insulating film, 732: sealing film, 734: insulating Film, 736: coloring film, 738: light shielding film, 750: transistor, 752: transistor, 760: connection electrode, 770: flattening Edge film, 772: conductive film, 774: conductive film, 775: liquid crystal element, 776: liquid crystal layer, 778: structure, 780: anisotropic conductive film, 782: light emitting element, 784: conductive film, 786: EL layer 788: conductive film, 790: capacitor, 52A-52C: display device, 53A: display device, 302: bus, 303: train, 304: airplane
Claims (6)
前記撮像装置は、撮像データを出力する機能を有し、
前記特徴量出力回路は、前記撮像データの特徴量データを出力する機能を有し、
前記データベースは、補正用データと、検出用データと、を有し、前記特徴量データに応じて前記補正用データを前記画像処理回路に出力する機能を有し、
前記画像処理回路は、前記補正用データをもとに前記撮像データを補正することで画像データを生成する機能を有し、
前記表示装置は、前記画像データに応じた表示を行う機能を有することを特徴とする表示システム。An imaging device, a display device, a feature amount output circuit, an image processing circuit, and a database,
The imaging device has a function of outputting imaging data,
The feature amount output circuit has a function of outputting feature amount data of the imaging data,
The database has correction data and detection data, and has a function of outputting the correction data to the image processing circuit according to the feature amount data,
The image processing circuit has a function of generating image data by correcting the imaging data based on the correction data,
The display system according to claim 1, wherein the display device has a function of performing display according to the image data.
前記データベースは、前記特徴量データに一致または類似する前記検出用データを選び出して前記検出用データに対応する前記補正用データを前記画像処理回路に出力する機能を有することを特徴とする表示システム。In claim 1,
The display system according to claim 1, wherein the database has a function of selecting the detection data that matches or is similar to the feature amount data and outputting the correction data corresponding to the detection data to the image processing circuit.
前記データベースは、前記特徴量データを学習用データとした機械学習により重みパラメータとなる前記検出用データを更新し、前記特徴量データに一致または類似する前記補正用データを推論することができる機能を有することを特徴とする表示システム。In claim 1,
The database has a function of updating the detection data serving as a weight parameter by machine learning using the feature data as learning data, and inferring the correction data that matches or is similar to the feature data. A display system comprising:
前記撮像装置は、撮像データを取得する機能を有し、
前記特徴量出力回路は、前記撮像データの特徴量データを取得する機能を有し、
前記特徴量データは、送受信回路を介して、補正用データと、検出用データとを有するデータベースに送信される機能を有し、
前記画像処理回路は、前記送受信回路を介して、前記データベースから前記補正用データを受信し、前記補正用データをもとに前記撮像データを補正することで画像データを生成する機能を有し、
前記表示装置は、前記画像データに応じた表示を行う機能を有することを特徴とする移動体。An imaging device, a display device, a feature amount output circuit, an image processing circuit, and a transmission / reception circuit,
The imaging device has a function of acquiring imaging data,
The feature amount output circuit has a function of acquiring feature amount data of the imaging data,
The feature amount data has a function of being transmitted to a database having correction data and detection data via a transmission / reception circuit,
The image processing circuit has a function of receiving the correction data from the database via the transmission / reception circuit and generating image data by correcting the imaging data based on the correction data,
The moving object, wherein the display device has a function of performing display according to the image data.
前記補正用データは、前記検出用データに対応するデータであり、
前記検出用データは、前記特徴量データに一致または類似するデータであることを特徴とする移動体。In claim 4,
The correction data is data corresponding to the detection data,
The moving object, wherein the detection data is data that matches or is similar to the feature amount data.
前記補正用データは、前記特徴量データを学習用データとした機械学習により重みパラメータとなる前記検出用データを更新したデータベースにおいて、前記特徴量データを入力することで推論して得られるデータであることを特徴とする移動体。In claim 4,
The correction data is data obtained by inputting the feature data in the database in which the detection data serving as a weight parameter is updated by machine learning using the feature data as learning data. A mobile object characterized by the fact that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022182480A JP2023036577A (en) | 2017-04-28 | 2022-11-15 | Mobile body |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017089495 | 2017-04-28 | ||
JP2017089495 | 2017-04-28 | ||
JP2017125394 | 2017-06-27 | ||
JP2017125394 | 2017-06-27 | ||
PCT/IB2018/052611 WO2018197984A1 (en) | 2017-04-28 | 2018-04-16 | Display system and mobile body |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022182480A Division JP2023036577A (en) | 2017-04-28 | 2022-11-15 | Mobile body |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2018197984A1 true JPWO2018197984A1 (en) | 2020-03-19 |
Family
ID=63920293
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514878A Withdrawn JPWO2018197984A1 (en) | 2017-04-28 | 2018-04-16 | Display system and moving object |
JP2022182480A Pending JP2023036577A (en) | 2017-04-28 | 2022-11-15 | Mobile body |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022182480A Pending JP2023036577A (en) | 2017-04-28 | 2022-11-15 | Mobile body |
Country Status (2)
Country | Link |
---|---|
JP (2) | JPWO2018197984A1 (en) |
WO (1) | WO2018197984A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10163249B2 (en) | 2016-03-25 | 2018-12-25 | Outward, Inc. | Arbitrary view generation |
JP7271908B2 (en) * | 2018-11-08 | 2023-05-12 | 株式会社アイシン | Perimeter monitoring device |
KR20220078651A (en) | 2019-11-08 | 2022-06-10 | 아웃워드, 인코포레이티드 | arbitrary view creation |
JPWO2021130593A1 (en) * | 2019-12-27 | 2021-07-01 | ||
CN114506276A (en) * | 2020-10-23 | 2022-05-17 | 欣兴电子股份有限公司 | Rearview mirror with display function |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189293A (en) * | 2001-09-07 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Device for displaying state of surroundings of vehicle and image-providing system |
JP2004260527A (en) * | 2003-02-26 | 2004-09-16 | Mitsubishi Heavy Ind Ltd | Device and method for detecting object |
JP2006160192A (en) * | 2004-12-10 | 2006-06-22 | Alpine Electronics Inc | Vehicular drive supporting device |
JP2010273328A (en) * | 2009-04-20 | 2010-12-02 | Fujifilm Corp | Image processing apparatus, image processing method and program |
JP2014220655A (en) * | 2013-05-08 | 2014-11-20 | 本田技研工業株式会社 | Image display device for vehicle and image display method for vehicle |
-
2018
- 2018-04-16 JP JP2019514878A patent/JPWO2018197984A1/en not_active Withdrawn
- 2018-04-16 WO PCT/IB2018/052611 patent/WO2018197984A1/en active Application Filing
-
2022
- 2022-11-15 JP JP2022182480A patent/JP2023036577A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003189293A (en) * | 2001-09-07 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Device for displaying state of surroundings of vehicle and image-providing system |
JP2004260527A (en) * | 2003-02-26 | 2004-09-16 | Mitsubishi Heavy Ind Ltd | Device and method for detecting object |
JP2006160192A (en) * | 2004-12-10 | 2006-06-22 | Alpine Electronics Inc | Vehicular drive supporting device |
JP2010273328A (en) * | 2009-04-20 | 2010-12-02 | Fujifilm Corp | Image processing apparatus, image processing method and program |
JP2014220655A (en) * | 2013-05-08 | 2014-11-20 | 本田技研工業株式会社 | Image display device for vehicle and image display method for vehicle |
Also Published As
Publication number | Publication date |
---|---|
WO2018197984A1 (en) | 2018-11-01 |
JP2023036577A (en) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018197984A1 (en) | Display system and mobile body | |
JP7004444B2 (en) | Electronics | |
JP7254994B2 (en) | machine learning system | |
US10453381B2 (en) | Electronic device, operation method of the electronic device, and moving vehicle | |
US10315573B2 (en) | Method for displaying information to vehicle driver | |
JP7213285B2 (en) | Display device | |
KR101358169B1 (en) | Display Device and Method of Driving The Same | |
US10908417B2 (en) | Vehicle vision system with virtual retinal display | |
US9619716B2 (en) | Vehicle vision system with image classification | |
US20230063933A1 (en) | Display System and Vehicle | |
US20130222355A1 (en) | Electrowetting display device and driving method thereof | |
US11482146B2 (en) | Display system and vehicle | |
US20170337871A1 (en) | Display System and Moving Object | |
US9600129B2 (en) | Display device | |
US20230069348A1 (en) | Vehicle and control method thereof | |
US11341892B2 (en) | Display driver having a capacitor group to assist driving an output line and electro-optical device thereof | |
WO2017221086A1 (en) | Display device and mobile object | |
WO2024048221A1 (en) | Display device | |
WO2024048268A1 (en) | Display device, electronic equipment, and display device driving method | |
WO2018002766A1 (en) | Display device and moving body | |
US20240038132A1 (en) | Controlling vehicle display for enhancement | |
WO2022190716A1 (en) | Display device and control method | |
Dragomir et al. | Dynamic windshield sun shade assistance | |
US11842682B2 (en) | Light emitting device, photoelectric conversion device, electronic device, lighting device, and mobile body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220429 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220830 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20221116 |