JPWO2016181648A1 - アクセラレータ制御装置、アクセラレータ制御方法および記録媒体 - Google Patents
アクセラレータ制御装置、アクセラレータ制御方法および記録媒体 Download PDFInfo
- Publication number
- JPWO2016181648A1 JPWO2016181648A1 JP2017517613A JP2017517613A JPWO2016181648A1 JP WO2016181648 A1 JPWO2016181648 A1 JP WO2016181648A1 JP 2017517613 A JP2017517613 A JP 2017517613A JP 2017517613 A JP2017517613 A JP 2017517613A JP WO2016181648 A1 JPWO2016181648 A1 JP WO2016181648A1
- Authority
- JP
- Japan
- Prior art keywords
- data
- accelerator
- processing
- dag
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Advance Control (AREA)
Abstract
Description
次に、第1の実施形態に係るアクセラレータ制御装置について、図面を参照して詳細に説明する。
図2を参照すると、本実施形態に係るアクセラレータ制御装置1は、アクセラレータ51〜53、メインメモリ4、アクセラレータ制御部3、ユーザプログラム21、および、DAG(Directed Acyclic Graph)作成部22を備えている。アクセラレータ制御装置1は、一例として、ホストコンピュータによって実現される。なお、ユーザプログラム21は、アクセラレータ制御装置1の外部の構成としてもよい。
データスケジューラ331は、アクセラレータメモリ521〜523が保持するデータの管理や、メモリの確保を指示する。データ移動部332は、アクセラレータ51〜53にデータをロードし、アクセラレータメモリ521〜523の確保を行う。
次に、本実施形態の動作について、図2と、図9A及び図9Bと、を参照して詳細に説明する。図9A及び図9Bは、本実施形態に係るアクセラレータ制御装置1の動作を例示するフロー図である。なお、図9Aに示す”A”に続く処理は、図9Bに示す”A”から続行される。また、図9Bに示す”B”に続く処理は、図9Aに示す”B”から続行される。
次に、プログラム解析部31は、各処理の実行をタスク処理部32に要求する(ステップA9)。要求された処理の実行は、データ分割の単位で行う。例えば、図5に示す処理71では、処理71が処理71分割1と処理71分割2の2つから構成されるため、2個の個別の処理がプログラム解析部31により生成され、タスク処理部32に要求される。以下では、個別のデータ分割に対する処理を単に「処理」と呼ぶ。
次に、第2の実施形態について説明する。本実施形態では、CPU(Central Processing Unit)とメモリを備えたコンピュータに対して、第1の実施形態に係るアクセラレータ制御装置の動作を行わせる。特に、CPUに対して、ユーザプログラム21、DAG作成部22、プログラム解析部31、タスクスケジューラ321、タスク実行部322、データスケジューラ331、および、データ移動部332の機能を行わせる。一方、コンピュータのメモリを、データ管理テーブル34、メモリ管理テーブル35、および、メインメモリ4として使用する。ここで、メモリとは、広義の記憶手段であり、半導体メモリおよび一般に二次記憶と呼ばれるハードディスクやフラッシュディスクを含む。また、アクセラレータはコンピュータのI/Oスロットに挿入する。あるいは、I/Oデバイス用のインターコネクションを用いてアクセラレータとコンピュータを接続することも可能である。
[形態1]
上記第1の態様に係るアクセラレータ制御装置のとおりである。
[形態2]
前記データ管理部は、前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保する、
形態1に記載のアクセラレータ制御装置。
[形態3]
前記データ管理部は、データを生成したプログラムの完了を超えてアクセラレータのローカルメモリ上にデータを蓄積する第2の処理を受け付けると、前記蓄積するデータに付される名前と、前記蓄積するデータをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けて前記データ管理テーブルに登録する、
形態1または2に記載のアクセラレータ制御装置。
[形態4]
ユーザプログラムからの処理要求をDAG(Directed Acyclic Graph)として受け付け、前記DAGに含まれる処理の実行を前記タスク処理部に要求するプログラム解析部を備え、
前記データ管理部は、前記DAGに含まれる処理の入力データをローカルメモリ上に保持するアクセラレータを判別し、
前記タスク処理部は、前記DAGに含まれる処理の入力データをローカルメモリ上に保持すると判別されたアクセラレータに、前記DAGに含まれる処理を実行させる、
形態1ないし3のいずれか一に記載のアクセラレータ制御装置。
[形態5]
前記DAGに含まれる処理の入力データは、複数のアクセラレータの複数のローカルメモリ上に分割して保持され、
前記データ管理部は、前記DAGに含まれる処理の入力データをローカルメモリ上に保持する複数のアクセラレータを判別し、
前記タスク処理部は、前記判別された複数のアクセラレータのそれぞれに、前記DAGに含まれる処理を実行させる、
形態4に記載のアクセラレータ制御装置。
[形態6]
前記データ管理部は、前記第1の処理の入力データがアクセラレータの外部に退避されている場合、退避されたデータをアクセラレータにロードし、アクセラレータのローカルメモリに十分な空き領域がないときには、他のデータをアクセラレータの外部に退避した後、前記第1の処理の入力データをロードする、
形態1ないし5のいずれか一に記載のアクセラレータ制御装置。
[形態7]
前記データ管理部は、前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保するための十分な空き領域がない場合、他のデータを前記判別したアクセラレータの外部に退避させた後、前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保する、
形態1ないし6のいずれか一に記載のアクセラレータ制御装置。
[形態8]
上記第2の態様に係るアクセラレータ制御方法のとおりである。
[形態9]
前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保するステップを含む、
形態8に記載のアクセラレータ制御方法。
[形態10]
データを生成したプログラムの完了を超えてアクセラレータのローカルメモリ上にデータを蓄積する第2の処理を受け付けるステップと、
前記蓄積するデータに付される名前と、前記蓄積するデータをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けて前記データ管理テーブルに登録するステップと、を含む、
形態8または9に記載のアクセラレータ制御方法。
[形態11]
ユーザプログラムからの処理要求をDAG(Directed Acyclic Graph)として受け付けるステップと、
前記DAGに含まれる処理の入力データをローカルメモリ上に保持するアクセラレータを判別するステップと、
前記DAGに含まれる処理の入力データをローカルメモリ上に保持すると判別されたアクセラレータに、前記DAGに含まれる処理を実行させるステップと、を含む、
形態8ないし10のいずれか一に記載のアクセラレータ制御方法。
[形態12]
前記DAGに含まれる処理の入力データを、複数のアクセラレータの複数のローカルメモリ上に分割して保持するステップと、
前記DAGに含まれる処理の入力データをローカルメモリ上に保持する複数のアクセラレータを判別するステップと、
前記判別された複数のアクセラレータのそれぞれに、前記DAGに含まれる処理を実行させるステップと、を含む、
形態11に記載のアクセラレータ制御方法。
[形態13]
上記第3の態様に係るプログラムのとおりである。
[形態14]
前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保する処理を、前記コンピュータに実行させる、
形態13に記載のプログラム。
[形態15]
データを生成したプログラムの完了を超えてアクセラレータのローカルメモリ上にデータを蓄積する第2の処理を受け付ける処理と、
前記蓄積するデータに付される名前と、前記蓄積するデータをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けて前記データ管理テーブルに登録する処理と、を前記コンピュータに実行させる、
形態13または14に記載のプログラム。
[形態16]
ユーザプログラムからの処理要求をDAG(Directed Acyclic Graph)として受け付ける処理と、
前記DAGに含まれる処理の入力データをローカルメモリ上に保持するアクセラレータを判別する処理と、
前記DAGに含まれる処理の入力データをローカルメモリ上に保持すると判別されたアクセラレータに、前記DAGに含まれる処理を実行させる処理と、をコンピュータに実行させる、
形態13ないし15のいずれか一に記載のプログラム。
[形態17]
前記DAGに含まれる処理の入力データを、複数のアクセラレータの複数のローカルメモリ上に分割して保持する処理と、
前記DAGに含まれる処理の入力データをローカルメモリ上に保持する複数のアクセラレータを判別する処理と、
前記判別された複数のアクセラレータのそれぞれに、前記DAGに含まれる処理を実行させる処理と、を前記コンピュータに実行させる、
形態16に記載のプログラム。
3 アクセラレータ制御部
4 メインメモリ
8 情報処理装置
21 ユーザプログラム
22 DAG作成部
31 プログラム解析部
32 タスク処理部
33 データ管理部
34 データ管理テーブル
35 メモリ管理テーブル
51〜53 アクセラレータ
61〜66 データ
71〜74 処理
81 共有メモリ
321 タスクスケジューラ
322 タスク実行部
331 データスケジューラ
332 データ移動部
511〜513 プロセッサ
521〜523 アクセラレータメモリ
821〜823 アクセラレータ
Claims (10)
- データに付した名前と当該データをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けて保持するデータ管理テーブルと、
前記名前を付したデータを入力データとする第1の処理を受け付けると、前記データ管理テーブルを参照して前記データをローカルメモリ上に保持するアクセラレータを判別するデータ管理手段と、
前記判別したアクセラレータに前記第1の処理を実行させるタスク処理手段と、を備える、
アクセラレータ制御装置。 - 前記データ管理手段は、前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保する、
請求項1に記載のアクセラレータ制御装置。 - 前記データ管理手段は、データを生成したプログラムの完了を超えてアクセラレータのローカルメモリ上にデータを蓄積する第2の処理を受け付けると、前記蓄積するデータに付される名前と、前記蓄積するデータをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けて前記データ管理テーブルに登録する、
請求項1または2に記載のアクセラレータ制御装置。 - ユーザプログラムからの処理要求をDAG(Directed Acyclic Graph)として受け付け、前記DAGに含まれる処理の実行を前記タスク処理手段に要求するプログラム解析手段を備え、
前記データ管理手段は、前記DAGに含まれる処理の入力データをローカルメモリ上に保持するアクセラレータを判別し、
前記タスク処理手段は、前記DAGに含まれる処理の入力データをローカルメモリ上に保持すると判別されたアクセラレータに、前記DAGに含まれる処理を実行させる、
請求項1ないし3のいずれか1項に記載のアクセラレータ制御装置。 - 前記DAGに含まれる処理の入力データは、複数のアクセラレータの複数のローカルメモリ上に分割して保持され、
前記データ管理手段は、前記DAGに含まれる処理の入力データをローカルメモリ上に保持する複数のアクセラレータを判別し、
前記タスク処理手段は、前記判別された複数のアクセラレータのそれぞれに、前記DAGに含まれる処理を実行させる、
請求項4に記載のアクセラレータ制御装置。 - 前記データ管理手段は、前記第1の処理の入力データがアクセラレータの外部に退避されている場合、退避されたデータをアクセラレータにロードし、アクセラレータのローカルメモリに十分な空き領域がないときには、他のデータをアクセラレータの外部に退避した後、前記第1の処理の入力データをロードする、
請求項1ないし5のいずれか1項に記載のアクセラレータ制御装置。 - 前記データ管理手段は、前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保するための十分な空き領域がない場合、他のデータを前記判別したアクセラレータの外部に退避させた後、前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保する
請求項1ないし6のいずれか1項に記載のアクセラレータ制御装置。 - データに付した名前と当該データをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けてデータ管理テーブルに保持し、
前記名前を付したデータを入力データとする第1の処理を受け付けると、前記データ管理テーブルを参照して前記データをローカルメモリ上に保持するアクセラレータを判別し、
前記判別したアクセラレータに前記第1の処理を実行させる、
アクセラレータ制御方法。 - 前記第1の処理の出力データを出力するためのメモリ領域を、前記判別したアクセラレータのローカルメモリ上に確保する、
請求項8に記載のアクセラレータ制御方法。 - データに付した名前と当該データをローカルメモリ上に保持するアクセラレータを識別する識別子とを関連付けてデータ管理テーブルに保持する処理と、
前記名前を付したデータを入力データとする第1の処理を受け付ける処理と、
前記データ管理テーブルを参照して前記データをローカルメモリ上に保持するアクセラレータを判別する処理と、
前記判別したアクセラレータに前記第1の処理を実行させる処理と、をコンピュータに実行させる、
プログラムが記録された記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015097033 | 2015-05-12 | ||
JP2015097033 | 2015-05-12 | ||
PCT/JP2016/002287 WO2016181648A1 (ja) | 2015-05-12 | 2016-05-10 | アクセラレータ制御装置、アクセラレータ制御方法および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016181648A1 true JPWO2016181648A1 (ja) | 2018-03-01 |
JP6724908B2 JP6724908B2 (ja) | 2020-07-15 |
Family
ID=57247974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017517613A Active JP6724908B2 (ja) | 2015-05-12 | 2016-05-10 | アクセラレータ制御装置、アクセラレータ制御方法およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10606635B2 (ja) |
JP (1) | JP6724908B2 (ja) |
WO (1) | WO2016181648A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6927301B2 (ja) * | 2017-06-13 | 2021-08-25 | 日本電気株式会社 | アクセラレータ制御装置、アクセラレータ制御方法、及び、アクセラレータ制御プログラム |
US11030012B2 (en) * | 2018-09-28 | 2021-06-08 | Intel Corporation | Methods and apparatus for allocating a workload to an accelerator using machine learning |
US10848585B2 (en) | 2018-12-03 | 2020-11-24 | Walmart Apollo, Llc | Using a sharded distributed cache as a pipeline integration buffer |
WO2021245758A1 (ja) * | 2020-06-01 | 2021-12-09 | 日本電気株式会社 | 情報処理装置、情報処理方法およびプログラム |
US11436135B2 (en) * | 2020-10-08 | 2022-09-06 | Arista Networks, Inc. | Polymorphic allocators in an operating system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216943A (ja) * | 2002-01-22 | 2003-07-31 | Toshiba Corp | 画像処理装置、この装置に用いられるコンパイラおよび画像処理方法 |
JP2011065650A (ja) * | 2009-09-18 | 2011-03-31 | Intel Corp | ローカル物理メモリとリモート物理メモリとの間で共有されるバーチャルメモリのためのハードウェアサポートの提供 |
JP2011118744A (ja) * | 2009-12-04 | 2011-06-16 | Hitachi Ltd | 情報処理装置 |
WO2011078162A1 (ja) * | 2009-12-24 | 2011-06-30 | 日本電気株式会社 | スケジューリング装置、スケジューリング方法及びプログラム |
JP2013025392A (ja) * | 2011-07-15 | 2013-02-04 | Nec Corp | 情報処理装置、データ配置方法及びプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822593A (en) * | 1996-12-06 | 1998-10-13 | Xerox Corporation | High-level loop fusion |
US8631013B2 (en) * | 2003-04-16 | 2014-01-14 | The Mathworks, Inc. | Non-intrusive data logging |
US7926046B2 (en) * | 2005-12-13 | 2011-04-12 | Soorgoli Ashok Halambi | Compiler method for extracting and accelerator template program |
US8271433B2 (en) * | 2009-12-30 | 2012-09-18 | Nokia Corporation | Method and apparatus for providing automatic controlled value expansion of information |
US9122523B2 (en) * | 2012-05-03 | 2015-09-01 | Nec Laboratories America, Inc. | Automatic pipelining framework for heterogeneous parallel computing systems |
US11288277B2 (en) * | 2012-09-28 | 2022-03-29 | Oracle International Corporation | Operator sharing for continuous queries over archived relations |
US9210054B2 (en) * | 2012-11-14 | 2015-12-08 | International Business Machines Corporation | Secure metering and accounting for cloud services |
US10061577B2 (en) * | 2014-10-14 | 2018-08-28 | Electric Cloud, Inc. | System and method for optimizing job scheduling within program builds |
US10009438B2 (en) * | 2015-05-20 | 2018-06-26 | Sandisk Technologies Llc | Transaction log acceleration |
-
2016
- 2016-05-10 WO PCT/JP2016/002287 patent/WO2016181648A1/ja active Application Filing
- 2016-05-10 JP JP2017517613A patent/JP6724908B2/ja active Active
- 2016-05-10 US US15/572,634 patent/US10606635B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216943A (ja) * | 2002-01-22 | 2003-07-31 | Toshiba Corp | 画像処理装置、この装置に用いられるコンパイラおよび画像処理方法 |
JP2011065650A (ja) * | 2009-09-18 | 2011-03-31 | Intel Corp | ローカル物理メモリとリモート物理メモリとの間で共有されるバーチャルメモリのためのハードウェアサポートの提供 |
JP2011118744A (ja) * | 2009-12-04 | 2011-06-16 | Hitachi Ltd | 情報処理装置 |
WO2011078162A1 (ja) * | 2009-12-24 | 2011-06-30 | 日本電気株式会社 | スケジューリング装置、スケジューリング方法及びプログラム |
JP2013025392A (ja) * | 2011-07-15 | 2013-02-04 | Nec Corp | 情報処理装置、データ配置方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
WO2016181648A1 (ja) | 2016-11-17 |
US20180107506A1 (en) | 2018-04-19 |
US10606635B2 (en) | 2020-03-31 |
JP6724908B2 (ja) | 2020-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6897574B2 (ja) | アクセラレータ制御装置、アクセラレータ制御方法およびプログラム | |
WO2016181648A1 (ja) | アクセラレータ制御装置、アクセラレータ制御方法および記録媒体 | |
CA3048739C (en) | Blockchain-based data processing method and equipment | |
JP7087029B2 (ja) | 中央処理装置(cpu)と補助プロセッサとの間の改善した関数コールバック機構 | |
EP3407182B1 (en) | Vector computing device | |
US9678806B2 (en) | Method and apparatus for distributing processing core workloads among processing cores | |
US20170344398A1 (en) | Accelerator control device, accelerator control method, and program storage medium | |
US20100153957A1 (en) | System and method for managing thread use in a thread pool | |
KR100902977B1 (ko) | 하드웨어 공유 시스템 및 방법 | |
US9164799B2 (en) | Multiprocessor system | |
JP2018537800A (ja) | メモリアクセスコマンドの転送記述子 | |
US9152509B2 (en) | Transactional memory conflict management | |
US10360079B2 (en) | Architecture and services supporting reconfigurable synchronization in a multiprocessing system | |
US20150324240A1 (en) | Operation of software modules in parallel | |
KR102130813B1 (ko) | 재구성 가능 프로세서 및 재구성 가능 프로세서를 동작하는 방법 | |
WO2016208178A1 (ja) | アクセラレータ制御装置、アクセラレータ制御方法および記憶媒体 | |
US10768902B2 (en) | Actor model programming | |
US9418175B2 (en) | Enumeration of a concurrent data structure | |
US20130239113A1 (en) | Information processing apparatus, computer product, and information processing method | |
JP2021060707A (ja) | 同期制御システムおよび同期制御方法 | |
CN116303135B (zh) | 任务数据的装载方法、装置和计算机设备 | |
JP2019008437A (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
JP7151439B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
WO2017019054A1 (en) | Systems and methods facilitating multi-word atomic operation support for system on chip environments | |
JP2011257973A (ja) | メモリ管理方法及びメモリ管理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6724908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |