JPWO2016147729A1 - Direct digital synthesizer, reference signal generator, and signal output method - Google Patents
Direct digital synthesizer, reference signal generator, and signal output method Download PDFInfo
- Publication number
- JPWO2016147729A1 JPWO2016147729A1 JP2017506135A JP2017506135A JPWO2016147729A1 JP WO2016147729 A1 JPWO2016147729 A1 JP WO2016147729A1 JP 2017506135 A JP2017506135 A JP 2017506135A JP 2017506135 A JP2017506135 A JP 2017506135A JP WO2016147729 A1 JPWO2016147729 A1 JP WO2016147729A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- unit
- output
- sine wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims abstract description 57
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 3
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000013139 quantization Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】多くのデジタル部品を含んで構成されるとともに分解能を向上させたDDSを提供する。【解 決手段】DDS52は、NCO23と、ΔΣ変調部28と、BPF29と、を備える。NCO23は、デジタル信号を出力する。ΔΣ変調部28は、NCO23 が出力する信号に基づく信号(具体的には正弦波変換ROM25が変換した正弦波信号、又は、三角波変換回路26が変換した三角波信号)をΔΣ変調する。 BPF29は、ΔΣ変調部28が出力した信号をアナログ信号として出力する。ΔΣ変調部28は従来のD/Aコンバータと異なりデジタル回路で実現できる。【選択図】図1A DDS including a large number of digital components and having improved resolution is provided. [Means for Solving] The DDS 52 includes an NCO 23, a ΔΣ modulator 28, and a BPF 29. The NCO 23 outputs a digital signal. The ΔΣ modulator 28 ΔΣ modulates a signal (specifically, a sine wave signal converted by the sine wave conversion ROM 25 or a triangular wave signal converted by the triangular wave conversion circuit 26) based on the signal output from the NCO 23. The BPF 29 outputs the signal output from the ΔΣ modulator 28 as an analog signal. Unlike the conventional D / A converter, the ΔΣ modulator 28 can be realized by a digital circuit. [Selection] Figure 1
Description
本発明は、主要には、所定の周波数の信号を出力可能なダイレクトデジタルシンセサイザに関する。 The present invention mainly relates to a direct digital synthesizer capable of outputting a signal of a predetermined frequency.
従来から、NCO(数値制御発振器)と、ROMと、LPF(ローパスフィルタ)と、を備えたDDS(ダイレクトデジタルシンセサイザ)が知られている。 Conventionally, a DDS (Direct Digital Synthesizer) including an NCO (Numerically Controlled Oscillator), a ROM, and an LPF (Low Pass Filter) is known.
NCOは、所定の周波数のノコギリ波を出力する。ROMは、NCOの出力値(ノコギリ波の位相)と、この出力値に対応付けて設定された正弦波の振幅と、を テーブルとして記憶している。ROMは、このテーブルに基づいて信号の変換を行うことにより、ノコギリ波を正弦波に変換することができる。そして、この正 弦波は、LPFにより高周波成分が取り除かれた後に出力される。 The NCO outputs a sawtooth wave having a predetermined frequency. The ROM stores the output value of the NCO (the phase of the sawtooth wave) and the amplitude of the sine wave set in association with this output value as a table. The ROM can convert a sawtooth wave into a sine wave by performing signal conversion based on this table. The sine wave is output after the high frequency component is removed by the LPF.
特許文献1は、積算回路部と、乗算回路部と、誤差補正部 と、を備える。積算回路部は、上記NCOと同等の構成である。乗算回路部は、積算回路部が出力するノコギリ波に所定の演算を行うことにより、このノコギリ 波を放物線状の信号に変換する。誤差補正部は、予め記憶装置に記憶された正弦波の理想的な波形に基づいて、乗算回路部から得られた放物線状の信号を補正す る。これにより、正弦波を生成することができる。 Patent Document 1 includes an integration circuit unit, a multiplication circuit unit, and an error correction unit. The integrating circuit unit has the same configuration as the NCO. The multiplier circuit unit converts the sawtooth wave into a parabolic signal by performing a predetermined calculation on the sawtooth wave output from the integrating circuit unit. The error correction unit corrects the parabolic signal obtained from the multiplication circuit unit based on the ideal waveform of the sine wave stored in advance in the storage device. Thereby, a sine wave can be generated.
特許文献2及び3は、クロック発生回路を開示する。これらのクロック発生回路は、EMI(電磁妨害)を低減するために、発生させるクロックを変調させる構成を開示する。特許文献2及び3では、この変調のために、三角波発振回路やΔΣ変調器等を用いる点が開示されている。 Patent Documents 2 and 3 disclose clock generation circuits. These clock generation circuits disclose a configuration for modulating a generated clock in order to reduce EMI (electromagnetic interference). Patent Documents 2 and 3 disclose that a triangular wave oscillation circuit, a ΔΣ modulator, or the like is used for this modulation.
ところで、上記のDDS等を備える基準信号発生装置は、例えば、携帯電話やWiMAX等の基地局に設置される。近年では、携帯電話等の通信データ量の増加 に対応するために、この基地局を多数設けることが行われている。従って、コンパクトかつ安価な構成の基準信号発生装置が求められている。 By the way, the reference signal generation apparatus including the above-described DDS is installed in a base station such as a mobile phone or WiMAX, for example. In recent years, many base stations have been provided in order to cope with an increase in the amount of communication data such as mobile phones. Therefore, there is a need for a reference signal generator having a compact and inexpensive configuration.
電子部品をコンパクトかつ安価にする方法として、例えば、必要な機能を半導体チップ上で実現する方法が考えられる。しかし、上記特許文献の構成は、チャー ジポンプ等のアナログ部品を多く含んでいる。アナログ部品で構成される部分をチップ化し、コンパクトな構成の実現をするには、設計や検証に時間が掛かり、 開発費用も高価になる等、実現が困難な場合が多い。 As a method for making electronic components compact and inexpensive, for example, a method for realizing necessary functions on a semiconductor chip is conceivable. However, the configuration of the above patent document includes many analog parts such as a charge pump. In order to realize a compact configuration by making the part composed of analog parts into a chip, it is often difficult to realize it because it takes time for design and verification and the development cost is expensive.
また、従来のDDSでは、生成された信号はD/Aコンバータによって アナログ信号に変換される。しかし、D/Aコンバータをチップ化することは上述のように困難である。しかし、チップ化せずにD/Aコンバータ機能を基板上 に実装する場合は、アナログ部品を多く含むこととなり、コンパクトな構成の実現の妨げとなっていた。更に、従来のD/Aコンバータは、低ビットの場合は分 解能が低くなってしまい、高ビットの場合はコストが高くなるという点でも改善の余地があった。 In the conventional DDS, the generated signal is converted into an analog signal by a D / A converter. However, as mentioned above, it is difficult to make a D / A converter into a chip. However, when the D / A converter function is mounted on the substrate without being made into a chip, it contains a lot of analog parts, which hinders the realization of a compact configuration. Further, the conventional D / A converter has room for improvement in that the resolution is low when the bit is low and the cost is high when the bit is high.
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、多くのデジタル部品を含んで構成されるとともに分解能を向上させたDDSを提供することにある。 The present invention has been made in view of the above circumstances, and a main object of the present invention is to provide a DDS including a large number of digital components and having improved resolution.
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。 The problems to be solved by the present invention are as described above. Next, means for solving the problems and the effects thereof will be described.
本発明の第1の観点によれば、以下の構成のダイレクトデジタルシンセサイザが提供される。即ち、このダイレクトデジタルシンセサイザは、数値制御発振器 と、ΔΣ変調部と、フィルタ部と、を備える。前記数値制御発振器は、デジタル信号を出力する。前記ΔΣ変調部は、前記数値制御発振器が出力する信号又は当 該信号に基づく信号をΔΣ変調する。前記フィルタ部は、前記ΔΣ変調部がΔΣ変調した信号をアナログ信号として出力する。 According to a first aspect of the present invention, a direct digital synthesizer having the following configuration is provided. That is, the direct digital synthesizer includes a numerically controlled oscillator, a ΔΣ modulator, and a filter unit. The numerically controlled oscillator outputs a digital signal. The ΔΣ modulation unit ΔΣ modulates a signal output from the numerically controlled oscillator or a signal based on the signal. The filter unit outputs the signal that is ΔΣ modulated by the ΔΣ modulation unit as an analog signal.
これにより、ΔΣ変調部を備えることで、従来はアナログ部品で構成されていたD/Aコンバータの大部分をデジタル回路で実現できる。従って、DDSの大部 分をチップ化してコンパクトな構成を実現することができる。また、ΔΣ変調を行うことによりノイズシェービング(詳細は後述)により量子化誤差を抑えるこ とができるので、D/A変換後の信号の分解能を向上させることができる。 Thus, by providing the ΔΣ modulation unit, most of the D / A converter that has been conventionally configured with analog components can be realized with a digital circuit. Therefore, most of the DDS can be made into chips and a compact configuration can be realized. Also, by performing ΔΣ modulation, the quantization error can be suppressed by noise shaving (details will be described later), so that the resolution of the signal after D / A conversion can be improved.
前記のダイレクトデジタルシンセサイザにおいては、前記数値制御発振器から入力された信号の位相に応じた振幅の信号を出力することで、入力された信号を正弦波信号に変換する変換情報記憶部を備えることが好ましい。 The direct digital synthesizer may include a conversion information storage unit that converts an input signal into a sine wave signal by outputting a signal having an amplitude corresponding to the phase of the signal input from the numerically controlled oscillator. preferable.
これにより、DDSに一般的に採用される構成を活かしつつ、DDSのデジタル化を実現することができる。また、このDDSを備えるPLL回路を作成した場 合、フィルタ部で正弦波信号を抽出する構成と異なり、フィルタ部の帯域幅を広くしても高調波が出力されないので、リファレンス信号に同期するまでの時間を 短くすることができる。 Thereby, digitization of DDS is realizable, making use of the structure generally employ | adopted for DDS. In addition, when a PLL circuit having this DDS is created, unlike the configuration in which the sine wave signal is extracted by the filter unit, harmonics are not output even if the bandwidth of the filter unit is widened. Can be shortened.
前記のダイレクトデジタルシンセサイザにおいては、前記フィルタ部は、前記数値制御発振器が出力する信号又は当該信号に基づく信号から、一定範囲の周波数の信号を通過させることで、所定の周波数の正弦波信号を抽出することが好ましい。 In the direct digital synthesizer, the filter unit extracts a sine wave signal having a predetermined frequency by passing a signal in a predetermined range from a signal output from the numerically controlled oscillator or a signal based on the signal. It is preferable to do.
これにより、変換情報記憶部(ROMテーブル)が不要となるので、高容量のROMを用いることなく分解能を向上させることができる。従って、よりコンパク トかつ高分解能なDDSが実現できる。また、通過させる周波数帯(通過領域)が異なるフィルタ部を使い分けることにより、基本波の整数倍の周波数の正弦波 を出力することができる。 This eliminates the need for a conversion information storage unit (ROM table), thereby improving the resolution without using a high-capacity ROM. Therefore, a more compact and high-resolution DDS can be realized. In addition, a sine wave having a frequency that is an integral multiple of the fundamental wave can be output by using different filter units with different frequency bands (pass regions).
前記のダイレクトデジタルシンセサイザにおいては、以下の構成とすることが好ましい。即ち、こ のダイレクトデジタルシンセサイザは、前記数値制御発振器から入力された信号の位相に応じた振幅の信号を出力することで、入力された信号を正弦波信号に変 換する変換情報記憶部を備える。前記変換情報記憶部が変換した正弦波信号、及び、前記フィルタ部が抽出した正弦波信号のうち、一方の信号が外部へ出力され る。 The direct digital synthesizer preferably has the following configuration. That is, this direct digital synthesizer includes a conversion information storage unit that converts a signal input to a sine wave signal by outputting a signal having an amplitude corresponding to the phase of the signal input from the numerically controlled oscillator. . One of the sine wave signal converted by the conversion information storage unit and the sine wave signal extracted by the filter unit is output to the outside.
これにより、ユーザの要望や使用環境に適した方の信号を利用可能なDDSが実現できる。 Thereby, DDS which can use the signal suitable for a user's request and use environment is realizable.
本発明の第2の観点によれば、以下の構成の基準信号発生装置が提供される。即ち、この基準信号発生装置は、前記ダイレクトデジタルシンセサイザと、制御部 と、出力部と、を備える。前記制御部は、前記数値制御発振器が出力した信号又はそれに基づく信号と、リファレンス信号と、の位相又は周波数を比較し、比較 結果に基づいて前記数値制御発振器を制御する。前記出力部は、前記ダイレクトデジタルシンセサイザが出力する信号又は当該信号に基づく信号を基準信号とし て出力する。 According to a second aspect of the present invention, a reference signal generator having the following configuration is provided. That is, the reference signal generator includes the direct digital synthesizer, a control unit, and an output unit. The control unit compares the phase or frequency of a signal output from the numerically controlled oscillator or a signal based thereon with a reference signal, and controls the numerically controlled oscillator based on the comparison result. The output unit outputs a signal output from the direct digital synthesizer or a signal based on the signal as a reference signal.
これにより、デジタル部品の割合が多く、コンパクトな構成が実現可能な基準信号発生装置が実現できる。 As a result, a reference signal generating device that has a large proportion of digital components and can realize a compact configuration can be realized.
前記の基準信号発生装置においては、適切な前記リファレンス信号を利用できないと判断したときに、前記基準信号を生成するための自走用制御信号を生成する自走制御部を備えることが好ましい。 The reference signal generation device preferably includes a self-running control unit that generates a self-running control signal for generating the reference signal when it is determined that the appropriate reference signal cannot be used.
これにより、障害物や妨害電波等により適切なリファレンス信号が利用できなくなった場合であっても、高精度な基準信号を出力し続けることができる。 As a result, even when an appropriate reference signal cannot be used due to an obstacle, jamming waves, or the like, it is possible to continue outputting a highly accurate reference signal.
前記の基準信号発生装置においては、少なくとも前記数値制御発振器の消費電力を低減させる制御を行う電力制御部を備えることが好ましい。 The reference signal generator preferably includes at least a power control unit that performs control to reduce power consumption of the numerically controlled oscillator.
これにより、数値制御発振器を利用しないときは、クロックを停止したり、供給する電圧を低減又はゼロにしたりすることで、基準信号発生装置の消費電力を低減することができる。 As a result, when the numerically controlled oscillator is not used, the power consumption of the reference signal generator can be reduced by stopping the clock or reducing or reducing the supplied voltage to zero.
前記の基準信号発生装置においては、以下の構成とすることが好ましい。即ち、この基準信号発生装置は、GNSS衛星からの電波に基づいて、位置情報を取得 するGNSS受信部を備える。前記ダイレクトデジタルシンセサイザ及び前記制御部を含み、基準信号を発生させる部分を信号発生部と称したときに、前記電力 制御部は、当該信号発生部の消費電力を低減させる制御を行う。 The reference signal generator preferably has the following configuration. That is, the reference signal generator includes a GNSS receiver that acquires position information based on radio waves from a GNSS satellite. When the part including the direct digital synthesizer and the control unit and generating the reference signal is called a signal generation unit, the power control unit performs control to reduce the power consumption of the signal generation unit.
これにより、GNSS部が出力する位置情報のみが必要であって基準信号の出力が不要な場合は、信号発生部の消費電力を低減することで、基準信号発生装置の消費電力を大幅に低減することができる。 As a result, when only the position information output by the GNSS unit is necessary and the output of the reference signal is not necessary, the power consumption of the reference signal generator is greatly reduced by reducing the power consumption of the signal generator. be able to.
前記の基準信号発生装置においては、以下の構成とすることが好ましい。即ち、この基準信号発生装置は、GNSSアンテナと、GNSS受信部と、を備える。 前記GNSSアンテナは、前記制御部と同じ基板に取り付けられ、GNSS衛星からの測位信号を受信する。前記GNSS受信部は、前記制御部と同じ基板に取 り付けられ、前記GNSSアンテナが受信した測位信号に基づいてリファレンス信号を生成する。 The reference signal generator preferably has the following configuration. That is, the reference signal generator includes a GNSS antenna and a GNSS receiver. The GNSS antenna is attached to the same substrate as the control unit, and receives a positioning signal from a GNSS satellite. The GNSS receiver is attached to the same board as the controller, and generates a reference signal based on a positioning signal received by the GNSS antenna.
これにより、GNSSアンテナと基板とを接続するケーブルを配設する必要がなくなるため、基準信号発生装置の設置コストを低減することができる。 As a result, it is not necessary to provide a cable for connecting the GNSS antenna and the substrate, so that the installation cost of the reference signal generator can be reduced.
本発明の第3の観点によれば、以下の信号出力方法が提供される。即ち、この信号出力方法は、デジタル信号出力工程と、変調工程と、アナログ信号出力工程 と、を含む。前記デジタル信号出力工程では、数値制御発振器によりデジタル信号を出力する。前記変調工程では、前記デジタル信号出力工程で出力された信号 をΔΣ変調する。前記アナログ信号出力工程では、フィルタ処理を行うことにより、前記変調工程で出力された信号をアナログ信号として出力する。 According to the third aspect of the present invention, the following signal output method is provided. That is, this signal output method includes a digital signal output step, a modulation step, and an analog signal output step. In the digital signal output step, a digital signal is output by a numerically controlled oscillator. In the modulation step, the signal output in the digital signal output step is ΔΣ modulated. In the analog signal output step, the signal output in the modulation step is output as an analog signal by performing filter processing.
これにより、ΔΣ変調を行うΔΣ変調部を備えることで、従来はアナログ部品で構成されていたD/Aコンバータの大部分をデジタル回路で実現できる。従っ て、DDSの大部分をチップ化してコンパクトな構成を実現することができる。また、ΔΣ変調部を備えることで、D/A変換後の信号の分解能を向上させるこ とができる。 Thus, by providing a ΔΣ modulation unit that performs ΔΣ modulation, most of the D / A converters that have conventionally been configured with analog components can be realized with a digital circuit. Therefore, most of the DDS can be made into a chip and a compact configuration can be realized. Also, by providing the ΔΣ modulator, the resolution of the signal after D / A conversion can be improved.
次に発明の実施の形態について説明する。図1は、本発明の一実施形態に係る基準信号発生装置10の構成を示すブロック図である。
Next, an embodiment of the invention will be described. FIG. 1 is a block diagram showing a configuration of a
基準信号発生装置10は、接続されるユーザ側の機器に基準信号等を提供するためのものである。基準信号発生装置10が基準信号を供給する対象としては、例 えば、携帯電話の基地局、地上デジタル放送の送信局及びWiMAX(Worldwide Interoperability for Microwave Access)通信設備等がある。
The
本実施形態の基準信号発生装置10は、GPS受信部21と、PLL(Phase Locked Loop)回路51と、DDS(ダイレクトデジタルシンセサイザ)52と、を主要な構成として備えている。
The
基準信号発生装置10の信号入力部41には、GPSアンテナ(GNSSアンテナ)11が接続されている。GPSアンテナ11がGPS衛星(GNSS衛星) から受信した測位用信号は、この信号入力部41を介して、GPS受信部21へ入力される。GPS受信部21は、この測位用信号に基づいて測位計算を行うこ とで、リファレンス信号(1秒に1回のパルス信号)を生成する。このリファレンス信号は、協定世界時(UTC)の1秒に正確に同期するように適宜較正され ている。
A GPS antenna (GNSS antenna) 11 is connected to the
次に、PLL回路51について説明する。PLL回路51は、図1に示すように、制御部22と、NCO(数値制御 発振器)23と、分周部24と、で構成されている。このPLL回路51では、GPS受信部21が出力したリファレンス信号と、NCO23が出力した信号を 分周した信号と、の位相比較を行い、当該比較結果に基づいてNCO23が出力する信号の周波数が調整される。以下、PLL回路51を構成する各機器につい て詳細に説明する。
Next, the
制御部22には、前記リファレンス信号と、NCO23が出力した信号を分周した信号と、が入力され る。制御部22は、これらの信号の位相を比較して位相差を求め、その位相差に基づく信号(位相差信号、周波数制御量)を生成する。制御部22は、この周波 数制御量の高周波成分の遮断及び雑音の除去を行った後に、周波数制御量をNCO23へ出力する。なお、制御部22は、両信号の比較結果を出力する構成であ れば良く、信号の処理方法は任意である。
The
NCO23は、基準信号の基となる信号を出力するためのデジタル制御発振器であ る。NCO23は、図略のレジスタと加算器とを備えている。NCO23は、加算器及びレジスタにより、出力値が徐々に増大するとともに、所定の周期で出力 値が0に戻る信号(ノコギリ波、図2(b)を参照)を出力する。なお、以下の説明ではNCO23の出力値を、その周期的な変化に着目して、特に「ノコギリ 波の位相」と呼ぶことがある。
The
また、NCO23には、制御部22から周波数制御量が入力されている。NCO23は、この 周波数制御量に基づいて、リファレンス信号と、NCO23が出力する信号を分周した信号と、の間の位相差を無くすようにノコギリ波を生成する。ノコギリ波 は、DDS52が備える各部によって適宜変換された後に、分周部24へ出力される。
Further, the
分周部24は、DDS52から出力さ れた信号を分周して高い周波数から低い周波数に変換し、得られた信号(位相比較用信号)を制御部22へ出力するように構成されている。例えば、基準周波数 信号が10MHzである場合、分周部24は、この10MHzの信号を分周比1/10000000で分周して、1Hzの位相比較用信号を生成する。そして、 この位相比較用信号は、基準タイミング信号として出力部44から外部のユーザ側のシステムへと出力される。
The
以上に説明し た構成によって、PLL回路51のループが構成される。例えば、経時変化や周囲の温度変化及び電源電圧等に起因して、NCO23の加算器が積算を行うタイ ミングが変わってしまったとする。この場合、NCO23の出力するノコギリ波の位相が変化し、安定した基準信号が出力できなくなる。しかしながら、PLL 回路51は、GPS受信部21から入力される正確な1PPS信号に基づいて、ノコギリ波の位相のズレがなくなるようにNCO23をデジタル制御している。 従って、上記のように加算器が積算を行うタイミングが変わった場合であっても、基準信号発生装置10のから出力される基準信号を高精度に保つことができ る。
With the configuration described above, a loop of the
次に、DDS52について説明する。DDS52は、図1に示すように、NCO23と、正弦波変換ROM(変換情報記 憶部)25と、三角波変換回路26と、選択部27と、ΔΣ変調部28と、BPF(バンドパスフィルタ、フィルタ部)29と、から構成されている。なお、 フィルタ部としては、BPFに代えてLPF(ローパスフィルタ)を利用することもできる。
Next, the
正弦波変換ROM25は、 NCO23の出力値(ノコギリ波の位相)と、この出力値に対応付けて設定された正弦波の振幅と、をテーブルとして記憶している。正弦波変換ROM25は、 このテーブルに基づいて信号の変換を行うことにより、ノコギリ波を正弦波に変換することができる。正弦波変換ROM25が変換した信号は、選択部27へ出 力される。
The sine
三角波変換回路26は、NCO23が生成したノコギリ波の後半の半周期分を反転させることにより、ノコギリ波 を三角波に変換する回路である。以下、図2を参照して、この三角波変換回路26について具体的に説明する。図2(a)に示す表の「変換前」の列には、 NCO23が出力するノコギリ波の位相の変化が3ビットの2進数で記されている。この表に示すように、ノコギリ波は出力値を1ずつ増加させる波形を示すこ とが分かる(図2(b)の左側のグラフを参照)。三角波変換回路26は、ノコギリ波の前半部分(d1〜d4)に対して「000」との排他的論理和をとるよ うに構成されるとともに、このノコギリ波の後半部分(d5〜d8)に対して「111」との排他的論理和をとるように構成された論理回路である。排他的論理 和をとることにより、図2(a)の右側の「変換後」の列に記されているように、後半部分の出力値がビット反転する。以上のようにして、前半部分 (d1〜d4)は徐々に出力値が大きくなり、後半部分(d5〜d8)は徐々に出力値が小さくなる三角波信号を得ることができる(図2(b)の右側のグラフ を参照)。三角波変換回路26が出力した三角波信号は、選択部27へ出力される。
The triangular
選択部27は、正弦波変換ROM25が出力した正弦波信号、及び、三角波変換回路26が出力した三角波信号のうち何れか一方をΔΣ変調部28へ出力する。選択部27が出力する信号は、初期設定又はユーザの操作等により決定される。
The
ΔΣ変調部28は、選択部27が出力した信号を変調する。ΔΣ変調部28は、図3に示すように、減算部(微分器)61と、加算部(積分器)62と、記憶部63と、量子化部64と、を備えている。
The
加算部62及び記憶部63は、入力される信号を積分して量子化部64へ出力する。量子化部64は、加算部62の出力を量子化して、所定時間だけ遅延させた 後に、量子化した信号を減算部61へ出力する。減算部61は、入力信号から、この量子化された信号を減算して、加算部62へ出力する。
The adding
このように、量子化雑音を含む量子化された入力信号をフィードバックすることにより、量子化部64では、量子化雑音の低周波成分を抑えることができる(ノ イズシェービング)。そのため、量子化部64のビット数を高くすることなく高い分解能を実現することができる。従って、従来の多ビットのD/Aコンバータ よりも部品コストを低減することができる。なお、ΔΣ変調部28は、図3に示したような一次のΔΣ変調部であっても良いし、2次以上としたΔΣ変調部で あっても良い。
Thus, by feeding back the quantized input signal including the quantization noise, the
また、ΔΣ変調部28は、デジタル回路で構成することができる。従って、本実施形態のDDS52は、大部 分(NCO23からΔΣ変調部28まで)がデジタル部品で構成されるため、これらの機能を半導体チップ上で容易に実現することができる。従って、コンパク トかつ安価な構成が実現できる。
Further, the
BPF29は、所定の周波数帯(通過帯域)の信号のみを通過させ、それ以外の周波数の信 号を通過させない構成のアナログフィルタである。このフィルタを通過させることにより、ΔΣ変調部28の出力する信号をアナログ信号として出力することが できる。また、正弦波変換ROM25が変換した正弦波信号がBPF29を通過することで、当該信号の高周波成分等が除去される。一方、三角波変換回路26 が変換した三角波信号がBPF29を通過することで、三角波は正弦波とその奇数倍音を重ね合わせた波であるため、所定の周波数の正弦波信号が抽出される。
The
以上のようにして生成された正弦波信号は、正弦波の基準周波数信号として出力部42から外部のユーザ側のシステムへと出力される。また、この正弦波信号は、ハードリミッタ31によって矩形波信号に変換される。
The sine wave signal generated as described above is output from the
ハードリミッタ31によって変換された信号は、矩形波の基準周波数信号として、出力部43から外部のユーザ側のシステムへと出力される。また、この矩形波 信号は、上述の分周部24へ出力される。分周部24は、上述のように、この矩形波信号を分周することで、比較用信号を生成する。
The signal converted by the
次に、正弦波変換ROM25を利用して正弦波信号を出力する場合と、三角波変換回路26を利用して正弦波信号出力する場合と、の違いについて説明する。
Next, a difference between a case where a sine wave signal is output using the sine
正弦波変換ROM25を利用して正弦波信号を出力する場合、BPF29の帯域幅をある程度広くしても、除去される周波数の範囲が変化するだけであり、さほ ど問題は生じない。従って、BPF29の帯域幅を広くしてNCO23の周波数制御範囲を広くすることで、リファレンス信号に同期するまでの時間を短くする ことができる。
When a sine wave signal is output using the sine
これに対し、三角波変換回路26を利用して正弦波信号出力する場合、BPF29の帯域幅を広くしてしまう と、抽出対象の正弦波だけでなく、その高調波も抽出されてしまう。従って、BPF29の帯域幅を狭くせざるを得ないため、リファレンス信号に同期するまで の時間が長くなってしまう。
On the other hand, when a sine wave signal is output using the triangular
つまり、リファレンス信号に同期するまでの早さという観点では、正弦波変換ROM25を利用した方が優れている。
That is, it is better to use the sine
また、正弦波変換ROM25を利用して正弦波信号を出力する場合、NCO23の性能を十分に発揮させるためには、ノコギリ波の位相と正弦波の変位との対応 関係を正弦波変換ROM25に多数記憶させる必要がある。従って、分解能を向上させるためには、記憶容量の大きなROMが必要となるので、回路規模が大き くなり、装置の小型化の妨げとなってしまう。
In addition, when a sine wave signal is output using the sine
これに対し、三角波変換回路26を利用して正弦波信号を出力する場合、上記のROMを必要とせずに正弦波信号を生成することができる。従って、装置の小型化を実現しつつ、高い分解能を達成することができる。
On the other hand, when a sine wave signal is output using the triangular
つまり、分解能の高さ及び装置の小型化という観点では、三角波変換回路26を利用した方が優れている。
That is, it is better to use the triangular
本実施形態では、正弦波変換ROM25及び三角波変換回路26の何れを利用するかを選択部27により選択可能であるため、リファレンス信号に同期するまで の早さを重視する場合は正弦波変換ROM25を利用し、分解能の高さ及び装置の小型化を重視する場合は三角波変換回路26を利用するといった態様で基準信 号発生装置10を使用できる。
In this embodiment, since the
なお、上記の構成はBPF29を通過させること等により、ジッタを除去することができる。しかし、ジッタを問題としない場合は、図4のように構成しても良い、図4は、NCO23の出力先として調整部37と選択部38とを備える。
In the above configuration, jitter can be removed by allowing the
調整部37は、NCOの出力のうちMSB(Most Significant Bit)等を抽出し、NCO23の出力を2値化する。選択部38には、調整 部37から入力された信号と、ハードリミッタ31から入力された信号と、が入力される。選択部38は、入力された信号のうち何れか一方を分周部24へ出力 する。選択部27が出力する信号は、初期設定又はユーザの操作等により決定される。
The
選択部38によって選択部27が出力 する信号が選択された場合、この信号はBPF29を経由しないため、周波数制御範囲を広くすることができる。従って、リファレンス信号に同期するまでの早 さをより向上させることができる。一方で、調整部37はNCO23が出力するデジタル信号を2値化しているため、量子化誤差が大きくなってしまい、分解能 が低下してしまう。
When the signal output from the
次に、基準信号発生装置10の変形例について説明する。なお、以下に説明する変形例においては、上記実施形態と同一又は類似するものには同一の符号を付し、その説明を省略する。
Next, a modification of the
本変形例の基準信号発生装置10は、落雷や妨害電波等によってリファレンス信号を取得できなくなった場合であっても、所定の精度を維持しながら基準信号を 送信する機能を有している。基準信号発生装置10は、この機能を実現するための構成として、自走制御部33と、自走選択部34と、を備えている。
The
本変形例では、選択部27には、自走選択部34、正弦波変換ROM25、及び三角波変換回路26が出力した信号が入力されている。変形例の基準信号発生装 置10は、ΔΣ変調部28の後段にVCXO等を配置することもできるし、NCO23等を発振器として利用することもできる。VCXO等が配置される場合、 選択部27は、自走選択部34が出力した信号をΔΣ変調部28へ出力する。一方、NCO23等を発振器として利用する場合、選択部27は、正弦波変換 ROM25又は三角波変換回路26が出力した信号をΔΣ変調部28へ出力する。
In this modification, the
自走制御部33には、制御部22が出力す る周波数制御量が入力される。自走制御部33は、同期状態である場合は、図略の温度センサが検出した温度と、上記のVCXOが出力した信号の周波数と、の 対応関係を記憶する。なお、この対応関係は、製品の出荷前に求めても良いし、製品の出荷前に求めた値を修正して使用しても良い。また、自走制御部33は、 温度センサが検出した現在の温度と、上記で求めた温度特性と、を考慮して、周波数制御量を補正する。
The frequency control amount output from the
自走選択部34に は、制御部22が出力した周波数制御量と、自走制御部33が補正した周波数制御量と、が入力される。自走選択部34は、適切なリファレンス信号が利用でき るときは、制御部22の周波数制御量を出力し、適切なリファレンス信号が利用できないときは、自走制御部33の周波数制御量を出力する。
The frequency control amount output by the
自走制御部33が出力する周波数制御量は、環境の変化(具体的には温度の変化)を考慮して定められているので、自走状態において環境が変化した場合であっ ても、高精度な基準信号を出力し続けることができる。また、ΔΣ変調部28の後段に配置される発振器として周波数安定度の高いOCXOを用いることで、長 い時間高い周波数安定度を維持することができる。
Since the frequency control amount output by the self-running
なお、ΔΣ変調部28の後段にVCXO等が配置されない構成は、上記実施形態の構成と同様なので、説明を省略する。この構成は、VCXO等を配置しないことにより、VCXO等を配置する構成と比較して、コストを削減することができる。
Note that the configuration in which the VCXO or the like is not disposed in the subsequent stage of the
次に、基準信号発生装置10で消費電力を低減させる制御を行う変形例について説明する。なお、本明細書において、「消費電力を低減」とは、消費電力を通常時よりも小さくすることであり、消費電力をゼロにする場合も含む概念である。
Next, a modification example in which control for reducing power consumption is performed by the
初めに図6を参照して、電力を供給するか否かを切り替える制御を行うことで、消費電力を低減する構成の基準信号発生装置10について説明する。本変形例の基準信号発生装置10は、電源71と、電源制御部72と、を備えている。
First, a
電源71と電源制御部72とはケーブル等によって電気的に接続されている。また、電源制御部72は、電力を供給するためのケーブル等を用いて、GPS受信 部21及び信号発生部53等に接続されている。電源制御部72は、外部信号や内部の処理装置等から指示を受けて、GPS受信部21に電力を供給するか否 か、及び、信号発生部53に電力を供給するか否かを切替可能である。
The
なお、信号発生部53は、入力されたリファレンス信号に基づいて基準信号を発生させる部分であり、上述のPLL回路51及びDDS52等を含む部分である。
The
ところで、本願のようにデジタル部品が多い基準信号発生装置10は、大部分を半導体チップ上に実現できるので、コンパクトかつ安価に構成することができ る。従って、GPS受信部21が出力する測位結果のみが必要であっても、チップ化した基準信号発生装置10が用いられる場合がある。この場合、信号発生部 53へ電力を供給しないように(又は供給する電力を減らすように)電源制御部72に指示することで、基準信号発生装置10の消費電力を低減することができ る。
By the way, the
次に、図7を参照して、供給するクロックを低減することで基準信号発生装置10の消費電力を低減する構成について説明する。図7に示すように、本変形例の基準信号発生装置10は、クロック生成部73を備えている。
Next, a configuration for reducing the power consumption of the
クロック生成部73は、主に信号発生部53内の機器で使用されるクロックを生成する機器である。また、クロック生成部73は、外部信号や内部の処理装置等から指示を受けて、信号発生部53内の機器へ供給するクロックの周波数を変化させることができる。
The
従って、例えばGPS受信部21が出力する測位結果のみが必要な場合、クロック生成部73が生成するクロックの周波数を低減する(又はゼロにする)ことで、信号発生部53内の機器の消費電力を低減することができる。
Therefore, for example, when only the positioning result output from the
なお、図6及び図7で示した変形例では、信号発生部53内の全ての機器に対して、電力の供給及びクロックの周波数を変化させる構成だが、特定の機器(例えばNCO23)についてのみ、電力の供給又はクロックの周波数を変化させる構成であっても良い。
In the modification shown in FIGS. 6 and 7, the power supply and the clock frequency are changed for all the devices in the
また、クロック生成部73と、NCO23等の間にクロックゲーティング回路を設け、クロックゲーティング回路に外部信号が入力されたときのみNCO23等に供給するクロックを低減する(又はゼロにする)構成にすることもできる。
In addition, a clock gating circuit is provided between the
以上に説明したように、本発明のDDS52は、NCO23と、ΔΣ変調部28と、BPF29と、を備える。NCO23は、デジタル信号を出力する。ΔΣ変 調部28は、NCO23が出力する信号に基づく正弦波信号又は三角波信号を変調する。BPF29は、ΔΣ変調部28が出力した信号をアナログ信号として出 力する。
As described above, the
これにより、ΔΣ変調部28を備えることで、従来はアナログ部品で構成されていたD/Aコンバータの大部分をデ ジタル回路で実現できる。従って、DDS52の大部分をチップ化してコンパクトな構成を実現することができる。また、ΔΣ変調部28を備えることで、 D/A変換後の信号の分解能を向上させることができる。
As a result, by providing the
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。 The preferred embodiment of the present invention has been described above, but the above configuration can be modified as follows, for example.
上記実施形態及び変形例では、正弦波変換ROM25及び三角波変換回路26の両方を備える構成を開示しているが、正弦波変換ROM25のみ又は三角波変換 回路26のみを備える構成であっても、DDS52の大部分をデジタル化できるという本発明の効果を実現することができる。
In the above-described embodiment and modification, the configuration including both the sine
上記実施形態及び変形例は、GPS衛星からの信号に基づいてリファレンス信号を生成する構成であるが、GNSS(Global Navigation Satellite System)を利用する構成であれば、適宜変更することができる。例えば、GLONASS衛星やGALILEO衛星からの信号に基 づいてリファレンス信号を生成する構成に変更することができる。また、外部装置からのリファレンス信号を取得する構成としても良い。 The above embodiment and the modification are configured to generate a reference signal based on a signal from a GPS satellite, but can be appropriately changed as long as the configuration uses a GNSS (Global Navigation Satellite System). For example, it can be changed to a configuration in which a reference signal is generated based on a signal from a GLONASS satellite or a GALILEO satellite. Further, it may be configured to acquire a reference signal from an external device.
GPS受信部21は、1PPSに代えて、PP2S等の1Hz以外の信号をリファレンス信号として生成する構成に変更することができる。また、GPS受信部21は、基準信号発生装置10の内部ではなく外部に配置されていても良い。
The
三角波変換回路は、排他的論理和を用いる上記の構成に限られず、任意の構成の回路によって実現されていても良い。また、三角波変換回路を複数備え、上記で 示した三角波の一部(4分割したときの中央の2つ)を反転させて、1周期分の三角波から2周期分の三角波が得られる構成とすることができる。なお、三角波 変換回路を設けずに、NCO23が出力するノコギリ波がBPF29によって正弦波信号に変換される構成に変更することができる。
The triangular wave conversion circuit is not limited to the above configuration using exclusive OR, and may be realized by a circuit having an arbitrary configuration. Also, a plurality of triangular wave conversion circuits are provided, and a part of the triangular wave shown above (two in the center when divided into four) is inverted to obtain a triangular wave for two cycles from a triangular wave for one cycle. be able to. In addition, it is possible to change to a configuration in which a sawtooth wave output from the
上記実施形態及び変形例では、位相差を比較するPLL回路51を用いているが、周波数差を比較するFLL回路を用いることもできる。
In the embodiment and the modification, the
上記実施形態及び変形例では、GPSアンテナ11は、所定のケーブルを介して、PLL回路51等が形成された基板と接続される構成である。これに代えて、 この基板にGPSアンテナ11が直接的に取り付けられる構成であっても良い。この場合、ケーブルが不要となるので、基準信号発生装置の設置コストを低減で きる。
In the said embodiment and modification, the
上記の変形例は、供給する電力の低減又は供給するクロックの低減により、消費電力を低減させる構成であるが、その他の構成(信号発生部53を制御するソフトウェアを動作させない等)によって消費電力を低減させる構成に変更することができる。 In the above modification, the power consumption is reduced by reducing the power to be supplied or the clock to be supplied, but the power consumption is reduced by other configurations (such as not operating the software that controls the signal generator 53). The configuration can be changed to be reduced.
基準信号発生装置10が備える各部は、ハードウェアとして構成することに代えて、ソフトウェアにより構成することもできる。
Each unit included in the reference
10 基準信号発生装置
11 GPSアンテナ
21 GPS受信部(GNSS受信部)
22 制御部
23 NCO(数値制御発振器)
24 分周部
25 正弦波変換ROM(変換情報記憶部)
26 三角波変換回路
27 選択部
28 ΔΣ変調部
29 BPF(フィルタ部)
51 PLL回路
52 DDS(ダイレクトデジタルシンセサイザ)10
22
24
26 Triangular
51
Claims (10)
前記数値制御発振器が出力する信号又は当該信号に基づく信号をΔΣ変調するΔΣ変調部と、
前記ΔΣ変調部がΔΣ変調した信号をアナログ信号として出力するフィルタ部と、
を備えることを特徴とするダイレクトデジタルシンセサイザ。A numerically controlled oscillator that outputs digital signals;
A ΔΣ modulator that ΔΣ modulates a signal output from the numerically controlled oscillator or a signal based on the signal;
A filter unit that outputs a signal obtained by ΔΣ modulation by the ΔΣ modulation unit as an analog signal;
A direct digital synthesizer characterized by comprising:
前記数値制御発振器から入力された信号の位相に応じた振幅の信号を出力することで、入力された信号を正弦波信号に変換する変換情報記憶部を備えることを特徴とするダイレクトデジタルシンセサイザ。A direct digital synthesizer according to claim 1,
A direct digital synthesizer comprising a conversion information storage unit for converting an input signal into a sine wave signal by outputting a signal having an amplitude corresponding to the phase of the signal input from the numerically controlled oscillator.
前記フィルタ部は、前記数値制御発振器が出力する信号又は当該信号に基づく信号から、一定範囲の周波数の信号を通過させることで、所定の周波数の正弦波信号を抽出することを特徴とするダイレクトデジタルシンセサイザ。A direct digital synthesizer according to claim 1,
The filter unit extracts a sine wave signal having a predetermined frequency by passing a signal having a predetermined frequency range from a signal output from the numerically controlled oscillator or a signal based on the signal. Synthesizer.
前記数値制御発振器から入力された信号の位相に応じた振幅の信号を出力することで、入力された信号を正弦波信号に変換する変換情報記憶部を備え、
前記変換情報記憶部が変換した正弦波信号、及び、前記フィルタ部が抽出した正弦波信号のうち、一方の信号が外部へ出力されることを特徴とするダイレクトデジタルシンセサイザ。A direct digital synthesizer according to claim 3,
A conversion information storage unit that converts the input signal into a sine wave signal by outputting a signal having an amplitude corresponding to the phase of the signal input from the numerically controlled oscillator;
One of the sine wave signal converted by the conversion information storage unit and the sine wave signal extracted by the filter unit is output to the outside.
前記数値制御発振器が出力した信号又はそれに基づく信号と、リファレンス信号と、の位相又は周波数を比較し、比較結果に基づいて前記数値制御発振器を制御する制御部と、
前記ダイレクトデジタルシンセサイザが出力する信号又は当該信号に基づく信号を基準信号として出力する出力部と、
を備えることを特徴とする基準信号発生装置。A direct digital synthesizer according to any one of claims 1 to 4,
A control unit that compares the phase or frequency of a signal output from the numerically controlled oscillator or a signal based thereon and a reference signal, and controls the numerically controlled oscillator based on a comparison result;
An output unit that outputs a signal output from the direct digital synthesizer or a signal based on the signal as a reference signal;
A reference signal generation device comprising:
適切な前記リファレンス信号を利用できないと判断したときに、前記基準信号を生成するための自走用制御信号を生成する自走制御部を備えることを特徴とする基準信号発生装置。The reference signal generator according to claim 5, wherein
A reference signal generation device comprising: a self-running control unit that generates a self-running control signal for generating the reference signal when it is determined that the appropriate reference signal cannot be used.
少なくとも前記数値制御発振器の消費電力を低減させる制御を行う電力制御部を備えることを特徴とする基準信号発生装置。The reference signal generator according to claim 5 or 6,
A reference signal generator comprising a power control unit that performs control to reduce power consumption of at least the numerically controlled oscillator.
GNSS衛星からの電波に基づいて、位置情報を取得するGNSS受信部を備え、
前記ダイレクトデジタルシンセサイザ及び前記制御部を含み、基準信号を発生させる部分を信号発生部と称したときに、前記電力制御部は、当該信号発生部の消費電力を低減させる制御を行うことを特徴とする基準信号発生装置。The reference signal generator according to claim 7,
A GNSS receiver that acquires position information based on radio waves from a GNSS satellite;
When the part including the direct digital synthesizer and the control unit and generating a reference signal is referred to as a signal generation unit, the power control unit performs control to reduce power consumption of the signal generation unit. A reference signal generator.
前記制御部と同じ基板に取り付けられ、GNSS衛星からの測位信号を受信するGNSSアンテナと、
前記制御部と同じ基板に取り付けられ、前記GNSSアンテナが受信した測位信号に基づいてリファレンス信号を生成するGNSS受信部と、
を備えることを特徴とする基準信号発生装置。The reference signal generator according to any one of claims 5 to 8,
A GNSS antenna attached to the same substrate as the control unit and receiving a positioning signal from a GNSS satellite;
A GNSS receiver that is attached to the same substrate as the controller and generates a reference signal based on a positioning signal received by the GNSS antenna;
A reference signal generation device comprising:
前記デジタル信号出力工程で出力された信号をΔΣ変調する変調工程と、
フィルタ処理を行うことにより、前記変調工程で出力された信号をアナログ信号として出力するアナログ信号出力工程と、
を含むことを特徴とする信号出力方法。A digital signal output process for outputting a digital signal by a numerically controlled oscillator;
A modulation step of ΔΣ modulating the signal output in the digital signal output step;
An analog signal output step of outputting the signal output in the modulation step as an analog signal by performing filter processing;
A signal output method comprising:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015051790 | 2015-03-16 | ||
JP2015051790 | 2015-03-16 | ||
PCT/JP2016/053190 WO2016147729A1 (en) | 2015-03-16 | 2016-02-03 | Direct digital synthesizer, reference signal generation device, and signal output method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016147729A1 true JPWO2016147729A1 (en) | 2017-12-07 |
JP6538823B2 JP6538823B2 (en) | 2019-07-03 |
Family
ID=56920413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017506135A Active JP6538823B2 (en) | 2015-03-16 | 2016-02-03 | Direct digital synthesizer, reference signal generator, and signal output method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6538823B2 (en) |
WO (1) | WO2016147729A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338784A (en) * | 1993-05-28 | 1994-12-06 | Kenwood Corp | Phase locked circuit |
JP2004236139A (en) * | 2003-01-31 | 2004-08-19 | Icom Inc | Phase locked loop circuit |
US7557661B1 (en) * | 2006-09-25 | 2009-07-07 | Cirrus Logic, Inc. | Direct digital synthesis (DDS) hybrid phase-lock loop for low-jitter synchronization |
WO2010137419A1 (en) * | 2009-05-25 | 2010-12-02 | 古野電気株式会社 | Reference frequency generator device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483388B2 (en) * | 2000-06-21 | 2002-11-19 | Research In Motion Limited | Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop |
-
2016
- 2016-02-03 WO PCT/JP2016/053190 patent/WO2016147729A1/en active Application Filing
- 2016-02-03 JP JP2017506135A patent/JP6538823B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338784A (en) * | 1993-05-28 | 1994-12-06 | Kenwood Corp | Phase locked circuit |
JP2004236139A (en) * | 2003-01-31 | 2004-08-19 | Icom Inc | Phase locked loop circuit |
US7557661B1 (en) * | 2006-09-25 | 2009-07-07 | Cirrus Logic, Inc. | Direct digital synthesis (DDS) hybrid phase-lock loop for low-jitter synchronization |
WO2010137419A1 (en) * | 2009-05-25 | 2010-12-02 | 古野電気株式会社 | Reference frequency generator device |
Non-Patent Citations (2)
Title |
---|
DAYU YANG, ET AL.: "Delta-Sigma Modulation for Direct Digital Frequency Synthesis", IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION(VLSI) SYSTEMS, vol. VOL.17, VOL.6, JPN6018028071, June 2009 (2009-06-01), US, pages 793 - 802, XP011256508, DOI: doi:10.1109/TVLSI.2008.2008458 * |
JONNE LINDEBERG, ET AL.: "A 1.5-V Direct Digital Synthesizer With Tunable Delta-Sigma Modulator in 0.13-um CMOS", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 40, no. 9, JPN6018028072, September 2005 (2005-09-01), US, pages 1978 - 1982 * |
Also Published As
Publication number | Publication date |
---|---|
WO2016147729A1 (en) | 2016-09-22 |
JP6538823B2 (en) | 2019-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102430180B1 (en) | Electronic circuit and method for fast converging gain calibration for phase lock loop | |
KR102479979B1 (en) | A phase locked loop, A method for correcting duty cycle using the PLL, and an electronic device using the PLL | |
CN108667458B (en) | fractional-N digital PLL capable of eliminating quantization noise from sigma-delta modulator | |
JP5307291B2 (en) | Two-point modulated digital phase-locked loop using accumulator and phase digital converter | |
US9093996B2 (en) | Direct digital synthesizer, reference frequency generating device, and sine wave outputting method | |
JP4648380B2 (en) | Fractional frequency synthesizer | |
US20110286510A1 (en) | Electronic device for generating a fractional frequency | |
US8248175B2 (en) | Oscillator with external voltage control and interpolative divider in the output path | |
CN111386657A (en) | Digital Time Converter (DTC) assisted All Digital Phase Locked Loop (ADPLL) circuit | |
US11804847B2 (en) | Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock | |
US8957735B2 (en) | Phase-locked loop (PLL) circuit and communication apparatus | |
CN107005245B (en) | Reference signal generating apparatus | |
KR20150007728A (en) | All digital phase locked loop, semiconductor apparatus, and portable information device | |
WO2017149978A1 (en) | Reference signal generation device and reference signal generation method | |
US9509320B2 (en) | Feedback loop frequency synthesizer device | |
US20050195917A1 (en) | Method and apparatus for crystal drift compensation | |
WO2016147729A1 (en) | Direct digital synthesizer, reference signal generation device, and signal output method | |
US10944409B2 (en) | Phase-locked loop and method for the same | |
EP2818946A1 (en) | Low quantization noise time-to-digital conversion | |
CN111837339B (en) | Phase-locked loop circuit and device using the same | |
US20100308871A1 (en) | Delay chain circuit | |
US20140307842A1 (en) | Generating compatible clocking signals | |
Oh et al. | A Clock Regenerator using Two 2 nd Order Sigma-Delta Modulators for Wide Range of Dividing Ratio | |
JP2012178808A (en) | Pll circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6538823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |