JPWO2015059876A1 - ブロック構造決定回路およびブロック構造決定方法 - Google Patents

ブロック構造決定回路およびブロック構造決定方法 Download PDF

Info

Publication number
JPWO2015059876A1
JPWO2015059876A1 JP2015543696A JP2015543696A JPWO2015059876A1 JP WO2015059876 A1 JPWO2015059876 A1 JP WO2015059876A1 JP 2015543696 A JP2015543696 A JP 2015543696A JP 2015543696 A JP2015543696 A JP 2015543696A JP WO2015059876 A1 JPWO2015059876 A1 JP WO2015059876A1
Authority
JP
Japan
Prior art keywords
block structure
block
constraint
processing time
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015543696A
Other languages
English (en)
Other versions
JP6337904B2 (ja
Inventor
誠也 柴田
誠也 柴田
慶一 蝶野
慶一 蝶野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2015059876A1 publication Critical patent/JPWO2015059876A1/ja
Application granted granted Critical
Publication of JP6337904B2 publication Critical patent/JP6337904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/156—Availability of hardware or computational resources, e.g. encoding based on power-saving criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/96—Tree coding, e.g. quad-tree coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

クアッドツリー構造の符号化データ（例、Ｈ．２６５／ＨＥＶＣ）を生成する映像符号化装置が、画質の低下及び並列処理効率の低下を抑制しつつ、処理時間の制約を守るようにすることを目的とする。映像符号化装置は、ブロックが階層的に分割されて形成されるユニットを含むブロック構造を決定するブロック構造決定回路を備える。ブロック構造決定回路は、ブロック構造を処理するための処理時間の制約に関する制約データが設定された記憶部１１と、決定済のブロック構造が、制約データで特定される制約を守るか否か判定する制約判定部１２と、制約が守られないと制約判定部１２が判定した場合に、制約が守られるようにブロック構造を変更するブロック構造変更部１３とを備える。

Description

本発明は、所定の処理時間内にブロックに対する処理が終了することを保証できるようにブロックの構造を決定するブロック構造決定回路およびブロック構造決定方法に関する。
非特許文献１には、ITU-T 勧告H.265 規格にもとづく映像符号化方式であるHEVC（High Efficiency Video Coding）が記載されている。
HEVCでは、ディジタル化された映像の各フレームは符号化ツリーユニット（CTU:Coding Tree Unit）に分割され、ラスタスキャン順に各CTU が符号化される。各CTUは、クアッドツリー構造で、符号化ユニット（CU:Coding Unit）に分割されて符号化される。各CUは、予測ユニット（PU:Prediction Unit）に分割されて予測される。また、各CUの予測誤差は、クアッドツリー構造で、変換ユニット（TU: Transform Unit）に分割されて周波数変換される。最も大きなサイズのCUを最大CU（LCU: Largest Coding Unit）といい、最も小さなサイズのCUを最小CU（SCU: Smallest Coding Unit ）という。
CUは、イントラ予測またはフレーム間予測（インター予測）によって予測符号化される。
図１２は、CTU サイズが６４×６４（６４画素×６４画素）の場合のCU分割例を示す説明図である。図１２（Ａ）には、分割形状（以下、ブロック構造ともいう。）の一例が示され、図１２（Ｂ）には、図１２（Ａ）に示す分割形状に対応するCUクアッドツリー構造が示されている。
また、CUは、クアッドツリー構造でTUに分割される。分割の仕方は、図１２（Ａ）に示すCU分割の場合と同様である。なお、図１２（Ｂ）に記載されている階層（depth ）は、TU分割に着目した階層である。
イントラ予測で符号化が行われる場合で分割がなされるときには、TUは、CUと同じサイズのブロックまたはCUが４分割されたブロックであるPUを起点にして逐次分割される。インター予測で符号化が行われる場合には、TUは、CUを起点にして逐次分割される。
図１３を参照して、ディジタル化された映像の各フレームの各CUを入力画像としてビットストリームを出力する一般的な映像符号化装置の構成と動作を説明する。
図１３は、一般的な映像符号化装置の一例を示すブロック図である。図１３に示す映像符号化装置は、変換部３０１、量子化部３０２、エントロピー符号化部３０３、逆量子化／逆変換部３０４、バッファ３０５、予測部３０６、およびブロック構造決定部３１７を備える。
ブロック構造決定部３１７は、複数のTUを含むCUの符号化コストを計算する。符号化コストには、符号量に関する値と符号化歪み（画質に相関する。）とが反映されている。ブロック構造決定部３１７は、一例として、以下のRD（Rate Distortion ）コストを使用する。
Cost ＝ D ＋ λ・R
D は符号化歪みであり、R は、変換係数まで加味した符号量であり、λはラグランジェ乗数である。
ブロック構造決定部３１７は、CTU毎に、画像の特徴に合わせて符号化効率が高くなるようにCUクアッドツリー構造／PU分割形状／TUクアッドツリー構造を決定する。
予測部３０６は、ブロック構造決定部３１７が決定したCUクアッドツリー構造およびPU分割形状にもとづいて、CUの入力画像信号に対する予測信号を生成する。予測信号は、イントラ予測またはインター予測にもとづいて生成される。
変換部３０１は、ブロック構造決定部３１７が決定したTUクアッドツリー構造にもとづいて、入力画像信号から予測信号を減じた予測誤差画像（予測誤差信号）を周波数変換する。変換部３０１は、予測誤差信号の変換符号化において、周波数変換にもとづいた４×４、８×８、１６×１６または３２×３２ブロックサイズの直交変換を使用する。具体的には、イントラ符号化またはインター符号化されるCUの輝度成分の４×４TUに対して、整数演算で近似した（整数精度の）DST （Discrete Sine Transform ：離散サイン変換）を使用する。その他のTUに対して、そのブロックサイズに対応する、整数演算で近似した（整数精度の）DCT （Discrete Cosine Transform ：離散コサイン変換）を使用する。
量子化部３０２は、変換部３０１から供給される変換係数（直交変換係数）を量子化する。逆量子化／逆変換部３０４は、変換係数を逆量子化する。さらに、逆量子化／逆変換部３０４は、逆量子化した変換係数を逆変換する。逆変換された予測誤差画像は、予測信号が加えられて、バッファ３０５に供給される。バッファ３０５は、画像を参照画像として格納する。
ITU-T 勧告 H.265 High efficiency video coding, April 2013
イントラ予測は、符号化対象フレームの参照画像から予測画像を生成する予測である。非特許文献１では、図１４に示す３３種類の角度イントラ予測が定義されている。角度イントラ予測は、符号化対象ブロック周辺の参照画素を図１４に示す３３種類の方向のいずれかに外挿して、イントラ予測信号（予測画素）を生成する。非特許文献１では、３３種類の角度イントラ予測に加えて、符号化対象ブロック周辺の参照画素を平均するDCイントラ予測、および、符号化対象ブロック周辺の参照画素を線形補間するPlanarイントラ予測が定義されている。
図１４において、最上位行の各矩形および最左列の各矩形は、参照画素を示す。矩形中の数字は、座標を示す。矢印は、予測方向を示す。矢印の近傍に付された数字は、予測モード（以下、モードともいう。）を示す。
図１５は、予測対象ブロック（予測ブロック）に隣接する隣接ブロックを示す説明図である。隣接ブロック（図１５に示す例では、８×８）において右端および下端に位置する画素は、予測ブロックの参照画素になる。よって、それらの画素がバッファ３０５に格納されない限り、予測ブロックの符号化を開始できない。以下、このことを、予測ブロックは、隣接ブロックと「依存関係」にあるという。
予測ブロックは、隣接ブロックと依存関係にあるので、例えば、図１２（Ａ）における左上の４つのブロック（４つの１６×１６ブロック）を同時にイントラ符号化することはできない。
その結果、後段の処理（図１３において、破線で囲まれた部分における処理）でも、上記の４つのブロックを同時に処理することはできない。以下、図１３において破線で囲まれた部分を「圧縮処理部」ということがある。
圧縮処理部の処理時間には制約がある。例えば、入力映像形式に応じた処理時間の制約がある。
上記のように、ブロック構造決定部３１７は、符号化効率が高くなるようにTUクアッドツリー構造を決定する。ところが、特定の分割形状は、処理時間の制約を守れない（処理時間の制約を逸脱する。）ことがある。
TUブロックサイズは、４×４、８×８、１６×１６または３２×３２であるが、一般に、ブロックサイズが大きいほど、１画素あたりの処理時間は短くなる。例えば、１個の１６×１６ブロックを処理する時間は、４個の８×８ブロックを処理する時間よりも短い。
よって、ブロック構造決定部３１７が決定した分割形状では処理時間の制約が守られない場合には、決定された形状において小サイズのブロックが含まれないように変更すればよい。例えば、４×４ブロックが含まれないように形状が変更される。
しかし、CUに含まれるブロックサイズを大きくすると、画質が低下する。また、映像符号化装置全体の処理速度を上げるために、並列処理可能な圧縮処理部が用いられることがあるが、単純にブロックサイズを大きくすると、並列処理の効率が低下するおそれがある。複数の小ブロックを単純に大ブロックに集約すると、並列処理可能な複数の小ブロックがなくなることがあるからである。つまり、並列処理可能な複数の小ブロックを残した方が画質の低下を抑制できるにも関わらず、大ブロックに集約されることがあるからである。なお、並列処理可能な複数の小ブロックを残した場合と、大ブロックに集約とで、処理時間に大差がないことがある。つまり、処理時間が改善されないにも関わらず、画質を劣化させてしまうことがある。
そこで、本発明は、画質の低下を抑制しつつ処理時間の制約を守れるようにすることができるブロック構造決定回路およびブロック構造決定方法を提供することを目的とする。
本発明によるブロック構造決定回路は、ブロックが階層的に分割されて形成されるユニットを含むブロック構造を決定するブロック構造決定回路であって、ブロック構造を処理するための処理時間の制約に関する制約データが設定された記憶部と、決定済のブロック構造が、制約データで特定される制約を守るか否か判定する制約判定部と、制約が守られないと制約判定部が判定した場合に、制約が守られるようにブロック構造を変更するブロック構造変更部とを備えることを特徴とする。
本発明によるブロック構造決定方法は、ブロックが階層的に分割されて形成されるユニットを含むブロック構造を決定するブロック構造決定方法であって、ブロック構造を処理するための処理時間の制約に関する制約データをあらかじめ記憶部に設定し、決定済のブロック構造が、制約データで特定される制約を守るか否か判定し、制約が守られないと判定した場合に、制約が守られるようにブロック構造を変更することを特徴とする。
本発明によれば、画質の低下を抑制しつつ処理時間の制約を守ることができる。
ブロック構造決定回路の一実施形態を示すブロック図である。 ブロック構造決定回路の動作を説明するための概念図である ブロック間の依存関係を説明するための説明図である。 第１の実施形態の使用形状決定部の動作を示すフローチャートである。 使用形状決定部による処理の進行状況の一例を示す説明図である。 第２の実施形態の使用形状決定部の動作を示すフローチャートである。 ブロック構造決定回路の他の実施形態を示すブロック図である。 処理時間削減量を説明するための説明図である。 第３の実施形態の使用形状決定部の動作を示すフローチャートである。 第４の実施形態の使用形状決定部の動作を示すフローチャートである。 本発明によるブロック構造決定回路の主要部を示すブロック図である。 CUの分割例を示す説明図である。 一般的な映像符号化装置の構成を示す説明図である。 ３３種類の角度イントラ予測の例を示す説明図である。 予測ブロックに隣接する隣接ブロックを示す説明図である。
図１は、本発明によるブロック構造決定回路の一実施形態を示すブロック図である。図１に示すブロック構造決定回路３０７は、最適形状決定部３０７１、禁止分割リストを記憶するリスト記憶部３０７２、使用形状決定部３０７３および形状出力部３０７４を含む。なお、ブロック構造決定回路３０７は、図１３に例示したような映像符号化回路に適用可能であり、適用される場合には、ブロック構造決定部３１７に代えて実装される。
禁止分割リストには、そのような形状にしたのでは圧縮処理部が処理時間の制約を守れない形状を表す分割禁止データが設定されている。リスト記憶部３０７２には、あらかじめ分割禁止データが設定される。例えば、リスト記憶部３０７２として、分割禁止データが記録されたＲＯＭ(Read Only Memory）素子や、分割禁止データが記録される不揮発性のＲＡＭ（Random Access Memory）が使用される。
なお、TUクアッドツリー構造（分割形状に相当）は、あるビット列によるデータとして表現可能である。一例として、８４bit の値で表現可能である。すなわち、３２×３２ブロックを１６×１６ブロックに分割する／しないことに対して４bit が割り当てられる。LCU （６４×６４ブロック）には、４個の３２×３２ブロックが含まれるからである。また、１６個の１６×１６ブロックに対して、８×８ブロックに分割する／しないことを示すために１６bit が割り当てられる。さらに、６４個の８×８ブロックに対して、４×４ブロックに分割する／しないことを示すために６４bit が割り当てられる。例えば、分割することに対して「１」、分割しないことに対して「０」が設定される（「１」と「０」が逆でもよい）。
なお、LCU （６４×６４ブロック）を３２×３２ブロックに４分割することに対するbit 割り当てはない。LCU を３２×３２ブロックに分割することは必須だからである。
従って、禁止分割リストにおいて、分割禁止形状を示す８４bit の分割禁止データが１つ以上設定される。
図２は、ブロック構造決定回路３０７の動作を説明するための概念図である。図１および図２を参照して、ブロック構造決定回路３０７の動作を説明する。
最適形状決定部３０７１は、図１３に示されたブロック構造決定部３１７の機能と同様の機能を有する。すなわち、最適形状決定部３０７１は、符号化コストを最小にする、複数のTUを含むCUの形状を決定する形状決定処理４０１を実行する。図２には、形状５０１の一例が示されている。
使用形状決定部３０７３は、最適形状決定部３０７１が決定したTUクアッドツリー構造と禁止分割リストに設定されている分割禁止データとを比較するマッチング４０３を実行する。TUクアッドツリー構造がいずれの分割禁止データとも一致しない場合には、形状出力部３０７４は、最適形状決定部３０７１が決定したTUクアッドツリー構造を示すデータを出力する。図２には、分割禁止データとして、分割形状＃１、分割形状＃２、分割形状＃４のデータが例示されている。
TUクアッドツリー構造がいずれかの分割禁止データと一致する場合には、使用形状決定部３０７３は、最適形状決定部３０７１が決定したTUクアッドツリー構造を、処理時間の制約が守られるようなTUクアッドツリー構造に変更する形状修正処理４０４を実行する。そして、形状出力部３０７４は、変更されたTUクアッドツリー構造を示すデータを出力する。図２には、形状出力部３０７４が出力する形状５１１の一例が示されている。
図３は、ブロック間の依存関係を説明するための説明図である。図３には、１６×１６ブロックが例示されている。よって、図３における１６個の矩形は、それぞれ、４×４ブロックを示す。また、矩形内の数字は、処理可能順を示す。２つの同じ数値（「５」および「８」のそれぞれ）は、同時に処理可能であることを示す。
左上、右上、左下、右下の各々の４個の４×４ブロックに着目する（例えば、左上における「１」、「２」、「３」、「４」の数字が付されている４個に着目）と、４個のブロックを同時に処理することはできない。しかし、左下の４個のブロックと右上の４個のブロックとの間で、並列処理可能なブロックがある。
従って、圧縮処理部が複数のブロックを並列処理可能に構成されている場合には、並列処理を考慮すると、左下の４個のブロックを１つの大ブロック（この例では、８×８ブロック）に集約しても、処理時間の改善の程度は低い。また、右上の４個のブロックを１つの大ブロックに集約しても、処理時間の改善の程度は低い。
そこで、本発明では、処理時間の改善の程度が高い複数のブロックを大ブロックに集約するように、形状修正処理４０４が実行される。
以下、ブロック構造決定回路３０７の具体的な処理例を説明する。なお、各実施形態において、圧縮処理部は、３２×３２ブロック、１６×１６ブロックおよび８×８ブロックについて処理（例えば、図１３において破線で囲まれた部分における処理）を実行可能に構成され、４×４ブロックについては、並列処理可能に構成されている。すなわち、４×４ブロックについては、２系統の回路が含まれている。
なお、そのように圧縮処理部が構成されていることは一例であって、並列処理の実行可能範囲をより広げてもよい。
実施形態１．
図４は、第１の実施形態のブロック構造決定回路３０７における使用形状決定部３０７３の動作を示すフローチャートである。図５は、使用形状決定部３０７３による処理の進行状況の一例を示す説明図である。図４および図５を参照して、使用形状決定部３０７３がTUクアッドツリー構造を変更する処理を説明する。すなわち、最適形状決定部３０７１が決定したTUクアッドツリー構造が、禁止分割リストに設定されているいずれかの分割禁止データが示す構造と一致した場合の使用形状決定部３０７３の動作を説明する。
使用形状決定部３０７３は、まず、サイズ値Ｓに４をセットする（ステップＳ１０１）。なお、サイズ値Ｓには、４、８または１６が設定される。また、サイズ値Ｓは、Ｓ×Ｓブロックのサイズを示す値である。
次に、使用形状決定部３０７３は、サイズ値Ｓが最大サイズ値（本実施形態では、１６）を越えていなければ（ステップＳ１０２）、最適形状決定部３０７１が決定したTUクアッドツリー構造（分割形状）においてサイズ値Ｓ（この場合には、４）のブロックを含む、サイズ値２Ｓ（２×Ｓ：この場合には、８）のブロックを要素とする集合ＧＳを規定する（ステップＳ１０３）。
図５（Ａ）に示す例では、ＧＳには、２０個（＝５×４）の要素が含まれる。
次いで、使用形状決定部３０７３は、ＧＳを、サイズ値２Ｓのブロックからなる４つの部分集合に分ける（ステップＳ１０４）。左上のブロックからなる集合をＧＳ１とする（図５（Ａ）における「Ａ」が付されたブロックの集合）。右上のブロックからなる集合をＧＳ２とする（図５（Ａ）における「Ｂ」が付されたブロックの集合）。左下のブロックからなる集合をＧＳ３とする（図５（Ａ）における「Ｃ」が付されたブロックの集合）。右下のブロックからなる集合をＧＳ４とする（図５（Ａ）における「Ｄ」が付されたブロックの集合）。
そして、使用形状決定部３０７３は、ＧＳ１およびＧＳ４に含まれる全てのブロックのサイズを１段階大きくする（ステップＳ１０５）。「１段階大きい」は、４に対して８、８に対して１６、１６に対して３２である。よって、この場合には、ＧＳ１およびＧＳ４に含まれるブロックは、全て、８×８ブロックに変更される。ステップＳ１０５の処理が実行された後の分割形状が図５（Ｂ）に例示されている。
使用形状決定部３０７３は、変更後の分割形状を示すデータが、いずれかの分割禁止データと一致するか否か判定する（ステップＳ１０６）。いずれの分割禁止データとも一致しない場合には、処理を終了する。この場合には、ステップＳ１０５の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
分割形状を示すデータがいずれかの分割禁止データと一致した場合には、使用形状決定部３０７３は、ＧＳ２に含まれる全てのブロックのサイズを１段階大きくする（ステップＳ１０７）。この場合には、ＧＳ２に含まれるブロックは、全て、８×８ブロックに変更される。ステップＳ１０７の処理が実行された後の分割形状が図５（Ｃ）に例示されている。
そして、使用形状決定部３０７３は、変更後の分割形状を示すデータが、いずれかの分割禁止データと一致するか否か判定する（ステップＳ１０８）。いずれの分割禁止データとも一致しない場合には、処理を終了する。この場合には、ステップＳ１０７の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
分割形状を示すデータがいずれかの分割禁止データと一致した場合には、使用形状決定部３０７３は、ＧＳ３に含まれる全てのブロックのサイズを１段階大きくする（ステップＳ１０９）。この場合には、ＧＳ３に含まれるブロックは、全て、８×８ブロックに変更される。ステップＳ１０９の処理が実行された後の分割形状が図５（Ｄ）に例示されている。
そして、使用形状決定部３０７３は、変更後の分割形状を示すデータが、いずれかの分割禁止データと一致するか否か判定する（ステップＳ１１０）。いずれの分割禁止データとも一致しない場合には、処理を終了する。この場合には、ステップＳ１０９の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
分割形状を示すデータがいずれかの分割禁止データと一致した場合には、使用形状決定部３０７３は、サイズ値を２Ｓに変更し（ステップＳ１１１）、ステップＳ１０２の処理を実行する状態に戻る。
なお、後述するように、４×４ブロック等の同サイズのブロックについてのみ並列処理可能である場合には、ステップＳ１０７，Ｓ１０８の処理とステップＳ１０９，Ｓ１１０の処理の実行順を逆にしてもよい。
本実施形態では、処理時間の改善の程度が高い複数のブロック（左上のブロックおよび右下のブロック）が優先して大ブロックに集約され、その状態で処理時間の制約が守れない場合に初めて、並列処理の効果を享受できる複数のブロックが大ブロックに集約される。よって、TUクアッドツリー構造の変更に伴う画質低下が抑制される。
実施形態２．
図６は、第２の実施形態のブロック構造決定回路３０７における使用形状決定部３０７３の動作を示すフローチャートである。図５および図６を参照して、使用形状決定部３０７３がTUクアッドツリー構造を変更する処理を説明する。すなわち、最適形状決定部３０７１が決定したTUクアッドツリー構造が、禁止分割リストに設定されているいずれかの分割禁止データが示す構造と一致した場合の使用形状決定部３０７３の動作を説明する。
使用形状決定部３０７３は、まず、サイズ値Ｓに４をセットする（ステップＳ２０１）。
次に、使用形状決定部３０７３は、サイズ値Ｓが最大サイズ値（本実施形態では、１６）を越えていなければ（ステップＳ２０２）、最適形状決定部３０７１が決定したTUクアッドツリー構造（分割形状）においてサイズ値Ｓ（この場合には、４）のブロックを含む、サイズ値２Ｓ（この場合には、８）のブロックを要素とする集合ＧＳを規定する（ステップＳ２０３）。
図５（Ａ）に示す例では、ＧＳには、２０個（＝５×４）の要素が含まれる。
次いで、使用形状決定部３０７３は、ＧＳを、サイズ値２Ｓのブロックからなる４つの部分集合に分ける（ステップＳ２０４）。左上のブロックからなる集合をＧＳ１とする（図５（Ａ）における「Ａ」が付されたブロックの集合）。右上のブロックからなる集合をＧＳ２とする（図５（Ａ）における「Ｂ」が付されたブロックの集合）。左下のブロックからなる集合をＧＳ３とする（図５（Ａ）における「Ｃ」が付されたブロックの集合）。右下のブロックからなる集合をＧＳ４とする（図５（Ａ）における「Ｄ」が付されたブロックの集合）。
そして、使用形状決定部３０７３は、ＧＳ１およびＧＳ４に含まれるブロックのうち任意のブロックのサイズを１段階大きくし、サイズを大きくしたブロックをＧＳ１またはＧＳ４から除外する（ステップＳ２０５）。この場合には、ＧＳ１およびＧＳ４に含まれるブロックのうち、いずれか４個の４×４ブロックが８×８ブロックに変更される。なお、ステップＳ２０５では、使用形状決定部３０７３は、既にステップＳ２０５の処理対象になったブロック以外のブロックを対象としてサイズを大きくする。
使用形状決定部３０７３は、変更後の分割形状を示すデータが、いずれかの分割禁止データと一致するか否か判定する（ステップＳ２０６）。いずれの分割禁止データとも一致しない場合には、処理を終了する。この場合には、ステップＳ２０５の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
そして、使用形状決定部３０７３は、ＧＳ１およびＧＳ４が空集合になったか否か（要素が全て除外されたか否か）確認する（ステップＳ２０７）。ＧＳ１またはＧＳ４が空集合でなければ、ステップＳ２０５に戻る。
ＧＳ１およびＧＳ４が空集合になった場合には、使用形状決定部３０７３は、ＧＳ２に含まれるブロックのうち任意のブロックのサイズを１段階大きくし、サイズを大きくしたブロックをＧＳ２から除外する（ステップＳ２０８）。
使用形状決定部３０７３は、変更後の分割形状を示すデータが、いずれかの分割禁止データと一致するか否か判定する（ステップＳ２０９）。いずれの分割禁止データとも一致しない場合には、処理を終了する。この場合には、ステップＳ２０８の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
そして、使用形状決定部３０７３は、ＧＳ２が空集合になったか否か確認する（ステップＳ２１０）。ＧＳ２が空集合でなければ、ステップＳ２０８に戻る。
ＧＳ２が空集合になった場合には、使用形状決定部３０７３は、ＧＳ３に含まれるブロックのうち任意のブロックのサイズを１段階大きくし、サイズを大きくしたブロックをＧＳ３から除外する（ステップＳ２１１）。
使用形状決定部３０７３は、変更後の分割形状を示すデータが、いずれかの分割禁止データと一致するか否か判定する（ステップＳ２１２）。いずれの分割禁止データとも一致しない場合には、処理を終了する。この場合には、ステップＳ２１１の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
そして、使用形状決定部３０７３は、ＧＳ３が空集合になったか否か確認する（ステップＳ２１３）。ＧＳ３が空集合でなければ、ステップＳ２１１に戻る。
なお、後述するように、４×４ブロック等の同サイズのブロックについてのみ並列処理可能である場合には、ステップＳ２０８〜Ｓ２１０の処理とステップＳ２１１〜Ｓ２１３の処理の実行順を逆にしてもよい。
ＧＳ３が空集合になった場合には、使用形状決定部３０７３は、サイズ値を２Ｓに変更し（ステップＳ２１４）、ステップＳ２０２の処理を実行する状態に戻る。
本実施形態でも、処理時間の改善の程度が高い複数のブロック（左上のブロックおよび右下のブロック）が優先して大ブロックに集約され、その状態で処理時間の制約が守れない場合に初めて、並列処理の効果を享受できる複数のブロックが大ブロックに集約される。よって、TUクアッドツリー構造の変更に伴う画質低下が抑制される。
さらに、本実施形態では、使用形状決定部３０７３は、集合ＧＳ１，ＧＳ２，ＧＳ３，ＧＳ４の各々の要素に対して１個ずつブロックサイズを大きくする処理を実行するので、第１の実施形態の場合に比べて、サイズが大きくなる領域が低減する。よって、画質低下が抑制される効果がより大きくなる。
実施形態３．
図７は、本発明によるブロック構造決定回路の他の実施形態を示すブロック図である。図７に示すブロック構造決定回路３０７Ａは、最適形状決定部３０７１、禁止分割リストおよび処理時間リストを記憶するリスト記憶部３０７２、使用形状決定部３０７３および形状出力部３０７４を含む。なお、ブロック構造決定回路３０７は、図１３に例示したような映像符号化回路に適用可能であり、適用される場合には、ブロック構造決定部３１７に代えて実装される。
図８（Ａ），（Ｂ）は、処理時間削減量を説明するための説明図である。図８における１６個の矩形は、それぞれ、４×４ブロックを示す。また、矩形内の数字は、処理可能順を示す。２つの同じ数値（図８において斜線が施された「２」、「５」、「８」）は、同時に処理可能であることを示す。また、左上の４個のブロックをＧ１とする。右上の４個のブロックをＧ２とする。左下の４個のブロックをＧ３とする。右下の４個のブロックをＧ４とする。
また、圧縮処理部におけるLCU の処理時間をＴＬＣＵとする。各々のサイズのブロックの処理時間をＴＳとする（Ｓ＝４，８，１６，３２：Ｔ４は４×４ブロックの処理時間、Ｔ８は８×８ブロックの処理時間、Ｔ１６は１６×１６ブロックの処理時間、Ｔ３２は３２×３２ブロックの処理時間）。なお、圧縮処理部において、少なくとも、４×４ブロックについて２系統の回路が含まれているとする。
Ｓ＝４の場合、Ｇ１またはＧ４のサイズを８×８に大きくすることは、圧縮処理部における４×４ブロックの並列処理に影響を与えない。図８（Ａ）には、Ｇ１のサイズを８×８に大きくしたことが例示されているが、Ｇ１のサイズを８×８に変えても変えなくても、Ｇ２およびＧ３について２つの４×４ブロックの並列処理が可能である。
なお、Ｇ１のサイズを８×８に変えない場合、ＴＬＣＵ＝１４＊ＴＳ（Ｓ＝４）である。Ｇ１のサイズを８×８に変えた場合、ＴＬＣＵ＝１０＊ＴＳ＋Ｔ２Ｓである。また、ブロックサイズを変えた場合の処理時間削減量をＴｄとすると、図８（Ａ）に示す例では、Ｔｄ＝４＊ＴＳ−Ｔ２Ｓである。
図８（Ｂ）に示すように、Ｇ２のサイズを８×８に大きくすると、Ｇ２およびＧ３について並列処理可能な４×４ブロックはない。よって、圧縮処理部において２系統の４×４ブロックについての回路が含まれている場合（４×４ブロックについてのみ並列処理可能な場合）、ブロックサイズを大きくすると、並列処理性能が低下することがある。また、４×４ブロック等の同サイズのブロックについてのみ並列処理可能である場合には、Ｇ２のサイズを先に大きくしてもＧ３のサイズを先に大きくしても、大きくした後の処理時間削減量に変わりはない。
なお、Ｇ２のサイズを８×８に変えない場合、ＴＬＣＵ＝１４＊ＴＳである。Ｇ２のサイズを８×８に変えた場合、ＴＬＣＵ＝１２＊ＴＳ＋Ｔ２Ｓである。また、図８（Ｂ）に示す例では、Ｔｄ＝２＊ＴＳ−Ｔ２Ｓである。
ただし、圧縮処理部において４×４ブロックについてのみ並列処理可能というわけではない場合（例えば、４×４ブロックと８×８ブロックについて並列処理可能な場合）には、Ｇ２のサイズを８×８に大きくしたときに処理時間が削減される。具体的には、図８（Ｂ）の右側に示す例において、「５」が付されたブロック（４×４ブロックと８×８ブロック）について並列処理可能であるときには、ＴＬＣＵ＝１１＊ＴＳ＋Ｔ２Ｓである。よって、Ｔｄ＝３＊ＴＳ−Ｔ２Ｓであって、２＊ＴＳ−Ｔ２Ｓよりも大きくなる。
分割禁止データが示すTUクアッドツリー構造に対応するLCU 全体としての処理時間Ｔｂａｄとすると、ブロックサイズを大きくした場合の総処理時間削減量ΣＴｄが（Ｔｂａｄ−ＴＬＣＵ）よりも大きければ（（Ｔｂａｄ−ΣＴｄ）＜ＴＬＣＵであれば）、処理時間の制約が守られることになる。
以下、（Ｔｂａｄ−ΣＴｄ）＜ＴＬＣＵを条件式という。なお、ＴＬＣＵは、目標値に相当する。
本実施形態では、リスト記憶部３０７２には、禁止分割リストとともに、各々の分割禁止データに対応する処理時間データ（Ｔｂａｄを示す）が設定された処理時間リストが記憶されている（図７参照）。
図９は、第３の実施形態の使用形状決定部３０７３の動作を示すフローチャートである。図５および図９を参照して、使用形状決定部３０７３がTUクアッドツリー構造を変更する処理を説明する。すなわち、最適形状決定部３０７１が決定したTUクアッドツリー構造が、禁止分割リストに設定されているいずれかの分割禁止データが示す構造と一致した場合の使用形状決定部３０７３の動作を説明する。
使用形状決定部３０７３は、禁止分割リストにおいて、最適形状決定部３０７１が決定したTUクアッドツリー構造に一致する構造を示す分割禁止データのＴｂａｄを入力する（ステップＳ１００）。また、サイズ値Ｓに４をセットする（ステップＳ１０１）。
次に、使用形状決定部３０７３は、サイズ値Ｓが最大サイズ値（本実施形態では、１６）を越えていなければ（ステップＳ１０２）、最適形状決定部３０７１が決定したTUクアッドツリー構造（分割形状）においてサイズ値Ｓ（この場合には、４）のブロックを含む、サイズ値２Ｓ（２×Ｓ：この場合には、８）のブロックを要素とする集合ＧＳを規定する（ステップＳ１０３）。
図５（Ａ）に示す例では、ＧＳには、２０個（＝５×４）の要素が含まれる。
次いで、使用形状決定部３０７３は、ＧＳを、サイズ値２Ｓのブロックからなる４つの部分集合に分ける（ステップＳ１０４）。左上のブロックからなる集合をＧＳ１とする（図５（Ａ）における「Ａ」が付されたブロックの集合）。右上のブロックからなる集合をＧＳ２とする（図５（Ａ）における「Ｂ」が付されたブロックの集合）。左下のブロックからなる集合をＧＳ３とする（図５（Ａ）における「Ｃ」が付されたブロックの集合）。右下のブロックからなる集合をＧＳ４とする（図５（Ａ）における「Ｄ」が付されたブロックの集合）。
そして、使用形状決定部３０７３は、ＧＳ１およびＧＳ４に含まれる全てのブロックのサイズを１段階大きくする（ステップＳ１０５）。この場合には、ＧＳ１およびＧＳ４に含まれるブロックは、全て、８×８ブロックに変更される。
使用形状決定部３０７３は、変更前後の分割形状を示すデータにもとづいてΣＴｄを計算し、ステップＳ１００の処理で得たＴｂａｄからΣＴｄを減算し、上記の条件式が満たされるか否か判定する（ステップＳ１０６Ａ）。条件式が満たされる場合には、処理を終了する。この場合には、ステップＳ１０５の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
条件式が満たされない場合には、使用形状決定部３０７３は、ＧＳ２に含まれる全てのブロックのサイズを１段階大きくする（ステップＳ１０７）。この場合には、ＧＳ２に含まれるブロックは、全て、８×８ブロックに変更される。
そして、使用形状決定部３０７３は、変更前後の分割形状を示すデータにもとづいてΣＴｄを計算し、ステップＳ１００の処理で得たＴｂａｄからΣＴｄを減算し、上記の条件式が満たされるか否か判定する（ステップＳ１０８Ａ）。条件式が満たされる場合には、処理を終了する。この場合には、ステップＳ１０７の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
条件式が満たされない場合には、使用形状決定部３０７３は、ＧＳ３に含まれる全てのブロックのサイズを１段階大きくする（ステップＳ１０９）。この場合には、ＧＳ３に含まれるブロックは、全て、８×８ブロックに変更される。
そして、使用形状決定部３０７３は、変更前後の分割形状を示すデータにもとづいてΣＴｄを計算し、ステップＳ１００の処理で得たＴｂａｄからΣＴｄを減算し、上記の条件式が満たされるか否か判定する（ステップＳ１１０Ａ）。条件式が満たされる場合には、処理を終了する。この場合には、ステップＳ１０９の処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
条件式が満たされない場合には、使用形状決定部３０７３は、サイズ値を２Ｓに変更し（ステップＳ１１１）、ステップＳ１０２の処理を実行する状態に戻る。
なお、上述したように、４×４ブロック等の同サイズのブロックについてのみ並列処理可能である場合には、ステップＳ１０７，Ｓ１０８Ａの処理とステップＳ１０９，Ｓ１１０Ａの処理の実行順を逆にしてもよい。
本実施形態でも、処理時間の改善の程度が高い複数のブロック（左上のブロックおよび右下のブロック）が優先して大ブロックに集約され、その状態で処理時間の制約が守れない場合に初めて、並列処理の効果を享受できる複数のブロックが大ブロックに集約される。よって、TUクアッドツリー構造の変更に伴う画質低下が抑制される。
また、本実施形態では、ステップＳ１０１〜Ｓ１１１の処理の実行中に、使用形状決定部３０７３は、変更した形状（TUクアッドツリー構造）を示すデータと分割禁止データとの照合を行わないので、第１の実施形態と比較すると、処理時間の制約を守ることができるTUクアッドツリー構造を決定するのに要する時間を短縮できる。
実施形態４．
図１０は、第４の実施形態のブロック構造決定回路３０７における使用形状決定部３０７３の動作を示すフローチャートである。図５および図１０を参照して、使用形状決定部３０７３がTUクアッドツリー構造を変更する処理を説明する。すなわち、最適形状決定部３０７１が決定したTUクアッドツリー構造が、禁止分割リストに設定されているいずれかの分割禁止データが示す構造と一致した場合の使用形状決定部３０７３の動作を説明する。
なお、本実施形態では、第３の実施形態の場合と同様、リスト記憶部３０７２には、禁止分割リストともに、各々の分割禁止データに対応する処理時間データ（Ｔｂａｄを示す）が設定された処理時間リストが記憶されている。
使用形状決定部３０７３は、禁止分割リストにおいて、最適形状決定部３０７１が決定したTUクアッドツリー構造に一致する構造を示す分割禁止データのＴｂａｄを入力する（ステップＳ２００）。また、サイズ値Ｓに４をセットする（ステップＳ２０１）
次に、使用形状決定部３０７３は、サイズ値Ｓが最大サイズ値（本実施形態では、１６）を越えていなければ（ステップＳ２０２）、最適形状決定部３０７１が決定したTUクアッドツリー構造（分割形状）においてサイズ値Ｓ（この場合には、４）のブロックを含む、サイズ値２Ｓ（この場合には、８）のブロックを要素とする集合ＧＳを規定する（ステップＳ２０３）。
図５（Ａ）に示す例では、ＧＳには、２０個（＝５×４）の要素が含まれる。
次いで、使用形状決定部３０７３は、ＧＳを、サイズ値２Ｓのブロックからなる４つの部分集合に分ける（ステップＳ２０４）。左上のブロックからなる集合をＧＳ１とする（図５（Ａ）における「Ａ」が付されたブロックの集合）。右上のブロックからなる集合をＧＳ２とする（図５（Ａ）における「Ｂ」が付されたブロックの集合）。左下のブロックからなる集合をＧＳ３とする（図５（Ａ）における「Ｃ」が付されたブロックの集合）。右下のブロックからなる集合をＧＳ４とする（図５（Ａ）における「Ｄ」が付されたブロックの集合）。
使用形状決定部３０７３は、ＧＳ１およびＧＳ４に含まれるブロックのうち任意のブロックのサイズを１段階大きくする（ステップＳ２０５Ａ）。そして、使用形状決定部３０７３は、サイズを大きくしたブロックについて、変更前後の分割形状を示すデータにもとづいてΣＴｄを計算し、ステップＳ２００の処理で得たＴｂａｄからΣＴｄを減算し、上記の条件式が満たされるか否か判定する（ステップＳ２０６Ａ）。条件式が満たされる場合には、処理を終了する。この場合には、直前のステップＳ２０５Ａの処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
条件式が満たされない場合、使用形状決定部３０７３は、サイズを大きくしていないブロックが残っているか否か確認する（ステップＳ２０７Ａ）。サイズを大きくしていないブロックが残っている場合には、ステップＳ２０５Ａに戻る。ブロックが残っていない場合には、ステップＳ２０８Ａに移行する。
なお、ステップＳ２０６Ａの処理で条件式が満たされないことが確認された場合、ステップＳ２０５Ａの処理で大きくされたブロックは、もとのサイズに戻される。換言すれば、使用形状決定部３０７３は、ステップＳ２０５Ａの処理では、実際にブロックサイズを大きくするのではなく、ステップＳ２０６Ａの判定処理のために大きくする試行処理を実行する。また、使用形状決定部３０７３は、ステップＳ２０５Ａの処理で、既に試行処理の対象にしたブロック以外の任意のブロックを対象にブロックサイズを大きくすることを試みる。
ステップＳ２０８Ａでは、使用形状決定部３０７３は、ＧＳ２に含まれるブロックのうち任意のブロックのサイズを１段階大きくする試行処理を実行する。そして、使用形状決定部３０７３は、サイズを大きくしたブロックについて、変更前後の分割形状を示すデータにもとづいてΣＴｄを計算し、ステップＳ２００の処理で得たＴｂａｄからΣＴｄを減算し、上記の条件式が満たされるか否か判定する（ステップＳ２０９Ａ）。条件式が満たされる場合には、処理を終了する。この場合には、直前のステップＳ２０８Ａの処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
条件式が満たされない場合、使用形状決定部３０７３は、サイズを大きくしていないブロックが残っているか否か確認する（ステップＳ２１０Ａ）。サイズを大きくしていないブロックが残っている場合には、ステップＳ２０８Ａに戻る。ブロックが残っていない場合には、ステップＳ２１１Ａに移行する。
ステップＳ２１１Ａでは、使用形状決定部３０７３は、ＧＳ３に含まれるブロックのうち任意のブロックのサイズを１段階大きくする試行処理を実行する。そして、使用形状決定部３０７３は、サイズを大きくしたブロックについて、変更前後の分割形状を示すデータにもとづいてΣＴｄを計算し、ステップＳ２００の処理で得たＴｂａｄからΣＴｄを減算し、上記の条件式が満たされるか否か判定する（ステップＳ２１２Ａ）。条件式が満たされる場合には、処理を終了する。この場合には、直前のステップＳ２１１Ａの処理で変更された形状が、形状出力部３０７４から出力されるTUクアッドツリー構造である。
条件式が満たされない場合、使用形状決定部３０７３は、サイズを大きくしていないブロックが残っているか否か確認する（ステップＳ２１３Ａ）。サイズを大きくしていないブロックが残っている場合には、ステップＳ２１１Ａに戻る。ブロックが残っていない場合には、使用形状決定部３０７３は、サイズ値を２Ｓに変更し（ステップＳ２１４）、ステップＳ２０２の処理を実行する状態に戻る。
なお、上述したように、４×４ブロック等の同サイズのブロックについてのみ並列処理可能である場合には、ステップＳ２０８Ａ〜Ｓ２１０Ａの処理とステップＳ２１１Ａ〜Ｓ２１３Ａの処理の実行順を逆にしてもよい。
本実施形態でも、処理時間の改善の程度が高い複数のブロック（左上のブロックおよび右下のブロック）が優先して大ブロックに集約され、その状態で処理時間の制約が守れない場合に初めて、並列処理の効果を享受できる複数のブロックが大ブロックに集約される。よって、TUクアッドツリー構造の変更に伴う画質低下が抑制される。
また、本実施形態では、ステップＳ２０１〜Ｓ２１４の処理の実行中に、使用形状決定部３０７３は、変更した形状（TUクアッドツリー構造）を示すデータと分割禁止データとの照合を行わないので、第２の実施形態と比較すると、処理時間の制約を守ることができるTUクアッドツリー構造を決定するのに要する時間を短縮できる。
さらに、本実施形態では、使用形状決定部３０７３は、集合ＧＳ１，ＧＳ２，ＧＳ３，ＧＳ４の各々の要素に対して１個ずつブロックサイズを大きくする試行処理を実行するので、第３の実施形態の場合に比べて、サイズが大きくなる領域が低減する。よって、画質低下が抑制される効果がより大きくなる。
図１１は、本発明によるブロック構造決定回路の主要部を示すブロック図である。図１１に示すように、ブロック構造決定回路は、ブロック構造を処理するための処理時間の制約に関する制約データ（例えば、図１および図７に示す禁止分割リストと、図７に示す処理時間リスト）が設定された記憶部１１（例えば、図１および図７に示すリスト記憶部３０７２で実現される。）と、決定済のブロック構造（例えば、図１および図７に示す最適形状決定部３０７１が決定したTUクアッドツリー構造）が、制約データで特定される制約を守るか否か判定する制約判定部１２（例えば、図１および図７に示す使用形状決定部３０７３で実現される。）と、制約が守られないと制約判定部１２が判定した場合に、制約が守られるようにブロック構造を変更するブロック構造変更部１３（例えば、図１および図７に示す使用形状決定部３０７３で実現される。）とを備える。
一例として、複数段階のユニットのサイズ（例えば、３２×３２ブロックサイズ、１６×１６ブロックサイズ、８×８ブロックサイズおよび４×４ブロックサイズ）が規定され、ブロック構造変更部１３は、決定済のブロック構造におけるユニットのサイズを１段階（例えば、４×４ブロックサイズに対して８×８ブロックサイズ）大きくする。
ブロック構造変更部１３は、並列処理不能（例えば、後段の圧縮処理部において同時に処理を開始できない。）なユニット（例えば、図８に例示されたＧ１およびＧ４）を優先して、サイズを１段階大きくすることが好ましい。
制約データは、例えば、処理時間の制約が守られないブロック構造を示すデータ（上記の例では、分割禁止データ）である。また、制約データが、処理時間の制約が守られないブロック構造を処理するための処理時間データ（例えば、Ｔｂａｄ）を含み、ブロック構造変更部１３は、処理時間データが示す処理時間とブロック構造を変更した後の処理時間（例えば、ΣＴｄ）との差が目標値（例えば、ＴＬＣＵ）よりも小さくなるようなブロック構造に変更するように構成されていてもよい。
以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１３年１０月２２日に出願された日本特許出願２０１３−２１８８２５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１１ 記憶部
１２ 制約判定部
１３ ブロック構造変更部
３０１ 変換部
３０２ 量子化部
３０３ エントロピー符号化部
３０４ 逆量子化／逆変換部
３０５ バッファ
３０６ 予測部
３０７，３０７Ａ ブロック構造決定回路
３１７ ブロック構造決定部
３０７１ 最適形状決定部
３０７２ リスト記憶部
３０７３ 使用形状決定部
３０７４ 形状出力部

Claims (10)

  1. ブロックが階層的に分割されて形成されるユニットを含むブロック構造を決定するブロック構造決定回路であって、
    前記ブロック構造を処理するための処理時間の制約に関する制約データが設定された記憶部と、
    決定済の前記ブロック構造が、前記制約データで特定される制約を守るか否か判定する制約判定部と、
    前記制約が守られないと前記制約判定部が判定した場合に、前記制約が守られるように前記ブロック構造を変更するブロック構造変更部とを備える
    ことを特徴とするブロック構造決定回路。
  2. 複数段階の前記ユニットのサイズが規定され、
    前記ブロック構造変更部は、決定済の前記ブロック構造における前記ユニットのサイズを１段階大きくする
    請求項１記載のブロック構造決定回路。
  3. 前記ブロック構造変更部は、並列処理不能な前記ユニットを優先して、サイズを１段階大きくする
    請求項２記載のブロック構造決定回路。
  4. 前記制約データは、前記処理時間の制約が守られない前記ブロック構造を示すデータである
    請求項１から請求項３のうちのいずれか１項に記載のブロック構造決定回路。
  5. 前記制約データは、前記処理時間の制約が守られない前記ブロック構造を処理するための処理時間データを含み、
    前記ブロック構造変更部は、前記処理時間データが示す処理時間と前記ブロック構造を変更した後の処理時間との差が目標値よりも小さくなるような前記ブロック構造に変更する
    請求項４記載のブロック構造決定回路。
  6. ブロックが階層的に分割されて形成されるユニットを含むブロック構造を決定するブロック構造決定方法であって、
    前記ブロック構造を処理するための処理時間の制約に関する制約データをあらかじめ記憶部に設定し、
    決定済の前記ブロック構造が、前記制約データで特定される制約を守るか否か判定し、
    前記制約が守られないと判定した場合に、前記制約が守られるように前記ブロック構造を変更する
    ことを特徴とするブロック構造決定方法。
  7. 複数段階の前記ユニットのサイズが規定され、
    決定済の前記ブロック構造における前記ユニットのサイズを１段階大きくする
    請求項６記載のブロック構造決定方法。
  8. 並列処理不能な前記ユニットを優先して、サイズを１段階大きくする
    請求項７記載のブロック構造決定方法。
  9. 前記制約データとして、前記処理時間の制約が守られない前記ブロック構造を示すデータを設定する
    請求項６から請求項８のうちのいずれか１項に記載のブロック構造決定方法。
  10. 前記制約データとして、前記処理時間の制約が守られない前記ブロック構造を処理するための処理時間データも設定し、
    前記処理時間データが示す処理時間と前記ブロック構造を変更した後の処理時間との差が目標値よりも小さくなるような前記ブロック構造に変更する
    請求項９記載のブロック構造決定方法。
JP2015543696A 2013-10-22 2014-09-30 ブロック構造決定回路およびブロック構造決定方法 Active JP6337904B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013218825 2013-10-22
JP2013218825 2013-10-22
PCT/JP2014/004996 WO2015059876A1 (ja) 2013-10-22 2014-09-30 ブロック構造決定回路およびブロック構造決定方法

Publications (2)

Publication Number Publication Date
JPWO2015059876A1 true JPWO2015059876A1 (ja) 2017-03-09
JP6337904B2 JP6337904B2 (ja) 2018-06-06

Family

ID=52992498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543696A Active JP6337904B2 (ja) 2013-10-22 2014-09-30 ブロック構造決定回路およびブロック構造決定方法

Country Status (3)

Country Link
US (1) US20160249050A1 (ja)
JP (1) JP6337904B2 (ja)
WO (1) WO2015059876A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017188565A1 (ko) * 2016-04-25 2017-11-02 엘지전자 주식회사 영상 코딩 시스템에서 영상 디코딩 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006024584A1 (de) * 2004-08-27 2006-03-09 Siemens Aktiengesellschaft Verfahren und vorrichtung zum codieren und decodieren
WO2012101781A1 (ja) * 2011-01-26 2012-08-02 株式会社日立製作所 画像復号化装置
WO2014162871A1 (ja) * 2013-04-02 2014-10-09 日本電信電話株式会社 ブロックサイズ決定方法、映像符号化装置、及びプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456760B2 (en) * 2006-09-11 2008-11-25 Apple Inc. Complexity-aware encoding
KR101210578B1 (ko) * 2008-12-23 2012-12-11 한국전자통신연구원 스케일러블 비디오 코딩에서의 비트율-왜곡값을 이용한 상위 계층의 빠른 부호화 방법 및 그 부호화 장치
JP2013011494A (ja) * 2011-06-28 2013-01-17 Mitsubishi Heavy Ind Ltd 浸透探傷試験装置及び方法
US10440373B2 (en) * 2011-07-12 2019-10-08 Texas Instruments Incorporated Method and apparatus for coding unit partitioning
CN103748877B (zh) * 2011-08-17 2017-05-10 联发科技（新加坡）私人有限公司 帧内预测方法和装置
US9456212B2 (en) * 2011-09-30 2016-09-27 Broadcom Corporation Video coding sub-block sizing based on infrastructure capabilities and current conditions
JP5918040B2 (ja) * 2012-06-19 2016-05-18 京セラ株式会社 振動装置、入力装置、表示装置、および電子機器
EP2920962A4 (en) * 2012-11-13 2016-07-20 Intel Corp ADAPTIVE TRANSFORMATION ENCODING OF CONTENT FOR NEXT GENERATION VIDEO
US9172966B2 (en) * 2013-05-13 2015-10-27 Broadcom Corporation System and method for adaptive coding tree mode decision
JP2014236264A (ja) * 2013-05-31 2014-12-15 ソニー株式会社 画像処理装置、画像処理方法及びプログラム
US20150055697A1 (en) * 2013-08-20 2015-02-26 Media Tek Inc. Method and Apparatus of Transform Process for Video Coding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006024584A1 (de) * 2004-08-27 2006-03-09 Siemens Aktiengesellschaft Verfahren und vorrichtung zum codieren und decodieren
WO2012101781A1 (ja) * 2011-01-26 2012-08-02 株式会社日立製作所 画像復号化装置
WO2014162871A1 (ja) * 2013-04-02 2014-10-09 日本電信電話株式会社 ブロックサイズ決定方法、映像符号化装置、及びプログラム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LIQUAN SHEN ET AL.: "Fast CU size decision and mode decision algorithm for HEVC intra coding", IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, vol. pp.207 - 213, JPN6014050345, 25 March 2012 (2012-03-25), ISSN: 0003773428 *
SEUNGHYUN CHO AND MUNCHURL KIM: "Fast CU Splitting and Pruning for Suboptimal CU Partitioning in HEVC Intra Coding", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, vol. 23, no. 9, JPN6014050344, September 2013 (2013-09-01), pages 1555 - 1564, XP011525604, ISSN: 0003773427, DOI: 10.1109/TCSVT.2013.2249017 *

Also Published As

Publication number Publication date
JP6337904B2 (ja) 2018-06-06
US20160249050A1 (en) 2016-08-25
WO2015059876A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6561174B2 (ja) 復号装置および符号化装置
JP6841361B2 (ja) Ｈｅｖｃビデオ符号化における論理的イントラモードネーミング
JP7043616B2 (ja) ビデオ信号処理方法及び装置
JP5063677B2 (ja) 映像符号化方法及び復号方法、それらの装置、それらのプログラム並びにプログラムを記録した記録媒体
US20210368172A1 (en) Method and device for encoding/decoding image, and recording medium having stored bitstream
JP2022087158A (ja) イントラ予測方法とそれを利用した符号化器及び復号化器
US20190141319A1 (en) Method and apparatus for encoding/decoding video signal
CN110839155B (zh) 运动估计的方法、装置、电子设备及计算机可读存储介质
KR20220013472A (ko) 비디오 신호의 처리 방법 및 장치
US20220417553A1 (en) Encoding method and apparatus therefor, and decoding method and apparatus therefor
JP6965887B2 (ja) イントラ予測モード決定方法、イントラ予測モード決定装置およびイントラ予測モード決定プログラム
CA3105432A1 (en) Intra prediction encoding/decoding method and apparatus for chrominance components
WO2020175145A1 (ja) 画像処理装置及び画像処理方法
CN108924551B (zh) 视频图像编码模式的预测方法及相关设备
JP6253406B2 (ja) 画像符号化装置、撮像装置、画像符号化方法、及びプログラム
JP6337904B2 (ja) ブロック構造決定回路およびブロック構造決定方法
JP6176044B2 (ja) ブロック構造決定回路および情報圧縮回路
JP2012044535A (ja) 動画像符号化装置及び動画像符号化方法
US8463057B2 (en) Image encoding apparatus and control method therefor
JP2022125265A (ja) 復号装置及びプログラム
JP2018061224A (ja) 符号化装置、復号装置及びプログラム
JP7193929B2 (ja) 画像処理装置、画像処理方法、及び、プログラム
WO2012111208A1 (ja) 動画像符号化装置
US9948932B2 (en) Image processing apparatus and control method of image processing apparatus
JP6185375B2 (ja) 画像符号化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180423

R150 Certificate of patent or registration of utility model

Ref document number: 6337904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150