JPWO2013118240A1 - Filter circuit and module - Google Patents

Filter circuit and module Download PDF

Info

Publication number
JPWO2013118240A1
JPWO2013118240A1 JP2013557266A JP2013557266A JPWO2013118240A1 JP WO2013118240 A1 JPWO2013118240 A1 JP WO2013118240A1 JP 2013557266 A JP2013557266 A JP 2013557266A JP 2013557266 A JP2013557266 A JP 2013557266A JP WO2013118240 A1 JPWO2013118240 A1 JP WO2013118240A1
Authority
JP
Japan
Prior art keywords
terminal
bpf
filter
output
bandpass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013557266A
Other languages
Japanese (ja)
Inventor
治 川内
治 川内
健誠 上原
健誠 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013557266A priority Critical patent/JPWO2013118240A1/en
Publication of JPWO2013118240A1 publication Critical patent/JPWO2013118240A1/en
Pending legal-status Critical Current

Links

Images

Abstract

それぞれ、入力端子Tinおよび出力端子Toutを有する第1バンドパスフィルタ12、第2バンドパスフィルタ14、第3バンドパスフィルタ16、および第4バンドパスフィルタ18と、前記第1バンドパスフィルタの入力端子および出力端子のいずれか一方と、前記第2バンドパスフィルタの入力端子および出力端子の前記一方と、が共通に接続された第1端子T1と、前記第3バンドパスフィルタの入力端子および出力端子の前記一方と、前記第4バンドパスフィルタの入力端子および出力端子の前記一方と、が共通に接続された第2端子T2と、前記第1バンドパスフィルタの入力端子および出力端子の他方と、前記第4バンドパスフィルタの入力端子および出力端子の前記他方と、が共通に接続された第3端子T3と、前記第2バンドパスフィルタの入力端子および出力端子の前記他方と、前記第3バンドパスフィルタの入力端子および出力端子の前記他方と、が共通に接続された第4端子T4と、を具備するフィルタ回路。A first band-pass filter 12, a second band-pass filter 14, a third band-pass filter 16, a fourth band-pass filter 18 each having an input terminal Tin and an output terminal Tout, and an input terminal of the first band-pass filter And a first terminal T1 in which one of the input terminal and the output terminal of the second bandpass filter is connected in common, and an input terminal and an output terminal of the third bandpass filter A second terminal T2 commonly connected to the one of the input terminal and the output terminal of the fourth bandpass filter, the other of the input terminal and the output terminal of the first bandpass filter, A third terminal T3 commonly connected to the other of the input terminal and the output terminal of the fourth bandpass filter; Filter circuit comprising said other input terminal and the output terminal of the bandpass filter, wherein the other input terminal and the output terminal of the third band-pass filter, and a fourth terminal T4 which are connected in common, the.

Description

本発明は、フィルタ回路およびモジュールに関し、例えば、複数のバンドパスフィルタを有するフィルタ回路およびモジュールに関する。   The present invention relates to a filter circuit and a module, for example, a filter circuit and a module having a plurality of bandpass filters.

例えば、移動体通信端末においては、各種通信方式に対応し複数のバンドパスフィルタが用いられる。複数のバンドパスフィルタは、例えば1つのフィルタ回路として1つの部品にまとめられる。   For example, in a mobile communication terminal, a plurality of band pass filters are used corresponding to various communication methods. The plurality of band-pass filters are combined into one component as one filter circuit, for example.

特許文献1には、デュープレクサを4つのバンドパスフィルタを用い形成することが記載されている。4つのバンドパスフィルタが1つのモジュールとして集積化されている。   Patent Document 1 describes that a duplexer is formed by using four band pass filters. Four band pass filters are integrated as one module.

特表2003−517239号公報Special table 2003-517239 gazette

複数のフィルタを1つのフィルタ回路とする場合、各フィルタが入力端子と出力端子とを有する。このため、フィルタ回路は、多くの端子を有することになる。   When a plurality of filters are used as one filter circuit, each filter has an input terminal and an output terminal. For this reason, the filter circuit has many terminals.

本発明は、上記課題に鑑みなされたものであり、フィルタ回路の端子数を削減することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to reduce the number of terminals of a filter circuit.

本発明は、それぞれ、入力端子および出力端子を有する第1バンドパスフィルタ、第2バンドパスフィルタ、第3バンドパスフィルタ、および第4バンドパスフィルタと、前記第1バンドパスフィルタの入力端子および出力端子のいずれか一方と、前記第2バンドパスフィルタの入力端子および出力端子の前記一方と、が共通に接続された第1端子と、前記第3バンドパスフィルタの入力端子および出力端子の前記一方と、前記第4バンドパスフィルタの入力端子および出力端子の前記一方と、が共通に接続された第2端子と、前記第1バンドパスフィルタの入力端子および出力端子の他方と、前記第4バンドパスフィルタの入力端子および出力端子の前記他方と、が共通に接続された第3端子と、前記第2バンドパスフィルタの入力端子および出力端子の前記他方と、前記第3バンドパスフィルタの入力端子および出力端子の前記他方と、が共通に接続された第4端子と、を具備することを特徴とするフィルタ回路である。本発明によれば、フィルタ回路の端子数を削減することができる。   The present invention includes a first bandpass filter, a second bandpass filter, a third bandpass filter, and a fourth bandpass filter each having an input terminal and an output terminal, and an input terminal and an output of the first bandpass filter. One of the terminals and the one of the input terminal and the output terminal of the second bandpass filter, and the one of the input terminal and the output terminal of the third bandpass filter. A second terminal commonly connected to the one of the input terminal and the output terminal of the fourth bandpass filter, the other of the input terminal and the output terminal of the first bandpass filter, and the fourth band. A third terminal commonly connected to the other of the input terminal and the output terminal of the pass filter; and an input terminal of the second band pass filter. Wherein the other fine output terminal, a filter circuit characterized by comprising a fourth terminal, the said the other input terminal and an output terminal, are connected in common of the third band-pass filter. According to the present invention, the number of terminals of the filter circuit can be reduced.

上記構成において、前記第1バンドパスフィルタ、前記第2バンドパスフィルタ、前記第3バンドパスフィルタおよび前記第4バンドパスフィルタの通過帯域はそれぞれ異なる構成とすることができる。   In the above configuration, passbands of the first bandpass filter, the second bandpass filter, the third bandpass filter, and the fourth bandpass filter may be different from each other.

上記構成において、前記第1バンドパスフィルタおよび前記第2バンドパスフィルタの通過帯域は、前記第3バンドパスフィルタおよび前記第4バンドパスフィルタの通過帯域より低い構成とすることができる。   In the above configuration, the passbands of the first bandpass filter and the second bandpass filter may be lower than the passbands of the third bandpass filter and the fourth bandpass filter.

上記構成において、前記第1端子は、第1アンプに接続される端子であり、前記第2端子は第2アンプに接続される端子であり、前記第3端子と前記第4端子とは、前記第3端子と前記第4端子とのいずれか一方を選択しアンテナに接続するスイッチが接続される端子である構成とすることができる。   In the above configuration, the first terminal is a terminal connected to a first amplifier, the second terminal is a terminal connected to a second amplifier, and the third terminal and the fourth terminal are It can be set as the structure which is a terminal to which the switch which selects any one of a 3rd terminal and the said 4th terminal and connects to an antenna is connected.

上記構成において、前記第1端子および前記第2端子の少なくとも一方は、平衡端子である構成とすることができる。   In the above configuration, at least one of the first terminal and the second terminal may be a balanced terminal.

本発明は、上記フィルタ回路を含むことを特徴とするモジュールである。   The present invention is a module including the filter circuit.

本発明は、上記フィルタ回路と、前記第3端子と前記第4端子とのいずれか一方を選択するスイッチと、を具備することを特徴とするモジュールである。   The present invention is a module comprising the filter circuit and a switch for selecting one of the third terminal and the fourth terminal.

本発明は、上記フィルタ回路と、前記第1端子に接続された第1アンプと、前記第2端子に接続された第2アンプと、を具備することを特徴とするモジュールである。   The present invention is a module comprising the filter circuit, a first amplifier connected to the first terminal, and a second amplifier connected to the second terminal.

本発明は、上記フィルタ回路と、前記第3端子と前記第4端子とのいずれか一方を選択するスイッチと、前記第1端子に接続された第1アンプと、前記第2端子に接続された第2アンプと、を具備することを特徴とするモジュールである。   The present invention provides the filter circuit, a switch for selecting one of the third terminal and the fourth terminal, a first amplifier connected to the first terminal, and a second terminal. And a second amplifier.

本発明によれば、フィルタ回路の端子数を削減することができる。   According to the present invention, the number of terminals of the filter circuit can be reduced.

図1(a)は、実施例1に係るフィルタ回路の回路図、図1(b)は、比較例に係るフィルタ回路の回路図である。FIG. 1A is a circuit diagram of a filter circuit according to the first embodiment, and FIG. 1B is a circuit diagram of a filter circuit according to a comparative example. 図2は、実施例1が用いられる受信回路の回路図である。FIG. 2 is a circuit diagram of a receiving circuit in which the first embodiment is used. 図3は、実施例2が用いられる受信回路の回路図である。FIG. 3 is a circuit diagram of a receiving circuit in which the second embodiment is used. 図4は、実施例3に係るモジュールとその周辺の回路図である。FIG. 4 is a circuit diagram of a module according to the third embodiment and its surroundings. 図5は、実施例3の変形例1に係るモジュールとその周辺の回路図である。FIG. 5 is a circuit diagram of a module according to a first modification of the third embodiment and its surroundings. 図6は、実施例3の変形例2に係るモジュールとその周辺の回路図である。FIG. 6 is a circuit diagram of a module according to a second modification of the third embodiment and its surroundings.

以下、図面を参照に、本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1(a)は、実施例1に係るフィルタ回路の回路図、図1(b)は、比較例に係るフィルタ回路の回路図である。図1(a)を参照し、実施例1のフィルタ回路10は、第1BPF(バンドパスフィルタ)12、第2BPF14、第3BPF16および第4BPF18を備えている。各BPF12から18は、それぞれ入力端子Tinと出力端子Toutとを有している。入力端子Tinには、高周波信号が入力する。各BPF12から18は、高周波信号のうち通過帯域の信号を通過させ、他の周波数の信号を抑圧する。出力端子Toutからフィルタリングされた高周波信号が出力される。第1端子T1には、第1BPF12の出力端子Toutと第2BPF14の出力端子Toutとが共通に電気的に接続されている。第2端子T2には、第3BPF16の出力端子Toutと第4BPF18の出力端子Toutとが共通に電気的に接続されている。第3端子T3には、第1BPF12の入力端子Tinと第4BPF18の入力端子Tinとが共通に電気的に接続されている。第4端子T4には、第2BPF14の入力端子Tinと第3BPF16の入力端子Tinとが共通に電気的に接続されている。   FIG. 1A is a circuit diagram of a filter circuit according to the first embodiment, and FIG. 1B is a circuit diagram of a filter circuit according to a comparative example. Referring to FIG. 1A, the filter circuit 10 according to the first embodiment includes a first BPF (bandpass filter) 12, a second BPF 14, a third BPF 16, and a fourth BPF 18. Each of the BPFs 12 to 18 has an input terminal Tin and an output terminal Tout. A high frequency signal is input to the input terminal Tin. Each of the BPFs 12 to 18 passes a signal in a pass band among high-frequency signals and suppresses signals of other frequencies. A filtered high frequency signal is output from the output terminal Tout. The output terminal Tout of the first BPF 12 and the output terminal Tout of the second BPF 14 are electrically connected in common to the first terminal T1. The output terminal Tout of the third BPF 16 and the output terminal Tout of the fourth BPF 18 are electrically connected in common to the second terminal T2. The input terminal Tin of the first BPF 12 and the input terminal Tin of the fourth BPF 18 are electrically connected in common to the third terminal T3. The input terminal Tin of the second BPF 14 and the input terminal Tin of the third BPF 16 are electrically connected in common to the fourth terminal T4.

図1(b)を参照に、比較例のフィルタ回路10aにおいては、第1端子T1には、第1BPF12の出力端子Toutと第2BPF14の出力端子Toutとが共通に接続され、第2端子T2には、第3BPF16の出力端子Toutと第4BPF18の出力端子Toutとが共通に接続されている。しかし、第1BPF12から第4BPF18の入力端子Tinは、それぞれ端子T31、T32、T41およびT42に接続されている。   1B, in the filter circuit 10a of the comparative example, the output terminal Tout of the first BPF 12 and the output terminal Tout of the second BPF 14 are commonly connected to the first terminal T1, and the second terminal T2 is connected to the second terminal T2. Are connected in common to the output terminal Tout of the third BPF 16 and the output terminal Tout of the fourth BPF 18. However, the input terminals Tin of the first BPF 12 to the fourth BPF 18 are connected to the terminals T31, T32, T41, and T42, respectively.

実施例1によれば、比較例に対し、フィルタ回路の高周波信号が入力または出力する端子の数を削減できる。フィルタ回路10は、例えば1つのパッケージに各BPF12から18が実装された形態でもよい。また、1つの実装基板に各BPF12から18が搭載された形態でもよい。各BPF12から18は、弾性表面波共振器、ラブ波共振器、弾性境界波共振器または圧電薄膜共振器を用いた弾性波フィルタでもよい。弾性波フィルタはラダー型フィルタまたは/および多重モード型フィルタを含んでもよい。また、各BPF12から18は、LCフィルタでもよい。   According to the first embodiment, the number of terminals to which the high frequency signal of the filter circuit is input or output can be reduced as compared with the comparative example. For example, the filter circuit 10 may have a form in which the BPFs 12 to 18 are mounted in one package. Alternatively, the BPFs 12 to 18 may be mounted on one mounting board. Each of the BPFs 12 to 18 may be an elastic wave filter using a surface acoustic wave resonator, a Love wave resonator, a boundary acoustic wave resonator, or a piezoelectric thin film resonator. The acoustic wave filter may include a ladder filter or / and a multimode filter. Each BPF 12 to 18 may be an LC filter.

実施例1が用いられる回路の例を説明する。図2は、実施例1が用いられる受信回路の回路図である。受信回路100は、アンテナ22、スイッチ20、フィルタ回路10、アンプ回路30を備えている。アンプ回路30はLNA(ローノイズアンプ)32および34を備えている。BPF12から18の通過帯域は、互いに異なっている。例えば、BPF12から18の通過帯域は、互いに重なっていない。例えば、第1BPF12は受信帯域が869MHz〜894MHzのGSM(登録商標)(Global System for Mobile Communication)850の受信フィルタである。第2BPF14は受信帯域が925MHz〜960MHzのGSM900の受信フィルタである。第3BPF16は、受信帯域が1805MHz〜1880MHzのGSM1800の受信フィルタである。第4BPF18は、受信帯域が1930MHz〜1990MHzのGSM1900の受信フィルタである。   An example of a circuit in which the first embodiment is used will be described. FIG. 2 is a circuit diagram of a receiving circuit in which the first embodiment is used. The receiving circuit 100 includes an antenna 22, a switch 20, a filter circuit 10, and an amplifier circuit 30. The amplifier circuit 30 includes LNAs (low noise amplifiers) 32 and 34. The passbands of the BPFs 12 to 18 are different from each other. For example, the passbands of BPFs 12 to 18 do not overlap each other. For example, the first BPF 12 is a GSM (registered trademark) 850 reception filter having a reception band of 869 MHz to 894 MHz. The second BPF 14 is a GSM900 reception filter having a reception band of 925 MHz to 960 MHz. The third BPF 16 is a GSM1800 reception filter having a reception band of 1805 MHz to 1880 MHz. The fourth BPF 18 is a GSM1900 reception filter having a reception band of 1930 MHz to 1990 MHz.

第1BPF12は、第4BPF18の通過帯域の信号を反射し、第1BPF12の通過帯域の信号を通過させ、第4BPF18は、第1BPF12の通過帯域の信号を反射し、第4BPF18の通過帯域の信号を通過させるように、第1BPF12と第4BPF18とを第3端子T3からみたインピーダンスが設定されている。例えば、以上のようにインピーダンスが設定されるように、第3端子T3と第1BPF12および第4BPF18との間に整合回路が設けられていてもよい。   The first BPF 12 reflects the signal in the pass band of the fourth BPF 18, passes the signal in the pass band of the first BPF 12, and the fourth BPF 18 reflects the signal in the pass band of the first BPF 12, and passes the signal in the pass band of the fourth BPF 18. Thus, the impedance when the first BPF 12 and the fourth BPF 18 are viewed from the third terminal T3 is set. For example, a matching circuit may be provided between the third terminal T3 and the first BPF 12 and the fourth BPF 18 so that the impedance is set as described above.

また、第2BPF14は、第3BPF16の通過帯域の信号を反射し、第2BPF14の通過帯域の信号を通過させ、第3BPF16は、第2BPF14の通過帯域の信号を反射し、第3BPF16の通過帯域の信号を通過させるように、第2BPF14と第3BPF16とを第4端子T34からみたインピーダンスが設定されている。例えば、以上のようにインピーダンスが設定されるように、第4端子T4と第2BPF14および第3BPF16との間に整合回路が設けられていてもよい。   The second BPF 14 reflects a signal in the pass band of the third BPF 16, passes a signal in the pass band of the second BPF 14, and the third BPF 16 reflects a signal in the pass band of the second BPF 14, and a signal in the pass band of the third BPF 16 Is set so that the second BPF 14 and the third BPF 16 are seen from the fourth terminal T34. For example, a matching circuit may be provided between the fourth terminal T4 and the second BPF 14 and the third BPF 16 so that the impedance is set as described above.

第1BPF12は、第2BPF14との通過帯域の信号を反射し、第2BPF14は、第1BPF12の通過帯域の信号を反射するように、第1BPF12と第2BPF14との第1端子T1からみたインピーダンスが設定されている。例えば、以上のようにインピーダンスが設定されるように、第1端子T1と第1BPF12および第2BPF14との間に整合回路が設けられていてもよい。   The first BPF 12 reflects the signal in the pass band with the second BPF 14, and the second BPF 14 reflects the signal in the pass band of the first BPF 12, and the impedance viewed from the first terminal T1 of the first BPF 12 and the second BPF 14 is set. ing. For example, a matching circuit may be provided between the first terminal T1 and the first BPF 12 and the second BPF 14 so that the impedance is set as described above.

第3BPF16は、第4BPF18との通過帯域の信号を反射し、第4BPF18は、第3BPF16の通過帯域の信号を反射するように、第3BPF16と第4BPF18との第2端子T2からみたインピーダンスが設定されている。例えば、以上のようにインピーダンスが設定されるように、第2端子T2と第3BPF16および第4BPF18との間に整合回路が設けられていてもよい。   The impedance as viewed from the second terminal T2 of the third BPF 16 and the fourth BPF 18 is set so that the third BPF 16 reflects the signal in the pass band with the fourth BPF 18, and the fourth BPF 18 reflects the signal in the pass band with the third BPF 16. ing. For example, a matching circuit may be provided between the second terminal T2 and the third BPF 16 and the fourth BPF 18 so that the impedance is set as described above.

スイッチ20は、第3端子T3と第4端子T4のいずれか一方を選択しアンテナ22に電気的に接続する。これにより、アンテナ22が受信した信号は、第3端子T3および第4端子T4のいずれか一方に入力する。   The switch 20 selects either the third terminal T3 or the fourth terminal T4 and electrically connects it to the antenna 22. Thereby, the signal received by the antenna 22 is input to one of the third terminal T3 and the fourth terminal T4.

第3端子T3に入力された信号のうち、第1BPF12の通過帯域の信号は第1端子T1から出力する。第3端子T3に入力された信号のうち、第4BPF18の通過帯域の信号は第2端子T2から出力する。同様に、第4端子T4に入力された信号のうち、第2BPF14の通過帯域の信号は第1端子T1から出力する。第4端子T4に入力された信号のうち、第3BPF16の通過帯域の信号は第2端子T2から出力する。   Among the signals input to the third terminal T3, the signal in the pass band of the first BPF 12 is output from the first terminal T1. Among the signals input to the third terminal T3, the signal in the pass band of the fourth BPF 18 is output from the second terminal T2. Similarly, among the signals input to the fourth terminal T4, the signal in the pass band of the second BPF 14 is output from the first terminal T1. Among the signals input to the fourth terminal T4, the signal in the pass band of the third BPF 16 is output from the second terminal T2.

第1端子T1から出力された信号は、LNA32により増幅され端子42から出力される。第2端子T2から出力された信号は、LNA34により増幅され端子44から出力される。性能のよい広帯域のアンプは実現するのが難しい。例えば、第1BPF12はGSM850の受信信号を通過させ、第2BPF14はGSM900の受信信号を通過させる。LNA32は、GSM850の受信信号とGSM900の受信信号との周波数の近い信号を増幅するため、第1BPF12と第2BPF14に対応するLNA32は1個でよい。これにより、第1BPF12と第2BPF14の出力端子Toutは共通化できる。同様に、LNA34は、GSM1800の受信信号とGSM1900の受信信号との周波数の近い信号を増幅するため、第3BPF16と第4BPF18に対応するLNA34は1個でよい。これにより、第3BPF16と第4BPF18の出力端子Toutは共通化できる。   The signal output from the first terminal T1 is amplified by the LNA 32 and output from the terminal 42. The signal output from the second terminal T2 is amplified by the LNA 34 and output from the terminal 44. A broadband amplifier with good performance is difficult to realize. For example, the first BPF 12 passes a GSM850 received signal, and the second BPF 14 passes a GSM900 received signal. Since the LNA 32 amplifies a signal having a frequency close to that of the GSM850 reception signal and the GSM900 reception signal, the number of the LNAs 32 corresponding to the first BPF 12 and the second BPF 14 may be one. As a result, the output terminals Tout of the first BPF 12 and the second BPF 14 can be shared. Similarly, since the LNA 34 amplifies a signal having a frequency close to that of the received signal of the GSM 1800 and the received signal of the GSM 1900, the number of the LNA 34 corresponding to the third BPF 16 and the fourth BPF 18 may be one. As a result, the output terminals Tout of the third BPF 16 and the fourth BPF 18 can be shared.

実施例1によれば、第1BPF12および第2BPF14の通過帯域は、第3BPF16および第4BPF18の通過帯域より低い。これにより、通過帯域の近いBPFを通過した信号を同じLNAを用い増幅できる。よって、広帯域アンプを用いずLNAを共通化できる。一方、第3端子T3には、比較的周波数差の大きい通過帯域を有する第1BPF12と第4BPF18の入力端子Tinが接続されている。第4端子T4には、比較的周波数差の大きい通過帯域を有する第2BPF14と第3BPF16の入力端子Tinが接続されている。これにより、スイッチ20が第3端子T3にアンテナ22からの信号を出力すると、端子42からGSM850の受信信号が増幅され出力される。端子44からGSM1900の受信信号が増幅され出力される。一方、スイッチ20が第4端子T4にアンテナ22からの信号を出力すると、端子42からGSM900の受信信号が増幅され出力される。端子44からGSM1800の受信信号が増幅され出力される。このように、実施例1に係るフィルタ回路10は、比較例に比べ高周波信号が入力または出力する端子数を低減できる。   According to the first embodiment, the passbands of the first BPF 12 and the second BPF 14 are lower than the passbands of the third BPF 16 and the fourth BPF 18. Thereby, the signal which passed BPF with a close pass band can be amplified using the same LNA. Therefore, the LNA can be shared without using a broadband amplifier. On the other hand, the third terminal T3 is connected to the input terminals Tin of the first BPF 12 and the fourth BPF 18 having a pass band having a relatively large frequency difference. The fourth terminal T4 is connected to the input terminals Tin of the second BPF 14 and the third BPF 16 having a pass band having a relatively large frequency difference. Thus, when the switch 20 outputs the signal from the antenna 22 to the third terminal T3, the received signal of the GSM850 is amplified and output from the terminal 42. A received signal of GSM1900 is amplified from terminal 44 and output. On the other hand, when the switch 20 outputs the signal from the antenna 22 to the fourth terminal T4, the received signal of GSM900 is amplified and output from the terminal. The received signal of GSM 1800 is amplified from terminal 44 and output. As described above, the filter circuit 10 according to the first embodiment can reduce the number of terminals to which high-frequency signals are input or output as compared with the comparative example.

さらに、GSM850とGSM1900とは、主に米国で用いられる通信方式である。GSM900とGSM1800とは、主に欧州で用いられる通信方式である。第3端子T3および第4端子T4には、それぞれ同じ地域において用いられる通信方式用のBPFが接続されている。例えば米国で用いる場合は、スイッチ20が第3端子T3を選択する。これにより、端子42および端子44には、米国で用いられる通信方式の受信信号が同時に出力される。例えば欧州で用いる場合は、スイッチ20が第4端子T4を選択する。これにより、端子42および端子44には、欧州で用いられる通信方式の受信信号が同時に出力される。   Further, GSM850 and GSM1900 are communication systems mainly used in the United States. GSM900 and GSM1800 are communication systems mainly used in Europe. A BPF for a communication method used in the same area is connected to the third terminal T3 and the fourth terminal T4. For example, when used in the United States, the switch 20 selects the third terminal T3. As a result, the reception signals of the communication method used in the United States are simultaneously output to the terminals 42 and 44. For example, when used in Europe, the switch 20 selects the fourth terminal T4. As a result, a reception signal of a communication method used in Europe is simultaneously output to the terminal 42 and the terminal 44.

実施例2は、各BPFの出力端子が平衡出力の例である。図3は、実施例2が用いられる受信回路の回路図である。図2に比べ、各BPF12から18の出力端子Toutが平衡出力である。LNA32および34には、平衡信号が入力する。このため、第1端子T11およびT12並びに第2端子T21およびT22は、それぞれ2つ設けられている。その他の構成は、図2と同じであり説明を省略する。実施例2のように、第1端子T11およびT12並びに第2端子T21およびT22は、それぞれ平衡端子でもよい。すなわち、第1端子および第2端子の少なくとも一方は平衡端子でもよい。   The second embodiment is an example in which the output terminal of each BPF is a balanced output. FIG. 3 is a circuit diagram of a receiving circuit in which the second embodiment is used. Compared to FIG. 2, the output terminals Tout of the BPFs 12 to 18 are balanced outputs. A balanced signal is input to the LNAs 32 and 34. Therefore, two first terminals T11 and T12 and two second terminals T21 and T22 are provided. Other configurations are the same as those in FIG. As in the second embodiment, the first terminals T11 and T12 and the second terminals T21 and T22 may be balanced terminals, respectively. That is, at least one of the first terminal and the second terminal may be a balanced terminal.

実施例3は実施例1および実施例2に係るフィルタ回路を含むモジュールの例である。図4は、実施例3に係るモジュールとその周辺の回路図である。図4に示すように、モジュール50aはスイッチ20と実施例1または2のフィルタ回路10を備えている。モジュール50aにおいて、例えば配線基板等にスイッチ20とフィルタ回路10とが搭載されている。モジュール50aは、スイッチ20に接続される端子T50、第1端子T1に接続される端子T51および第2端子T2に接続される端子T52を備えている。その他の構成は、実施例1の図2と同じであり説明を省略する。   The third embodiment is an example of a module including the filter circuit according to the first and second embodiments. FIG. 4 is a circuit diagram of a module according to the third embodiment and its surroundings. As shown in FIG. 4, the module 50 a includes the switch 20 and the filter circuit 10 according to the first or second embodiment. In the module 50a, for example, the switch 20 and the filter circuit 10 are mounted on a wiring board or the like. The module 50a includes a terminal T50 connected to the switch 20, a terminal T51 connected to the first terminal T1, and a terminal T52 connected to the second terminal T2. Other configurations are the same as those of the first embodiment shown in FIG.

図5は、実施例3の変形例1に係るモジュールとその周辺の回路図である。図5に示すように、モジュール50bはアンプ回路30と実施例1または実施例2のフィルタ回路10を備えている。モジュール50bにおいて、例えば配線基板等にアンプ回路30とフィルタ回路10とが搭載されている。モジュール50bは、第3端子T3に電気的に接続される端子T53、第4端子T4に電気的に接続される端子T54、LNA32の出力に電気的に接続される端子T55およびLNA34の出力に電気的に接続される端子T56を備えている。その他の構成は、実施例1の図2と同じであり説明を省略する。   FIG. 5 is a circuit diagram of a module according to a first modification of the third embodiment and its surroundings. As illustrated in FIG. 5, the module 50 b includes an amplifier circuit 30 and the filter circuit 10 according to the first or second embodiment. In the module 50b, for example, the amplifier circuit 30 and the filter circuit 10 are mounted on a wiring board or the like. The module 50b is electrically connected to the output of the terminal T53 electrically connected to the third terminal T3, the terminal T54 electrically connected to the fourth terminal T4, the terminal T55 electrically connected to the output of the LNA 32, and the output of the LNA 34. The terminal T56 to be connected is provided. Other configurations are the same as those of the first embodiment shown in FIG.

図6は、実施例3の変形例2に係るモジュールとその周辺の回路図である。図6に示すように、モジュール50cはスイッチ20とアンプ回路30と実施例1または2のフィルタ回路10を備えている。モジュール50cにおいて、例えば配線基板等にスイッチ20とアンプ回路30とフィルタ回路10とが搭載されている。モジュール50cは、スイッチ20に電気的に接続された端子T50、LNA32の出力に電気的に接続された端子T55およびLNA34の出力に電気的に接続された端子T56を備えている。その他の構成は、実施例1の図2と同じであり説明を省略する。   FIG. 6 is a circuit diagram of a module according to a second modification of the third embodiment and its surroundings. As illustrated in FIG. 6, the module 50 c includes the switch 20, the amplifier circuit 30, and the filter circuit 10 according to the first or second embodiment. In the module 50c, for example, the switch 20, the amplifier circuit 30, and the filter circuit 10 are mounted on a wiring board or the like. The module 50c includes a terminal T50 electrically connected to the switch 20, a terminal T55 electrically connected to the output of the LNA 32, and a terminal T56 electrically connected to the output of the LNA 34. Other configurations are the same as those of the first embodiment shown in FIG.

実施例3およびその変形例のように、モジュールは、実施例1または実施例2のフィルタ回路10を含んでもよい。   As in the third embodiment and its modifications, the module may include the filter circuit 10 of the first or second embodiment.

実施例1から実施例3において、第1端子T1および第2端子T2が各BPF12から18の出力端子Toutに接続され、第3端子T3および第4端子T4が各BPF12から18の入力端子Tinに接続される例を説明した。第1端子T1および第2端子T2が各BPF12から18の入力端子Tinに接続され、第3端子T3および第4端子T4が各BPF12から18の出力端子Toutに接続されてもよい。この場合、パワーアンプ(PA)が増幅した送信信号が第1端子T1に入力する。また、別のパワーアンプが増幅した送信信号が第2端子T2に入力する。   In the first to third embodiments, the first terminal T1 and the second terminal T2 are connected to the output terminals Tout of the BPFs 12 to 18, and the third terminal T3 and the fourth terminal T4 are connected to the input terminals Tin of the BPFs 12 to 18. An example of connection has been described. The first terminal T1 and the second terminal T2 may be connected to the input terminals Tin of the BPFs 12 to 18, and the third terminal T3 and the fourth terminal T4 may be connected to the output terminals Tout of the BPFs 12 to 18. In this case, the transmission signal amplified by the power amplifier (PA) is input to the first terminal T1. Further, the transmission signal amplified by another power amplifier is input to the second terminal T2.

このように、各BPF12から18の入力端子Tinおよび出力端子Toutのいずれか一方が第1端子T1またはT2に接続され、入力端子Tinおよび出力端子Toutの他方が第3端子T3またはT4に接続されていればよい。第1アンプ(LNAまたはPA)が第1端子T1に接続され、第2アンプ(LNAまたはPA)が第2端子T2に接続されていればよい。   As described above, one of the input terminal Tin and the output terminal Tout of each BPF 12 to 18 is connected to the first terminal T1 or T2, and the other of the input terminal Tin and the output terminal Tout is connected to the third terminal T3 or T4. It only has to be. It is sufficient that the first amplifier (LNA or PA) is connected to the first terminal T1, and the second amplifier (LNA or PA) is connected to the second terminal T2.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

10 フィルタ回路
12 第1BPF
14 第2BPF
16 第3BPF
18 第4BPF
20 スイッチ
22 アンテナ
30 アンプ回路
32 LNA
34 LNA
T1 第1端子
T2 第2端子
T3 第3端子
T4 第4端子
10 Filter circuit 12 1st BPF
14 Second BPF
16 3rd BPF
18 4th BPF
20 switch 22 antenna 30 amplifier circuit 32 LNA
34 LNA
T1 1st terminal T2 2nd terminal T3 3rd terminal T4 4th terminal

Claims (9)

それぞれ、入力端子および出力端子を有する第1バンドパスフィルタ、第2バンドパスフィルタ、第3バンドパスフィルタ、および第4バンドパスフィルタと、
前記第1バンドパスフィルタの入力端子および出力端子のいずれか一方と、前記第2バンドパスフィルタの入力端子および出力端子の前記一方と、が共通に接続された第1端子と、
前記第3バンドパスフィルタの入力端子および出力端子の前記一方と、前記第4バンドパスフィルタの入力端子および出力端子の前記一方と、が共通に接続された第2端子と、
前記第1バンドパスフィルタの入力端子および出力端子の他方と、前記第4バンドパスフィルタの入力端子および出力端子の前記他方と、が共通に接続された第3端子と、
前記第2バンドパスフィルタの入力端子および出力端子の前記他方と、前記第3バンドパスフィルタの入力端子および出力端子の前記他方と、が共通に接続された第4端子と、を具備することを特徴とするフィルタ回路。
A first bandpass filter, a second bandpass filter, a third bandpass filter, and a fourth bandpass filter each having an input terminal and an output terminal;
A first terminal in which one of the input terminal and the output terminal of the first bandpass filter and the one of the input terminal and the output terminal of the second bandpass filter are connected in common;
A second terminal in which the one of the input terminal and the output terminal of the third bandpass filter and the one of the input terminal and the output terminal of the fourth bandpass filter are connected in common;
A third terminal in which the other of the input terminal and the output terminal of the first bandpass filter and the other of the input terminal and the output terminal of the fourth bandpass filter are connected in common;
A fourth terminal in which the other of the input terminal and the output terminal of the second bandpass filter and the other of the input terminal and the output terminal of the third bandpass filter are connected in common. A characteristic filter circuit.
前記第1バンドパスフィルタ、前記第2バンドパスフィルタ、前記第3バンドパスフィルタおよび前記第4バンドパスフィルタの通過帯域はそれぞれ異なることを特徴とする請求項1記載のフィルタ回路。   2. The filter circuit according to claim 1, wherein pass bands of the first bandpass filter, the second bandpass filter, the third bandpass filter, and the fourth bandpass filter are different from each other. 前記第1バンドパスフィルタおよび前記第2バンドパスフィルタの通過帯域は、前記第3バンドパスフィルタおよび前記第4バンドパスフィルタの通過帯域より低いことを特徴とする請求項1または2記載のフィルタ回路。   3. The filter circuit according to claim 1, wherein pass bands of the first band pass filter and the second band pass filter are lower than pass bands of the third band pass filter and the fourth band pass filter. 4. . 前記第1端子は、第1アンプに接続される端子であり、前記第2端子は第2アンプに接続される端子であり、前記第3端子と前記第4端子とは、前記第3端子と前記第4端子とのいずれか一方を選択しアンテナに接続するスイッチが接続される端子であることを特徴とする請求項3記載のフィルタ回路。   The first terminal is a terminal connected to a first amplifier, the second terminal is a terminal connected to a second amplifier, and the third terminal and the fourth terminal are the third terminal and The filter circuit according to claim 3, wherein the filter circuit is a terminal to which a switch that selects one of the fourth terminals and connects to the antenna is connected. 前記第1端子および前記第2端子の少なくとも一方は、平衡端子であることを特徴とする請求項1から4のいずれか一項記載のフィルタ回路。   5. The filter circuit according to claim 1, wherein at least one of the first terminal and the second terminal is a balanced terminal. 6. 前記請求項1から5のいずれか一項記載のフィルタ回路を含むことを特徴とするモジュール。   A module comprising the filter circuit according to claim 1. 請求項3記載のフィルタ回路と、
前記第3端子と前記第4端子とのいずれか一方を選択しアンテナに接続するスイッチと、を具備することを特徴とするモジュール。
A filter circuit according to claim 3;
A switch comprising: a switch that selects one of the third terminal and the fourth terminal and connects the selected terminal to an antenna.
請求項3記載のフィルタ回路と、
前記第1端子に接続された第1アンプと、
前記第2端子に接続された第2アンプと、
を具備することを特徴とするモジュール。
A filter circuit according to claim 3;
A first amplifier connected to the first terminal;
A second amplifier connected to the second terminal;
A module comprising:
請求項3記載のフィルタ回路と、
前記第3端子と前記第4端子とのいずれか一方を選択しアンテナに接続するスイッチと、
前記第1端子に接続された第1アンプと、
前記第2端子に接続された第2アンプと、
を具備することを特徴とするモジュール。
A filter circuit according to claim 3;
A switch that selects any one of the third terminal and the fourth terminal and connects to the antenna;
A first amplifier connected to the first terminal;
A second amplifier connected to the second terminal;
A module comprising:
JP2013557266A 2012-02-06 2012-02-06 Filter circuit and module Pending JPWO2013118240A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013557266A JPWO2013118240A1 (en) 2012-02-06 2012-02-06 Filter circuit and module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013557266A JPWO2013118240A1 (en) 2012-02-06 2012-02-06 Filter circuit and module

Publications (1)

Publication Number Publication Date
JPWO2013118240A1 true JPWO2013118240A1 (en) 2015-05-11

Family

ID=53194798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557266A Pending JPWO2013118240A1 (en) 2012-02-06 2012-02-06 Filter circuit and module

Country Status (1)

Country Link
JP (1) JPWO2013118240A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792240A (en) * 2016-09-30 2019-05-21 株式会社村田制作所 High-frequency front-end circuit and communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087150A (en) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd High frequency composite switch module
JP2003517239A (en) * 1999-12-14 2003-05-20 エプコス アクチエンゲゼルシャフト Duplexer with improved transmit / receive band separation
JP2008167105A (en) * 2006-12-28 2008-07-17 Hitachi Metals Ltd Laminated balun transformer and high frequency component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517239A (en) * 1999-12-14 2003-05-20 エプコス アクチエンゲゼルシャフト Duplexer with improved transmit / receive band separation
JP2003087150A (en) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd High frequency composite switch module
JP2008167105A (en) * 2006-12-28 2008-07-17 Hitachi Metals Ltd Laminated balun transformer and high frequency component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109792240A (en) * 2016-09-30 2019-05-21 株式会社村田制作所 High-frequency front-end circuit and communication device
CN109792240B (en) * 2016-09-30 2023-03-10 株式会社村田制作所 High-frequency front-end circuit and communication device

Similar Documents

Publication Publication Date Title
US9917615B2 (en) Radio-frequency module
US8559893B2 (en) Front end module
US10148249B2 (en) High frequency circuit and communication apparatus
WO2018116961A1 (en) High frequency switch and communication device
JPWO2018168500A1 (en) High frequency module and communication device
JP6250934B2 (en) Module board and module
KR101663010B1 (en) Matching segment circuit applied to radio frequency and radio frequency integrated devices using the matching segment circuit
JP6074167B2 (en) Filter module and duplexer module
JPWO2010087307A1 (en) Duplexer module
JP2015061198A (en) Electronic circuit
US9941859B2 (en) Ladder-type filter, duplexer, and module
WO2013118240A1 (en) Filter circuit and module
JP2019029700A (en) High frequency front-end circuit and communication device
JP5304272B2 (en) Duplexer module
KR102323572B1 (en) Multi-band radio-frequency transmitter with receiving band variable filtering function
JP2017005477A (en) Ladder filter, demultiplexer and module
JP6798521B2 (en) Multiplexers, high frequency front-end circuits and communication equipment
JPWO2013118240A1 (en) Filter circuit and module
JPWO2010087305A1 (en) Duplexer module
JP6566170B2 (en) Multiplexer, high-frequency front-end circuit, and communication device
JP2018029328A (en) Diversity switch circuit, high-frequency module, and communication device
US11190163B2 (en) Filter device and multiplexer
JPWO2018123555A1 (en) Filter device and filter module
JP6919664B2 (en) Multiplexer and communication device
JP2010505303A (en) Electrical circuit with differential signal path and component having the circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151029

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20151204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902