JPWO2013069471A1 - Solid state electronic equipment - Google Patents

Solid state electronic equipment Download PDF

Info

Publication number
JPWO2013069471A1
JPWO2013069471A1 JP2012551406A JP2012551406A JPWO2013069471A1 JP WO2013069471 A1 JPWO2013069471 A1 JP WO2013069471A1 JP 2012551406 A JP2012551406 A JP 2012551406A JP 2012551406 A JP2012551406 A JP 2012551406A JP WO2013069471 A1 JPWO2013069471 A1 JP WO2013069471A1
Authority
JP
Japan
Prior art keywords
layer
oxide layer
electrode layer
precursor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012551406A
Other languages
Japanese (ja)
Other versions
JP5278717B1 (en
Inventor
下田 達也
達也 下田
永輔 ▲徳▼光
永輔 ▲徳▼光
允敏 尾上
允敏 尾上
毅明 宮迫
毅明 宮迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2012551406A priority Critical patent/JP5278717B1/en
Application granted granted Critical
Publication of JP5278717B1 publication Critical patent/JP5278717B1/en
Publication of JPWO2013069471A1 publication Critical patent/JPWO2013069471A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本発明の1つの固体電子装置は、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層(不可避不純物を含み得る)を備え、酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO4型結晶構造の結晶相を有し、酸化物層中の炭素含有率が1.5atm%以下である。One solid-state electronic device of the present invention includes an oxide layer (which may include inevitable impurities) made of bismuth (Bi) and niobium (Nb), and the oxide layer has a pyrochlore crystal structure and / or β-BiNbO 4. It has a crystal phase of a type crystal structure, and the carbon content in the oxide layer is 1.5 atm% or less.

Description

本発明は、固体電子装置に関する。   The present invention relates to a solid-state electronic device.

従来から、固体電子装置においては、高速動作の期待できる強誘電体薄膜を備えた装置が開発されている。固体電子装置に用いる誘電体材料として、金属酸化物が現在盛んに開発されているが、Pbを含まず、比較的低温で焼成可能な誘電セラミックスとして、BiNbOが挙げられる。このBiNbOについては、固相成長法によって形成されたBiNbOの誘電特性が報告されている(非特許文献1)。Conventionally, in a solid-state electronic device, a device including a ferroelectric thin film that can be expected to operate at high speed has been developed. Metal oxides are currently being actively developed as dielectric materials for use in solid-state electronic devices, but BiNbO 4 is a dielectric ceramic that does not contain Pb and can be fired at a relatively low temperature. As for this BiNbO 4 , the dielectric properties of BiNbO 4 formed by the solid phase growth method have been reported (Non-patent Document 1).

Effect of phase transition on the microwave dielectric properties of BiNbO4, Eung Soo Kim, Woong Choi, Journal of the European Ceramic Society 26 (2006) 1761−1766Effect of phase transition on the microwave selective properties of BiNbO4, Eung So Kim Kim, Wong Choi, Journal of the Europe 26

しかしながら、固相成長法によって形成されたBiNbOによる絶縁体においては、比誘電率が大きくなく、固体電子装置の絶縁体として用いるには、さらに誘電特性を向上させる必要がある。However, the dielectric constant of BiNbO 4 formed by the solid phase growth method does not have a large relative dielectric constant, and it is necessary to further improve the dielectric characteristics in order to use it as an insulator of a solid-state electronic device.

また、製造面においても工業性ないし量産性に優れた製造方法によって得られる絶縁体を備えた固体電子装置が望まれる。   In addition, in terms of manufacturing, a solid electronic device including an insulator obtained by a manufacturing method excellent in industriality or mass productivity is desired.

従って、本発明は、固体電子装置として適用可能な電気特性を備えるとともに、製造プロセスが簡素である工業性ないし量産性に優れた固体電子装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a solid-state electronic device that has electrical characteristics that can be applied as a solid-state electronic device and that has a simple manufacturing process and is excellent in industrial and mass productivity.

本願発明者らは、キャパシタや薄膜トランジスタ等の固体電子装置に適用することができるとともに、安価で簡便な手法を用いても形成することができる酸化物の研究に鋭意取り組んだ。多くの試行錯誤を重ねた結果、発明者らは、従来から広く採用されてきた酸化物に代わるある特定の酸化物材料が、比較的廉価であるとともに製造工程の簡素化がより図れ、比較的高い絶縁性と比誘電率を備えていることを知見した。また、その酸化物が固体電子装置にも適用が可能であることを知見した。本発明は上述の視点に基づいて創出された。   The inventors of the present application diligently researched oxides that can be applied to solid-state electronic devices such as capacitors and thin film transistors and that can be formed even by using an inexpensive and simple method. As a result of many trials and errors, the inventors have found that a specific oxide material replacing the conventionally widely used oxide is relatively inexpensive and simplifies the manufacturing process. It has been found that it has high insulation and relative dielectric constant. It was also found that the oxide can be applied to a solid-state electronic device. The present invention was created based on the above viewpoint.

第1の態様に係る固体電子装置は、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層(不可避不純物を含み得る)を備え、酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO型結晶構造の結晶相を有し、酸化物層中の炭素含有率が1.5atm%以下である。The solid-state electronic device according to the first aspect includes an oxide layer (which may include inevitable impurities) made of bismuth (Bi) and niobium (Nb), and the oxide layer has a pyrochlore crystal structure and / or β- It has a crystal phase of BiNbO 4 type crystal structure, and the carbon content in the oxide layer is 1.5 atm% or less.

第2の態様に係る固体電子装置は、酸化物層が、パイロクロア型結晶構造及びβ−BiNbO型結晶構造の結晶相を有する。In the solid-state electronic device according to the second aspect, the oxide layer has a crystal phase of a pyrochlore crystal structure and a β-BiNbO 4 crystal structure.

第3の態様に係る固体電子装置は、パイロクロア型結晶構造が、(Bi1.5Zn0.5)(Zn0.5Nb1.5)Oと略同じ構造である。In the solid-state electronic device according to the third aspect, the pyrochlore type crystal structure is substantially the same as (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 .

第4の態様に係る固体電子装置は、前記酸化物層が、さらにアモルファス相を有する。   In the solid-state electronic device according to the fourth aspect, the oxide layer further has an amorphous phase.

第5の態様に係る固体電子装置は、キャパシタである。   The solid state electronic device according to the fifth aspect is a capacitor.

第6の態様に係る固体電子装置は、半導体装置である。   The solid state electronic device according to the sixth aspect is a semiconductor device.

第7の態様に係る固体電子装置は、MEMSデバイスである。   The solid-state electronic device according to the seventh aspect is a MEMS device.

第1の態様に係る固体電子装置によれば、高い比誘電率を有し、リーク電流が抑制された絶縁層となる酸化物を備えるので、電気特性が良好な固体電子装置を得ることが可能となる。   According to the solid-state electronic device according to the first aspect, it is possible to obtain a solid-state electronic device having an excellent electrical characteristic because it includes an oxide serving as an insulating layer having a high relative dielectric constant and suppressed leakage current. It becomes.

第2の態様に係る固体電子装置から第3の態様に係る固体電子装置によれば、より優れた電気特性を得ることができる。   According to the solid state electronic device according to the third aspect from the solid state electronic device according to the second aspect, more excellent electrical characteristics can be obtained.

第4の態様に係る固体電子装置によれば、リーク電流の低減を図ることができる。   According to the solid-state electronic device which concerns on a 4th aspect, reduction of a leakage current can be aimed at.

第5の態様に係る固体電子装置によれば、電気特性が良好なキャパシタを提供することが可能となる。   According to the solid-state electronic device according to the fifth aspect, it is possible to provide a capacitor having good electrical characteristics.

第6の態様に係る固体電子装置によれば、電気特性が良好な半導体装置を提供することが可能となる。   With the solid-state electronic device according to the sixth aspect, it is possible to provide a semiconductor device with good electrical characteristics.

第7の態様に係る固体電子装置によれば、電気特性が良好なMEMSデバイスを提供することが可能となる。   According to the solid-state electronic device which concerns on a 7th aspect, it becomes possible to provide a MEMS device with a favorable electrical property.

本発明の第1の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 1st Embodiment of this invention. 本発明の第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. 本発明の第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. 本発明の第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. 本発明の第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. 本発明の第2の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 2nd Embodiment of this invention. 本発明の第2の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 2nd Embodiment of this invention. 本発明の第2の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 2nd Embodiment of this invention. 本発明の第2の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 2nd Embodiment of this invention. 本発明の第2の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 2nd Embodiment of this invention. 本発明の第3の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第3の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. 本発明の第4の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 4th Embodiment of this invention. 本発明の第4の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 4th Embodiment of this invention. 本発明の第4の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 4th Embodiment of this invention. 本発明の第4の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 4th Embodiment of this invention. 本発明の第1の実施形態における絶縁層となる酸化物層の結晶構造を示す断面TEM写真及び電子線回析像である。It is the cross-sectional TEM photograph and electron beam diffraction image which show the crystal structure of the oxide layer used as the insulating layer in the 1st Embodiment of this invention. 比較例における絶縁層となる酸化物層の結晶構造を示す断面TEM写真及び電子線回析像である。It is a cross-sectional TEM photograph and electron diffraction image which show the crystal structure of the oxide layer used as the insulating layer in a comparative example.

10 基板
20,220,320,420 下部電極層
220a,320a,420a 下部電極層用前駆体層
30,230,330,430 酸化物層
30a,230a,330a,430a 酸化物層用前駆体層
40,240,340,440 上部電極層
240a,340a,440a 上部電極層用前駆体層
100,200,300,400 固体電子装置の一例である薄層キャパシタ
M1 下部電極層用型
M2 絶縁層用型
M3 上部電極層用型
M4 積層体用型
10 Substrate 20, 220, 320, 420 Lower electrode layer 220a, 320a, 420a Lower electrode layer precursor layer 30, 230, 330, 430 Oxide layer 30a, 230a, 330a, 430a Oxide layer precursor layer 40, 240, 340, 440 Upper electrode layer 240a, 340a, 440a Precursor layer for upper electrode layer 100, 200, 300, 400 Thin layer capacitor which is an example of solid-state electronic device M1 Lower electrode layer type M2 Insulating layer type M3 Upper part Electrode layer mold M4 Laminate mold

本発明の実施形態である固体電子装置を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。   A solid-state electronic device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this description, common parts are denoted by common reference symbols throughout the drawings unless otherwise specified. In the drawings, elements of the present embodiment are not necessarily described with each other kept to scale. Further, some symbols may be omitted to make each drawing easier to see.

<第1実施形態>
1.本実施形態の薄膜キャパシタの全体構成
図1は、本実施形態における固体電子装置の一例である薄膜キャパシタ100の全体構成を示す図である。図1に示すように、薄膜キャパシタ100は、基板10上に、基板10の側から下部電極層20、誘電体から構成される絶縁層である酸化物層30及び上部電極層40を備える。また、本実施形態はこの構造に限定されない。また、図面を簡略化するため、各電極層からの引き出し電極層のパターニングについての記載は省略する。
<First Embodiment>
1. FIG. 1 is a diagram showing an overall configuration of a thin film capacitor 100 that is an example of a solid-state electronic device according to the present embodiment. As shown in FIG. 1, the thin film capacitor 100 includes a lower electrode layer 20 from the substrate 10 side, an oxide layer 30 that is an insulating layer made of a dielectric, and an upper electrode layer 40 on the substrate 10. Further, the present embodiment is not limited to this structure. Further, in order to simplify the drawing, description of patterning of the extraction electrode layer from each electrode layer is omitted.

基板10は、例えば、高耐熱ガラス、SiO/Si基板、アルミナ(Al)基板、STO(SrTiO)基板、Si基板の表面にSiO層及びTi層を介してSTO(SrTiO)層を形成した絶縁性基板等)、半導体基板(例えば、Si基板、SiC基板、Ge基板等)を含む、種々の絶縁性基材を用いることができる。The substrate 10 is, for example, a high heat resistant glass, a SiO 2 / Si substrate, an alumina (Al 2 O 3 ) substrate, an STO (SrTiO) substrate, an STO (SrTiO) layer on the surface of the Si substrate via an SiO 2 layer and a Ti layer. Various insulating base materials can be used including a semiconductor substrate (eg, Si substrate, SiC substrate, Ge substrate, etc.).

下部電極層20及び上部電極層40の材料としては、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が用いられる。   As a material of the lower electrode layer 20 and the upper electrode layer 40, a metal material such as a refractory metal such as platinum, gold, silver, copper, aluminum, molybdenum, palladium, ruthenium, iridium, tungsten, or an alloy thereof is used. .

本実施形態においては、誘電体から構成される絶縁層が、ビスマス(Bi)とニオブ(Nb)とからなる(不可避不純物を含み得る)酸化物層30で構成されている。なお、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層は、BNO層とも呼ばれる。また、酸化物層30は、結晶相及びアモルファス相を含んでいることが確認された。より詳細には、酸化物層30は、結晶相、微結晶相、及びアモルファス相を含む。なお、本出願において、「微結晶相」とは、ある層状の材料が形成されている場合に、その層の膜厚方向の上端から下端に至るまで一様に成長した結晶相ではない結晶相を意味する。より具体的には、BNO酸化物層は、A(但し、Aは金属元素、Bは遷移金属元素、以下、同じ)の一般式で示されるパイロクロア型結晶構造の微結晶相及び三斜晶(triclinic)のβ−BiNbO型結晶構造の結晶相のうちの少なくとも一方を有する。In the present embodiment, the insulating layer made of a dielectric is made of an oxide layer 30 made of bismuth (Bi) and niobium (Nb) (which may contain unavoidable impurities). Note that the oxide layer formed of bismuth (Bi) and niobium (Nb) is also referred to as a BNO layer. Moreover, it was confirmed that the oxide layer 30 contains a crystalline phase and an amorphous phase. More specifically, the oxide layer 30 includes a crystalline phase, a microcrystalline phase, and an amorphous phase. In the present application, the term “microcrystalline phase” refers to a crystalline phase that is not a crystalline phase that has grown uniformly from the upper end to the lower end in the film thickness direction when a layered material is formed. Means. More specifically, the BNO oxide layer is composed of a microcrystalline phase having a pyrochlore crystal structure represented by a general formula of A 2 B 2 O 7 (where A is a metal element, B is a transition metal element, the same applies hereinafter). And at least one of crystal phases of a triclinic β-BiNbO 4 type crystal structure.

パイロクロア型結晶構造は、特に(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似するので、薄層キャパシタの絶縁層として、良好な電気特性が得ることが可能となる。さらに、絶縁層となる酸化物層は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を有することによって、固体電子装置の絶縁層として、より良好な電気特性が得ることが可能となる。The pyrochlore type crystal structure is in particular a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0.5 ) (Zn 0. Since it is substantially the same as or approximate to the 5 Nb 1.5 ) O 7 type structure, it is possible to obtain good electrical characteristics as the insulating layer of the thin layer capacitor. Furthermore, the oxide layer serving as an insulating layer has both a microcrystalline phase having a pyrochlore type crystal structure and a crystal phase having a β-BiNbO 4 type crystal structure, thereby providing better electrical characteristics as an insulating layer of a solid electronic device. Can be obtained.

また、酸化物層30中の炭素含有率が1.5atm%以下である、酸化物層中の炭素含有率が1.5atm%以下であることによって、リーク電流を抑制することができ、絶縁層となる酸化物層の電気特性が向上する。   In addition, since the carbon content in the oxide layer 30 is 1.5 atm% or less and the carbon content in the oxide layer is 1.5 atm% or less, the leakage current can be suppressed, and the insulating layer The electrical characteristics of the oxide layer to be improved.

2.薄膜キャパシタ100の製造方法
次に薄膜キャパシタ100の製造方法の例を説明する。本実施形態においては、いわゆる溶液法に基づく製造方法について説明しているが、この方法に限られるものではない。他の実施形態についても同様である。なお、本出願における温度の表示は、ヒーターの設定温度を表している。図2乃至図5は、それぞれ、薄膜キャパシタ100の製造方法の一過程を示す断面模式図である。図2に示すように、まず、基板10上に下部電極層20が形成される。次に、下部電極層20上に酸化物層30が形成されて、その後、酸化物層30上に上部電極層40が形成される。
2. Method for Manufacturing Thin Film Capacitor 100 Next, an example of a method for manufacturing the thin film capacitor 100 will be described. In the present embodiment, a manufacturing method based on a so-called solution method is described, but the present invention is not limited to this method. The same applies to other embodiments. In addition, the display of the temperature in this application represents the preset temperature of a heater. 2 to 5 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 100, respectively. As shown in FIG. 2, first, the lower electrode layer 20 is formed on the substrate 10. Next, the oxide layer 30 is formed on the lower electrode layer 20, and then the upper electrode layer 40 is formed on the oxide layer 30.

(1)下部電極層の形成
図2は、下部電極層20の形成工程を示す図である。本実施形態においては、薄膜キャパシタ100の下部電極層20が、白金(Pt)によって形成される例を説明する。下部電極層20は、公知のスパッタリング法により基板10上に白金(Pt)よりなる層が形成される。
(1) Formation of Lower Electrode Layer FIG. 2 is a diagram illustrating a process for forming the lower electrode layer 20. In the present embodiment, an example in which the lower electrode layer 20 of the thin film capacitor 100 is formed of platinum (Pt) will be described. As the lower electrode layer 20, a layer made of platinum (Pt) is formed on the substrate 10 by a known sputtering method.

(2)絶縁層としての酸化物層の形成
次に、下部電極層20上に酸化物層30が形成される。酸化物層30は、(a)前駆体層の形成及び予備焼成の工程、(b)本焼成の工程の順で形成される。図3及び図5は、酸化物層30の形成工程を示す図である。本実施形態においては、薄膜キャパシタ100の製造工程の酸化物層30が、ビスマス(Bi)とニオブ(Nb)とからなる酸化物によって形成される例を説明する。
(2) Formation of Oxide Layer as Insulating Layer Next, the oxide layer 30 is formed on the lower electrode layer 20. The oxide layer 30 is formed in the order of (a) formation of a precursor layer and preliminary baking, and (b) main baking. 3 and 5 are diagrams showing a process of forming the oxide layer 30. FIG. In the present embodiment, an example in which the oxide layer 30 in the manufacturing process of the thin film capacitor 100 is formed of an oxide composed of bismuth (Bi) and niobium (Nb) will be described.

(a)前駆体層の形成及び予備焼成
図3に示すように、下部電極層20上に、公知のスピンコーティング法により、ビスマス(Bi)を含む前駆体及びニオブ(Nb)を含む前駆体を溶質とする前駆体溶液(前駆体溶液という。以下、前駆体の溶液に対して同じ。)を出発材とする前駆体層30aが形成される。ここで、酸化物層30のためのビスマス(Bi)を含む前駆体の例は、オクチル酸ビスマス、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド(例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド)が採用され得る。また、本実施形態における酸化物層30のためのニオブ(Nb)を含む前駆体の例は、オクチル酸ニオブ、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド(例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド)が採用され得る。また、前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、2−メトキシエタノール、2−エトキシエタノール、2−ブトキシエタノールの群から選択される1種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される1種のカルボン酸である溶媒であることが好ましい。
(A) Formation of Precursor Layer and Pre-Baking As shown in FIG. 3, a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) are formed on the lower electrode layer 20 by a known spin coating method. A precursor layer 30a is formed using a precursor solution as a solute (referred to as a precursor solution, hereinafter the same for a precursor solution) as a starting material. Here, examples of the precursor containing bismuth (Bi) for the oxide layer 30 include bismuth octylate, bismuth chloride, bismuth nitrate, or various bismuth alkoxides (for example, bismuth isopropoxide, bismuth butoxide, bismuth ethoxy). And bismuth methoxyethoxide) may be employed. Examples of the precursor containing niobium (Nb) for the oxide layer 30 in this embodiment include niobium octylate, niobium chloride, niobium nitrate, and various niobium alkoxides (for example, niobium isopropoxide, niobium butoxide). , Niobium ethoxide, niobium methoxyethoxide) may be employed. Moreover, the solvent of the precursor solution is one alcohol solvent selected from the group of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, and octylic acid. A solvent that is one carboxylic acid selected from the group is preferred.

その後、予備焼成として、酸素雰囲気中又は大気中(総称して、「酸素含有雰囲気中」ともいう。)で所定の時間、80℃以上250℃以下の温度範囲で予備焼成を行う。予備焼成では、前駆体層30a中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態(熱分解前であって有機鎖が残存している状態と考えられる)が形成される。前述の観点をより確度高く実現するために、予備焼成温度は、80℃以上250℃以下が好ましい。また、前述のスピンコーティング法による前駆体層30aの形成及び予備焼成を複数回繰り返すことによって、酸化物層30の所望の厚みを得ることができる。   After that, as preliminary baking, preliminary baking is performed in a temperature range of 80 ° C. to 250 ° C. for a predetermined time in an oxygen atmosphere or in the air (collectively, also referred to as “oxygen-containing atmosphere”). In the pre-baking, the solvent in the precursor layer 30a is sufficiently evaporated, and in order to develop characteristics that enable future plastic deformation (preferably in a gel state (before thermal decomposition, the organic chain remains). Is considered). In order to realize the above-mentioned viewpoint with higher accuracy, the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower. Moreover, the desired thickness of the oxide layer 30 can be obtained by repeating the formation and preliminary baking of the precursor layer 30a by the above-described spin coating method a plurality of times.

(b)本焼成
その後、本焼成として、前駆体層30aを、酸素雰囲気中(例えば100体積%であるが、これに限定されない)で、所定の時間、520℃以上650℃以下の範囲の温度で加熱する。その結果、図4に示すように、電極層上に、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層30(不可避不純物を含み得る。以下、同じ。)が形成される。ここで、溶液法における本焼成として、酸化物層を形成するための加熱温度は、520℃以上650℃以下であるが、上限を限定するものではない。しかし、加熱温度が、650℃を超える場合は、酸化物層の結晶化が進み、リーク電流量が顕著に増大してしまう傾向にある点から、加熱温度を650℃以下とすることがより好ましい。一方、加熱温度が、520℃未満の場合は、前駆体溶液の溶媒及び溶質中の炭素が残存し、リーク電流量が顕著に増大してしまうので、加熱温度は、520℃以上650℃以下とすることが好ましい。
(B) Main calcination Thereafter, as the main calcination, the precursor layer 30a is subjected to a temperature within a range of 520 ° C. or higher and 650 ° C. or lower for a predetermined time in an oxygen atmosphere (for example, 100% by volume, but not limited thereto). Heat with. As a result, as shown in FIG. 4, an oxide layer 30 (which may contain unavoidable impurities. The same applies hereinafter) made of bismuth (Bi) and niobium (Nb) is formed on the electrode layer. Here, as the main baking in the solution method, the heating temperature for forming the oxide layer is 520 ° C. or higher and 650 ° C. or lower, but the upper limit is not limited. However, when the heating temperature exceeds 650 ° C., it is more preferable to set the heating temperature to 650 ° C. or less because crystallization of the oxide layer proceeds and the amount of leakage current tends to increase remarkably. . On the other hand, when the heating temperature is less than 520 ° C., the solvent in the precursor solution and the carbon in the solute remain, and the amount of leakage current increases remarkably, so the heating temperature is 520 ° C. or more and 650 ° C. or less. It is preferable to do.

酸化物層30の結晶構造は、前駆体層30aの本焼成の温度により異なる。本実施形態においては、本焼成の温度が600℃及び650℃の場合に、β−BiNbO型結晶構造の結晶相が得られる。また、本焼成の温度が520℃、530℃、及び550℃の場合に、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができる。The crystal structure of the oxide layer 30 varies depending on the main firing temperature of the precursor layer 30a. In the present embodiment, a crystal phase having a β-BiNbO 4 type crystal structure is obtained when the main firing temperatures are 600 ° C. and 650 ° C. The temperature of the firing is 520 ° C., it can be in the case of 530 ° C., and 550 ° C., to obtain both a crystalline phase of the fine crystalline phase and beta-BiNbO 4 crystal structure of pyrochlore-type crystal structure.

また、酸化物層30の膜厚の範囲は30nm以上が好ましい。酸化物層30の膜厚が30nm未満になると、膜厚の減少に伴うリーク電流及び誘電損失の増大により、固体電子装置に適用するには、実用的ではなくなるため好ましくない。   The range of the thickness of the oxide layer 30 is preferably 30 nm or more. If the thickness of the oxide layer 30 is less than 30 nm, it is not preferable to apply it to a solid-state electronic device due to an increase in leakage current and dielectric loss accompanying a decrease in the thickness.

なお、酸化物層30におけるビスマス(Bi)及びニオブ(Nb)の原子組成比と、1KHzにおける比誘電率並びに0.5MV/cm印加時のリーク電流値の関係について測定した結果を表1に示す。   Table 1 shows the results of measuring the relationship between the atomic composition ratio of bismuth (Bi) and niobium (Nb) in the oxide layer 30, the relative dielectric constant at 1 KHz, and the leakage current value when 0.5 MV / cm is applied. .

ビスマス(Bi)及びニオブ(Nb)の原子組成比については、ラザフォード後方散乱分光法(RBS法)を用いて、ビスマス(Bi)及びニオブ(Nb)の元素分析を行い、ビスマス(Bi)及びニオブ(Nb)の原子組成比を求めた。比誘電率並びにリーク電流値の測定方法の詳細については後述しているが、表1については、1KHzの交流電圧印加時の比誘電率と、0.5MV/cmの電圧印加時のリーク電流値の結果を示している。表1に示すように、酸化物層30におけるビスマス(Bi)及びニオブ(Nb)の原子組成比については、(Bi)が1としたときにニオブ(Nb)が0.8以上3.3以下の範囲内においては、比誘電率並びにリーク電流値は、デバイスとして適用可能な値を示していた。   Regarding the atomic composition ratio of bismuth (Bi) and niobium (Nb), elemental analysis of bismuth (Bi) and niobium (Nb) is performed using Rutherford backscattering spectroscopy (RBS method), and bismuth (Bi) and niobium are analyzed. The atomic composition ratio of (Nb) was determined. The details of the method for measuring the relative permittivity and the leak current value will be described later. As for Table 1, the relative permittivity when an AC voltage of 1 KHz is applied and the leak current value when a voltage of 0.5 MV / cm is applied. Shows the results. As shown in Table 1, regarding the atomic composition ratio of bismuth (Bi) and niobium (Nb) in the oxide layer 30, when (Bi) is 1, niobium (Nb) is 0.8 or more and 3.3 or less. In this range, the relative permittivity and the leakage current value were values applicable as a device.

(3)上部電極層の形成
次に、酸化物層30上に上部電極層40が形成される。図5は、上部電極層40の形成工程を示す図である。本実施形態においては、薄膜キャパシタ100の上部電極層40が、白金(Pt)によって形成される例を説明する。上部電極層40は、下部電極層20と同様、公知のスパッタリング法により酸化物層30上に白金(Pt)よりなる層が形成される。
(3) Formation of Upper Electrode Layer Next, the upper electrode layer 40 is formed on the oxide layer 30. FIG. 5 is a diagram illustrating a process of forming the upper electrode layer 40. In the present embodiment, an example in which the upper electrode layer 40 of the thin film capacitor 100 is formed of platinum (Pt) will be described. Similar to the lower electrode layer 20, the upper electrode layer 40 is formed of a layer made of platinum (Pt) on the oxide layer 30 by a known sputtering method.

本実施形態によれば、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層を備え、酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO型結晶構造の結晶相を有し、酸化物層中の炭素含有率が1.5atm%以下であるので、良好な電気特性を備えるとともに、簡素な製造プロセスにより製造することができるので、工業性ないし量産性に優れる固体電子装置を得ることができる。According to this embodiment, the oxide layer comprising bismuth (Bi) and niobium (Nb) is provided, and the oxide layer has a crystal phase of a pyrochlore type crystal structure and / or a β-BiNbO 4 type crystal structure. In addition, since the carbon content in the oxide layer is 1.5 atm% or less, it has good electrical characteristics and can be manufactured by a simple manufacturing process. Therefore, a solid electronic device excellent in industrial and mass productivity can be obtained. Can be obtained.

<第2実施形態>
1.本実施形態の薄膜キャパシタの全体構成
本実施形態においては、固体電子装置の一例である薄膜キャパシタの下部電極層及び上部電極層が、金属酸化物からなる導電性酸化物(不可避不純物を含みうる)で構成されている。本実施形態における固体電子装置の一例である薄膜キャパシタ200の全体構成は、図10に示されている。本実施形態は、下部電極層及び上部電極層が、金属酸化物からなる導電性酸化物で構成されている以外は第1実施形態と同じである。従って、本実施の形態の構成については、前述の図1と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図10に示すように、薄膜キャパシタ200は、基板10を有し、基板10上に、基板10の側から下部電極層220、誘電体から構成される絶縁層である酸化物層30、上部電極層240を備える。
Second Embodiment
1. Overall Configuration of Thin Film Capacitor of this Embodiment In this embodiment, the lower electrode layer and the upper electrode layer of a thin film capacitor which is an example of a solid-state electronic device are conductive oxides (including inevitable impurities) made of a metal oxide. It consists of The overall configuration of a thin film capacitor 200, which is an example of a solid-state electronic device in the present embodiment, is shown in FIG. This embodiment is the same as the first embodiment except that the lower electrode layer and the upper electrode layer are made of a conductive oxide made of a metal oxide. Therefore, regarding the configuration of the present embodiment, the same reference numerals are assigned to the configurations corresponding to those in FIG. As shown in FIG. 10, the thin film capacitor 200 includes a substrate 10. On the substrate 10, a lower electrode layer 220 from the substrate 10 side, an oxide layer 30 that is an insulating layer made of a dielectric, and an upper electrode Layer 240 is provided.

下部電極層220及び上部電極層240の例としては、ランタン(La)とニッケル(Ni)とからなる酸化物層、アンチモン(Sb)と錫(Sn)とからなる酸化物層、インジウム(In)と錫(Sn)とからなる酸化物(但し、不可避不純物を含み得る。以下、同じ。)を採用することができる。   Examples of the lower electrode layer 220 and the upper electrode layer 240 include an oxide layer made of lanthanum (La) and nickel (Ni), an oxide layer made of antimony (Sb) and tin (Sn), and indium (In). And an oxide composed of tin (Sn) (however, inevitable impurities may be included; the same shall apply hereinafter) can be employed.

2.薄膜キャパシタ200の製造工程
次に薄膜キャパシタ200の製造方法を説明する。図6乃至図9は、それぞれ、薄膜キャパシタ200の製造方法の一過程を示す断面模式図である。図6に示すようにまず、基板10上に下部電極層220が形成される。次に、下部電極層220上に酸化物層30が形成されて、その後、上部電極層240が形成される。なお、薄膜キャパシタ200の製造工程においては、第1実施形態と重複する説明は省略する。
2. Manufacturing Process of Thin Film Capacitor 200 Next, a manufacturing method of the thin film capacitor 200 will be described. 6 to 9 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 200, respectively. As shown in FIG. 6, first, the lower electrode layer 220 is formed on the substrate 10. Next, the oxide layer 30 is formed on the lower electrode layer 220, and then the upper electrode layer 240 is formed. In addition, in the manufacturing process of the thin film capacitor 200, the description which overlaps with 1st Embodiment is abbreviate | omitted.

(1)下部電極層の形成
図6及び図7は、下部電極層220の形成工程を示す図である。本実施形態においては、薄膜キャパシタ200の下部電極層220が、ランタン(La)とニッケル(Ni)とからなる導電用酸化物層によって形成される例を説明する。下部電極層220は、(a)前駆体層の形成及び予備焼成の工程、(b)本焼成の工程の順で形成される。
(1) Formation of Lower Electrode Layer FIGS. 6 and 7 are diagrams showing a process for forming the lower electrode layer 220. FIG. In the present embodiment, an example will be described in which the lower electrode layer 220 of the thin film capacitor 200 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni). The lower electrode layer 220 is formed in the order of (a) a precursor layer formation and preliminary firing step, and (b) a main firing step.

(a)前駆体層の形成及び予備焼成
図6に示すように、基板10上に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液(下部電極層用前駆体溶液という。以下、下部電極層用前駆体の溶液に対して同じ。)を出発材とする下部電極層用前駆体層220aが形成される。ここで、下部電極層220のためのランタン(La)を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド(例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド)が採用され得る。また、下部電極層用前駆体層220aのためのニッケル(Ni)を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド(例えば、ニッケルインジウムイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド)が採用され得る。
(A) Formation of Precursor Layer and Pre-Baking As shown in FIG. 6, a precursor containing lanthanum (La) and a precursor containing nickel (Ni) are formed on a substrate 10 by a known spin coating method as a solute. The lower electrode layer precursor layer 220a starting from the precursor solution (referred to as the lower electrode layer precursor solution, hereinafter the same as the lower electrode layer precursor solution) is formed. Here, an example of a precursor containing lanthanum (La) for the lower electrode layer 220 is lanthanum acetate. As other examples, lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides (for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide) may be employed. An example of a precursor containing nickel (Ni) for the lower electrode layer precursor layer 220a is nickel acetate. As other examples, nickel nitrate, nickel chloride, or various nickel alkoxides (for example, nickel indium isopropoxide, nickel butoxide, nickel ethoxide, nickel methoxyethoxide) may be employed.

なお、下部電極層としてアンチモン(Sb)と錫(Sn)とからなる導電用酸化物層を採用する場合、アンチモン(Sb)を含む下部電極層用前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド(例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド)が採用され得る。また、錫(Sn)を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド(例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド)が採用され得る。さらに、下部電極層としてインジウム(In)と錫(Sn)とからなる導電用酸化物を採用する場合、インジウム(In)を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド(例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド)が採用され得る。また、錫(Sn)を含む下部電極層用前駆体の例は、前述の例と同じである。   When a conductive oxide layer made of antimony (Sb) and tin (Sn) is employed as the lower electrode layer, examples of the precursor for the lower electrode layer containing antimony (Sb) include antimony acetate, antimony nitrate, Antimony chloride or various antimony alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide) may be employed. Examples of precursors containing tin (Sn) include tin acetate, tin nitrate, tin chloride, or various tin alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide). Can be done. Further, when a conductive oxide composed of indium (In) and tin (Sn) is employed as the lower electrode layer, examples of the precursor containing indium (In) include indium acetate, indium nitrate, indium chloride, and various types. Indium alkoxides (eg, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide) can be employed. Moreover, the example of the precursor for lower electrode layers containing tin (Sn) is the same as the above-mentioned example.

その後、酸素含有雰囲気中で所定の時間、前述の第1実形態施の酸化物層と同様の理由により、80℃以上250℃以下の温度範囲で予備焼成を行う。また、前述のスピンコーティング法による下部電極層用前駆体層220aの形成及び予備焼成を複数回繰り返すことによって、下部電極層220の所望の厚みを得ることができる。   Thereafter, preliminary firing is performed in a temperature range of 80 ° C. or higher and 250 ° C. or lower for a predetermined time in an oxygen-containing atmosphere for the same reason as the oxide layer of the first embodiment. Moreover, the desired thickness of the lower electrode layer 220 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 220a by the spin coating method described above a plurality of times.

(b)本焼成
その後、本焼成として、下部電極層用前駆体層220aを、酸素雰囲気中、約20分間、550℃に加熱する。その結果、図7に示すように、基板10上に、ランタン(La)とニッケル(Ni)とからなる下部電極層220(但し、不可避不純物を含み得る。以下、同じ。)が形成される。ここで、溶液法における本焼成として、導電用酸化物層を形成するための加熱温度は、第1実施形態の酸化物層と同様の理由により、520℃以上650℃以下が好ましい。なお、ランタン(La)とニッケル(Ni)とからなるとからなる導電用酸化物層は、LNO層とも呼ばれる。
(B) Main baking Thereafter, as the main baking, the lower electrode layer precursor layer 220a is heated to 550 ° C. in an oxygen atmosphere for about 20 minutes. As a result, as shown in FIG. 7, a lower electrode layer 220 made of lanthanum (La) and nickel (Ni) (however, inevitable impurities may be included. The same applies hereinafter) is formed on the substrate 10. Here, as the main baking in the solution method, the heating temperature for forming the conductive oxide layer is preferably 520 ° C. or higher and 650 ° C. or lower for the same reason as the oxide layer of the first embodiment. Note that the conductive oxide layer made of lanthanum (La) and nickel (Ni) is also called an LNO layer.

(2)絶縁層としての酸化物層の形成
次に、下部電極層220上に酸化物層30を形成する。本実施形態の酸化物層30は、第1実施形態と同様、(a)前駆体層の形成及び予備焼成の工程、(b)本焼成の工程の順で形成される。図8は、下部電極層220上に酸化物層30が形成された状態を示す図である。第1実施形態と同様、酸化物層30の膜厚の範囲は30nm以上が好ましい。
(2) Formation of Oxide Layer as Insulating Layer Next, the oxide layer 30 is formed on the lower electrode layer 220. As in the first embodiment, the oxide layer 30 of this embodiment is formed in the order of (a) formation of a precursor layer and preliminary baking, and (b) main baking. FIG. 8 is a diagram illustrating a state in which the oxide layer 30 is formed on the lower electrode layer 220. As in the first embodiment, the thickness range of the oxide layer 30 is preferably 30 nm or more.

(3)上部電極層の形成
次に、図9及び図10に示すように、上部電極層240を酸化物層30上に形成する。本実施形態においては、薄膜キャパシタ200の上部電極層240が、下部電極層220と同様に、ランタン(La)とニッケル(Ni)とからなる導電用酸化物層によって形成される例を説明する。上部電極層240は、下部電極層220と同様、(a)前駆体層の形成及び予備焼成の工程、(b)本焼成の工程の順で形成される。酸化物層30上に形成された下部電極層用前駆体層240aが、図9に示され、酸化物層30上に形成された上部電極層240が、図10に示されている。
(3) Formation of Upper Electrode Layer Next, as shown in FIGS. 9 and 10, the upper electrode layer 240 is formed on the oxide layer 30. In the present embodiment, an example will be described in which the upper electrode layer 240 of the thin film capacitor 200 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni), like the lower electrode layer 220. Similar to the lower electrode layer 220, the upper electrode layer 240 is formed in the order of (a) formation of a precursor layer and preliminary firing, and (b) main firing. The lower electrode layer precursor layer 240a formed on the oxide layer 30 is shown in FIG. 9, and the upper electrode layer 240 formed on the oxide layer 30 is shown in FIG.

本実施形態においても、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層を備え、酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO型結晶構造の結晶相を有し、酸化物層中の炭素含有率が1.5atm%以下であるので、良好な電気特性を備えるとともに、簡素な製造プロセスにより製造することができるので、工業性ないし量産性に優れる固体電子装置を得ることができる。また、下部電極層、絶縁層となる酸化物層、及び上部電極層すべてが金属酸化物によって構成され、真空プロセスを用いることなく全ての工程を酸素含有雰囲気中で行うことができるため、工業性ないし量産性を格段に高めることが可能となる。The present embodiment also includes an oxide layer made of bismuth (Bi) and niobium (Nb), and the oxide layer has a crystal phase of a pyrochlore crystal structure and / or a β-BiNbO 4 type crystal structure, Since the carbon content in the oxide layer is 1.5 atm% or less, it has excellent electrical characteristics and can be manufactured by a simple manufacturing process, so that a solid electronic device having excellent industrial and mass productivity is obtained. be able to. In addition, since the lower electrode layer, the oxide layer serving as an insulating layer, and the upper electrode layer are all made of metal oxide, all steps can be performed in an oxygen-containing atmosphere without using a vacuum process. In addition, mass productivity can be significantly improved.

<第3実施形態>
1.本実施形態の薄膜キャパシタの全体構成
本実施形態においては、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施されている。本実施形態における固体電子装置の一例である薄膜キャパシタ300の全体構成は、図11に示されている。本実施形態では、下部電極層及び酸化物層が、型押し加工を施されている以外は第2実施形態と同じである。従って、本実施の形態の構成については、前述の図6と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図11に示すように、薄膜キャパシタ300は、基板10を有し、基板10上に、基板10の側から下部電極層320、誘電体から構成される絶縁層である酸化物層330、上部電極層340を備える。
<Third Embodiment>
1. Overall Configuration of Thin Film Capacitor of this Embodiment In this embodiment, embossing is performed in the formation process of all layers of a thin film capacitor that is an example of a solid-state electronic device. The entire configuration of a thin film capacitor 300 which is an example of a solid-state electronic device in the present embodiment is shown in FIG. In the present embodiment, the lower electrode layer and the oxide layer are the same as those in the second embodiment except that the stamping process is performed. Therefore, regarding the configuration of the present embodiment, the same reference numerals are assigned to the configurations corresponding to those in FIG. As shown in FIG. 11, the thin film capacitor 300 includes a substrate 10. On the substrate 10, a lower electrode layer 320 from the substrate 10 side, an oxide layer 330 that is an insulating layer made of a dielectric, an upper electrode Layer 340 is provided.

ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。   By the way, in the present application, “embossing” is sometimes referred to as “nanoimprint”.

2.薄膜キャパシタ300の製造工程
次に薄膜キャパシタ300の製造方法を説明する。図12乃至図21は、それぞれ、薄膜キャパシタ300の製造方法の一過程を示す断面模式図である。薄膜キャパシタ300は、まず基板10上に型押し加工が施された下部電極層320が形成される。次に、下部電極層320上に型押し加工が施された酸化物層330が形成される。その後、酸化物層330上に上部電極層340が形成される。薄膜キャパシタ300の製造工程においても第2実施形態と重複する説明は省略する。
2. Manufacturing Process of Thin Film Capacitor 300 Next, a manufacturing method of the thin film capacitor 300 will be described. 12 to 21 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 300. In the thin film capacitor 300, first, a lower electrode layer 320 that is embossed is formed on the substrate 10. Next, an oxide layer 330 that has been embossed is formed on the lower electrode layer 320. Thereafter, the upper electrode layer 340 is formed on the oxide layer 330. Also in the manufacturing process of the thin film capacitor 300, the description which overlaps with 2nd Embodiment is abbreviate | omitted.

(1)下部電極層の形成
本実施形態においては、薄膜キャパシタ300の下部電極層320が、ランタン(La)とニッケル(Ni)とからなる導電用酸化物層によって形成される例を説明する。下部電極層320は、(a)前駆体層の形成及び予備焼成の工程、(b)型押し加工の工程、(c)本焼成の工程の順で形成される。初めに、基板10上に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層320aが形成される。
(1) Formation of Lower Electrode Layer In this embodiment, an example in which the lower electrode layer 320 of the thin film capacitor 300 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni) will be described. The lower electrode layer 320 is formed in the order of (a) formation of a precursor layer and preliminary baking, (b) stamping process, and (c) main baking process. First, a lower electrode using a precursor solution for a lower electrode layer having a precursor containing lanthanum (La) and a precursor containing nickel (Ni) as a solute on a substrate 10 by a known spin coating method. A layer precursor layer 320a is formed.

その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層320aを80℃以上250℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層320aの形成及び予備焼成を複数回繰り返すことによって、下部電極層320の所望の厚みを得ることができる。   Thereafter, as preliminary firing, the lower electrode layer precursor layer 320a is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower for a predetermined time in an oxygen-containing atmosphere. Moreover, the desired thickness of the lower electrode layer 320 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 320a by the spin coating method described above a plurality of times.

(b)型押し加工
次に、下部電極層用前駆体層320aのパターニングを行うために、図12に示すように、80℃以上300℃以下の範囲内で加熱した状態で、下部電極層用型M1を用いて、1MPa以上20MPa以下の圧力で型押し加工が施される。型押し加工における加熱方法の例としては、チャンバー、オーブン等により、所定の温度雰囲気の状態にする方法、基板10を搭載する基台を下部からヒーターにより加熱する方法、また、予め80℃以上300℃以下に加熱した型を用いて型押し加工が施される方法等がある。この場合、基台を下部からヒーターにより加熱する方法と予め80℃以上300℃以下に加熱した型を併用することが加工性の面でより好ましい。
(B) Embossing Next, in order to perform patterning of the precursor layer 320a for the lower electrode layer, as shown in FIG. 12, in the state heated within the range of 80 ° C. or higher and 300 ° C. or lower, for the lower electrode layer Using the mold M1, embossing is performed at a pressure of 1 MPa or more and 20 MPa or less. Examples of the heating method in the embossing process include a method of bringing the substrate 10 into a predetermined temperature atmosphere using a chamber, an oven, or the like, a method of heating the base on which the substrate 10 is mounted from the lower part with a heater, There is a method in which a die pressing process is performed using a die heated to a temperature of ℃ or less. In this case, it is more preferable in terms of workability to use a method in which the base is heated from below by a heater and a mold heated in advance to 80 ° C. or more and 300 ° C. or less.

なお、上述の型の加熱温度を80℃以上300℃以下としたのは、以下の理由による。型押し加工時の加熱温度が80℃未満である場合には、下部電極層用前駆体層320aの温度が低下することに起因して下部電極層用前駆体層320aの塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が300℃を超える場合には、塑性変形能の根源である有機鎖の分解(酸化熱分解)が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、下部電極層用前駆体層320aを、型押し加工の際、100℃以上250℃以下の範囲内で加熱することは、さらに好ましい一態様である。   The reason why the heating temperature of the mold is set to 80 ° C. or more and 300 ° C. or less is as follows. When the heating temperature during the embossing process is lower than 80 ° C., the plastic deformation ability of the lower electrode layer precursor layer 320a is reduced due to the lower temperature of the lower electrode layer precursor layer 320a. Therefore, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor. Further, when the heating temperature during the stamping process exceeds 300 ° C., the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability, proceeds, so that the plastic deformability decreases. Furthermore, from the above viewpoint, it is a more preferable aspect that the precursor layer 320a for the lower electrode layer is heated within a range of 100 ° C. or more and 250 ° C. or less during the embossing process.

また、型押し加工における圧力は、1MPa以上20MPa以下の範囲内の圧力であれば、下部電極層用前駆体層320aが型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力を1MPa以上20MPa以下という低い圧力範囲に設定する。その結果、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。   Further, if the pressure in the stamping process is a pressure in the range of 1 MPa or more and 20 MPa or less, the lower electrode layer precursor layer 320a is deformed following the surface shape of the mold, and a desired stamping structure is obtained. Can be formed with high accuracy. Moreover, the pressure applied when embossing is performed is set to a low pressure range of 1 MPa to 20 MPa. As a result, it is difficult for the mold to be damaged when the stamping process is performed, and it is advantageous for increasing the area.

その後、下部電極層用前駆体層320aを全面エッチングする。その結果、図13に示すように、下部電極層に対応する領域以外の領域から下部電極層用前駆体層320aを完全に除去する(下部電極層用前駆体層320aの全面に対するエッチング工程)。   Thereafter, the entire lower electrode layer precursor layer 320a is etched. As a result, as shown in FIG. 13, the lower electrode layer precursor layer 320a is completely removed from the region other than the region corresponding to the lower electrode layer (etching process for the entire surface of the lower electrode layer precursor layer 320a).

また、上述の型押し加工において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び/又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工が施されることが好ましい。そのような処理を施す。その結果、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工が施されることが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤(例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等)、フッ素含有ダイヤモンドライクカーボン等を例示することができる。   Further, in the above-described embossing process, in advance, a mold release treatment for the surface of each precursor layer that will be brought into contact with the stamping surface and / or a mold release treatment for the die pressing surface of the mold is performed. It is preferable that an embossing process is performed on each precursor layer. Such processing is performed. As a result, since the frictional force between each precursor layer and the mold can be reduced, the stamping process can be performed on each precursor layer with higher accuracy. Examples of the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicon surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.

(c)本焼成
次に、下部電極層用前駆体層320aに対して本焼成を行う。その結果、図14に示すように、基板10上に、ランタン(La)とニッケル(Ni)とからなる下部電極層320(但し、不可避不純物を含み得る。以下、同じ。)が形成される。
(C) Main baking Next, main baking is performed with respect to the precursor layer 320a for lower electrode layers. As a result, as shown in FIG. 14, a lower electrode layer 320 (however, inevitable impurities may be included. The same applies hereinafter) made of lanthanum (La) and nickel (Ni) is formed on the substrate 10.

(2)絶縁層となる酸化物層の形成
次に、下部電極層320上に絶縁層となる酸化物層330を形成する。酸化物層330は、(a)前駆体層の形成及び予備焼成の工程、(b)型押し加工の工程、(c)本焼成の工程の順で形成される。図15乃至図18は、酸化物層330の形成工程を示す図である。
(2) Formation of Oxide Layer serving as Insulating Layer Next, an oxide layer 330 serving as an insulating layer is formed on the lower electrode layer 320. The oxide layer 330 is formed in the order of (a) precursor layer formation and preliminary firing step, (b) stamping step, and (c) main firing step. 15 to 18 are diagrams showing a process for forming the oxide layer 330.

(a)前駆体層の形成及び予備焼成
図15に示すように、基板10及びパターニングされた下部電極層320上に、第2実施形態と同様に、ビスマス(Bi)を含む前駆体及びニオブ(Nb)を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層330aを形成する。その後、酸素含有雰囲気中で、80℃以上250℃以下に加熱した状態で予備焼成を行う。
(A) Formation of Precursor Layer and Pre-Firing As shown in FIG. 15, on the substrate 10 and the patterned lower electrode layer 320, a precursor containing bismuth (Bi) and niobium (as in the second embodiment) A precursor layer 330a starting from a precursor solution having a precursor containing Nb) as a solute is formed. Thereafter, preliminary firing is performed in an oxygen-containing atmosphere while being heated to 80 ° C. or higher and 250 ° C. or lower.

(b)型押し加工
本実施形態では、図16に示すように、予備焼成のみを行った前駆体層330aに対して、型押し加工が施される。具体的には、酸化物層のパターニングを行うため、80℃以上300℃以下に加熱した状態で、絶縁層用型M2を用いて、1MPa以上20MPa以下の圧力で型押し加工が施される。
(B) Embossing process In this embodiment, as shown in FIG. 16, an embossing process is performed with respect to the precursor layer 330a which performed only preliminary baking. Specifically, in order to perform patterning of the oxide layer, embossing is performed at a pressure of 1 MPa or more and 20 MPa or less using the insulating layer mold M2 while being heated to 80 ° C. or more and 300 ° C. or less.

その後、前駆体層330aを全面エッチングする。その結果、図17に示すように、酸化物層330に対応する領域以外の領域から前駆体層330aを完全に除去する(前駆体層330aの全面に対するエッチング工程)。なお、本実施形態の前駆体層330aのエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。   Thereafter, the entire surface of the precursor layer 330a is etched. As a result, as shown in FIG. 17, the precursor layer 330a is completely removed from a region other than the region corresponding to the oxide layer 330 (etching process for the entire surface of the precursor layer 330a). In addition, although the etching process of the precursor layer 330a of this embodiment was performed using the wet etching technique which does not use a vacuum process, it does not prevent etching using what is called dry etching technique using plasma.

(c)本焼成
その後、第2実施形態と同様に、前駆体層330aを本焼成する。その結果、図18に示すように、下部電極層320上に、絶縁層となる酸化物層330(但し、不可避不純物を含み得る。以下、同じ。)が形成される。本焼成として、前駆体層330aを、酸素雰囲気中で、所定時間520℃以上650℃以下の温度範囲で加熱する。
(C) Main baking Thereafter, the precursor layer 330a is main-fired as in the second embodiment. As a result, as shown in FIG. 18, an oxide layer 330 (however, it may contain unavoidable impurities; the same applies hereinafter) is formed on the lower electrode layer 320 as an insulating layer. As the main firing, the precursor layer 330a is heated in an oxygen atmosphere in a temperature range of 520 ° C. or more and 650 ° C. or less for a predetermined time.

なお、前駆体層330aの全面に対するエッチング工程を本焼成後に行うことも可能であるが、前述のように、型押し工程と本焼成の工程との間に、前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。   Although the etching process for the entire surface of the precursor layer 330a can be performed after the main baking, as described above, the precursor layer is entirely etched between the embossing process and the main baking process. It is a more preferable aspect that the process is included. This is because unnecessary regions can be removed more easily than etching after each precursor layer is finally fired.

(3)上部電極層の形成
その後、酸化物層330上に、下部電極層320と同様に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層340aが形成される。その後、上部電極層用前駆体層340aに対して酸素含有雰囲気中において80℃以上250℃以下の温度範囲で加熱して予備焼成を行う。
(3) Formation of upper electrode layer Thereafter, a precursor containing lanthanum (La) and a precursor containing nickel (Ni) are formed on the oxide layer 330 in the same manner as the lower electrode layer 320 by a known spin coating method. A precursor layer 340a for the upper electrode layer is formed using a precursor solution as a solute as a starting material. Thereafter, preliminary firing is performed by heating the precursor layer 340a for the upper electrode layer in an oxygen-containing atmosphere in a temperature range of 80 ° C. to 250 ° C.

続いて、図19に示すように、予備焼成が行われた上部電極層用前駆体層340aのパターニングを行うため、上部電極層用前駆体層340aを、80℃以上300℃以下に加熱した状態で、上部電極層用型M3を用いて、上部電極層用前駆体層340aに対して1MPa以上20MPa以下の圧力で型押し加工が施される。その後、図20に示すように、上部電極層用前駆体層340aを全面エッチングすることにより、上部電極層340に対応する領域以外の領域から上部電極層用前駆体層340aを完全に除去する。   Subsequently, as shown in FIG. 19, the upper electrode layer precursor layer 340 a is heated to 80 ° C. or higher and 300 ° C. or lower in order to perform patterning of the pre-baked upper electrode layer precursor layer 340 a. Thus, using the upper electrode layer mold M3, the upper electrode layer precursor layer 340a is embossed at a pressure of 1 MPa to 20 MPa. Then, as shown in FIG. 20, the upper electrode layer precursor layer 340a is completely removed from the region other than the region corresponding to the upper electrode layer 340 by etching the entire surface of the upper electrode layer precursor layer 340a.

さらにその後、図21に示すように、本焼成として、酸素雰囲気中で、上部電極層用前駆体層340aを、所定の時間、530℃乃至600℃に加熱することにより、酸化物層330上に、ランタン(La)とニッケル(Ni)とからなる上部電極層340(但し、不可避不純物を含み得る。以下、同じ。)が形成される。   After that, as shown in FIG. 21, the main electrode precursor layer 340a is heated to 530 ° C. to 600 ° C. for a predetermined time in the oxygen atmosphere as the main firing, thereby being formed on the oxide layer 330. An upper electrode layer 340 made of lanthanum (La) and nickel (Ni) (however, it may contain inevitable impurities; the same applies hereinafter) is formed.

本実施形態においても、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層を備え、酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO型結晶構造の結晶相を有し、酸化物層中の炭素含有率が1.5atm%以下であるので、良好な電気特性を備えるとともに、簡素な製造プロセスにより製造することができるので、工業性ないし量産性に優れる固体電子装置を得ることができる。The present embodiment also includes an oxide layer made of bismuth (Bi) and niobium (Nb), and the oxide layer has a crystal phase of a pyrochlore crystal structure and / or a β-BiNbO 4 type crystal structure, Since the carbon content in the oxide layer is 1.5 atm% or less, it has excellent electrical characteristics and can be manufactured by a simple manufacturing process, so that a solid electronic device having excellent industrial and mass productivity is obtained. be able to.

また、本実施形態では、基板10上に、基板10の側から下部電極層320、誘電体から構成される絶縁層である酸化物層330、上部電極層340を備える型押し加工が施されることによって型押し構造を形成する、型押し加工が採用されている。その結果、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び/又は高価な設備を必要とするプロセスが不要になる。また、本実施形態では、溶液法及び型押し加工を採用する。その結果、上部電極層及び酸化物層が、いずれも簡便にパターニングされ得るため、本実施形態の薄膜キャパシタ300は、極めて工業性ないし量産性に優れている。   In the present embodiment, a stamping process including the lower electrode layer 320 from the substrate 10 side, the oxide layer 330 that is an insulating layer made of a dielectric, and the upper electrode layer 340 is performed on the substrate 10. An embossing process is employed in which an embossing structure is formed. As a result, a process using a relatively long time and / or expensive equipment such as a vacuum process, a process using a photolithography method, or an ultraviolet irradiation process becomes unnecessary. In the present embodiment, a solution method and an embossing process are employed. As a result, since the upper electrode layer and the oxide layer can be easily patterned, the thin film capacitor 300 of this embodiment is extremely excellent in industrial property or mass productivity.

<第4実施形態>
1.本実施形態の薄膜キャパシタの全体構成
本実施形態においても、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施されている。本実施形態における固体電子装置の一例である薄膜キャパシタ400の全体構成は、図25に示されている。本実施形態では、下部電極層、酸化物層、及び上部電極層は、各々の前駆体層を積層した後に予備焼成が行なわれる。そして、予備焼成が行なわれた全ての前駆体層は、型押し加工を施された後に本焼成が行われる。従って、本実施の形態の構成については、前述の図11と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図25に示すように、薄膜キャパシタ400は、基板10を有し、基板10上に、基板10の側から下部電極層420、誘電体から構成される絶縁層である酸化物層430、上部電極層440を備える。
<Fourth embodiment>
1. Overall Configuration of Thin Film Capacitor of this Embodiment Also in this embodiment, embossing is performed in the formation process of all layers of a thin film capacitor which is an example of a solid-state electronic device. The overall configuration of a thin film capacitor 400, which is an example of a solid-state electronic device in the present embodiment, is shown in FIG. In this embodiment, the lower electrode layer, the oxide layer, and the upper electrode layer are pre-fired after the precursor layers are stacked. All precursor layers that have been pre-fired are subjected to embossing and then subjected to main firing. Therefore, regarding the configuration of the present embodiment, the same reference numerals are assigned to the components corresponding to those in FIG. As shown in FIG. 25, the thin film capacitor 400 includes a substrate 10, and on the substrate 10, a lower electrode layer 420 from the substrate 10 side, an oxide layer 430 that is an insulating layer made of a dielectric, and an upper electrode. Layer 440 is provided.

2.薄膜キャパシタ400の製造工程
次に薄膜キャパシタ400の製造方法を説明する。図22乃至図24は、それぞれ、薄膜キャパシタ400の製造方法の一過程を示す断面模式図である。薄膜キャパシタ400は、まず基板10上に、下部電極層420の前駆体層である下部電極層用前駆体層420a、酸化物層430の前駆体層である前駆体層430a、上部電極層440の前駆体層である上部電極層用前駆体層440aの積層体が形成される。次に、この積層体に型押し加工が施され、本焼成が行われる。薄膜キャパシタ400の製造工程においては、第3実施形態と重複する説明は省略する。
2. Manufacturing Process of Thin Film Capacitor 400 Next, a manufacturing method of the thin film capacitor 400 will be described. 22 to 24 are schematic cross-sectional views showing one process of the method for manufacturing the thin film capacitor 400. In the thin film capacitor 400, first, a lower electrode layer precursor layer 420 a that is a precursor layer of the lower electrode layer 420, a precursor layer 430 a that is a precursor layer of the oxide layer 430, and an upper electrode layer 440 are formed on the substrate 10. A laminate of the upper electrode layer precursor layer 440a, which is the precursor layer, is formed. Next, this laminated body is embossed and subjected to main firing. In the manufacturing process of the thin film capacitor 400, the description overlapping with that of the third embodiment is omitted.

(1)前駆体層の積層体の形成
図22に示すように、まず基板10上に、下部電極層420の前駆体層である下部電極層用前駆体層420a、酸化物層430の前駆体層である前駆体層430a、上部電極層440の前駆体層である上部電極層用前駆体層440aの積層体が形成される。本実施形態においては、第3実施形態と同様、薄膜キャパシタ400の下部電極層420及び上部電極層440が、ランタン(La)とニッケル(Ni)とからなる導電用酸化物層によって形成され、絶縁層となる酸化物層430がビスマス(Bi)及びニオブ(Nb)とからなる酸化物層によって形成される例を説明する。初めに、基板10上に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層420aが形成される。その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層420aを80℃以上250℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層420aの形成及び予備焼成を複数回繰り返すことによって、下部電極層420の所望の厚みを得ることができる。
(1) Formation of Laminate of Precursor Layer As shown in FIG. 22, first, a precursor layer for a lower electrode layer 420a, which is a precursor layer for the lower electrode layer 420, and a precursor for an oxide layer 430 are formed on the substrate 10. A laminate of a precursor layer 430a that is a layer and a precursor layer 440a for the upper electrode layer that is a precursor layer of the upper electrode layer 440 is formed. In the present embodiment, as in the third embodiment, the lower electrode layer 420 and the upper electrode layer 440 of the thin film capacitor 400 are formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni) and insulated. An example in which the oxide layer 430 to be a layer is formed of an oxide layer made of bismuth (Bi) and niobium (Nb) will be described. First, a lower electrode using a precursor solution for a lower electrode layer having a precursor containing lanthanum (La) and a precursor containing nickel (Ni) as a solute on a substrate 10 by a known spin coating method. A layer precursor layer 420a is formed. Thereafter, as preliminary firing, the lower electrode layer precursor layer 420a is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower in an oxygen-containing atmosphere for a predetermined time. Moreover, the desired thickness of the lower electrode layer 420 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 420a by the spin coating method described above a plurality of times.

次に、予備焼成が行われた下部電極層用前駆体層420a上に前駆体層430aを形成する。まず下部電極層用前駆体層420a上にビスマス(Bi)を含む前駆体及びニオブ(Nb)を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層430aを形成する。その後、予備焼成として、酸素含有雰囲気中で所定の時間、前駆体層430aを80℃以上250℃以下の温度範囲で加熱する。   Next, the precursor layer 430a is formed on the precursor layer 420a for the lower electrode layer that has been pre-fired. First, on the lower electrode layer precursor layer 420a, a precursor layer 430a is formed using a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute. Thereafter, as preliminary firing, the precursor layer 430a is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower for a predetermined time in an oxygen-containing atmosphere.

次に、予備焼成が行われた前駆体層430a上に、下部電極層用前駆体層420aと同様に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層440aが形成される。その後、上部電極層用前駆体層440aに対して酸素含有雰囲気中で80℃以上250℃以下の温度範囲で加熱して予備焼成を行う。   Next, a precursor containing lanthanum (La) and nickel (Ni) are contained on the precursor layer 430a that has been pre-fired by a known spin coating method in the same manner as the precursor layer 420a for the lower electrode layer. A precursor layer 440a for the upper electrode layer is formed using a precursor solution having the precursor as a solute as a starting material. Thereafter, preliminary firing is performed by heating the precursor layer 440a for the upper electrode layer in an oxygen-containing atmosphere in a temperature range of 80 ° C. to 250 ° C.

(2)型押し加工
次に、各前駆体層の積層体(420a,430a,440a)のパターニングを行うために、図23に示すように、80℃以上300℃以下の範囲内で加熱した状態で、積層体用型M4を用いて、1MPa以上20MPa以下の圧力で型押し加工が施される。
(2) Embossing Next, in order to perform patterning of the laminate (420a, 430a, 440a) of each precursor layer, as shown in FIG. 23, a state of heating within a range of 80 ° C. or higher and 300 ° C. or lower Then, using the laminate mold M4, the stamping process is performed at a pressure of 1 MPa or more and 20 MPa or less.

その後、各前駆体層の積層体(420a,430a,440a)を全面エッチングする。その結果、図24に示すように、下部電極層、酸化物層、及び上部電極層に対応する領域以外の領域から各前駆体層の積層体(420a,430a,440a)を完全に除去する(各前駆体層の積層体(420a,430a,440a)の全面に対するエッチング工程)。   Thereafter, the entire stack of the precursor layers (420a, 430a, 440a) is etched. As a result, as shown in FIG. 24, the stacked body (420a, 430a, 440a) of each precursor layer is completely removed from regions other than the region corresponding to the lower electrode layer, the oxide layer, and the upper electrode layer ( Etching step for the entire surface of each precursor layer (420a, 430a, 440a).

(3)本焼成
次に、各前駆体層の積層体(420a,430a,440a)に対して本焼成を行う。その結果、図25に示すように、基板10上に、下部電極層420、酸化物層430、上部電極層440が形成される。
(3) Main baking Next, main baking is performed with respect to the laminated body (420a, 430a, 440a) of each precursor layer. As a result, as shown in FIG. 25, a lower electrode layer 420, an oxide layer 430, and an upper electrode layer 440 are formed on the substrate 10.

本実施形態においても、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層を備え、酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO型結晶構造の結晶相を有し、酸化物層中の炭素含有率が1.5atm%以下であるので、良好な電気特性を備えるとともに、簡素な製造プロセスにより製造することができるので、工業性ないし量産性に優れる固体電子装置を得ることができる。また、本実施形態では、予備焼成が行われた全ての酸化物層の前駆体層に対して型押し加工が行った後に本焼成が行われるので、より製造プロセスの簡素化を図ることが可能となる。The present embodiment also includes an oxide layer made of bismuth (Bi) and niobium (Nb), and the oxide layer has a crystal phase of a pyrochlore crystal structure and / or a β-BiNbO 4 type crystal structure, Since the carbon content in the oxide layer is 1.5 atm% or less, it has excellent electrical characteristics and can be manufactured by a simple manufacturing process, so that a solid electronic device having excellent industrial and mass productivity is obtained. be able to. Further, in this embodiment, since the main firing is performed after the stamping process is performed on the precursor layers of all the oxide layers that have been pre-fired, the manufacturing process can be further simplified. It becomes.

<実施例>
以下、本発明をより詳細に説明するために、実施例及び比較例をあげて説明するが、本発明はこれらの例によって限定されるものではない。
<Example>
Hereinafter, in order to describe the present invention in more detail, examples and comparative examples will be described, but the present invention is not limited to these examples.

実施例及び比較例については、以下の方法によって、固体電子装置の物性の測定及びBNO酸化物層の組成分析を実施した。
1.電気特性
(1)リーク電流
下部電極層と上部電極層の間に0.25MV/cmの電圧を印加して電流を測定した。この測定にはアジレントテクノロジー社製、4156C型を用いた。
About the Example and the comparative example, the following method measured the physical property of the solid-state electronic device, and implemented the composition analysis of the BNO oxide layer.
1. Electrical characteristics (1) Leakage current A voltage of 0.25 MV / cm was applied between the lower electrode layer and the upper electrode layer to measure the current. For this measurement, Model 4156C manufactured by Agilent Technologies was used.

(2)誘電損失(tanδ)
実施例及び比較例の誘電損失は以下のようにして測定した。室温において、下部電極層と上部電極層の間に0.1Vの電圧、1KHzの交流電圧を印加して誘電損失を測定した。この測定には東陽テクニカ社製、1260−SYS型広帯域誘電率測定システムを用いた。
(2) Dielectric loss (tan δ)
The dielectric loss of the examples and comparative examples was measured as follows. At room temperature, a dielectric loss was measured by applying a voltage of 0.1 V and an AC voltage of 1 KHz between the lower electrode layer and the upper electrode layer. For this measurement, a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.

(3)比誘電率
実施例及び比較例の比誘電率は以下のようにして測定した。下部電極層と上部電極層の間に0.1Vの電圧、1KHzの交流電圧を印加して比誘電率を測定した。この測定には東陽テクニカ社製、1260−SYS型広帯域誘電率測定システムを用いた。
(3) Relative permittivity The relative permittivity of the examples and comparative examples was measured as follows. The relative dielectric constant was measured by applying a voltage of 0.1 V and an AC voltage of 1 KHz between the lower electrode layer and the upper electrode layer. For this measurement, a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.

2.BNO酸化物層の炭素及び水素の含有率
National Electrostatics Corporation 製 Pelletron 3SDHを用いて、ラザフォード後方散乱分光法(Rutherford Backscattering Spectrometry:RBS分析法)、水素前方散乱分析法(Hydrogen Forward scattering Spectrometry:HFS分析法)、及び核反応解析法((Nuclear Reaction Analysis:NRA分析法)により元素分析を行い、実施例及び比較例におけるBNO酸化物層の炭素及び水素の含有率を求めた。
2. Carbon and hydrogen content of BNO oxide layer Rutherford Backscattering Spectrometry (RBS analysis method), Hydrogen Forward Scatter analysis method (HydrogenStressFrequency Analysis method) ) And a nuclear reaction analysis method ((Nuclear Reaction Analysis: NRA analysis method)), and the carbon and hydrogen contents of the BNO oxide layer in the examples and comparative examples were obtained.

3.BNO酸化物層の断面TEM写真及び電子線回析による結晶構造解析
実施例及び比較例におけるBNO酸化物層について断面TEM(Transmission Electron Microscopy)写真V及び電子線回析像による観察を行った。また、実施例及び比較例におけるBNO酸化物層の電子線回析像を用いて、ミラー指数及び原子間距離を求め、既知の結晶構造モデルとフィッティングを行うことにより構造解析を行った。既知の結晶構造モデルとして、(Bi1.5Zn0.5)(Zn0.5Nb1.5)O,β−BiNbO、及びBiNbOを用いた。
3. Cross-sectional TEM photograph of BNO oxide layer and crystal structure analysis by electron beam diffraction The cross-sectional TEM (Transmission Electron Microscopy) photograph V and electron beam diffraction image of the BNO oxide layer in Examples and Comparative Examples were observed. Further, using the electron diffraction images of the BNO oxide layers in the examples and comparative examples, the Miller index and the interatomic distance were determined, and the structural analysis was performed by fitting with a known crystal structure model. (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 , β-BiNbO 4 , and Bi 3 NbO 7 were used as known crystal structure models.

(実施例1)
実施例1においては、本実施形態の実施形態の製造方法に基づき、薄膜キャパシタを作成した。まず、基板の上に下部電極層を形成し、次に、酸化物層を形成する。その後、酸化物層上に上部電極層を形成する。基板として、高耐熱ガラスを用いた。下部電極層は、公知のスパッタリング法により基板上に白金(Pt)よりなる層を形成した。このときの下部電極層の膜厚は200nmであった。絶縁層となる酸化物層のためのビスマス(Bi)を含む前駆体は、オクチル酸ビスマスを用い、ニオブ(Nb)を含む前駆体は、オクチル酸ニオブを用いた。予備焼成として、5分間、250℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を5回繰り返した。本焼成として、前駆体層を、酸素雰囲気中で、約20分間、520℃に加熱した。酸化物層30の厚みを約170nmとした。各層の膜厚は、各層と基板の段差を触針法により求めた。酸化物層におけるビスマス(Bi)とニオブ(Nb)との原子組成比は、ビスマス(Bi)が1としたときにニオブ(Nb)を1とした。上部電極層は、公知のスパッタリング法により酸化物層上に白金(Pt)よりなる層を形成した。このときの上部電極層のサイズは100μm×100μmとし、膜厚は150nmであった。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。また、電気特性は、リーク電流値が、3.0×10−4A/cm、誘電損失が、0.025、比誘電率が62であった。
(Example 1)
In Example 1, a thin film capacitor was created based on the manufacturing method of the embodiment of the present embodiment. First, a lower electrode layer is formed on a substrate, and then an oxide layer is formed. Thereafter, an upper electrode layer is formed on the oxide layer. High heat-resistant glass was used as the substrate. As the lower electrode layer, a layer made of platinum (Pt) was formed on a substrate by a known sputtering method. The film thickness of the lower electrode layer at this time was 200 nm. The precursor containing bismuth (Bi) for the oxide layer to be an insulating layer was bismuth octylate, and niobium octylate was used as the precursor containing niobium (Nb). As pre-baking, it was heated to 250 ° C. for 5 minutes, and the formation of the precursor layer by spin coating and pre-baking were repeated 5 times. As the main firing, the precursor layer was heated to 520 ° C. for about 20 minutes in an oxygen atmosphere. The thickness of the oxide layer 30 was about 170 nm. The film thickness of each layer was determined by measuring the level difference between each layer and the substrate using a stylus method. The atomic composition ratio between bismuth (Bi) and niobium (Nb) in the oxide layer was set to 1 when bismuth (Bi) was 1. As the upper electrode layer, a layer made of platinum (Pt) was formed on the oxide layer by a known sputtering method. The size of the upper electrode layer at this time was 100 μm × 100 μm, and the film thickness was 150 nm. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. In addition, regarding the electrical characteristics, the leakage current value was 3.0 × 10 −4 A / cm 2 , the dielectric loss was 0.025, and the relative dielectric constant was 62.

(実施例2)
実施例2においては、本焼成として、前駆体層を、酸素雰囲気中で、1時間、520℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。また、炭素含有率は、1.5atm%以下と検出限界以下の小さな値となり、水素含有率が1.6atm%であった。また、電気特性は、リーク電流値が、3.0×10−8A/cm、誘電損失が、0.01、比誘電率が70であった。
(Example 2)
In Example 2, a thin film capacitor was produced under the same conditions as Example 1 except that the precursor layer was heated to 520 ° C. for 1 hour in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. The carbon content was 1.5 atm% or less, a small value below the detection limit, and the hydrogen content was 1.6 atm%. In addition, regarding the electrical characteristics, the leakage current value was 3.0 × 10 −8 A / cm 2 , the dielectric loss was 0.01, and the relative dielectric constant was 70.

(実施例3)
実施例3においては、本焼成として、前駆体層を、酸素雰囲気中で、20分、530℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。電気特性は、リーク電流値が、3.0×10−6A/cm、誘電損失が、0.01、比誘電率が110であった。
(Example 3)
In Example 3, a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 530 ° C. for 20 minutes in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. As for the electrical characteristics, the leakage current value was 3.0 × 10 −6 A / cm 2 , the dielectric loss was 0.01, and the relative dielectric constant was 110.

(実施例4)
実施例4においては、本焼成として、前駆体層を、酸素雰囲気中で、2時間、530℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。また、炭素含有率が1.5atm%以下と検出限界以下の小さな値となり、水素含有率が1.4atm%であった。電気特性は、リーク電流値が、8.8×10−8A/cm、誘電損失が、0.018、比誘電率が170であった。
Example 4
In Example 4, a thin film capacitor was produced under the same conditions as Example 1 except that the precursor layer was heated to 530 ° C. for 2 hours in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. Further, the carbon content was 1.5 atm% or less and a small value below the detection limit, and the hydrogen content was 1.4 atm%. As for electrical characteristics, the leak current value was 8.8 × 10 −8 A / cm 2 , the dielectric loss was 0.018, and the relative dielectric constant was 170.

(実施例5)
実施例5においては、本焼成として、前駆体層を、酸素雰囲気中で、1分、550℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。電気特性は、リーク電流値が、5.0×10−7A/cm、誘電損失が、0.01、比誘電率が100であった。
(Example 5)
In Example 5, a thin film capacitor was prepared under the same conditions as in Example 1 except that the precursor layer was heated to 550 ° C. for 1 minute in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. As for the electrical characteristics, the leakage current value was 5.0 × 10 −7 A / cm 2 , the dielectric loss was 0.01, and the relative dielectric constant was 100.

(実施例6)
実施例6においては、本焼成として、前駆体層を、酸素雰囲気中で、20分、550℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。また、炭素含有率が1.5atm%以下、水素含有率が1.0atm%以下と双方検出限界以下の小さな値となった。電気特性は、リーク電流値が、1.0×10−6A/cm、誘電損失が、0.001、比誘電率が180であった。
(Example 6)
In Example 6, a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 550 ° C. for 20 minutes in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. Further, the carbon content was 1.5 atm% or less and the hydrogen content was 1.0 atm% or less, both values being smaller than the detection limit. As for the electrical characteristics, the leakage current value was 1.0 × 10 −6 A / cm 2 , the dielectric loss was 0.001, and the relative dielectric constant was 180.

(実施例7)
実施例7においては、本焼成として、前駆体層を、酸素雰囲気中で、12時間、550℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。また、パイロクロア型結晶構造は、より具体的には(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していた。電気特性は、リーク電流値が、2.0×10−5A/cm、誘電損失が、0.004、比誘電率が100であった。
(Example 7)
In Example 7, a thin film capacitor was produced under the same conditions as Example 1 except that the precursor layer was heated to 550 ° C. for 12 hours in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The pyrochlore crystal structure is more specifically a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure, or (Bi 1.5 Zn 0. 5 ) It was almost the same or approximated to the (Zn 0.5 Nb 1.5 ) O 7 type structure. As for electrical characteristics, the leakage current value was 2.0 × 10 −5 A / cm 2 , the dielectric loss was 0.004, and the relative dielectric constant was 100.

(実施例8)
実施例8においては、本焼成として、前駆体層を、酸素雰囲気中で、20分、600℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、β−BiNbO型結晶構造の結晶相を得ることができた。電気特性は、リーク電流値が、7.0×10−6A/cm、誘電損失が、0.001、比誘電率が80であった。
(Example 8)
In Example 8, a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 600 ° C. for 20 minutes in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, a crystal phase having a β-BiNbO 4 type crystal structure could be obtained. As for electrical characteristics, the leakage current value was 7.0 × 10 −6 A / cm 2 , the dielectric loss was 0.001, and the relative dielectric constant was 80.

(実施例9)
実施例9においては、本焼成として、前駆体層を、酸素雰囲気中で、20分、650℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、β−BiNbO型結晶構造の結晶相を得ることができた。電気特性は、リーク電流値が、5.0×10−3A/cm、誘電損失が、0.001、比誘電率が95であった。
Example 9
In Example 9, a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 650 ° C. for 20 minutes in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, a crystal phase having a β-BiNbO 4 type crystal structure could be obtained. As for the electrical characteristics, the leakage current value was 5.0 × 10 −3 A / cm 2 , the dielectric loss was 0.001, and the relative dielectric constant was 95.

(実施例10)
実施例10においては、本実施形態の第4実施形態の製造方法に基づき、薄膜キャパシタを作成した。基板10として、高耐熱ガラスを用いた。下部電極層及び上部電極層は、ランタン(La)とニッケル(Ni)とからなる酸化物層を形成した。下部電極層及び上部電極層のためのランタン(La)を含む前駆体は、酢酸ランタンを用いた。また、絶縁層となる酸化物層は、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層を形成した。酸化物層のためのビスマス(Bi)を含む前駆体は、オクチル酸ビスマスを用い、ニオブ(Nb)を含む前駆体は、オクチル酸ニオブを用いた。まず、基板の上に下部電極層の前駆体層を形成して予備焼成した。予備焼成として、約5分間、250℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を5回繰り返した。次に、下部電極層の前駆体層の上に、絶縁層となるBNO酸化物層の前駆体層を形成し、予備焼成として、約5分間、250℃に加熱した。その後、BNO酸化物層の前駆体層の上に、下部電極層の前駆体層と同様の条件で上部電極層の前駆体層を形成した。次に予備焼成として、約5分間、150℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を5回繰り返した。その後、これら前駆体層の積層体を本焼成として、酸素含有雰囲気中で、20分間、650℃に加熱した。絶縁層となる酸化物層の厚みは約170nmであった。BNO酸化物層におけるビスマス(Bi)とニオブ(Nb)との原子組成比は、ビスマス(Bi)が1としたときにニオブ(Nb)を1とした。上部電極層及び下部電極層の厚みは約60nmであった。このときの上部電極層のサイズを100μm×100μmとした。BNO酸化物層の結晶相の組成は、β−BiNbO型結晶構造の結晶相を得ることができた。電気特性は、リーク電流値が、2.4×10−5A/cm、誘電損失が、0.015、比誘電率が120であった。
(Example 10)
In Example 10, a thin film capacitor was created based on the manufacturing method of the fourth embodiment of the present embodiment. High heat-resistant glass was used as the substrate 10. As the lower electrode layer and the upper electrode layer, an oxide layer made of lanthanum (La) and nickel (Ni) was formed. Lanthanum acetate was used as a precursor containing lanthanum (La) for the lower electrode layer and the upper electrode layer. In addition, an oxide layer made of bismuth (Bi) and niobium (Nb) was formed as the oxide layer serving as an insulating layer. The precursor containing bismuth (Bi) for the oxide layer was bismuth octylate, and the precursor containing niobium (Nb) was niobium octylate. First, a precursor layer of a lower electrode layer was formed on a substrate and pre-baked. As pre-baking, heating was performed at 250 ° C. for about 5 minutes, and formation of the precursor layer by spin coating and pre-baking were repeated five times. Next, a precursor layer of a BNO oxide layer to be an insulating layer was formed on the precursor layer of the lower electrode layer, and heated to 250 ° C. for about 5 minutes as pre-baking. Thereafter, the precursor layer of the upper electrode layer was formed on the precursor layer of the BNO oxide layer under the same conditions as the precursor layer of the lower electrode layer. Next, as pre-baking, it was heated to 150 ° C. for about 5 minutes, and the formation of the precursor layer by spin coating and pre-baking were repeated five times. Thereafter, the laminate of these precursor layers was heated to 650 ° C. for 20 minutes in an oxygen-containing atmosphere as main firing. The thickness of the oxide layer serving as the insulating layer was about 170 nm. The atomic composition ratio of bismuth (Bi) and niobium (Nb) in the BNO oxide layer was set to 1 when bismuth (Bi) was 1. The thickness of the upper electrode layer and the lower electrode layer was about 60 nm. The size of the upper electrode layer at this time was 100 μm × 100 μm. As the composition of the crystal phase of the BNO oxide layer, a crystal phase having a β-BiNbO 4 type crystal structure could be obtained. As for electrical characteristics, the leakage current value was 2.4 × 10 −5 A / cm 2 , the dielectric loss was 0.015, and the relative dielectric constant was 120.

(比較例1)
比較例1においては、本焼成として、前駆体層を、酸素雰囲気中で、20分、500℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。電気特性は、リーク電流値が、1.0×10−2A/cm、誘電損失が、0.001、比誘電率が100であった。
(Comparative Example 1)
In Comparative Example 1, a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 500 ° C. for 20 minutes in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. As for electrical characteristics, the leakage current value was 1.0 × 10 −2 A / cm 2 , the dielectric loss was 0.001, and the relative dielectric constant was 100.

(比較例2)
比較例2においては、本焼成として、前駆体層を、酸素雰囲気中で、2時間、500℃に加熱した以外は実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。炭素含有率が6.5atm%、水素含有率が7.8atm%と大きい値となった。電気特性は、リーク電流値が、1.0×10−1A/cmと大きく、誘電損失が、0.007、比誘電率が180であった。
(Comparative Example 2)
In Comparative Example 2, a thin film capacitor was formed under the same conditions as in Example 1 except that the precursor layer was heated to 500 ° C. for 2 hours in an oxygen atmosphere as the main firing. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a β-BiNbO 4 crystal structure could be obtained. The carbon content was 6.5 atm%, and the hydrogen content was 7.8 atm%. As for the electrical characteristics, the leak current value was as large as 1.0 × 10 −1 A / cm 2 , the dielectric loss was 0.007, and the relative dielectric constant was 180.

(比較例3)
比較例3においては、下部電極層上に絶縁層となるBNO酸化物層を、公知のスパッタリング法により室温にて形成し、この後550℃で20分熱処理を行った。その他については、実施例1と同様の条件で薄膜キャパシタを作成した。BNO酸化物層の結晶相の組成は、BiNbO型結晶構造の微結晶相を得ることができた。また、炭素含有率が1.5atm%以下、水素含有率が1.0atm%以下と双方検出限界以下の小さな値となった。電気特性は、リーク電流値が、1.0×10−7A/cm、誘電損失が、0.005となり、比誘電率が50であった。
(Comparative Example 3)
In Comparative Example 3, a BNO oxide layer serving as an insulating layer was formed on the lower electrode layer at room temperature by a known sputtering method, and then heat-treated at 550 ° C. for 20 minutes. About the others, the thin film capacitor was created on the conditions similar to Example 1. FIG. As the composition of the crystalline phase of the BNO oxide layer, a microcrystalline phase of Bi 3 NbO 7 type crystal structure could be obtained. Further, the carbon content was 1.5 atm% or less and the hydrogen content was 1.0 atm% or less, both values being smaller than the detection limit. As for the electrical characteristics, the leak current value was 1.0 × 10 −7 A / cm 2 , the dielectric loss was 0.005, and the relative dielectric constant was 50.

実施例1乃至7および比較例1乃至3における薄層キャパシタの構成及び酸化物層の成膜条件、得られた電気特性及びBNO酸化物層の炭素及び水素の含有率、結晶構造の結果を表2及び表3に示す。なお、表2及び表3における「結晶相の組成」とは、結晶相及び微結晶相を含む。また、表2及び表3におけるBiNbOは、β−BiNbOを示す。Table 1 shows the structure of the thin layer capacitor and the film formation conditions of the oxide layer, the obtained electrical characteristics, the carbon and hydrogen content of the BNO oxide layer, and the crystal structure in Examples 1 to 7 and Comparative Examples 1 to 3. 2 and Table 3. In addition, the “crystal phase composition” in Tables 2 and 3 includes a crystal phase and a microcrystalline phase. Further, BiNbO 4 in Tables 2 and 3 represents β-BiNbO 4 .

1.断面TEM写真及び電子線回析による結晶構造解析と電気特性
図26は、実施例6におけるBNO酸化物層の結晶構造を示す断面TEM写真及び電子線回析像である。図26(a)は、実施例6におけるBNO酸化物層の断面TEM写真である。図26(b)は、図26(a)に示したBNO酸化物層の断面TEM写真の領域Xにおける電子線回析像である。また、図27は、比較例3における絶縁層となる酸化物層の結晶構造を示す断面TEM写真及び電子線回析像である。図27(a)は、比較例3におけるBNO酸化物層の結晶構造を示す断面TEM写真である。図27(b)は、図27(a)に示したBNO酸化物層の断面TEM写真の領域Yにおける電子線回析像である。図26に示すように、断面TEM写真及び電子線回析像の結果から、本実施例のBNO酸化物層は、結晶相及びアモルファス相を含んでいることが確認された。より詳細に見れば、BNO酸化物層は、結晶相、微結晶相、及びアモルファス相を含んでいることが分かった。さらに、ミラー指数及び原子間距離から、既知の結晶構造モデルとフィッティングを行うことによって、BNO酸化物層は、A(但し、Aは金属元素、Bは遷移金属元素、以下、同じ)の一般式で示されるパイロクロア型結晶構造の微結晶相及び三斜晶(triclinic)のβ−BiNbO型結晶構造の結晶相うちの少なくとも一方を有していることが示された。また、さらに具体的には、パイロクロア型結晶構造は、(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造であるか、あるいは(Bi1.5Zn0.5)(Zn0.5Nb1.5)O型構造と略同一ないし近似していることが判明した。
1. FIG. 26 is a cross-sectional TEM photograph and an electron beam diffraction image showing the crystal structure of the BNO oxide layer in Example 6. FIG. 26A is a cross-sectional TEM photograph of the BNO oxide layer in Example 6. FIG. FIG. 26B is an electron diffraction image in region X of the cross-sectional TEM photograph of the BNO oxide layer shown in FIG. 27 shows a cross-sectional TEM photograph and an electron beam diffraction image showing the crystal structure of the oxide layer serving as the insulating layer in Comparative Example 3. FIG. 27A is a cross-sectional TEM photograph showing the crystal structure of the BNO oxide layer in Comparative Example 3. FIG. FIG. 27B is an electron beam diffraction image in a region Y of the cross-sectional TEM photograph of the BNO oxide layer shown in FIG. As shown in FIG. 26, it was confirmed from the results of the cross-sectional TEM photograph and the electron diffraction image that the BNO oxide layer of this example includes a crystalline phase and an amorphous phase. If it sees in detail, it turned out that the BNO oxide layer contains the crystalline phase, the microcrystalline phase, and the amorphous phase. Further, by fitting with a known crystal structure model from the Miller index and the interatomic distance, the BNO oxide layer is made of A 2 B 2 O 7 (where A is a metal element, B is a transition metal element, It was shown to have at least one of a microcrystalline phase of a pyrochlore type crystal structure represented by the general formula (same) and a crystal phase of a triclinic β-BiNbO 4 type crystal structure. More specifically, the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate.

パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相は、絶縁層となる酸化物層の前駆体層の本焼成の温度によって、出現性が異なる。実施例8,9,10に示すように、本焼成の温度が600℃及び650℃の場合に、β−BiNbO型結晶構造の結晶相を得ることができた。また、実施例1乃至7に示すように、本焼成の温度が520℃、530℃、及び550℃の場合に、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を得ることができた。The appearance of the microcrystalline phase of the pyrochlore type crystal structure and the crystal phase of the β-BiNbO 4 type crystal structure differ depending on the main firing temperature of the precursor layer of the oxide layer to be the insulating layer. As shown in Examples 8, 9, and 10, when the firing temperature was 600 ° C. and 650 ° C., a crystal phase having a β-BiNbO 4 type crystal structure could be obtained. In addition, as shown in Examples 1 to 7, when the main baking temperatures are 520 ° C., 530 ° C., and 550 ° C., the microcrystalline phase of the pyrochlore crystal structure and the crystal phase of the β-BiNbO 4 crystal structure I was able to get both.

一方、比較例3におけるスパッタ法による酸化物層は、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相が確認できず、BiNiO型結晶構造を有する微結晶相を有していた。On the other hand, in the oxide layer formed by sputtering in Comparative Example 3, a microcrystalline phase having a pyrochlore type crystal structure and a crystal phase having a β-BiNbO 4 type crystal structure could not be confirmed, and a microcrystalline phase having a Bi 3 NiO 7 type crystal structure was found. Had.

測定した電気特性のうち、リーク電流については、表2及び表3に示すように、実施例では、いずれも0.25MV/cm印加時のリーク電流値が、5.0×10−3A/cm以下となり、キャパシタとしての十分な特性を得ることができた。誘電損失(tanδ)については、表2及び表3に示すように、実施例においては、誘電損失が1KHzにおいて、0.03以下となり、キャパシタとしての十分な特性を得ることができた。比誘電率については、表2及び表3に示すように、実施例においては、1KHzにおける比誘電率が60以上となり、キャパシタとしての十分な特性を得ることができた。一方、比較例3のBiNbO型結晶構造のBNO層は、比誘電率が50と低い結果が得られた。Among the measured electrical characteristics, as shown in Tables 2 and 3, regarding the leakage current, in each example, the leakage current value when applying 0.25 MV / cm was 5.0 × 10 −3 A / It became cm 2 or less, and sufficient characteristics as a capacitor could be obtained. As shown in Tables 2 and 3, the dielectric loss (tan δ) was 0.03 or less at 1 KHz in the examples, and sufficient characteristics as a capacitor could be obtained. Regarding the relative dielectric constant, as shown in Tables 2 and 3, in the examples, the relative dielectric constant at 1 KHz was 60 or more, and sufficient characteristics as a capacitor could be obtained. On the other hand, the BNO layer having the Bi 3 NbO 7 type crystal structure of Comparative Example 3 had a low relative dielectric constant of 50.

実施例の測定結果から、BNO層が、パイロクロア型結晶構造の微結晶相及びβ−BiNbO型結晶構造の結晶相の双方を有することによって、薄層キャパシタの絶縁層として、比較的良好な比誘電率が得られることが判明した。From the measurement results of the examples, the BNO layer has both a microcrystalline phase having a pyrochlore type crystal structure and a crystal phase having a β-BiNbO 4 type crystal structure. It has been found that a dielectric constant can be obtained.

2.BNO酸化物層の炭素及び水素の含有率と電気特性
本焼成の温度が520℃〜650℃の範囲である実施例2,4,6については、BNO酸化物層の炭素含有率が1.5atm%以下であった。ここで、本測定法による炭素含有率の測定下限値は、およそ1.5atm%であるため、実際の濃度は、この測定下限値以下であると考えられる。また、これらの実施例においては、炭素含有率が比較例3のスパッタ法によるBNO酸化物層と同様のレベルであることが判明した。一方、比較例2に示すように、本焼成の温度が500℃と低い場合には、前駆体溶液の溶媒中の炭素が残存すると考えられ、炭素含有率が6.5atm%と大きな値を示した。その結果、リーク電流1.0×10−1A/cmと大きい値になったものと考えられる。
2. Carbon and hydrogen content and electrical properties of the BNO oxide layer For Examples 2, 4 and 6 where the temperature of the main firing is in the range of 520 ° C. to 650 ° C., the carbon content of the BNO oxide layer is 1.5 atm. % Or less. Here, since the measurement lower limit of the carbon content by this measurement method is about 1.5 atm%, the actual concentration is considered to be less than or equal to this measurement lower limit. In these examples, the carbon content was found to be the same level as that of the BNO oxide layer formed by the sputtering method of Comparative Example 3. On the other hand, as shown in Comparative Example 2, when the temperature of the main calcination is as low as 500 ° C., carbon in the solvent of the precursor solution is considered to remain, and the carbon content shows a large value of 6.5 atm%. It was. As a result, it is considered that the leak current was as large as 1.0 × 10 −1 A / cm 2 .

また、水素含有率については、本焼成の温度が520℃〜650℃の範囲である実施例2,4,6については、BNO酸化物層の水素含有率が1.6atm%以下と良好な結果であった。ここで、本測定法による水素含有率の測定下限値は、およそ1.0atm%であるため、実施例6における実際の濃度は、この測定下限値以下であると考えられる。また、実施例6においては、水素含有率が比較例3のスパッタ法によるBNO酸化物層と同様のレベルであることが判明した。一方、比較例2に示すように、本焼成の温度が500℃と低い場合には、前駆体溶液の溶媒及び溶質中の水素が残存すると考えられ、水素含有率が7.8atm%と大きな値を示した。このように水素含有率が大きいことも、リーク電流が1.0×10−1A/cmと大きい値になった原因と考えられる。As for the hydrogen content, in Examples 2, 4 and 6 in which the temperature of the main firing is in the range of 520 ° C. to 650 ° C., the hydrogen content of the BNO oxide layer is 1.6 atm% or less and good results Met. Here, since the measurement lower limit of the hydrogen content by this measurement method is about 1.0 atm%, the actual concentration in Example 6 is considered to be less than or equal to this measurement lower limit. In Example 6, the hydrogen content was found to be at the same level as the BNO oxide layer formed by the sputtering method of Comparative Example 3. On the other hand, as shown in Comparative Example 2, when the temperature of the main calcination is as low as 500 ° C., it is considered that the solvent in the precursor solution and hydrogen in the solute remain, and the hydrogen content is as large as 7.8 atm%. showed that. Such a high hydrogen content is also considered to be the cause of the leak current having a large value of 1.0 × 10 −1 A / cm 2 .

上述のとおり、上述の各実施形態における固体電子装置は、ビスマス(Bi)とニオブ(Nb)とからなる酸化物層を備え、酸化物層が、パイロクロア型結晶構造またはβ−BiNbO型結晶構造の結晶相、あるいは、パイロクロア型結晶構造及びβ−BiNbO型結晶構造の結晶相を有し、かつ酸化物層中の炭素含有率が1.5atm%以下であることによって、良好な電気特性を備えるものである。したがって、本発明の固体電子装置は、その絶縁層となる酸化物層中に従来汎用的に用いられてきた亜鉛(Zn)等を含ませることなく、ビスマス及びニオブのみからなる金属酸化物によって構成される絶縁層を備えることで固体電子装置の高性能化を実現することができる点で優れているといえる。As described above, the solid-state electronic device in each of the above embodiments includes an oxide layer made of bismuth (Bi) and niobium (Nb), and the oxide layer has a pyrochlore type crystal structure or a β-BiNbO 4 type crystal structure. Or having a pyrochlore type crystal structure and a β-BiNbO 4 type crystal structure, and having a carbon content of 1.5 atm% or less in the oxide layer, good electrical characteristics can be obtained. It is to be prepared. Therefore, the solid-state electronic device of the present invention is composed of a metal oxide composed only of bismuth and niobium without including zinc (Zn) or the like that has been conventionally used in the oxide layer serving as the insulating layer. It can be said that it is excellent in that the performance of the solid-state electronic device can be realized by providing the insulating layer.

<その他の実施形態>
以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
<Other embodiments>
As mentioned above, although embodiment of this invention was described, this invention is not limited to the thing of the content demonstrated above.

上述の各実施形態においては、BNO酸化物層の製造方法は、いわゆる溶液法に基づく製造方法について説明しているが、この方法に限られるものではなく、その他の化学的蒸着法または物理的蒸着法を用いることも可能である。   In each of the above-described embodiments, the manufacturing method of the BNO oxide layer is described as a manufacturing method based on a so-called solution method. However, the manufacturing method is not limited to this method, and other chemical vapor deposition methods or physical vapor deposition methods are used. It is also possible to use the method.

上述の各実施形態における固体電子装置は、低い駆動電圧で大きな電流を制御する固体電子装置に適したものである。上述の各実施形態における固体電子装置として、上述した薄膜キャパシタ以外にも、例えば、積層薄膜キャパシタ、容量可変薄膜キャパシタ等のキャパシタ、また、金属酸化物半導体接合電界効果トランジスタ(MOSFET)、不揮発性メモリ等の半導体装置、さらに、マイクロTAS(Total Analysis System)、マイクロ化学チップ、DNAチップ等のMEMS(微少電気機械システム)デバイスとして適用することもできる。   The solid-state electronic device in each of the embodiments described above is suitable for a solid-state electronic device that controls a large current with a low driving voltage. As the solid-state electronic device in each of the above-described embodiments, in addition to the above-described thin film capacitor, for example, a capacitor such as a multilayer thin film capacitor and a variable capacitance thin film capacitor, a metal oxide semiconductor junction field effect transistor (MOSFET), and a nonvolatile memory The present invention can also be applied as a semiconductor device such as a micro TAS (Total Analysis System), a microchemical chip, a MEMS chip such as a DNA chip, and the like.

以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。   As described above, the disclosure of each of the embodiments described above is described for explaining the embodiments, and is not described for limiting the present invention. In addition, modifications within the scope of the present invention including other combinations of the embodiments are also included in the claims.

Claims (7)

ビスマス(Bi)とニオブ(Nb)とからなる酸化物層(不可避不純物を含み得る)を備え、
前記酸化物層が、パイロクロア型結晶構造及び/又はβ−BiNbO型結晶構造の結晶相を有し、
前記酸化物層中の炭素含有率が1.5atm%以下である、
固体電子装置。
An oxide layer composed of bismuth (Bi) and niobium (Nb) (which may contain inevitable impurities);
The oxide layer has a crystal phase of a pyrochlore crystal structure and / or a β-BiNbO 4 crystal structure;
The carbon content in the oxide layer is 1.5 atm% or less.
Solid electronic device.
前記酸化物層が、パイロクロア型結晶構造及びβ−BiNbO型結晶構造の結晶相を有する、
請求項1に記載の固体電子装置。
The oxide layer has a crystal phase of a pyrochlore type crystal structure and a β-BiNbO 4 type crystal structure;
The solid-state electronic device according to claim 1.
前記パイロクロア型結晶構造が、(Bi1.5Zn0.5)(Zn0.5Nb1.5)Oと略同じ構造である、
請求項1又は請求項2に記載の固体電子装置。
The pyrochlore type crystal structure is substantially the same structure as (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 .
The solid-state electronic device according to claim 1 or 2.
前記酸化物層が、さらにアモルファス相を有する、
請求項1乃至請求項3のいずれか1項に記載の固体電子装置。
The oxide layer further has an amorphous phase;
The solid-state electronic device according to any one of claims 1 to 3.
前記固体電子装置がキャパシタである、
請求項1乃至請求項5のいずれか1項に記載の固体電子装置。
The solid-state electronic device is a capacitor;
The solid-state electronic device according to claim 1.
前記固体電子装置が半導体装置である、
請求項1乃至請求項5のいずれか1項に記載の固体電子装置。
The solid-state electronic device is a semiconductor device;
The solid-state electronic device according to claim 1.
前記固体電子装置がMEMSデバイスである、
請求項1乃至請求項5のいずれか1項に記載の固体電子装置。
The solid-state electronic device is a MEMS device;
The solid-state electronic device according to claim 1.
JP2012551406A 2011-11-09 2012-10-25 Solid state electronic equipment Active JP5278717B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012551406A JP5278717B1 (en) 2011-11-09 2012-10-25 Solid state electronic equipment

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011245916 2011-11-09
JP2011245916 2011-11-09
PCT/JP2012/077624 WO2013069471A1 (en) 2011-11-09 2012-10-25 Solid-state electronic device
JP2012551406A JP5278717B1 (en) 2011-11-09 2012-10-25 Solid state electronic equipment

Publications (2)

Publication Number Publication Date
JP5278717B1 JP5278717B1 (en) 2013-09-04
JPWO2013069471A1 true JPWO2013069471A1 (en) 2015-04-02

Family

ID=48289853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551406A Active JP5278717B1 (en) 2011-11-09 2012-10-25 Solid state electronic equipment

Country Status (3)

Country Link
JP (1) JP5278717B1 (en)
TW (1) TW201340147A (en)
WO (1) WO2013069471A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175453A (en) * 2013-03-08 2014-09-22 Japan Science & Technology Agency Oxide layer, oxide layer manufacturing method, capacitor with oxide layer, semiconductor device and micro electromechanical system
JP6247684B2 (en) 2013-03-22 2017-12-13 国立研究開発法人科学技術振興機構 Dielectric layer, method for manufacturing dielectric layer, solid-state electronic device, and method for manufacturing solid-state electronic device
JP6421446B2 (en) 2013-06-28 2018-11-14 株式会社リコー Field effect transistor, display element, image display apparatus and system
JP6353644B2 (en) * 2013-09-27 2018-07-04 国立大学法人北陸先端科学技術大学院大学 Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid-state electronic device and manufacturing method thereof
CN106458631B (en) * 2014-07-25 2020-02-07 国立大学法人北陆先端科学技术大学院大学 Oxide dielectric body and method for manufacturing the same, and solid-state electronic device and method for manufacturing the same
ES2528865B2 (en) * 2014-08-21 2015-05-12 Universidade De Santiago De Compostela Temperature measuring device, device manufacturing method and impact point measuring system that incorporates the device
WO2017098852A1 (en) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 Oxide dielectric body, method for producing same, solid-state electronic device and method for manufacturing solid-state electronic device
WO2018116608A1 (en) * 2016-12-22 2018-06-28 国立大学法人北陸先端科学技術大学院大学 Dielectric oxide, method for producing same, solid-state electronic device and method for producing said solid-state electronic device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051050A (en) * 2005-08-16 2007-03-01 Korea Inst Of Science & Technology Process of preparing low-temperature sintered microwave dielectric ceramic and low-temperature sintered microwave dielectric ceramic obtained by the same

Also Published As

Publication number Publication date
WO2013069471A1 (en) 2013-05-16
TW201340147A (en) 2013-10-01
JP5278717B1 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5278717B1 (en) Solid state electronic equipment
JP5999525B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
JP5293983B1 (en) Solid state electronic equipment
WO2014148336A1 (en) Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
JP6033594B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
TWI610351B (en) Oxide layer and manufacturing method thereof, and capacitor, semiconductor device, mems comprising the same
JP5615945B2 (en) Multilayer capacitor and method of manufacturing multilayer capacitor
JP5932163B1 (en) Oxide dielectric and manufacturing method thereof, solid-state electronic device and manufacturing method thereof
TWI710527B (en) Oxide dielectric and manufacturing method thereof, and solid-state electronic device and manufacturing method thereof
JP6353644B2 (en) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid-state electronic device and manufacturing method thereof
TWI626741B (en) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2016167565A (en) Conductive material, solid-state electronic device, etching mask material, method for producing conductive material, and method for producing etching mask material
TW201841225A (en) Dielectric oxide, method for producing same, solid-state electronic device and method for producing said solid-state electronic device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Ref document number: 5278717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250