JPWO2013057872A1 - シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令 - Google Patents

シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令 Download PDF

Info

Publication number
JPWO2013057872A1
JPWO2013057872A1 JP2013511424A JP2013511424A JPWO2013057872A1 JP WO2013057872 A1 JPWO2013057872 A1 JP WO2013057872A1 JP 2013511424 A JP2013511424 A JP 2013511424A JP 2013511424 A JP2013511424 A JP 2013511424A JP WO2013057872 A1 JPWO2013057872 A1 JP WO2013057872A1
Authority
JP
Japan
Prior art keywords
index
shuffle pattern
bit
shuffle
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013511424A
Other languages
English (en)
Other versions
JP5988222B2 (ja
Inventor
上田　恭子
恭子 上田
大介 馬場
大介 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013511424A priority Critical patent/JP5988222B2/ja
Publication of JPWO2013057872A1 publication Critical patent/JPWO2013057872A1/ja
Application granted granted Critical
Publication of JP5988222B2 publication Critical patent/JP5988222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/766—Generation of all possible permutations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

シフト複製部は、入力された４個（ビット幅は８ビット）のインデックス列（７０２）に基づいて、各インデックスを１ビット左ビットシフトし、各インデックスを２個ずつに複製したインデックス列（９０２）を出力する。そして、加算器は、インデックス列（９０２）に左端から順に１、０、１、０、１、０、１、０の値を加算したシャッフルパターン（７０３）を出力する。

Description

本発明は、シャッフル命令に用いるシャッフルパターンを生成するシャッフルパターン生成回路に関する。
複数のデータ要素がパッキングされたものが１つのデータとして入力されるプロセッサ（例えば、ＳＩＭＤ（Single Instruction Multiple Data）プロセッサ）においては、この１つのデータ内でのデータ要素の並び替えが必要となる場合がある。このような場合のために、データ要素を並び替えるシャッフル命令という命令がある。
シャッフル命令の一例として、非特許文献１記載のＰＳＨＵＦＢ命令の動作例を説明する。
図１に示すように、ＰＳＨＵＦＢ命令は、シャッフルパターン１０１と、入力パックデータ１０２とを入力データとして、出力パックデータ１０３を出力する命令である。
シャッフルパターン１０１のインデックスの個数は８個で、各インデックスのビット幅は８ビットである。また、入力パックデータ１０２および出力パックデータ１０３は、データ要素の個数は８個で、各データ要素のビット幅は８ビットである。
入力パックデータ１０２の各データ要素位置の番号は、右端から左端へとかけてそれぞれ０、１、２、．．．、７と表される。この番号は、対応するデータ要素が、シャッフルパターン１０１のどのインデックスにシャッフルされるかを示すものである。
ＰＳＨＵＦＢ命令を実行すると、例えば、入力パックデータ１０２のデータ要素位置の左端の「Ａ」のデータ要素には「７」というインデックスが対応しているので、シャッフルパターン１０１の右から２番目の「７」のインデックスの位置へとシャッフルされる。また、入力パックデータ１０２のデータ要素位置の右から２番目の「Ｇ」のデータ要素には「１」というインデックスが対応しているので、シャッフルパターン１０１の左から３番目と４番目の「１」のインデックスの位置へとシャッフルされる。
ＰＳＨＵＦＢ命令で用いられるシャッフルパターンの生成方法については、非特許文献１で開示されていない。
シャッフルパターンを生成するに際しては、高速化や低消費電力のためにもなるべく簡易な処理で実現できるようにすることが好ましい。
本発明は、このような背景の下になされたものであって、簡易な処理でシャッフルパターンを生成することができるシャッフルパターン生成回路を提供することを目的とする。
本発明に係るシャッフルパターン生成回路は、複数個のインデックスからなるインデックス列を入力とし、ビット数および複製の個数を示す信号を受け付けて、各インデックスを前記信号に示されるビット数だけ左ビットシフトし、かつ、各インデックスを前記信号に示される複製の個数ずつに複製した、インデックス列を出力するシフト複製部と、前記シフト複製部から出力されたインデックス列を入力とし、各インデックスに対する加算値を示す信号を受け付けて、前記各インデックスに対して前記信号に示される加算値を加算する加算部とを備えることを特徴としている。
本発明のシャッフルパターン生成回路によれば、左ビットシフト、複製および加算といった簡易な処理でもってシャッフルパターンを生成することができる。
ＰＳＨＵＦＢ命令の動作例を説明するための図 ４×１６シャッフルパターンを基にしたシャッフルを示す図 実施の形態１のシャッフルパターン生成回路を示す図 ４×１６シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 ４×８シャッフルパターンを基にしたシャッフルを示す図 ４×８シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 実施の形態２のシャッフルパターン生成回路を示す図 ビット単位信号の値と、各ブロックが行う処理内容の対応関係を表すテーブルを示す図 ４×８シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 ２×１６シャッフルパターンから４×１６シャッフルパターンを生成する流れを示す図 ４×８シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 実施の形態２の変形例に係るシャッフルパターン生成回路を示す図 実施の形態２の変形例に係る４×８シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 （ａ）変形例に係るシャッフルパターン生成回路を示す図、（ｂ）ビット単位信号Ａ、Ｂの各値と、各ブロックが行う処理内容の対応関係を表すテーブルを示す図 実施の形態３のシャッフルパターン生成回路を示す図 ４×１６シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 ２×３２シャッフルパターンから４×１６シャッフルパターンを生成する流れを示す図 ２×３２シャッフルパターンから８×８シャッフルパターンを生成する流れを示す図 実施の形態４のシャッフルパターン生成回路を示す図 ２×８インデックステーブルを示す図 ４×８インデックステーブルを示す図 実施の形態５のプロセッサを示す図 シャッフルパターン生成命令のフォーマットを示す図 シャッフルパターン生成命令のビットマップを示す図 シャッフルパターン生成方法の処理の流れ図 （ａ）シャッフルパターン生成命令のフォーマットを示す図（ｂ）シャッフルパターン生成命令のビットマップを示す図
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
上述したＰＳＨＵＦＢ命令は、それぞれビット幅が８ビットの８個のデータ要素に対するシャッフル命令であるところ、入力パックデータのデータ要素の各ビット幅や個数がＰＳＨＵＦＢ命令の仕様と異なる場合には、上記ＰＳＨＵＦＢ命令をそのまま実行しにくいことがある。
この場合、シャッフルパターンのインデックスの各ビット幅や個数を、ＰＳＨＵＦＢ命令の仕様に合わせて生成し直す必要がある。なお、ビット幅や個数が異なってもシャッフルできるように、多種類のシャッフル命令を持たせるようにする対応もあり得るが、このような対応を実現できるかどうかはプロセッサの仕様に大きく依存するので、本実施の形態では採用しないこととしている。
このようなシャッフルパターンの生成が求められる場面の例を図２に示す。
図２の例では、それぞれビット幅１６ビットの４個のインデックスからなる入力シャッフルパターン２０２から、それぞれビット幅８ビットの８個のインデックスからなる出力シャッフルパターン２０３を生成している。このようにしてＰＳＨＵＦＢ命令の仕様に合ったシャッフルパターンを生成している。
そして、生成した出力シャッフルパターン２０３を用いて、実際は４個のビット幅１６ビットの入力パックデータ２０４を、８個のビット幅８ビットのパックデータとみなしてシャッフルを行い、出力パックデータ２０５を得ている。
本実施の形態１では、入力シャッフルパターン２０２から出力シャッフルパターン２０３を生成するというように、あるシャッフルパターンから、ＰＳＨＵＦＢ命令の仕様に沿ったインデックスの個数やビット幅を有するシャッフルパターンを生成する構成について説明する。
図３に示すように、本実施の形態１のシャッフルパターン生成回路３０１は、入力シャッフルパターン２０２とビット単位信号３０４を入力とし、出力シャッフルパターン２０３を出力とする。
ビット単位信号３０４は、左ビットシフトのビット数、ビット幅の拡張または縮小の数、および各インデックスに加算する値など、シャッフルパターン生成回路３０１内の各ブロックの挙動を制御する信号である。
ビット単位信号３０４にしたがって、シフタ３０５は左ビットシフトを行い、ビット変更器３０６はビット幅の拡張または縮小を行い、加算器３０７は各インデックスに値を加算し、インターリーバー３０８はインデックスのインターリーブを行う。
図４に、シャッフルパターン生成回路３０１にて、４×１６シャッフルパターン２０２から８×８シャッフルパターン２０３を生成する例を示す。なお、「Ａ×Ｂシャッフルパターン」とは、インデックスの個数がＡ、各インデックスのビット幅がＢであるシャッフルパターンを示す。
はじめに、シフタ３０５は、４×１６シャッフルパターン２０２を１ビット左ビットシフトしたインデックス列４０１を生成する。
続いて、加算器３０７は、インデックス列４０１の各インデックスを１加算することでインデックス列４０２を生成する。
そして、ビット変更器３０６は、インデックス列４０１とインデックス列４０２のビット幅を１６ビットから８ビットへと半分に縮小し、それぞれインデックス列４０４とインデックス列４０３を生成する。
最後に、インターリーバー３０８は、インデックス列４０３とインデックス列４０４のデータ要素をインターリーブ（交互に配置）し、８×８シャッフルパターン２０３を生成する。
シャッフルパターン生成が必要な他の例を、図５を用いて説明する。図５は、４×８シャッフルパターン２０２から生成した８×８シャッフルパターン２０３を用いて、４個の１６ビットのデータ要素からなる入力パックデータ５０２をシャッフルし、４個の１６ビットのデータ要素からなる出力パックデータ５０３を出力する例である。
このように、４×８シャッフルパターン２０２の総ビット幅（３２ビット）と、入力パックデータ５０２のデータ要素の総ビット幅（６４ビット）が異なるのは、４個の８ビットデータに対してＳＩＭＤ演算を行った結果、演算結果の必要ビット数が増加し、データ要素のビット幅を拡張する必要がある場合などに起こる。ここで、上記ＰＳＨＵＦＢ命令のような、８個の８ビットデータ要素に対するシャッフル命令しかない場合、４個の１６ビットデータ要素からなる入力パックデータ４０２を、８個の８ビットデータ要素からなるパックデータとみなしてシャッフルしなくてはならない。そこで、４×８シャッフルパターン２０２から８×８シャッフルパターン２０３を生成し、生成した８×８シャッフルパターン２０３を用いて入力パックデータ５０２を出力パックデータ５０３へとシャッフルしている。
図６に、シャッフルパターン生成回路３０１にて、４×８シャッフルパターン２０２から８×８シャッフルパターン２０３を生成する例を示す。
はじめに、シフタ３０５は、４×８シャッフルパターン２０２を１ビット左ビットシフトしたインデックス列６０１を生成する。
続いて、加算器３０７は、インデックス列６０１に１加算したインデックス列６０２を生成する。
そして、ビット変更器３０６は、インデックス列６０１とインデックス列６０２をそのままインターリーバー３０８に渡す。
最後に、インターリーバー３０８は、インデックス列６０１とインデックス列６０２のデータ要素をインターリーブ（交互に配置）し、８×８シャッフルパターン２０３を生成する。
以上、説明したように、本実施の形態によれば、シャッフルパターンのインデックスの各ビット幅や個数を、ＰＳＨＵＦＢ命令などシャッフル命令の仕様に合わせて生成することができる。これにより適切なシャッフルを実現することができる。
（実施の形態２）
実施の形態２は、より簡易な手法でシャッフルパターンを生成する。
図７は、実施の形態２におけるシャッフルパターン生成回路の機能ブロック図である。
シャッフルパターン生成回路７０１は、入力シャッフルパターン７０２とビット単位信号７０４を入力とし、出力シャッフルパターン７０３を出力とし、シフト複製部７０５（シフタ７０６および複製器７０７を含む。）と加算器７０８を備える。
ビット単位信号７０４は、左ビットシフトのビット数、各インデックスの複製の個数、および各インデックスに加算する値などを制御する信号である。
シフタ７０６、複製器７０７および加算器７０８は、このビット単位信号７０４を受け付けて、それぞれ左ビットシフト、各インデックスの複製および各インデックスへの値の加算を行う。ビット単位信号７０４の値と、各ブロックの挙動との対応を図８のテーブルに示す。
テーブル８０１は、「ビット単位信号」８０２の項目に対応して、シフタ７０６が行うべき「左ビットシフトのビット数」８０３、複製器７０７が行うべき「複製の個数」８０４、加算器７０８が加算を行うべき「各インデックスに加算する値」８０５を示す。シフタ７０６、複製器７０７および加算器７０８には、このようにビット単位信号の値に応じて行うべき処理が設定されている。
ビット単位信号０、２は、４×８シャッフルパターンから８×８シャッフルパターンの生成する場合、ビット単位信号１は、２×１６シャッフルパターンから４×１６シャッフルパターンの生成する場合に対応している。
このようなビット単位信号を複数用意しておくことで、シャッフル命令の仕様に合わせたシャッフルパターンを生成することができる。ビット単位信号の値ごとのシャッフルパターン生成回路７０１が行う処理の流れについて以下説明する。
＜ビット単位信号０の場合＞
図９は、４×８シャッフルパターン７０２から８×８シャッフルパターン７０３を生成する流れを示す。
まず、シフタ７０６は、４×８シャッフルパターン７０２の各インデックスを１ビット左ビットシフトして下位８ビットを抽出することで、インデックス列９０１を生成する。
続いて、複製器７０７は、シフタ７０６でシフトされたインデックス列９０１の各インデックスを２個ずつ複製し、インデックス列９０２を生成する。
最後に、加算器７０８は、複製器７０７で複製後のインデックス列９０２を受け取り、インデックス列９０２に左端から１、０、１、０、１、０、１、０を加算することで、８×８シャッフルパターン７０３を生成する。
＜ビット単位信号１の場合＞
図１０は、２×１６シャッフルパターン７０２から４×１６シャッフルパターン７０３を生成する流れを示す。
まず、シフタ７０６は、２×１６シャッフルパターン７０２の各インデックスを１ビット左ビットシフトして下位１６ビットを抽出することで、インデックス列１００１を生成する。
続いて、複製器７０７は、シフタ７０６でシフトされたインデックス列１００１の各インデックスを２個ずつ複製し、インデックス列１００２を生成する。
最後に、加算器７０８は、複製器７０７で複製後のインデックス列１００２を受け取り、各インデックスに左端から１、０、１、０を加算することで、４×１６シャッフルパターン７０３を生成する。
＜ビット単位信号２の場合＞
図９の例では、４個のインデックスから８個のインデックスを持つシャッフルパターンの生成を示したが、例えば２個の有効インデックスから８個のインデックスを持つシャッフルパターンの生成することもできる。この例をビット単位信号２の場合として説明する。
図１１は、４×８シャッフルパターン７０２から８×８シャッフルパターン７０３を生成する流れを示す。
４×８シャッフルパターン７０２は、それぞれ８ビットの４個のインデックスからなる。
シフタ７０６は、ビット単位信号２という信号を受け付けると、入力されるシャッフルパターンのうちで、左から２番目のインデックスＡ０と左から４番目のインデックスＡ１とを有効なインデックスとして扱う旨が予め設定されている。
このシフタ７０６は、４×８シャッフルパターン７０２の有効なインデックスＡ０とＡ１を２ビット左ビットシフトして下位８ビットを抽出することで、インデックス列１１０１を生成する。
続いて、複製器７０７は、シフタ７０６でシフトされたインデックス列１１０１の各インデックスを４個ずつ複製し、インデックス列１１０２を生成する。
そして、加算器７０８は、複製器７０７で複製後のインデックス列１１０２を受け取り、各インデックスに左端から３、２、１、０、３、２、１、０を加算することで、８×８シャッフルパターン７０３を生成する。
以上説明したように、本実施の形態によれば、直列に接続したシフタ７０６、複製器７０７、加算器７０８によりシャッフルパターンを生成することにより、高速な生成が可能となる。また、左ビットシフト、複製、加算といった簡単な処理の組み合わせで足りるので、実施の形態１と比べて命令のサイクル数の削減や動作周波数の向上ができる。
また、ビット単位信号７０４で各ブロックの挙動を制御することによって、同一の回路構成でありながら、インデックスの個数や各インデックスのビット幅が相異なる多様なシャッフルパターン生成が可能となる。
なお、本実施の形態において、シフタ７０６、複製器７０７、加算器７０８の順に接続して処理を行っているが、例えば、複製器７０７でインデックスを複製した後にシフタ７０６でシフトするなど、処理の順序が異なってもよい。一例として、図１２に示すシャッフルパターン生成回路７０１ａは、複製器７０７で複製した後にシフタ７０６で左ビットシフトするシフト複製部７０５ａを備える。
このようなシャッフルパターン生成回路７０１ａにおいて、図９同様に、４×８シャッフルパターン７０２から８×８シャッフルパターン７０３を生成する流れを図１３に示す。
図１３では、まず、複製器７０７は、４×８シャッフルパターン７０２の各インデックスを２個ずつ複製し、インデックス列１３０１を生成する。
そして、シフタ７０６は、インデックス列１３０１を１ビット左ビットシフトして下位８ビットを抽出することで、インデックス列１３０２を生成する。
最後に、加算器７０８は、インデックス列１３０２を受け取り、インデックス列１３０２に左端から１、０、１、０、１、０、１、０を加算することで、８×８シャッフルパターン７０３を生成する。
また、本実施の形態において、ビット単位信号７０４を単一の信号としたが、シフタ７０６、複製器７０７、加算器７０８に対して個別または一部個別の信号を入力としてもよい。
また、ビット単位信号７０４を、入力シャッフルパターンを示すビット単位信号Ａ、出力シャッフルパターンを示すビット単位信号Ｂと分けて実装してもよい。
このような実装の例を、図１４を用いて説明する。
図１４（ａ）に示すように、シフト複製部１４０５と加算器１４０８とを備えるシャッフルパターン生成回路１４１１は、ビット単位信号Ａ１４０４ａとビット単位信号Ｂ１４０４ｂとを入力とする。
図１４（ｂ）に示すように、ビット単位信号Ａ１４０４ａとビット単位信号Ｂ１４０４ｂは、それぞれ入力シャッフルパターンまたは出力シャッフルパターンの、インデックスの個数および各インデックスのビット幅を示す。
このビット単位信号Ａ１４０４ａとビット単位信号Ｂ１４０４ｂとの値の組み合わせに対応して、シフト複製部１４０５が行うべき「左ビットシフトのビット数」８０３や「複製の個数」８０４、加算器１４０８が加算を行うべき「各インデックスに加算する値」８０５が設定されている。
なお、本実施の形態で説明した、入力シャッフルパターンや出力シャッフルパターンのインデックスの個数や各インデックスのビット幅は一例であり、これに限られない。ビット幅を拡張したり、各ブロック（シフタ７０６、複製器７０７、加算器７０８）で処理するインデックスの個数を増やしたりすることもあり得る。あるいは、入力シャッフルパターンや出力シャッフルパターンのビット幅を縮小し、各ブロック（シフタ７０６、複製器７０７、加算器７０８）で処理するインデックスの個数を減らすこともあり得る。このようにビット幅やインデックスの個数を調整することにより多様なシャッフルパターンを生成することができる。
なお、本実施の形態においては、左ビットシフトによるあふれ（オーバーフロー）などを考慮して、シフタ７０６において結果の下位ビットを抽出するとしているが、シフタ７０６に限らず、複製器７０７や加算器７０８においても下位ビット抽出処理を行ってもよいし、それぞれで行わずに例えば加算の後などに一括して下位ビット抽出を行ってもよい。
また、下位ビット抽出に代えて、またはこれと組み合わせて飽和処理（ある値が指定されたビット幅の範囲の最大値または最小値を超えた場合に、ある値を最大値または最小値に置き換える処理）を行うようにしてもよい。
なお、図８の例では、ビット単位信号７０４のビット数は複数ビットであり、３種類以上のシャッフルパターン生成に対応していたが、ビット単位信号７０４のビット数はこれに限られない。例えば、１ビットとしてもよい。
また、本実施の形態において、シフタ７０６、複製器７０７、加算器７０８を専用の回路としているが、他の演算回路とすべてまたは一部を共用してもよい。
なお、本実施の形態において、加算器７０８において各インデックスに右端から０、１、２、…と加算する処理を、左端から０、１、２、…と加算する処理に変更することで、データ内のデータ要素のインデックスを左端から０、１、２、…とするシャッフルパターンの生成にも容易に対応できる。
（実施の形態３）
実施の形態３は、実施の形態２のシャッフルパターン生成回路に対して、ビット幅の縮小または拡張を行うビット変更器をさらに備えることで、ビット幅の縮小や拡張にも対応したシャッフルパターンの生成を図るものである。
図１５に示すように、シャッフルパターン生成回路１５０１は、入力シャッフルパターン１５０２とビット単位信号１５０４を入力とし、出力シャッフルパターン１５０３を出力とし、シフト複製部１５０５（シフタ１５０６および複製器１５０７を含む。）と加算器１５０８とビット変更器１５０９を備える。
ビット単位信号１５０４は、左ビットシフトのビット数、各インデックスの複製の個数、および各インデックスに加算する値、ビット幅の縮小（拡張）の幅などを制御する信号である。
シフタ１５０６、複製器１５０７、加算器１５０８およびビット変更器１５０９は、このビット単位信号１５０４を受け付けて、それぞれ左ビットシフト、各インデックスの複製、各インデックスへの値の加算およびビット幅の変更を行う。
＜ビット単位信号０の場合＞
ビット単位信号１５０４が０の場合の動作を説明する。
図１６は、４×１６シャッフルパターン１５０２から８×８シャッフルパターン１５０３を生成する流れを示す。
まず、シフタ１５０６は、４×１６シャッフルパターン１５０２の各インデックスを１ビット左ビットシフトして下位１６ビットを抽出することで、インデックス列１６０１を生成する。
続いて、複製器１５０７は、インデックス列１６０１の各インデックスを２個ずつ複製し、インデックス列１６０２を生成する。
そして、加算器１５０８は、インデックス列１６０２に対して、各インデックスに左端から１、０、１、０、１、０、１、０を加算する。
最後に、ビット変更器１５０９は、加算により得られたインデックス列１６０３に対して、各インデックスの１６ビットのうちの下位８ビットを抽出し、８×８シャッフルパターン１５０３を生成する。
＜ビット単位信号１の場合＞
ビット単位信号１５０４が１の場合の動作を説明する。
図１７は、２×３２シャッフルパターン１５０２から４×１６シャッフルパターン１５０３を生成する流れを示す。
まず、シフタ１５０６は、２×３２シャッフルパターン１５０２の各インデックスを１ビット左ビットシフトして下位３２ビットを抽出することで、インデックス列１７０１を生成する。
続いて、複製器１５０７は、インデックス列１７０１の各インデックスを２個ずつ複製し、インデックス列１７０２を生成する。
そして、加算器１５０８は、インデックス列１７０２に対して、各インデックスに左端から１、０、１、０、を加算する。
最後に、ビット変更器１５０９は、加算により得られたインデックス列１７０３に対して、各インデックスの３２ビットのうち下位１６ビットを抽出し、４×１６シャッフルパターン１５０３を生成する。
＜ビット単位信号２の場合＞
図１６、図１７のような例に限らず、２×３２シャッフルパターンから８×８シャッフルパターンの生成も可能である。この例をビット単位信号２の場合として説明する。
図１８は、２×３２シャッフルパターン１５０２から８×８シャッフルパターン１５０３を生成する流れを示す。
まず、シフタ１５０６は、２×３２シャッフルパターン１５０２の各インデックスを２ビット左ビットシフトして下位３２ビットを抽出することで、インデックス列１８０１を生成する。
続いて、複製器１５０７は、インデックス列１８０１の各インデックスを４個ずつ複製し、インデックス列１８０２を生成する。
そして、加算器１５０８は、インデックス列１８０２に対して、各インデックスに左端から３、２、１、０、３、２、１、０を加算する。
最後に、ビット変更器１５０９は、加算により得られたインデックス列１８０３に対して、各インデックスの３２ビットのうち下位８ビットを抽出し、８×８シャッフルパターン１５０３を生成する。
以上説明したように、本実施の形態によれば、直列に接続したシフタ１５０６、複製器１５０７、加算器１５０８、ビット変更器１５０９によりシャッフルパターンを生成することにより、高速な生成が可能となる。
また、特に、ビット変更器１５０９を備えるので、入力シャッフルパターンと出力シャッフルパターンのビット幅が同じである場合も高速なシャッフルパターン生成が可能となる。
また、ビット単位信号１５０４で各ブロックの挙動を制御することによって、同一の回路構成でありながら、インデックスの個数や各インデックスのビット幅が相異なる多様なシャッフルパターン生成が可能となる。
なお、本実施の形態で説明した、入力シャッフルパターンや出力シャッフルパターンのインデックスの個数や各インデックスのビット幅は一例であり、これに限られない。ビット幅を拡張したり、各ブロック（シフタ１５０６、複製器１５０７、加算器１５０８、ビット変更器１５０９）で処理するインデックスの個数を増やしたりすることもあり得る。あるいは、入力シャッフルパターンや出力シャッフルパターンのビット幅を縮小し、各ブロック（シフタ１５０６、複製器１５０７、加算器１５０８、ビット変更器１５０９）で処理するインデックスの個数を減らすこともあり得る。
なお、本実施の形態において、シフタ１５０６、複製器１５０７、加算器１５０８、ビット変更器１５０９の順で処理を行っているが、処理の順番はこれに限られない。実施の形態２の図１２のように、複製器１５０７とシフタ１５０６の処理の順番を反転させてもよい。また、ビット変更器１５０９はシフタ１５０６の前段または後段、複製器１５０７の前段または後段、加算器１５０８の前段または後段のどの位置にも挿入され得る。
なお、本実施の形態において、ビット単位信号１５０４を複数ビットの信号としたが、ビット数はこれに限られない。例えば、０か１かを示す１ビットのビット単位信号としてもよい。
なお、本実施の形態において、ビット単位信号１５０４を単一の信号としたが、シフタ１５０６、複製器１５０７、加算器１５０８、ビット変更器１５０９に対して個別または一部個別の信号を入力としてもよい。また、図１４のように入力シャッフルパターンを示すビット単位信号Ａと、出力シャッフルパターンを示すビット単位信号Ｂとを用いても構わない。
なお、本実施の形態において、シフタ１５０６、複製器１５０７、加算器１５０８、ビット変更器１５０９を専用の回路としているが、他の演算回路とすべてまたは一部を共用してもよい。
その他、実施の形態２の後半で述べた様々な構成を本実施の形態に組み合わせてもよい。
（実施の形態４）
図１９は、実施の形態４におけるシャッフルパターン生成回路の図である。
図１９において、シャッフルパターン生成回路１９０１は、３２ビットの入力シャッフルパターン１９０２から６４ビットの出力シャッフルパターン１９０３を生成する。シャッフルパターン生成回路１９０１は、２×８インデックステーブル１９０５、４×８インデックステーブル１９０６、インデックステーブル参照器１９０７から構成される。
２×８インデックステーブル１９０５は、４個の８ビットインデックスを入力とし、入力インデックスそれぞれに対して、２個の８ビットインデックスを出力する。
図２０に２×８インデックステーブル１９０５が保持するデータを示す。２×８インデックステーブル１９０５は、例えば入力された８ビットインデックスが０の場合、１と０の２個の８ビットインデックスを出力する。
４×８インデックステーブル１９０６は、２個の１６ビットインデックスを入力とし、入力インデックスそれぞれに対して、４個の８ビットインデックスを出力する。図２１に４×８インデックステーブル１９０６が保持するデータを示す。４×８インデックステーブル１９０６は、例えば入力された１６ビットインデックスが０の場合、３、２、１、０の４個の８ビットインデックスを出力する。
インデックステーブル参照器１９０７は、入力されたビット単位信号１９０４を受け付けて、このビット単位信号１９０４が示すテーブルへとインデックスを渡す。そして、渡したインデックスに応じたインデックスをテーブルから受け取り、受け取ったインデックスを基にシャッフルパターンを生成する。
本実施の形態では、インデックステーブル参照器１９０７は、ビット単位信号１９０４が０の場合は２×８インデックステーブル１９０５へとインデックスを渡し、ビット単位信号１９０４が１の場合は４×８インデックステーブル１９０６へとインデックスを渡すものとする。以下、ビット単位信号１９０４が０の場合と１の場合それぞれの動作について説明する。
＜ビット単位信号０の場合＞
ビット単位信号１９０４が０の場合の動作を説明する。
入力シャッフルパターン１９０２は４個の８ビットのインデックスからなり、出力シャッフルパターン１９０３は８個の８ビットのインデックスからなる。インテックステーブル参照器１９０７は、シャッフルパターン１９０２の各インデックスを２×８インデックステーブル１９０５に渡す。
２×８インデックステーブル１９０５は、入力された１個のインデックスにつき２個のインデックスを出力し、インデックステーブル参照器１９０７に渡す。インデックステーブル参照器１９０７は、入力シャッフルパターンの左端のインデックスに対応するインデックス、その右隣のインデックスに対応するインデックス、と順に連結して、出力シャッフルパターン１９０３を生成する。
一例として、４個の８ビットのインデックスが、「０、１、２、３」とすると、
２×８インデックステーブル１９０５は、
「０」の入力インデックスから「１、０」、
「１」の入力インデックスから「３、２」、
「２」の入力インデックスから「５、４」、
「３」の入力インデックスから「７、６」、
の出力インデックスを出力する。
そして、インデックステーブル参照器１９０７は、これら４組の出力インデックスを左から順に連結して「１、０、３、２、５、４、７、６」というシャッフルパターンを生成する。
＜ビット単位信号１の場合＞
続いて、ビット単位信号１９０４が１の場合の動作を説明する。入力シャッフルパターン１９０２は２個の１６ビットのインデックスからなり、出力シャッフルパターン１９０３は８個の８ビットのインデックスからなる。インテックステーブル参照器１９０７は、シャッフルパターン１９０２の各インデックスを４×８インデックステーブル１９０６に渡す。
４×８インデックステーブル１９０６は、入力された１個のインデックスにつき４個のインデックスを抽出し、インデックステーブル参照器１９０７に渡す。インデックステーブル参照器１９０７は、入力シャッフルパターンの左端のインデックスに対応するインデックス、その右隣のインデックスに対応するインデックス、と順に連結して、出力シャッフルパターン１９０３を生成する。
一例として、２個の１６ビットのインデックスが、「０、１」とすると、
４×８インデックステーブル１９０６は、
「０」の入力インデックスから「３、２、１、０」、
「１」の入力インデックスから「７、６、５、４」、
の出力インデックスを出力する。
そして、インデックステーブル参照器１９０７は、これら２組の出力インデックスを左から順に連結して「３、２、１、０、７、６、５、４」というシャッフルパターンを生成する。
以上説明した実施の形態４に係る構成によれば、ビット単位信号１９０４によってインデックステーブルを切り替えることによって、複数のインデックスビット幅の組み合わせに対応したシャッフルパターン生成が可能となる。
なお、本実施の形態において、インデックステーブルに格納するインデックスの値やビット幅、１個のインデックスに対して出力されるインデックスの個数などは上で述べた値と異なってもよい。
なお、本実施の形態において、インデックステーブルの入力を複数個としたが、１個の入力だけを受け付けるインデックステーブルを複数持ってもよいし、テーブルではなく例えば多入力１出力セレクタなどの論理回路で構成してもよい。
なお、本実施の形態において、２×８インデックステーブル１９０５、４×８インデックステーブル１９０６、インデックステーブル参照器１９０７を専用の回路としているが、他の演算回路とすべてまたは一部を共用してもよい。
（実施の形態５）
図２２は、実施の形態５のシャッフルパターン生成回路を含むプロセッサの図である。
図２２において、プロセッサ２２０１は、３２ビットの命令ビット列２２０２に対応する処理を行う。プロセッサ２２０１は、命令デコーダ２２０３、ＳＩＭＤレジスタファイル２２０４、シャッフルパターン生成回路２２０５および２２０６、ＡＬＵ２２０７、乗算器２２０８から構成される。シャッフルパターン生成回路２２０５は実施の形態２のシャッフルパターン生成回路７０１、シャッフルパターン生成回路２２０６は実施の形態３のシャッフルパターン生成回路１５０１と同じ構成である。
実施の形態２および３のシャッフルパターン生成回路７０１および１５０１における、入力シャッフルパターン７０２および１５０２がＳＩＭＤレジスタファイル２２０４から渡される入力シャッフルパターンに対応する。また、出力シャッフルパターン７０３および１５０３がＳＩＭＤレジスタファイル２２０４に渡す出力シャッフルパターン、ビット単位信号７０４および１５０４がビット単位信号２２１１および２２１２に対応する。
ＳＩＭＤレジスタファイル２２０４は、３２個の６４ビットのＳＩＭＤレジスタを持ち、各ＳＩＭＤレジスタはＲ０からＲ３１で表す。
図２３に、シャッフルパターン生成回路２２０５および２２０６を使用するシャッフルパターン生成命令の命令フォーマットを示す。
ｇｅｎｓｆｌｐｔｎｌ．８．８命令は、８×８シャッフルパターンから１６×８シャッフルパターンを生成する命令である。８個の８ビットインデックスからなる入力シャッフルパターンをＳＩＭＤレジスタＲａから取得し、１６個の８ビットインデックスからなる出力シャッフルパターンを生成し、出力シャッフルパターンの上位６４ビットをＳＩＭＤレジスタＲｂ、下位６４ビットをＲｂの次のレジスタ（Ｒｂ＋１と表記）に格納する。
ｇｅｎｓｆｌｐｔｎｌ．１６．１６命令、ｇｅｎｓｆｌｐｔｎｌ．１６．８命令も同様に、それぞれ、４×１６シャッフルパターンから８×１６シャッフルパターンを、４×１６シャッフルパターンから１６×８シャッフルパターンを生成する命令である。
ｇｅｎｓｆｌｐｔｎ．１６．８命令は、４×１６シャッフルパターンから８×８シャッフルパターンを生成する命令である。４個の１６ビットインデックスからなる入力シャッフルパターンをＳＩＭＤレジスタＲａから取得し、８個の８ビットインデックスからなる出力シャッフルパターンを生成し、ＳＩＭＤレジスタＲｂに格納する。
ｇｅｎｓｆｌｐｔｎ．３２．１６命令、ｇｅｎｓｆｌｐｔｎ．３２．８命令も同様に、それぞれ、２×３２シャッフルパターンから４×１６シャッフルパターンを、２×３２シャッフルパターンから８×８シャッフルパターンを生成する命令である。
ｇｅｎｓｆｌｐｔｎｌ．８命令、ｇｅｎｓｆｌｐｔｎｌ命令は、ｇｅｎｓｆｌｐｔｎｌ．８．８命令の別名である。また、ｇｅｎｓｆｌｐｔｎｌ．１６命令はｇｅｎｓｆｌｐｔｎｌ．１６．１６命令の別名である。同様に、ｇｅｎｓｆｌｐｔｎ．１６命令及びｇｅｎｓｆｌｐｔｎ命令はｇｅｎｓｆｌｐｔｎ．１６．８命令の別名であり、ｇｅｎｓｆｌｐｔｎ．３２命令はｇｅｎｓｆｌｐｔｎ．３２．１６命令の別名である。
図２４に、図２３に示した命令フォーマットのビットマップを示す。ビットマップは、２０ビットの命令識別コード、５ビットのＲａ領域、５ビットのＲｂ領域、１ビットのＩｃ領域、１ビットのＩｄ領域から構成される。
命令識別コードはｇｅｎｓｆｌｐｔｎｌ命令またはｇｅｎｓｆｌｐｔｎ命令であることを示し、ｇｅｎｓｆｌｐｔｎｌ命令であれば０、ｇｅｎｓｆｌｐｔｎ命令であれば１である。Ｒａ領域は入力シャッフルパターンの格納レジスタを、Ｒｂ領域は出力シャッフルパターンの格納レジスタを示す。Ｉｃ領域は入力シャッフルパターンのインデックスのビット幅を示し、入力シャッフルパターンのインデックスのビット幅が１６ならば０であり、３２ならば１である。Ｉｄ領域は出力シャッフルパターンのインデックスのビット幅を示し、出力シャッフルパターンのインデックスのビット幅が８ならば０であり、１６ならば１である。
例として、プロセッサ２２０１におけるｇｅｎｓｆｌｐｔｎｌ．８．８ Ｒ０：Ｒ１，Ｒ４命令の動作を説明する。命令デコーダ２２０３は、命令ビット列２２０２を取得し、命令識別コードからｇｅｎｓｆｌｐｔｎｌ命令であることを検知する。そして、ＳＩＭＤレジスタファイル２２０４に入力レジスタ番号信号２２０９、出力レジスタ番号信号２２１０を介して、入力および出力シャッフルパターンの格納ＳＩＭＤレジスタがそれぞれＲ４およびＲ０であることを通知する。また、ｇｅｎｓｆｌｐｔｎｌ命令の場合はシャッフルパターン生成回路２２０５が駆動されるため、シャッフルパターン生成回路２２０５に、ビット単位信号２２１１を介して、入力および出力シャッフルパターンのインデックスのビット幅が８ビットであることを通知する。シャッフルパターン生成回路２２０６のビット単位信号２２１２には何も通知しない。ＳＩＭＤレジスタファイル２２０４は、入力レジスタ番号信号２２０９に合わせてＳＩＭＤレジスタＲ４から６４ビットのシャッフルパターンを取得し、シャッフルパターン生成回路２２０５に渡す。シャッフルパターン生成回路２２０５は、命令デコーダ２２０３からのビット単位信号２２１１に基づきシャッフルパターンを生成する。
シャッフルパターン生成回路２２０５は、実施の形態２のシャッフルパターン生成回路７０１と同じ動作をし、８×８シャッフルパターンから、１６×８シャッフルパターンを生成する。ＳＩＭＤレジスタファイルは、出力レジスタ番号信号２２１０に合わせて、シャッフルパターン生成回路２２０５から取得したシャッフルパターンの上位６４ビットをＳＩＭＤレジスタＲ０に、下位６４ビットをＳＩＭＤレジスタＲ１に格納する。
もう一つの例として、プロセッサ２２０１におけるｇｅｎｓｆｌｐｔｎ．１６．８ Ｒ０，Ｒ４命令の動作を説明する。命令デコーダ２２０３は、命令ビット列２２０２を取得し、命令識別コードからｇｅｎｓｆｌｐｔｎ命令であることを検知する。そして、ＳＩＭＤレジスタファイル２２０４に入力レジスタ番号信号２２０９、出力レジスタ番号信号２２１０を介して、入力および出力シャッフルパターンの格納ＳＩＭＤレジスタがそれぞれＲ４およびＲ０であることを通知する。また、ｇｅｎｓｆｌｐｔｎ命令の場合はシャッフルパターン生成回路２２０６が駆動されるため、シャッフルパターン生成回路２２０６に、ビット単位信号２２１２を介して、入力および出力シャッフルパターンのインデックスのビット幅がそれぞれ１６ビット、８ビットであることを通知する。シャッフルパターン生成回路２２０５のビット単位信号２２１１には何も通知しない。ＳＩＭＤレジスタファイル２２０４は、入力レジスタ番号信号２２０９に合わせてＳＩＭＤレジスタＲ４から６４ビットのシャッフルパターンを取得し、シャッフルパターン生成回路２２０６に渡す。シャッフルパターン生成回路２２０６は、命令デコーダ２２０３からのビット単位信号２２１２に基づきシャッフルパターンを生成する。シャッフルパターン生成回路２２０６は、実施の形態３のシャッフルパターン生成回路１５０１と同じ動作をし、４×１６シャッフルパターンから、８×８シャッフルパターンを生成する。ＳＩＭＤレジスタファイルは、出力レジスタ番号信号２２１０に合わせて、シャッフルパターン生成回路２２０６から取得したシャッフルパターンをＳＩＭＤレジスタＲ０に格納する。
かかる構成によれば、シャッフルパターン生成を１命令で実行可能なプロセッサの実現が可能となる。
なお、本実施の形態において、シャッフルパターン生成回路２２０５はシャッフルパターン生成回路７０１と同じ構成、シャッフルパターン生成回路２２０６はシャッフルパターン生成回路１５０１と同じ構成であるとして説明したが、少なくともどちらか一方が実施の形態４で示すシャッフルパターン生成回路１９０１（図１９）で構成されていてもよい。また、実施の形態２、３、４のいずれかのシャッフルパターン生成回路のみで構成されていてもよい。
なお、本実施の形態において、シャッフルパターン生成回路２２０５および２２０６、ＡＬＵ２２０７、乗算器２２０８を持つとしたが、それぞれを複数持ってもよいし、他の演算器を持ってもよい。
また、ビット単位信号２２１１および２２１２を入力シャッフルパターンビット単位信号、出力シャッフルパターンビット単位信号などと分けて実装してもよい。また、例えばシャッフルパターン生成回路内のシフタのシフタ量などを直接指定する信号を持ってもよい。
なお、本実施の形態において、シャッフルパターン生成回路２２０５および２２０６を専用の回路としているが、ＡＬＵ２２０７、乗算器２２０８や他の演算回路とすべてまたは一部を共用してもよい。
なお、本実施の形態において、ＳＩＭＤレジスタファイル２２０４を持つとしたが、他の特殊なレジスタを持ってもよい。
なお、本実施の形態において、６種類の命令を持つとしたが、一部の命令を持ってもよいし、他のインデックスビット幅に対応したシャッフル命令を持ってもよい。
なお、本実施の形態において、一部の命令を別名として定義したが、記載のとおりに別名が対応しなくてもよいし、別名がなくてもよいし、別名とした命令のみを持つようにしてもよい。
なお、本実施の形態において、シャッフル命令のビットマップを、ＩｃおよびＩｄに１ビットずつ割り当てたが、それぞれを複数ビットで示してもよい。
なお、本実施の形態において、ビットマップのＩｃおよびＩｄを別々のビット領域として示したが、１つの領域で示してもよい。また、例えば０の場合は８×８シャッフルパターンから１６×８シャッフルパターン生成、１の場合は４×１６シャッフルパターンから１６×８シャッフルパターンの生成など、入力シャッフルパターンと出力シャッフルパターンのインデックスビット幅を組み合わせて指定する形式でもよい。
なお、本実施の形態において、ビットマップのＩｃおよびＩｄを命令識別コードと別のビットとして示したが、命令識別コードに含めてもよい。
なお、本実施の形態において、命令ビット列２２０２は３２ビットとしたが、３２以外のビット幅でもよい。
なお、本実施の形態において、ＳＩＭＤレジスタファイル２２０４は３２個の６４ビットのレジスタを持つとしたが、３２以外の個数、６４以外のビット幅でもよい。
なお、図２４に示すステップを含むシャッフルパターン方法として提供することも考えられる。
（実施の形態６）
本実施の形態では、実施の形態５の図２３などで説明したシャッフルパターン生成に係る命令についてさらに詳しく説明する。
図２６（ａ）は、シャッフルパターン生成命令のフォーマットを示す。
ｇｅｎｓｆｌｐｔｎｌ命令は、入力シャッフルパターンをＳＩＭＤレジスタＲａから取得し、Ｒｂの値に応じて規定される入出力のシャッフルパターンにしたがって出力シャッフルパターンを生成し、生成した出力シャッフルパターンの上位の所定数ビットをＳＩＭＤレジスタＲｃに下位の所定数ビットをＲｃの次のレジスタ（Ｒｃ＋１と表記）に格納する。
ｇｅｎｓｆｌｐｔｎ命令は、入力シャッフルパターンをＳＩＭＤレジスタＲａから取得し、Ｒｂの値に応じて規定される入出力のシャッフルパターンにしたがって出力シャッフルパターンを生成し、生成した出力シャッフルパターンをＳＩＭＤレジスタＲｃに格納する。
以下、命令の具体的な仕様について説明する。
（命令１）ｇｅｎｓｆｌｐｔｎｌ．８．８ Ｒｂ：Ｒｂ＋１，Ｒａ
（別名：ｇｅｎｓｆｌｐｔｎｌ．８、ｇｅｎｓｆｌｐｔｎｌ）
この命令は、Ｒａの８ｘ８シャッフルパターンから１６ｘ８シャッフルパターンを生成し、ＲｂおよびＲｂ+１に格納する。
本命令によれば、Ｒａの８ｘ８シャッフルパターンは、１ビット左シフトされ２個ずつ複製されて、１または０が選択加算されることにより、１６ｘ８シャッフルパターンが生成される。これは、シャッフルパターンの入力が８ｘ８で出力が１６ｘ８であり、これは、図９で説明した入力が４×８で出力が８×８の処理と似ているため、入力・出力シャッフルパターンのイメージは図９を参照されたい。
なお、下記において、[Ｂ:Ａ]は、Ａ番目からＢ番目までのビット位置を示す。例えば、[６３:５６]は５６番目から６３番目までのビット位置を示す。また「<< １」は、１ビット左ビットシフトを示す。

Ｒｂ[６３:５６] = ( Ｒａ[６３:５６] << １ ) + １ ;
Ｒｂ[５５:４８] = ( Ｒａ[６３:５６] << １ ) + ０ ;
Ｒｂ[４７:４０] = ( Ｒａ[５５:４８] << １ ) + １ ;
Ｒｂ[３９:３２] = ( Ｒａ[５５:４８] << １ ) + ０ ;
Ｒｂ[３１:２４] = ( Ｒａ[４７:４０] << １ ) + １ ;
Ｒｂ[２３:１６] = ( Ｒａ[４７:４０] << １ ) + ０ ;
Ｒｂ[１５: ８] = ( Ｒａ[３９:３２] << １ ) + １ ;
Ｒｂ[ ７: ０] = ( Ｒａ[３９:３２] << １ ) + ０ ;
Ｒｂ+１[６３:５６] = ( Ｒａ[３１:２４] << １ ) + １ ;
Ｒｂ+１[５５:４８] = ( Ｒａ[３１:２４] << １ ) + ０ ;
Ｒｂ+１[４７:４０] = ( Ｒａ[２３:１６] << １ ) + １ ;
Ｒｂ+１[３９:３２] = ( Ｒａ[２３:１６] << １ ) + ０ ;
Ｒｂ+１[３１:２４] = ( Ｒａ[１５: ８] << １ ) + １ ;
Ｒｂ+１[２３:１６] = ( Ｒａ[１５: ８] << １ ) + ０ ;
Ｒｂ+１[１５: ８] = ( Ｒａ[ ７: ０] << １ ) + １ ;
Ｒｂ+１[ ７: ０] = ( Ｒａ[ ７: ０] << １ ) + ０ ;
---------------------------------------------

（命令２）ｇｅｎｓｆｌｐｔｎｌ.１６.１６ Ｒｂ:Ｒｂ+１,Ｒａ
(別名：ｇｅｎｓｆｌｐｔｎｌ.１６)
この命令は、Ｒａの４ｘ１６シャッフルパターンから８ｘ１６シャッフルパターンを生成し、ＲｂおよびＲｂ+１に格納する。

Ｒｂ[６３:４８] = ( Ｒａ[６３:４８] << １ ) + １ ;
Ｒｂ[４７:３２] = ( Ｒａ[６３:４８] << １ ) + ０ ;
Ｒｂ[３１:１６] = ( Ｒａ[４７:３２] << １ ) + １ ;
Ｒｂ[１５: ０] = ( Ｒａ[４７:３２] << １ ) + ０ ;
Ｒｂ+１[６３:４８] = ( Ｒａ[３１:１６] << １ ) + １ ;
Ｒｂ+１[４７:３２] = ( Ｒａ[３１:１６] << １ ) + ０ ;
Ｒｂ+１[３１:１６] = ( Ｒａ[１５: ０] << １ ) + １ ;
Ｒｂ+１[１５: ０] = ( Ｒａ[１５: ０] << １ ) + ０ ;
---------------------------------------------

（命令３）ｇｅｎｓｆｌｐｔｎｌ.１６.８ Ｒｂ:Ｒｂ+１,Ｒａ
(別名：ｇｅｎｓｆｌｐｔｎ.１６,ｇｅｎｓｆｌｐｔｎ)
この命令は、Ｒａの４ｘ１６シャッフルパターンから１６ｘ８シャッフルパターンを生成し、ＲｂおよびＲｂ+１に格納する。

Ｒｂ[６３:５６] = ( Ｒａ[６３:４８] << １ ) + ３ ;
Ｒｂ[５５:４８] = ( Ｒａ[６３:４８] << １ ) + ２ ;
Ｒｂ[４７:４０] = ( Ｒａ[６３:４８] << １ ) + １ ;
Ｒｂ[３９:３２] = ( Ｒａ[６３:４８] << １ ) + ０ ;
Ｒｂ[３１:２４] = ( Ｒａ[４７:３２] << １ ) + ３ ;
Ｒｂ[２３:１６] = ( Ｒａ[４７:３２] << １ ) + ２ ;
Ｒｂ[１５: ８] = ( Ｒａ[４７:３２] << １ ) + １ ;
Ｒｂ[ ７: ０] = ( Ｒａ[４７:３２] << １ ) + ０ ;
Ｒｂ+１[６３:５６] = ( Ｒａ[３１:１６] << １ ) + ３ ;
Ｒｂ+１[５５:４８] = ( Ｒａ[３１:１６] << １ ) + ２ ;
Ｒｂ+１[４７:４０] = ( Ｒａ[３１:１６] << １ ) + １ ;
Ｒｂ+１[３９:３２] = ( Ｒａ[３１:１６] << １ ) + ０ ;
Ｒｂ+１[３１:２４] = ( Ｒａ[１５: ０] << １ ) + ３ ;
Ｒｂ+１[２３:１６] = ( Ｒａ[１５: ０] << １ ) + ２ ;
Ｒｂ+１[１５: ８] = ( Ｒａ[１５: ０] << １ ) + １ ;
Ｒｂ+１[ ７: ０] = ( Ｒａ[１５: ０] << １ ) + ０ ;
---------------------------------------------

（命令４）ｇｅｎｓｆｌｐｔｎ.１６.８ Ｒｂ,Ｒａ
この命令は、Ｒａの４ｘ１６シャッフルパターンから８ｘ８シャッフルパターンを生成し、Ｒｂに格納する。

Ｒｂ[６３:５６] = ( Ｒａ[６３:４８] << １ ) + １ ;
Ｒｂ[５５:４８] = ( Ｒａ[６３:４８] << １ ) + ０ ;
Ｒｂ[４７:４０] = ( Ｒａ[４７:３２] << １ ) + １ ;
Ｒｂ[３９:３２] = ( Ｒａ[４７:３２] << １ ) + ０ ;
Ｒｂ[３１:２４] = ( Ｒａ[３１:１６] << １ ) + １ ;
Ｒｂ[２３:１６] = ( Ｒａ[３１:１６] << １ ) + ０ ;
Ｒｂ[１５: ８] = ( Ｒａ[１５: ０] << １ ) + １ ;
Ｒｂ[ ７: ０] = ( Ｒａ[１５: ０] << １ ) + ０ ;
---------------------------------------------

（命令５）ｇｅｎｓｆｌｐｔｎ.３２.１６ Ｒｂ,Ｒａ
(別名：ｇｅｎｓｆｌｐｔｎ.３２)

この命令は、Ｒａの２ｘ３２シャッフルパターンから４ｘ１６シャッフルパターンを生成し、Ｒｂに格納する。

Ｒｂ[６３:４８] = ( Ｒａ[６３:３２] << １ ) + １ ;
Ｒｂ[４７:３２] = ( Ｒａ[６３:３２] << １ ) + ０ ;
Ｒｂ[３１:１６] = ( Ｒａ[３１: ０] << １ ) + １ ;
Ｒｂ[１５: ０] = ( Ｒａ[３１: ０] << １ ) + ０ ;
---------------------------------------------

（命令６）ｇｅｎｓｆｌｐｔｎ.３２.８ Ｒｂ,Ｒａ
この命令は、Ｒａの２ｘ３２シャッフルパターンから８ｘ８シャッフルパターンを生成し、Ｒｂに格納する。

Ｒｂ[６３:５６] = ( Ｒａ[６３:３２] << １ ) + ３ ;
Ｒｂ[５５:４８] = ( Ｒａ[６３:３２] << １ ) + ２ ;
Ｒｂ[４７:４０] = ( Ｒａ[６３:３２] << １ ) + １ ;
Ｒｂ[３９:３２] = ( Ｒａ[６３:３２] << １ ) + ０ ;
Ｒｂ[３１:２４] = ( Ｒａ[３１: ０] << １ ) + ３ ;
Ｒｂ[２３:１６] = ( Ｒａ[３１: ０] << １ ) + ２ ;
Ｒｂ[１５: ８] = ( Ｒａ[３１: ０] << １ ) + １ ;
Ｒｂ[ ７: ０] = ( Ｒａ[３１: ０] << １ ) + ０ ;

---------------------------------------------

（命令７）ｇｅｎｓｆｌｐｔｎｌ Ｒｃ:Ｒｃ+１,Ｒａ,Ｒｂ
この命令は、Ｒｂの値に応じて、Ｒａからシャッフルパターンを生成し、ＲｃおよびＲｃ＋１に格納する。Ｒｂ[１:０]の値により条件が分岐するIF ELSE文となっている。なお、Ｒｂ[１:０]が０、１、２以外の場合の処理は不定である。

ｉｆ ( Ｒｂ[１:０]=０ ) [
Ｒｃ[６３:５６] = ( Ｒａ[６３:５６] << １ ) + １ ;
Ｒｃ[５５:４８] = ( Ｒａ[６３:５６] << １ ) + ０ ;
Ｒｃ[４７:４０] = ( Ｒａ[５５:４８] << １ ) + １ ;
Ｒｃ[３９:３２] = ( Ｒａ[５５:４８] << １ ) + ０ ;
Ｒｃ[３１:２４] = ( Ｒａ[４７:４０] << １ ) + １ ;
Ｒｃ[２３:１６] = ( Ｒａ[４７:４０] << １ ) + ０ ;
Ｒｃ[１５: ８] = ( Ｒａ[３９:３２] << １ ) + １ ;
Ｒｃ[ ７: ０] = ( Ｒａ[３９:３２] << １ ) + ０ ;
Ｒｃ+１[６３:５６] = ( Ｒａ[３１:２４] << １ ) + １ ;
Ｒｃ+１[５５:４８] = ( Ｒａ[３１:２４] << １ ) + ０ ;
Ｒｃ+１[４７:４０] = ( Ｒａ[２３:１６] << １ ) + １ ;
Ｒｃ+１[３９:３２] = ( Ｒａ[２３:１６] << １ ) + ０ ;
Ｒｃ+１[３１:２４] = ( Ｒａ[１５: ８] << １ ) + １ ;
Ｒｃ+１[２３:１６] = ( Ｒａ[１５: ８] << １ ) + ０ ;
Ｒｃ+１[１５: ８] = ( Ｒａ[ ７: ０] << １ ) + １ ;
Ｒｃ+１[ ７: ０] = ( Ｒａ[ ７: ０] << １ ) + ０ ;
] ｅｌｓｅ ｉｆ ( Ｒｂ[１:０]=１ ) [
Ｒｃ[６３:４８] = ( Ｒａ[６３:４８] << １ ) + １ ;
Ｒｃ[４７:３２] = ( Ｒａ[６３:４８] << １ ) + ０ ;
Ｒｃ[３１:１６] = ( Ｒａ[４７:３２] << １ ) + １ ;
Ｒｃ[１５: ０] = ( Ｒａ[４７:３２] << １ ) + ０ ;
Ｒｃ+１[６３:４８] = ( Ｒａ[３１:１６] << １ ) + １ ;
Ｒｃ+１[４７:３２] = ( Ｒａ[３１:１６] << １ ) + ０ ;
Ｒｃ+１[３１:１６] = ( Ｒａ[１５: ０] << １ ) + １ ;
Ｒｃ+１[１５: ０] = ( Ｒａ[１５: ０] << １ ) + ０ ;
] ｅｌｓｅ ｉｆ ( Ｒｂ[１:０]=２ ) [
Ｒｃ[６３:５６] = ( Ｒａ[６３:４８] << １ ) + ３ ;
Ｒｃ[５５:４８] = ( Ｒａ[６３:４８] << １ ) + ２ ;
Ｒｃ[４７:４０] = ( Ｒａ[６３:４８] << １ ) + １ ;
Ｒｃ[３９:３２] = ( Ｒａ[６３:４８] << １ ) + ０ ;
Ｒｃ[３１:２４] = ( Ｒａ[４７:３２] << １ ) + ３ ;
Ｒｃ[２３:１６] = ( Ｒａ[４７:３２] << １ ) + ２ ;
Ｒｃ[１５: ８] = ( Ｒａ[４７:３２] << １ ) + １ ;
Ｒｃ[ ７: ０] = ( Ｒａ[４７:３２] << １ ) + ０ ;
Ｒｃ+１[６３:５６] = ( Ｒａ[３１:１６] << １ ) + ３ ;
Ｒｃ+１[５５:４８] = ( Ｒａ[３１:１６] << １ ) + ２ ;
Ｒｃ+１[４７:４０] = ( Ｒａ[３１:１６] << １ ) + １ ;
Ｒｃ+１[３９:３２] = ( Ｒａ[３１:１６] << １ ) + ０ ;
Ｒｃ+１[３１:２４] = ( Ｒａ[１５: ０] << １ ) + ３ ;
Ｒｃ+１[２３:１６] = ( Ｒａ[１５: ０] << １ ) + ２ ;
Ｒｃ+１[１５: ８] = ( Ｒａ[１５: ０] << １ ) + １ ;
Ｒｃ+１[ ７: ０] = ( Ｒａ[１５: ０] << １ ) + ０ ;
]

---------------------------------------------

なお、上で示した、Ｒｂの値やＲｂの参照するビットの位置はあくまでも一例であり、これに限られるものではない。また、Ｒｂ［１：０］が０、１、２の場合のみ記載しているが、それ以外の値が定義されていてもよいし、Ｒｂ［１：０］が０、１、２以外の場合の処理が不定ではなく、固定（例えば０と同じ、など）でもよい。これらは次の命令８についても同様である。

（命令８）ｇｅｎｓｆｌｐｔｎ Ｒｃ,Ｒａ,Ｒｂ
この命令は、Ｒｂの値に応じて、Ｒａからシャッフルパターンを生成し、Ｒｃに格納する。Ｒｂ[１:０]が０、１、２以外の場合の処理は不定である。

ｉｆ ( Ｒｂ[１:０]=０ ) [
Ｒｃ[６３:５６] = ( Ｒａ[６３:４８] << １ ) + １ ;
Ｒｃ[５５:４８] = ( Ｒａ[６３:４８] << １ ) + ０ ;
Ｒｃ[４７:４０] = ( Ｒａ[４７:３２] << １ ) + １ ;
Ｒｃ[３９:３２] = ( Ｒａ[４７:３２] << １ ) + ０ ;
Ｒｃ[３１:２４] = ( Ｒａ[３１:１６] << １ ) + １ ;
Ｒｃ[２３:１６] = ( Ｒａ[３１:１６] << １ ) + ０ ;
Ｒｃ[１５: ８] = ( Ｒａ[１５: ０] << １ ) + １ ;
Ｒｃ[ ７: ０] = ( Ｒａ[１５: ０] << １ ) + ０ ;
] ｅｌｓｅ ｉｆ ( Ｒｂ[１:０]=１ ) [
Ｒｃ[６３:４８] = ( Ｒａ[６３:３２] << １ ) + １ ;
Ｒｃ[４７:３２] = ( Ｒａ[６３:３２] << １ ) + ０ ;
Ｒｃ[３１:１６] = ( Ｒａ[３１: ０] << １ ) + １ ;
Ｒｃ[１５: ０] = ( Ｒａ[３１: ０] << １ ) + ０ ;
] ｅｌｓｅ ｉｆ ( Ｒｂ[１:０]=２ ) [
Ｒｃ[６３:５６] = ( Ｒａ[６３:３２] << １ ) + ３ ;
Ｒｃ[５５:４８] = ( Ｒａ[６３:３２] << １ ) + ２ ;
Ｒｃ[４７:４０] = ( Ｒａ[６３:３２] << １ ) + １ ;
Ｒｃ[３９:３２] = ( Ｒａ[６３:３２] << １ ) + ０ ;
Ｒｃ[３１:２４] = ( Ｒａ[３１: ０] << １ ) + ３ ;
Ｒｃ[２３:１６] = ( Ｒａ[３１: ０] << １ ) + ２ ;
Ｒｃ[１５: ８] = ( Ｒａ[３１: ０] << １ ) + １ ;
Ｒｃ[ ７: ０] = ( Ｒａ[３１: ０] << １ ) + ０ ;
]

---------------------------------------------

＜補足１＞
（１）各実施の形態に係るシャッフルパターン生成回路は、シャッフルパターンを生成する方法として実施することもできる。図２５に実施の形態２に対応する方法の流れを示す。この方法では、複数個のインデックスからなるインデックス列を取得（Ｓ２５０１）し、各インデックスをビット単位信号に示されるビット数だけ左ビットシフトし、かつ、各インデックスをビット単位信号に示される複製の個数ずつに複製し（Ｓ２５０２）、各インデックスに対してビット単位信号に示される加算値を加算する（Ｓ２５０３）という手順になっている。
（２）各実施の形態では、シャッフルパターン生成回路７０１に対して入力する情報を「入力シャッフルパターン」、シャッフルパターン生成回路７０１が生成する情報を「出力シャッフルパターン」と呼んだが、シャッフルパターン生成回路７０１における材料（入力）と生成物（出力）との区別を明確にするために、入力する情報を「インデックス列」と呼び、生成する情報を単に「シャッフルパターン」と呼んでも構わない。
（３）実施の形態５，６で説明した命令は、各種情報処理装置のプロセッサ、及びそのプロセッサに接続された各種回路に実行させることができる。
＜補足２＞
本実施の形態は、次の態様を含むものである。
（１）実施の形態に係るシャッフルパターン生成回路は、複数個のインデックスからなるインデックス列を入力とし、ビット数および複製の個数を示す信号を受け付けて、各インデックスを前記信号に示されるビット数だけ左ビットシフトし、かつ、各インデックスを前記信号に示される複製の個数ずつに複製した、インデックス列を出力するシフト複製部と、前記シフト複製部から出力されたインデックス列を入力とし、各インデックスに対する加算値を示す信号を受け付けて、前記各インデックスに対して前記信号に示される加算値を加算する加算部とを備える。
（２）また、前記信号に示される加算値は、複製元が同一の各インデックス間では相異なる値であるとしても構わない。
加算値を、複製元が同一の各インデックス間では相異なる値とすることで、重複や欠落のないシャッフルパターンの生成に貢献できる。
（３）前記複製の個数はＮ個（Ｎは２以上の整数）であって、前記複製元が同一の各インデックスでは、１個のインデックスの加算値は０であり、残りのＮ−１個のインデックスの加算値は、それぞれ、１、２、・・・、Ｎ−１であるとしても構わない。
この構成によれば、１個のインデックスの加算値を０とすることで、処理負荷を軽減できる。
（４）各インデックスに対するビット幅を示す信号を受け付けて、前記信号に示されるビット幅へと各インデックスのビット幅を変更するビット幅変更部を備えるとしても構わない。
この構成によれば、生成するシャッフルパターンのビット幅を調整することができる。
（５）前記シフト複製部は、前記各インデックスの左ビットシフト後に各インデックスの複製を行う、または、前記各インデックスの複製後に各インデックスの左ビットシフトを行うとしても構わない。
（６）実施の形態に係るシャッフルパターン生成回路は、ｊ個のインデックスのそれぞれに対して、ｍ個（ただし、ｍは２以上の整数）のｋビットのインデックスを対応づけたｍ×ｋインデックステーブルと、インデックスのそれぞれに対して、ｎ個（ただし、ｎはｍと異なる２以上の整数）のｌビットのインデックスを対応づけたｎ×ｌインデックステーブルと、ｊ個のインデックスからなるシャッフルパターンと、いずれのインデックステーブルを参照するかを示す信号を受け付けて、前記信号に示されるインデックステーブルを参照して、ｊ×ｍ個またはｊ×ｎ個のインデックスからなるシャッフルパターンを出力する参照部とを備える。
（７）上記シャッフルパターン生成回路を含むプロセッサであって、入力された命令をデコードし、前記命令に合わせて制御信号を生成する命令デコード部と、前記制御信号に基づいて、前記シャッフルパターン生成回路へのデータ供給および前記シャッフルパターン生成回路からのデータの格納を行うレジスタファイルとを備え、前記シャッフルパターン生成回路が受け付ける信号とは、前記制御信号であるプロセッサとしても構わない。
（８）実施の形態に係るシャッフルパターン生成方法は、複数個のインデックスからなるインデックス列を入力とし、ビット数および複製の個数を示す信号を受け付けて、各インデックスを前記信号に示されるビット数だけ左ビットシフトし、かつ、各インデックスを前記信号に示される複製の個数ずつに複製した、インデックス列を出力するシフト複製ステップと、前記シフト複製ステップにて出力されたインデックス列を入力とし、各インデックスに対する加算値を示す信号を受け付けて、前記信号に示される加算値を加算する加算ステップとを含む。
（９）前記シフト複製ステップは、前記各インデックスの左ビットシフト後に各インデックスの複製を行う、または、前記各インデックスの複製後に各インデックスの左ビットシフトを行うとしても構わない。
（１０）実施の形態に係る命令は、複数個のインデックスからなるインデックス列、かつ、ビット数および複製の個数および各インデックスに対する加算値を示す制御データを入力とし、各インデックスを前記制御データに示されるビット数だけ左ビットシフトし、かつ、各インデックスを前記制御データに示される複製の個数ずつに複製し、かつ、各インデックスに前記制御データに示される加算値を加算した結果を出力する。
（１１）（１０）において、前記制御データにより示される加算値は、複製元が同一の各インデックス間では相異なる値であるとしても構わない。
（１２）（１１）において、前記複製の個数はＮ個（Ｎは２以上の整数）であって、前記複製元が同一の各インデックスでは、１個のインデックスの加算値は０であり、残りのＮ−１個のインデックスの加算値は、それぞれ、１、２、・・・、Ｎ−１であるとしても構わない。
（１３）（１０）において、前記制御データは各インデックスに対するビット幅を示し、
当該制御データに示されるビット幅へと各インデックスのビット幅を変更し、前記結果として出力するとしても構わない。
本発明にかかるシャッフルパターン生成回路によれば、シャッフルパターン生成命令を持つＳＩＭＤプロセッサなどの用途に有用である。
１０１ シャッフルパターン
２０２、７０２、１５０２、１９０２ 入力シャッフルパターン（インデックス列）
２０３、７０３、１５０３、１９０３ 出力シャッフルパターン
３０１、７０１、７０１ａ、１４１１、１５０１、１９０１、２２０５、２２０６ シャッフルパターン生成回路
３０４、７０４、８０２、１５０４、１９０４、２２１１、２２１２ ビット単位信号
３０５、７０６、１５０６ シフタ
３０６、１５０９ ビット変更器
３０７、７０８、１４０８、１５０８ 加算器
４０１、４０２、４０３、４０４、６０１、６０２、９０１、９０２、１００１、１００２、１１０１、１１０２、１３０１、１３０２、１６０１、１６０２、１６０３、１７０１、１７０２、１７０３、１８０１、１８０２、１８０３ インデックス列
７０５、７０５ａ、１４０５、１５０５ シフト複製部
７０７、１５０７ 複製器
１４０４ａ ビット単位信号Ａ
１４０４ｂ ビット単位信号Ｂ
１９０５ ２×８インデックステーブル
１９０６ ４×８インデックステーブル
１９０７ インデックステーブル参照器
２２０１ プロセッサ
２２０３ 命令デコーダ
２２０４ ＳＩＭＤレジスタファイル

Claims (13)

  1. 複数個のインデックスからなるインデックス列を入力とし、ビット数および複製の個数を示す信号を受け付けて、各インデックスを前記信号に示されるビット数だけ左ビットシフトし、かつ、各インデックスを前記信号に示される複製の個数ずつに複製した、インデックス列を出力するシフト複製部と、
    前記シフト複製部から出力されたインデックス列を入力とし、各インデックスに対する加算値を示す信号を受け付けて、前記各インデックスに対して前記信号に示される加算値を加算する加算部と
    を備えることを特徴とするシャッフルパターン生成回路。
  2. 前記信号に示される加算値は、複製元が同一の各インデックス間では相異なる値である
    ことを特徴とする請求項１に記載のシャッフルパターン生成回路。
  3. 前記複製の個数はＮ個（Ｎは２以上の整数）であって、
    前記複製元が同一の各インデックスでは、１個のインデックスの加算値は０であり、残りのＮ−１個のインデックスの加算値は、それぞれ、１、２、・・・、Ｎ−１である
    ことを特徴とする請求項２に記載のシャッフルパターン生成回路。
  4. 各インデックスに対するビット幅を示す信号を受け付けて、前記信号に示されるビット幅へと各インデックスのビット幅を変更するビット幅変更部を備える
    ことを特徴とする請求項１に記載のシャッフルパターン生成回路。
  5. 前記シフト複製部は、
    前記各インデックスの左ビットシフト後に各インデックスの複製を行う、または、前記各インデックスの複製後に各インデックスの左ビットシフトを行う
    ことを特徴とする請求項１に記載のシャッフルパターン生成回路。
  6. ｊ個のインデックスのそれぞれに対して、ｍ個（ただし、ｍは２以上の整数）のｋビットのインデックスを対応づけたｍ×ｋインデックステーブルと、
    ｊ個のインデックスのそれぞれに対して、ｎ個（ただし、ｎはｍと異なる２以上の整数）のｌビットのインデックスを対応づけたｎ×ｌインデックステーブルと、
    ｊ個のインデックスからなるシャッフルパターンと、いずれのインデックステーブルを参照するかを示す信号を受け付けて、前記信号に示されるインデックステーブルを参照して、ｊ×ｍ個またはｊ×ｎ個のインデックスからなるシャッフルパターンを出力する参照部と
    を備えることを特徴とするシャッフルパターン生成回路。
  7. 請求項１または６に記載のシャッフルパターン生成回路を含むプロセッサであって、
    入力された命令をデコードし、前記命令に合わせて制御信号を生成する命令デコード部と、
    前記制御信号に基づいて、前記シャッフルパターン生成回路へのデータ供給および前記シャッフルパターン生成回路からのデータの格納を行うレジスタファイルとを備え、
    前記シャッフルパターン生成回路が受け付ける信号とは、前記制御信号である
    ことを特徴とするプロセッサ。
  8. 複数個のインデックスからなるインデックス列を入力とし、ビット数および複製の個数を示す信号を受け付けて、各インデックスを前記信号に示されるビット数だけ左ビットシフトし、かつ、各インデックスを前記信号に示される複製の個数ずつに複製した、インデックス列を出力するシフト複製ステップと、
    前記シフト複製ステップにて出力されたインデックス列を入力とし、各インデックスに対する加算値を示す信号を受け付けて、前記信号に示される加算値を加算する加算ステップと
    を含むことを特徴とするシャッフルパターン生成方法。
  9. 前記シフト複製ステップは、
    前記各インデックスの左ビットシフト後に各インデックスの複製を行う、または、前記各インデックスの複製後に各インデックスの左ビットシフトを行う
    ことを特徴とする請求項８に記載のシャッフルパターン生成方法。
  10. 複数個のインデックスからなるインデックス列、かつ、ビット数および複製の個数および各インデックスに対する加算値を示す制御データを入力とし、
    各インデックスを前記制御データに示されるビット数だけ左ビットシフトし、かつ、
    各インデックスを前記制御データに示される複製の個数ずつに複製し、かつ、
    各インデックスに前記制御データに示される加算値を加算した結果を出力する
    命令。
  11. 前記制御データにより示される加算値は、複製元が同一の各インデックス間では相異なる値である
    ことを特徴とする請求項１０に記載の命令。
  12. 前記複製の個数はＮ個（Ｎは２以上の整数）であって、
    前記複製元が同一の各インデックスでは、１個のインデックスの加算値は０であり、残りのＮ−１個のインデックスの加算値は、それぞれ、１、２、・・・、Ｎ−１である
    ことを特徴とする請求項１１に記載の命令。
  13. 前記制御データは各インデックスに対するビット幅を示し、
    当該制御データに示されるビット幅へと各インデックスのビット幅を変更し、前記結果として出力する
    ことを特徴とする請求項１０に記載の命令。
JP2013511424A 2011-10-18 2012-09-13 シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令 Active JP5988222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013511424A JP5988222B2 (ja) 2011-10-18 2012-09-13 シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011228892 2011-10-18
JP2011228892 2011-10-18
JP2013511424A JP5988222B2 (ja) 2011-10-18 2012-09-13 シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令
PCT/JP2012/005819 WO2013057872A1 (ja) 2011-10-18 2012-09-13 シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令

Publications (2)

Publication Number Publication Date
JPWO2013057872A1 true JPWO2013057872A1 (ja) 2015-04-02
JP5988222B2 JP5988222B2 (ja) 2016-09-07

Family

ID=48140543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013511424A Active JP5988222B2 (ja) 2011-10-18 2012-09-13 シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令

Country Status (4)

Country Link
US (1) US9292286B2 (ja)
JP (1) JP5988222B2 (ja)
CN (1) CN103189837B (ja)
WO (1) WO2013057872A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011644B (zh) 2011-12-22 2017-12-08 英特尔公司 用于产生按照数值顺序的相差恒定跨度的整数的序列的处理器、方法、系统和指令
US10223112B2 (en) 2011-12-22 2019-03-05 Intel Corporation Processors, methods, systems, and instructions to generate sequences of integers in which integers in consecutive positions differ by a constant integer stride and where a smallest integer is offset from zero by an integer offset
CN104011646B (zh) 2011-12-22 2018-03-27 英特尔公司 用于产生按照数值顺序的连续整数的序列的处理器、方法、系统和指令
US9251377B2 (en) * 2012-12-28 2016-02-02 Intel Corporation Instructions processors, methods, and systems to process secure hash algorithms
US9514169B2 (en) * 2013-09-23 2016-12-06 Protegrity Corporation Columnar table data protection
US9772848B2 (en) * 2014-11-14 2017-09-26 Intel Corporation Three-dimensional morton coordinate conversion processors, methods, systems, and instructions
US20160139919A1 (en) * 2014-11-14 2016-05-19 Intel Corporation Machine Level Instructions to Compute a 3D Z-Curve Index from 3D Coordinates
US9772849B2 (en) * 2014-11-14 2017-09-26 Intel Corporation Four-dimensional morton coordinate conversion processors, methods, systems, and instructions
US20160139924A1 (en) * 2014-11-14 2016-05-19 Intel Corporation Machine Level Instructions to Compute a 4D Z-Curve Index from 4D Coordinates
US9958521B2 (en) 2015-07-07 2018-05-01 Q Bio, Inc. Field-invariant quantitative magnetic-resonance signatures
US10194829B2 (en) 2015-07-07 2019-02-05 Q Bio, Inc. Fast scanning based on magnetic resonance history
CN105022609A (zh) * 2015-08-05 2015-11-04 浪潮(北京)电子信息产业有限公司 一种数据混洗方法和数据混洗单元
US9665734B2 (en) * 2015-09-12 2017-05-30 Q Bio, Inc. Uniform-frequency records with obscured context
US10964412B2 (en) 2015-10-20 2021-03-30 Q Bio, Inc. Population-based medical rules via anonymous sharing
US10359486B2 (en) 2016-04-03 2019-07-23 Q Bio, Inc. Rapid determination of a relaxation time
US10222441B2 (en) 2016-04-03 2019-03-05 Q Bio, Inc. Tensor field mapping
KR102659495B1 (ko) * 2016-12-02 2024-04-22 삼성전자주식회사 벡터 프로세서 및 그 제어 방법
US11650195B2 (en) 2017-02-03 2023-05-16 Q Bio, Inc. Iterative medical testing of biological samples
US10936180B2 (en) 2017-03-16 2021-03-02 Q Bio, Inc. User interface for medical information
US11206815B2 (en) 2018-09-30 2021-12-28 Rollo Pet Company Llc Retractable leash locking assemblies, and systems and methods thereof
US11360166B2 (en) 2019-02-15 2022-06-14 Q Bio, Inc Tensor field mapping with magnetostatic constraint
US11354586B2 (en) 2019-02-15 2022-06-07 Q Bio, Inc. Model parameter determination using a predictive model
US11614509B2 (en) 2019-09-27 2023-03-28 Q Bio, Inc. Maxwell parallel imaging
KR102622283B1 (ko) 2019-09-27 2024-01-08 큐 바이오, 인코퍼레이티드 맥스웰 병렬 이미징
US11614508B1 (en) 2021-10-25 2023-03-28 Q Bio, Inc. Sparse representation of measurements
CN115061731B (zh) * 2022-06-23 2023-05-23 摩尔线程智能科技(北京)有限责任公司 混洗电路和方法、以及芯片和集成电路装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020035678A1 (en) * 2000-03-08 2002-03-21 Rice Daniel S. Processing architecture having field swapping capability
JP2004303203A (ja) * 2003-03-31 2004-10-28 Hewlett-Packard Development Co Lp レジスタから並列テーブルルックアップを行う可変再配列（ｍｕｘ）命令
JP2005174301A (ja) * 2003-12-09 2005-06-30 Arm Ltd レジスタとメモリとの間でデータを移動するためのデータ処理装置及び方法
JP2007526536A (ja) * 2003-06-30 2007-09-13 インテル コーポレイション データをシャッフルするための方法及び装置
JP2008513903A (ja) * 2004-09-21 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シャッフル演算のためのマイクロプロセッサデバイス及び方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445177A (en) * 1981-05-22 1984-04-24 Data General Corporation Digital data processing system utilizing a unique arithmetic logic unit for handling uniquely identifiable addresses for operands and instructions
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
US7272622B2 (en) * 2001-10-29 2007-09-18 Intel Corporation Method and apparatus for parallel shift right merge of data
GB2409062C (en) 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
CN101986262B (zh) 2010-11-25 2013-01-16 中国人民解放军国防科学技术大学 基于模式偏移的混洗开关矩阵压缩方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020035678A1 (en) * 2000-03-08 2002-03-21 Rice Daniel S. Processing architecture having field swapping capability
JP2004303203A (ja) * 2003-03-31 2004-10-28 Hewlett-Packard Development Co Lp レジスタから並列テーブルルックアップを行う可変再配列（ｍｕｘ）命令
JP2007526536A (ja) * 2003-06-30 2007-09-13 インテル コーポレイション データをシャッフルするための方法及び装置
JP2005174301A (ja) * 2003-12-09 2005-06-30 Arm Ltd レジスタとメモリとの間でデータを移動するためのデータ処理装置及び方法
JP2008513903A (ja) * 2004-09-21 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シャッフル演算のためのマイクロプロセッサデバイス及び方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6016016785; ＨＡＮＳＥＮ，Ｃｒａｉｇ: '"ＭｉｃｒｏＵｎｉｔｙ'ｓ　ＭｅｄｉａＰｒｏｃｅｓｓｏｒ　ａｒｃｈｉｔｅｃｔｕｒｅ"' ＩＥＥＥ　Ｍｉｃｒｏ Ｖｏｌｕｍｅ：１６　Ｉｓｓｕｅ：　４, 199608, Ｐａｇｅｓ：３４　-　４１, ＩＥＥＥ *

Also Published As

Publication number Publication date
CN103189837B (zh) 2016-12-28
JP5988222B2 (ja) 2016-09-07
WO2013057872A1 (ja) 2013-04-25
CN103189837A (zh) 2013-07-03
US20130275718A1 (en) 2013-10-17
US9292286B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP5988222B2 (ja) シャッフルパターン生成回路、プロセッサ、シャッフルパターン生成方法、命令
JP5047944B2 (ja) データアクセス及び置換ユニット
US10521232B2 (en) Data processing apparatus and method for processing a SIMD instruction specifying a control value having a first portion identifying a selected data size and a second portion identifying at least one control parameter having a number of bits that varies in dependence on a number of bits comprised by the first portion
US5859790A (en) Replication of data
EP0743592B1 (en) Reorganising of data objects within a data string
US5822619A (en) System and method for restructuring data strings
EP1073950B1 (en) Method and apparatus for performing shift operations on packed data
KR101099467B1 (ko) 레지스터와 메모리 사이에 데이터를 이동시키는 데이터처리장치 및 방법
US8200948B2 (en) Apparatus and method for performing re-arrangement operations on data
JP2009026106A (ja) 命令コード圧縮方法と命令フェッチ回路
WO2001089098A2 (en) A method and system for performing permutations with bit permutation instructions
US10089075B2 (en) Method and apparatus of instruction that merges and sorts smaller sorted vectors into larger sorted vector
US20120278591A1 (en) Crossbar switch module having data movement instruction processor module and methods for implementing the same
EP3007060A2 (en) Arithmetic circuit and control method for arithmetic circuit
JP4686435B2 (ja) 演算装置
JP5853177B2 (ja) データ処理装置、及びデータ処理方法
EP0932273B1 (en) Executing permutations
CN109947391B (zh) 一种数据处理方法和装置
JP2013517576A5 (ja)
EP3655852A1 (en) Vector interleaving in a data processing apparatus
US20090249032A1 (en) Information apparatus
JPH06103035A (ja) 擬似乱数を生成する方法および装置
JP2004139156A (ja) 演算処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160729

R151 Written notification of patent or utility model registration

Ref document number: 5988222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151