JPWO2012117472A1 - Input circuit and integrated circuit of the input circuit - Google Patents
Input circuit and integrated circuit of the input circuit Download PDFInfo
- Publication number
- JPWO2012117472A1 JPWO2012117472A1 JP2013502055A JP2013502055A JPWO2012117472A1 JP WO2012117472 A1 JPWO2012117472 A1 JP WO2012117472A1 JP 2013502055 A JP2013502055 A JP 2013502055A JP 2013502055 A JP2013502055 A JP 2013502055A JP WO2012117472 A1 JPWO2012117472 A1 JP WO2012117472A1
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- input
- diode
- input circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000004397 blinking Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
NPNオープンコレクタ制御、PNPオープンコレクタ制御、リレー制御に対応し、かつ消費電力を抑制する入力回路および当該入力回路の集積回路を提供することである。本発明に係る入力回路100において、入力端子INにダイオードD1のアノードが接続され、ダイオードD1のカソード側に抵抗R1の一端側が接続され、抵抗R1の他端側に抵抗R2の一端側が接続され、抵抗R2の他端側に抵抗R3の一端側が接続され、抵抗R3の他端側が接地され、抵抗R2の他端側であって、抵抗R3の一端側にダイオードD2のアノードが接続され、ダイオードD2のカソードが入力端子IN側に接続され、抵抗R1の一端側にダイオードD3のカソードが接続され、ダイオードD3のアノード側に内部電源端子V2inが設けられ、抵抗R1と並列に、発光素子HDが接続され、発光素子HDに対向して受光素子PDが接続されたものである。An input circuit corresponding to NPN open collector control, PNP open collector control, and relay control and suppressing power consumption and an integrated circuit of the input circuit are provided. In the input circuit 100 according to the present invention, the anode of the diode D1 is connected to the input terminal IN, one end side of the resistor R1 is connected to the cathode side of the diode D1, and one end side of the resistor R2 is connected to the other end side of the resistor R1. One end of the resistor R3 is connected to the other end of the resistor R2, the other end of the resistor R3 is grounded, the other end of the resistor R2, and the anode of the diode D2 is connected to one end of the resistor R3, and the diode D2 Is connected to the input terminal IN, the cathode of the diode D3 is connected to one end of the resistor R1, the internal power supply terminal V2in is provided to the anode of the diode D3, and the light emitting element HD is connected in parallel with the resistor R1. The light receiving element PD is connected to face the light emitting element HD.
Description
本発明は、制御機器の各種信号方式に対応する入力回路および当該入力回路の集積回路に関する。 The present invention relates to an input circuit corresponding to various signal systems of a control device and an integrated circuit of the input circuit.
従来から、PLC(programmable logic controller)等の制御機器の各種信号として、NPNオープンコレクタ制御、PNPオープンコレクタ制御、リレー制御の三種類が使用されている。 Conventionally, three types of signals such as NPN open collector control, PNP open collector control, and relay control have been used as various signals of a control device such as a PLC (programmable logic controller).
特許文献1には、NPN式のスイッチング素子とPNP式のスイッチング素子とを混在させて同時接続する入力回路について開示されている。
特許文献1記載の入力回路においては、スイッチング素子が接続可能な第1の外部端子と、第1の抵抗及び第2の抵抗と、第1の入力端子及び第2の入力端子に対してAC入力が可能なフォトカプラと、を有し、第1の入力端子は、第1の外部端子に接続され、第2の入力端子は、第1の抵抗を介して電源部の一方の極性部に接続されるとともに、第2の抵抗を介して電源部の他方の極性部に接続されることを特徴とするものである。
In the input circuit described in
特許文献2には、ネジ端子、突っ込み端子など端子台の仕様が異なる場合に容易に対応できるとともに、工作性の良い制御基板を得る制御基板について開示されている。 Patent Document 2 discloses a control board that can easily cope with a case where the specifications of a terminal block such as a screw terminal and a thrust terminal are different, and obtain a control board with good workability.
特許文献2記載の制御基板においては、制御部と、この制御部を実装する制御部実装用プリント基板と、コネクタと、を有する制御用基板と、端子台と、シンク仕様またはソ−ス仕様を選択する手段と、を実装する脱着式端子台基板用プリント基板と、コネクタと、を有する脱着式端子台基板と、を備え、制御用基板コネクタと脱着式端子台基板コネクタとを接続することにより構成したものである。 In the control board described in Patent Document 2, a control board, a control board for mounting the control section, a control board having a connector, a control board having a connector, a terminal block, a sink specification or a source specification are provided. A detachable terminal block board having a connector, and a detachable terminal block board having a connector, and a control board connector and the detachable terminal block board connector connected to each other It is composed.
特許文献3記載には、判別手段により前回の運転時に判別された判別結果を記憶する記憶手段を備え、この記憶手段に記憶されている判別結果と判別手段により今回の運転時に判別された判別結果とを比較する比較手段を備え、前回運転時の判別結果と今回運転時の判別結果が相違することが判定されたときにその相違を報知する報知手段を備えるように構成したので、シンク入力とソース入力のいずれにも対応可能な構成でありながら、製造コストを安くすることができ、また、誤操作の発生を極力防止することができるインターフェイス回路について開示されている。
特許文献3記載のインターフェイス回路においては、接点入力やロジック等の入力信号を取り込む入力端子を備えたインターフェイス回路において、入力端子にプルアップ抵抗を接続する接続状態とプルダウン抵抗を接続する接続状態とを切替える切替手段と、この切替手段の切替接続状態を判別してシンク入力であるかソース入力であるかを判別する判別手段と、この判別手段の判別結果に基づいて、入力信号を反転させた信号を出力する信号出力状態と入力信号をそのまま出力する信号出力状態とを切替える信号切替手段と、判別手段により前回の運転時に判別された判別結果を記憶する記憶手段と、この記憶手段に記憶されている判別結果と判別手段により今回の運転時に判別された判別結果とを比較する比較手段と、前回運転時の判別結果と今回運転時の判別結果が相違することが判定されたときにその相違を報知する報知手段とを備えたものである。
In the interface circuit described in
以上のように、特許文献1は、フォトカプラに流れる電流制御を抵抗を中心に行っていることから、待機時の消費電力が大きくなるという課題がある。
また、特許文献1から特許文献3のいずれにおいても、NPNオープンコレクタ制御、PNPオープンコレクタ制御について、考慮対応できる文献が存在するがリレー制御まで対応していない。特に、特許文献3は、スイッチが必要となり、スイッチを実装する必要があり、製造コスト面でコストがかかるという問題がある。また、スイッチを実装する場合には、製造コスト(製造工数)およびはんだ屑が発生する怖れもある。As described above,
In any of
本発明の目的は、NPNオープンコレクタ制御、PNPオープンコレクタ制御、リレー制御に対応し、かつ消費電力を抑制する入力回路および当該入力回路の集積回路を提供することである。 An object of the present invention is to provide an input circuit corresponding to NPN open collector control, PNP open collector control, and relay control and suppressing power consumption, and an integrated circuit of the input circuit.
(1)
一の局面に従う入力回路は、制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、入力端子から第1抵抗を介してAC入力が可能なフォトカプラと、第1ダイオードとを介して電源部に接続された第1回路と、入力端子から第1抵抗を介してフォトカプラと、ツェナーダイオードとを介して接地された第2回路とを有するものである。(1)
An input circuit according to one aspect is an input circuit for supplying a signal input from a control device via an input terminal to a control target device, and capable of AC input from the input terminal via a first resistor. And a first circuit connected to the power supply unit via the first diode, a photocoupler from the input terminal via the first resistor, and a second circuit grounded via the Zener diode. is there.
入力回路において、入力端子にNPNオープンコレクタ出力またはリレー出力が接続された場合、内部電源端子にかかる内部電源から第1ダイオード、フォトカプラ、第1抵抗を介して、入力端子に接続されたNPNオープンコレクタ出力またはリレー出力のGND側に電流を流すことができる。
また、入力端子にPNPオープンコレクタ出力が接続された場合、入力端子にかかる外部電源から第1抵抗、フォトカプラ、ツェナーダイオード、接地の順に、電流を流すことができる。
その結果、当該入力回路は、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに待機時の消費電力を抑制することができる。
また、部品点数を最小限に抑制できるので、製造コストの増加を抑制することができる。In the input circuit, when an NPN open collector output or relay output is connected to the input terminal, the NPN open connected to the input terminal from the internal power supply applied to the internal power supply terminal via the first diode, photocoupler, and first resistor A current can be passed to the GND side of the collector output or the relay output.
Further, when a PNP open collector output is connected to the input terminal, a current can flow from the external power source applied to the input terminal in the order of the first resistor, the photocoupler, the Zener diode, and the ground.
As a result, the input circuit can cope with any of the PNP open collector output, the NPN open collector output, and the relay output, and can further reduce power consumption during standby.
Moreover, since the number of parts can be minimized, an increase in manufacturing cost can be suppressed.
(2)
入力回路において、第1回路のフォトカプラおよび第1ダイオードの間に第2抵抗が挿入され、第2回路のフォトカプラおよびツェナーダイオードの間に第3抵抗が挿入されたものである。(2)
In the input circuit, a second resistor is inserted between the photocoupler and the first diode of the first circuit, and a third resistor is inserted between the photocoupler and the zener diode of the second circuit.
第2抵抗および第3抵抗が挿入されることにより、電流の調整を容易に行うことができる。 By inserting the second resistor and the third resistor, the current can be easily adjusted.
(3)
入力回路において、第1ダイオードは、ツェナーダイオードである。(3)
In the input circuit, the first diode is a Zener diode.
ツェナーダイオードを用いることで、一定電圧で電流を流すことができるため、電流調整が容易になる。 By using a Zener diode, a current can be flowed at a constant voltage, so that current adjustment becomes easy.
(4)
さらに他の局面に従う入力回路は、制御機器から入力端子を介して入力された信号を制御対象機器へ与えるための入力回路であって、入力端子側に第4ダイオードのアノードが接続され、第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第6抵抗の一端側が接続され、第6抵抗の他端側が接地され、第5抵抗の他端側であって、第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが入力端子側に接続され、第4抵抗の一端側に第6ダイオードのカソードが接続され、第6ダイオードのアノード側に内部電源端子が設けられ、第4抵抗と並列に、発光素子が接続され、発光素子に対向して受光素子が接続されたものである。(4)
An input circuit according to still another aspect is an input circuit for supplying a signal input from a control device via an input terminal to a control target device, and an anode of a fourth diode is connected to the input terminal side, One end of the fourth resistor is connected to the cathode side of the diode, one end of the fifth resistor is connected to the other end of the fourth resistor, one end of the sixth resistor is connected to the other end of the fifth resistor, The other end side of the resistor is grounded, the other end side of the fifth resistor, the anode of the fifth diode is connected to one end side of the sixth resistor, the cathode of the fifth diode is connected to the input terminal side, and the fourth The cathode of the sixth diode is connected to one end of the resistor, the internal power supply terminal is provided on the anode side of the sixth diode, the light emitting element is connected in parallel with the fourth resistor, and the light receiving element is opposed to the light emitting element. It is connected.
入力回路において、入力端子にNPNオープンコレクタ出力またはリレー出力が接続された場合、内部電源端子にかかる内部電源から第6ダイオード、発光素子、第5抵抗、第5ダイオード、入力端子に接続されたNPNオープンコレクタ出力またはリレー出力のGND側に電流を流すことができる。
また、入力端子にPNPオープンコレクタ出力が接続された場合、入力端子にかかる外部電源から第4ダイオード、発光素子または第4抵抗、第5抵抗、第6抵抗、接地の順に、電流を流すことができる。
その結果、当該入力回路は、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに待機時の消費電力を抑制することができる。In the input circuit, when an NPN open collector output or a relay output is connected to the input terminal, the NPN connected to the sixth diode, the light emitting element, the fifth resistor, the fifth diode, and the input terminal from the internal power supply applied to the internal power supply terminal. A current can be passed to the GND side of the open collector output or the relay output.
In addition, when a PNP open collector output is connected to the input terminal, a current is allowed to flow from the external power supply applied to the input terminal in the order of the fourth diode, light emitting element or fourth resistor, fifth resistor, sixth resistor, and ground. it can.
As a result, the input circuit can cope with any of the PNP open collector output, the NPN open collector output, and the relay output, and can further reduce power consumption during standby.
(5)
入力回路において、第5抵抗の抵抗値は、第6抵抗の抵抗値よりも低くてもよい。(5)
In the input circuit, the resistance value of the fifth resistor may be lower than the resistance value of the sixth resistor.
入力端子にNPNオープンコレクタ出力またはリレー出力が接続された場合、第6抵抗に電流を流すことを防止することができ、第4抵抗の両端電圧が発光素子の順方向電圧を満たすことができる。その結果、受光素子の二次側回路をONすることができる。 When an NPN open collector output or a relay output is connected to the input terminal, current can be prevented from flowing through the sixth resistor, and the voltage across the fourth resistor can satisfy the forward voltage of the light emitting element. As a result, the secondary circuit of the light receiving element can be turned on.
(6)
入力回路において、第4抵抗は、入力端子への入力信号が入力されない場合、少なくとも発光素子に電流が流れない抵抗値を有してもよい。(6)
In the input circuit, the fourth resistor may have a resistance value that prevents at least a current from flowing through the light emitting element when an input signal to the input terminal is not input.
この場合、第4抵抗の抵抗値が、入力端子に入力信号が入力されない場合、発光素子に電流が流れないように設定されるので、入力回路の待機状態において、二次側回路(受光素子)をOFFすることができ、待機時の消費電力を抑制することができる。 In this case, since the resistance value of the fourth resistor is set so that no current flows to the light emitting element when no input signal is input to the input terminal, the secondary side circuit (light receiving element) is in a standby state of the input circuit. Can be turned off, and power consumption during standby can be suppressed.
(7)
入力回路において、内部電源端子に加わる内部電源をさらに備え、内部電源は、制御機器における外部電源よりも低い電圧を有してもよい。(7)
The input circuit may further include an internal power supply applied to the internal power supply terminal, and the internal power supply may have a lower voltage than an external power supply in the control device.
この場合、内部電源は、制御機器の外部電源よりも低い電圧で設定されるので、入力信号が入力されない場合と比較して、第4抵抗に大きな電流を流すことができ、発光素子に電流が流れ、二次側回路(受光素子)をONすることができる。 In this case, since the internal power supply is set at a voltage lower than that of the external power supply of the control device, a larger current can flow through the fourth resistor than when no input signal is input, and the current flows through the light emitting element. The secondary circuit (light receiving element) can be turned on.
(8)
他の局面に従う集積回路は、請求項1から請求項7のいずれか1項に記載の入力回路を1または複数個を、一体に集積し、素子化したものである。(8)
An integrated circuit according to another aspect is obtained by integrating one or a plurality of input circuits according to any one of
この場合、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力の全てに対応する入力回路を一体に素子化したので、省スペース、かつ一部品として利用することができる。また、複数個の入力回路を集積、素子化した場合、共通の内部電源端子を用いることができ、コストを低減することができる。 In this case, since the input circuit corresponding to all of the PNP open collector output, the NPN open collector output, or the relay output is integrated into an element, it can be used as a single component with a small space. Further, when a plurality of input circuits are integrated and formed into a device, a common internal power supply terminal can be used, and the cost can be reduced.
100,101,〜,105 入力回路
110 集積回路
IN 入力端子
C コンデンサ
D1,D2,D3 ダイオード
HD 発光素子
PD 受光素子
R1,R2,R3 抵抗
V2in 内部電源端子100, 101, ..., 105
以下、本発明に係る実施の形態について図面を用いて説明する。本実施の形態においては、入力回路の一例を示しつつ説明を行う。 Embodiments according to the present invention will be described below with reference to the drawings. In the present embodiment, description will be given while showing an example of an input circuit.
(第1の実施の形態)
まず、図1は、本発明の第1の実施の形態に係る入力回路100の一例を示す模式図である。(First embodiment)
FIG. 1 is a schematic diagram showing an example of an
図1に示すように、入力回路100は、主に入力端子IN、出力端子OUT1,OUT2、ダイオードD1,ツェナーダイオードZD1、抵抗R1,R2、AC入力可能なフォトカプラPC、内部電源端子V2inおよびコンデンサCからなる。
As shown in FIG. 1, an
図1の入力回路100は、入力端子IN側に、抵抗R1の一端側が接続され、抵抗R1の他端側にAC入力可能なフォトカプラPCの一端側が接続される。AC入力可能なフォトカプラPCの他端側にダイオードD1のカソード側が接続され、ダイオードD1のアノード側に内部電源端子V2inが設けられる。
また、AC入力可能なフォトカプラPCの他端側にツェナーダイオードZD1のカソード側が接続され、ツェナーダイオードZD1のアノード側が接地(GND)される。
また、AC入力可能なフォトカプラPCに対して抵抗R2およびコンデンサCが並列に設けられる。受光端子の両端に出力端子OUT1,OUT2が設けられる。出力端子OUT1,OUT2には、入力回路100外の二次側回路(図示せず)が接続される。In the
Further, the cathode side of the Zener diode ZD1 is connected to the other end side of the photocoupler PC capable of AC input, and the anode side of the Zener diode ZD1 is grounded (GND).
A resistor R2 and a capacitor C are provided in parallel with the photocoupler PC capable of AC input. Output terminals OUT1 and OUT2 are provided at both ends of the light receiving terminal. A secondary circuit (not shown) outside the
次に、入力回路100の各パラメータの設計条件について説明を行う。
図1の入力回路100においては、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。これは、フォトカプラPCのON・OFF制御を行う上で重要であり、ツェナーダイオードZD1のツェナー電圧VZ1は、外部電源V1より小さく、内部電源V2より大きくしている。
つまり、PNPオープンコレクタ出力が入力端子INに接続されたとき、ツェナーダイオードZD1のツェナー電圧VZ1より外部電源V1は大きいため、フォトカプラPCに電流が流れ、フォトカプラPCはONする。他方、NPNオープンコレクタ出力が入力端子INに接続されたとき、ツェナーダイオードZD1のツェナー電圧VZ1より内部電源V2は小さいため、ツェナーダイオードZD1に電流は流れず、フォトカプラPCに電流が流れ、フォトカプラPCはONする。なお、PNPオープンコレクタ出力およびNPNオ−プンコレクタ出力が共に入力端子INに接続されないとき、フォトカプラPCに電流は流れず、フォトカプラPCはOFF状態を維持する。
PNPオープンコレクタ出力が入力端子INに接続されたときにフォトカプラPCに順方向電圧VFPが印加され、且つツェナーダイオードZD1にツェナー電圧VZ1が印加され、さらにNPNオープンコレクタ出力が入力端子INに接続されたときにフォトカプラPCに順方向電圧VFPが印加されるような抵抗値を抵抗R1は有する。Next, design conditions for each parameter of the
In the
That is, when the PNP open collector output is connected to the input terminal IN, since the external power supply V1 is larger than the Zener voltage VZ1 of the Zener diode ZD1, a current flows through the photocoupler PC, and the photocoupler PC is turned on. On the other hand, when the NPN open collector output is connected to the input terminal IN, since the internal power supply V2 is smaller than the Zener voltage VZ1 of the Zener diode ZD1, no current flows through the Zener diode ZD1, and current flows through the photocoupler PC. PC turns on. When neither the PNP open collector output nor the NPN open collector output is connected to the input terminal IN, no current flows through the photocoupler PC, and the photocoupler PC maintains the OFF state.
When the PNP open collector output is connected to the input terminal IN, the forward voltage VFP is applied to the photocoupler PC, the Zener voltage VZ1 is applied to the Zener diode ZD1, and the NPN open collector output is connected to the input terminal IN. The resistor R1 has such a resistance value that the forward voltage VFP is applied to the photocoupler PC.
また、本実施の形態において、内部電源V2と、ダイオードD1の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V2−Vfd−Vfp)/R1}−(Vfp/R2)>Ifpminを満たすように設計される。 In this embodiment, the NPN open collector output is applied to the input terminal IN because of the relationship among the internal power supply V2, the forward voltage Vfd of the diode D1, the forward voltage Vfp of the photocoupler PC, and the resistors R1 and R2. When connected, the primary current Ifpmin for turning on the photocoupler PC is designed to satisfy {(V2−Vfd−Vfp) / R1} − (Vfp / R2)> Ifpmin.
さらに、外部電源V1と、ツェナーダイオードZD1のツェナー電圧Vz1と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V1−Vfp−Vz1)/(R2)}−(Vfp/R1)>Ifpminを満たすように設計される。 Further, when the PNP open collector output is connected to the input terminal IN due to the relationship between the external power supply V1, the Zener voltage Vz1 of the Zener diode ZD1, the forward voltage Vfp of the photocoupler PC, and the resistors R1 and R2, the photo The primary current Ifpmin for turning on the coupler PC is designed to satisfy {(V1−Vfp−Vz1) / (R2)} − (Vfp / R1)> Ifpmin.
上記の条件に従い、具体的例示を行う。例えば、外部電源V1が24ボルト(V)の場合、内部電源V2は、5ボルト(V)に設定する。 Specific examples will be given according to the above conditions. For example, when the external power supply V1 is 24 volts (V), the internal power supply V2 is set to 5 volts (V).
また、抵抗R1は、820オーム(Ω)に設定し、抵抗R2は、4.7キロオーム(kΩ)に設定する。 The resistor R1 is set to 820 ohms (Ω), and the resistor R2 is set to 4.7 kiloohms (kΩ).
(入力信号がOFFの場合)
入力端子INに対して入力信号が与えられない場合、入力回路100では、抵抗R1が開放状態にあるためフォトカプラPCには電圧が印加されず、フォトカプラPCはONしない。また、ツェナーダイオードZD1の働きにより内部電源V2からGND側に電流も流れない。(When input signal is OFF)
When an input signal is not applied to the input terminal IN, in the
(NPNオープンコレクタ出力、またはリレー出力接続の場合)
図1に示すように、入力端子INに対してNPNオープンコレクタ出力、またはリレー出力が接続された場合、入力回路100では、内部電源V2、ダイオードD1、フォトカプラPCおよび抵抗R2、抵抗R1、外部電圧V1のGNDの経路(ルート)で電流が流れる。また、NPNオープンコレクタが漏れ電流により動作した場合に、その影響でフォトカプラPCがONし、二次側回路がONにならないように抵抗R2の抵抗値は設定される。(In case of NPN open collector output or relay output connection)
As shown in FIG. 1, when an NPN open collector output or a relay output is connected to the input terminal IN, in the
(PNPオープンコレクタ出力接続の場合)
図1に示すように、入力端子INに対してPNPオープンコレクタ出力が接続された場合、入力回路100では、外部電源V1、抵抗R1、フォトカプラPCおよび抵抗R2、ツェナーダイオードZD1、内部電圧GNDの経路(ルート)で電流が流れる。
また、ツェナーダイオードZD1は内部電圧V2では動作しないが、ツェナー電圧VZ1は外部電圧V1に比べ充分小さく設定されており、ツェナーダイオードZD1は外部電圧V1により電流が内部電圧V2のGNDに向かって電流が流れる。このときフォトカプラPCの順方向電圧Vfpが満たされ、二次側回路がONされる。(PNP open collector output connection)
As shown in FIG. 1, when a PNP open collector output is connected to the input terminal IN, the
The Zener diode ZD1 does not operate at the internal voltage V2. However, the Zener voltage VZ1 is set to be sufficiently smaller than the external voltage V1, and the Zener diode ZD1 has a current flowing toward the GND of the internal voltage V2 by the external voltage V1. Flowing. At this time, the forward voltage Vfp of the photocoupler PC is satisfied, and the secondary side circuit is turned on.
以上のように、図1に示すように、入力回路100は、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれも対応することができる。
また、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれが接続されてもフォトカプラPCの二次側から出力される電流は一方向である。
なお、図1に示すNPNオープンコレクタ出力、PNPオープンコレクタ出力、リレー出力のいずれも、工作機械、生産ラインのセンサ、シーケンサ(PLC等)、洗車機、エレベータ、エスカレータ等の制御機器等、他の任意の機器の出力であり、入力回路100の出力端子OUT1,OUT2には、二次側回路を有する発光装置、信号表示灯、照明装置、音声報知機器、情報表示機器(LED、ドットマトリクス表示器)、インターフェイスコンバータ、および通信変換器等の任意の装置が接続される。As described above, as shown in FIG. 1, the
Further, the current output from the secondary side of the photocoupler PC is unidirectional regardless of which of the PNP open collector output, the NPN open collector output, and the relay output is connected.
Note that all of the NPN open collector output, PNP open collector output, and relay output shown in FIG. 1 are machine tools, production line sensors, sequencers (PLCs, etc.), car wash machines, elevators, escalators, and other control devices. A light emitting device having a secondary circuit, a signal indicator lamp, a lighting device, a sound notification device, an information display device (LED, dot matrix display) ), An arbitrary device such as an interface converter and a communication converter is connected.
(他の例)
図2は、図1の入力回路の他の例を示す模式図である。以下、図2の入力回路100が図1の入力回路100と異なる点について説明を行う。(Other examples)
FIG. 2 is a schematic diagram showing another example of the input circuit of FIG. Hereinafter, differences between the
図2に示すように、入力回路100は、図1の入力回路100のダイオードD1の代わりに、ツェナーダイオードZD2を設けたものである。
As shown in FIG. 2, the
続いて、入力回路100の各パラメータの設計条件について説明を行う。
図2の入力回路100においては、図1の入力回路と異なり、外部電源V1と内部電源V2とは、内部電源V2≦外部電源V1の関係を有するように設計する。
また、待機電流を0に限りなく近づける(待機電流≒0)ために、内部電源V2と、ツェナーダイオードZD1のツェナー電圧Vz1、ツェナーダイオードZD2のツェナー電圧Vz2との関係は、内部電圧V2>Vz1+Vz2が条件となる。また、内部電源V2=外部電源V1の関係のときは、ツェナーダイオードZD1のツェナー電圧Vz1、ツェナーダイオードZD2のツェナー電圧Vz2との関係は、同じものであることが望ましい。例えば、内部電圧が5Vまたは12Vであっても、ツェナー電圧7V程度であれば、上記条件を満たす。Next, design conditions for each parameter of the
In the
In order to make the standby current as close as possible to 0 (standby current≈0), the relationship between the internal power supply V2, the Zener voltage Vz1 of the Zener diode ZD1, and the Zener voltage Vz2 of the Zener diode ZD2 is as follows: Internal voltage V2> Vz1 + Vz2 It becomes a condition. Further, when the relationship of internal power supply V2 = external power supply V1 is satisfied, the relationship between the Zener voltage Vz1 of the Zener diode ZD1 and the Zener voltage Vz2 of the Zener diode ZD2 is preferably the same. For example, even if the internal voltage is 5V or 12V, the above condition is satisfied if the Zener voltage is about 7V.
また、本実施の形態において、内部電源V2と、ツェナーダイオードZD2のツェナー電圧Vz2と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V2−Vz2−Vfp)/R1}−(Vfp/R2)>Ifpminを満たすように設計される。 In the present embodiment, the NPN open collector output is applied to the input terminal IN because of the relationship between the internal power supply V2, the Zener voltage Vz2 of the Zener diode ZD2, the forward voltage Vfp of the photocoupler PC, and the resistors R1 and R2. When connected, the primary current Ifpmin for turning on the photocoupler PC is designed to satisfy {(V2-Vz2-Vfp) / R1}-(Vfp / R2)> Ifpmin.
さらに、外部電源V1と、ツェナーダイオードZD1のツェナー電圧Vz1と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V1−Vfp−Vz1)/(R2)}−(Vfp/R1)>Ifpminを満たすように設計される。 Further, when the PNP open collector output is connected to the input terminal IN due to the relationship between the external power supply V1, the Zener voltage Vz1 of the Zener diode ZD1, the forward voltage Vfp of the photocoupler PC, and the resistors R1 and R2, the photo The primary current Ifpmin for turning on the coupler PC is designed to satisfy {(V1−Vfp−Vz1) / (R2)} − (Vfp / R1)> Ifpmin.
その結果、図2に示す入力回路100は、図1の入力回路100と同様の動作を実施することができる。
As a result, the
(さらに他の例)
図3は、図1の入力回路のさらに他の例を示す模式図である。以下、図3の入力回路100が図1の入力回路100と異なる点について説明を行う。(Still other examples)
FIG. 3 is a schematic diagram showing still another example of the input circuit of FIG. Hereinafter, differences between the
図3に示すように、入力回路100は、図1の入力回路100のダイオードD1とフォトカプラPCとの間に抵抗R3を設け、図1の入力回路100のツェナーダイオードZD1とフォトカプラPCとの間に抵抗R4を設けたものである。
As shown in FIG. 3, the
続いて、入力回路100の各パラメータの設計条件について説明を行う。
図3の入力回路100においては、図1の入力回路と同様に、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。Next, design conditions for each parameter of the
In the
また、本実施の形態において、内部電源V2と、ダイオードD1の順方向電圧Vfd、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2,R3との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V2−Vfd−Vfp)/(R1+R3)}−(Vfp/R2)>Ifpminを満たすように設計される。 In this embodiment, the NPN open collector output is connected to the input terminal IN from the relationship among the internal power supply V2, the forward voltage Vfd of the diode D1, the forward voltage Vfp of the photocoupler PC, and the resistors R1, R2, and R3. , The primary current Ifpmin for turning on the photocoupler PC is designed to satisfy {(V2−Vfd−Vfp) / (R1 + R3)} − (Vfp / R2)> Ifpmin.
さらに、外部電源V1と、ツェナーダイオードZD1のツェナー電圧Vz1と、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2,R4との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、Ifpminは、{(V1−Vfp−Vz1)/(R1+R4)}−(Vfp/R2)>Ifpminを満たすように設計される。 Further, when the PNP open collector output is connected to the input terminal IN due to the relationship among the external power supply V1, the Zener voltage Vz1 of the Zener diode ZD1, the forward voltage Vfp of the photocoupler PC, and the resistors R1, R2, and R4. The primary current Ifpmin for turning on the photocoupler PC is designed such that Ifpmin satisfies {(V1−Vfp−Vz1) / (R1 + R4)} − (Vfp / R2)> Ifpmin.
その結果、図3に示す入力回路100は、図1の入力回路100と同様の動作を実施することができる。
As a result, the
(第2の実施の形態)
次に、図4は、本発明の第2の実施の形態に係る入力回路100の一例を示す模式図である。(Second Embodiment)
Next, FIG. 4 is a schematic diagram showing an example of the
図4に示すように、入力回路100は、主に入力端子IN、出力端子OUT1,OUT2、ダイオードD1,D2,D3、抵抗R1,R2,R3、フォトカプラPC、内部電源端子V2inおよびコンデンサCからなる。
As shown in FIG. 4, the
図4の入力回路100は、入力端子IN側に、ダイオードD1のアノードが接続され、ダイオードD1のカソード側に抵抗R1の一端側が接続される。抵抗R1の他端側に、抵抗R2の一端側が接続され、抵抗R2の他端側に抵抗R3の一端側が接続され、抵抗R3の他端側が接地(GND)される。
In the
抵抗R2および抵抗R3の間にダイオードD2のアノードが接続され、ダイオードD2のカソードが入力端子IN側に接続される。抵抗R1の一端側にダイオードD3のカソードが接続され、ダイオードD3のアノード側に内部電源端子V2inが設けられる。 The anode of the diode D2 is connected between the resistor R2 and the resistor R3, and the cathode of the diode D2 is connected to the input terminal IN side. The cathode of the diode D3 is connected to one end side of the resistor R1, and the internal power supply terminal V2in is provided on the anode side of the diode D3.
また、抵抗R1と並列にコンデンサCと、フォトカプラPCとが設けられる。フォトカプラPCは、発光素子HDと、発光素子HDに対向して設けられた受光素子PDからなる。受光端子PDの両端に出力端子OUT1,OUT2が設けられる。出力端子OUT1,OUT2には、入力回路100外の二次側回路(図示せず)が接続される。
A capacitor C and a photocoupler PC are provided in parallel with the resistor R1. The photocoupler PC includes a light emitting element HD and a light receiving element PD provided to face the light emitting element HD. Output terminals OUT1 and OUT2 are provided at both ends of the light receiving terminal PD. A secondary circuit (not shown) outside the
次に、入力回路100の各パラメータの設計条件について説明を行う。
図4の入力回路100においては、外部電源V1と内部電源V2とは、内部電源V2<外部電源V1の関係を有するように設計する。これは、PNPオープンコレクタ出力が入力端子INに接続された際に、抵抗R1の両端電圧が、フォトカプラPCの順方向電圧Vfpを満たすようにするためである。Next, design conditions for each parameter of the
In the
また、本実施の形態において、ダイオードD1,D2,D3は、同一のものからなる。ここで、内部電源V2およびダイオードD1,D2,D3の順方向電圧Vfdの差と、抵抗R1,R2,R3との関係から、PNPオープンコレクタ出力およびNPNオープンコレクタ出力、リレー出力のいずれの出力信号も入力端子INに入力されない場合を考慮し、フォトカプラPCがOFFするための一次側電圧Vfpminは、(V2−Vfd)×R1/(R1+R2+R3)<Vfpminを満たすように設計される。 In the present embodiment, the diodes D1, D2, and D3 are the same. Here, from the relationship between the forward voltage Vfd of the internal power supply V2 and the diodes D1, D2, and D3 and the resistors R1, R2, and R3, any output signal of the PNP open collector output, the NPN open collector output, and the relay output In consideration of the case where the photocoupler PC is not input to the input terminal IN, the primary side voltage Vfpmin for turning off the photocoupler PC is designed to satisfy (V2−Vfd) × R1 / (R1 + R2 + R3) <Vfpmin.
また、内部電源V2と、ダイオードD1,D2,D3の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2との関係から、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V2−2Vfd−Vfp)/R2}−(Vfp/R1)>Ifpminを満たすように設計される。 Also, the NPN open collector output is connected to the input terminal IN because of the relationship among the internal power supply V2, the forward voltage Vfd of the diodes D1, D2, and D3, the forward voltage Vfp of the photocoupler PC, and the resistors R1 and R2. In this case, the primary side current Ifpmin for turning on the photocoupler PC is designed to satisfy {(V2-2Vfd−Vfp) / R2} − (Vfp / R1)> Ifpmin.
さらに、外部電源V1と、ダイオードD1,D2,D3の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、抵抗R1,R2,R3との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V1−Vfd−Vfp)/(R2+R3)}−(Vfp/R1)>Ifpminを満たすように設計される。 Furthermore, the PNP open collector output is connected to the input terminal IN from the relationship among the external power supply V1, the forward voltage Vfd of the diodes D1, D2, and D3, the forward voltage Vfp of the photocoupler PC, and the resistors R1, R2, and R3. When connected, the primary current Ifpmin for turning on the photocoupler PC is designed to satisfy {(V1−Vfd−Vfp) / (R2 + R3)} − (Vfp / R1)> Ifpmin.
上記の条件に従い、具体的例示を行う。例えば、外部電源V1が24ボルト(V)の場合、内部電源V2は、5ボルト(V)に設定する。 Specific examples will be given according to the above conditions. For example, when the external power supply V1 is 24 volts (V), the internal power supply V2 is set to 5 volts (V).
また、抵抗R1は、820オーム(Ω)に設定し、抵抗R2は、560オーム(Ω)に設定し、抵抗R3は、4.7キロオーム(kΩ)に設定する。 The resistor R1 is set to 820 ohms (Ω), the resistor R2 is set to 560 ohms (Ω), and the resistor R3 is set to 4.7 kiloohms (kΩ).
(入力信号がOFFの場合)
入力端子INに対して入力信号が与えられない場合、入力回路100では、抵抗R1によって、フォトカプラPCの順方向電圧Vfpが制限され、フォトカプラPCには、電流が流れない。したがって、内部電源V2、ダイオードD3、抵抗R1、抵抗R2、抵抗R3の経路(ルート)で電流が流れる。当該電流値は、(5V−0.6V)/560Ω+4.7kΩ+820Ω≒0.72mAとなる。この電流値が待機状態で常に流れる電流となる。また、抵抗R1の両端(一端側および他端側)における電圧値は、0.72mA×820Ω=0.59ボルト(V)であり、フォトカプラPCの両端電圧もこれと等しくなるため、フォトカプラPCの順方向電圧Vfpの値を満たさない。その結果、二次側回路は、ONされない。(When input signal is OFF)
When an input signal is not supplied to the input terminal IN, in the
(NPNオープンコレクタ出力、またはリレー出力接続の場合)
図4に示すように、入力端子INに対してNPNオープンコレクタ出力、またはリレー出力が接続された場合、入力回路100では、内部電源V2、ダイオードD3、フォトカプラPCおよび抵抗R1、抵抗R2、ダイオードD2、外部電圧V1のGNDの経路(ルート)で電流が流れる。ここで、抵抗R3の抵抗値を大きく設定しているので、抵抗R3へ電流がほとんど流れない。そして、外部電圧V1のGNDへ向かって電流が流れることで、抵抗R1の両端(一端側および他端側)電圧がフォトカプラPCの順方向電圧Vfpを満たし、二次側回路がONされる。(In case of NPN open collector output or relay output connection)
As shown in FIG. 4, when an NPN open collector output or a relay output is connected to the input terminal IN, in the
(PNPオープンコレクタ出力接続の場合)
図4に示すように、入力端子INに対してPNPオープンコレクタ出力が接続された場合、入力回路100では、外部電源V1、ダイオードD1、フォトカプラPCおよび抵抗R1、抵抗R2、抵抗R3、内部電圧GNDの経路(ルート)で電流が流れる。ここで、大きな抵抗値に設定した抵抗R3を経由して電流が流れるが、外部電圧V1は、内部電圧V2と比べて大きい値のため、入力端子INに入力信号が与えられない場合と比較して、大きな電流が流れる。これにより、抵抗R1の両端(一端側および他端側)電圧がフォトカプラPCの順方向電圧Vfpを満たし、二次側回路がONされる。(PNP open collector output connection)
As shown in FIG. 4, when the PNP open collector output is connected to the input terminal IN, in the
以上のように、図4に示すように、入力回路100は、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれも対応することができる。また、抵抗R3の値が抵抗R2の値よりも大きく設定されているため、入力端子INに対して入力信号が与えられない場合の待機状態で流れる消費電力を抑制することができる。さらに、PNPオープンコレクタ出力、NPNオープンコレクタ出力、リレー出力のいずれが接続されてもフォトカプラPCに流れる電流は一方向であるため、両極または片極のいずれのフォトカプラも使用することができる。
なお、図4に示すNPNオープンコレクタ出力、PNPオープンコレクタ出力、リレー出力のいずれも、工作機械、生産ラインのセンサ、シーケンサ(PLC等)、洗車機、エレベータ、エスカレータ等の制御機器等、他の任意の機器の出力であり、入力回路100の出力端子OUT1,OUT2には、二次側回路を有する発光装置、信号表示灯、照明装置、音声報知機器、情報表示機器(LED、ドットマトリクス表示器)、インターフェイスコンバータ、および通信変換器等の任意の装置が接続される。As described above, as shown in FIG. 4, the
Note that all of the NPN open collector output, PNP open collector output, and relay output shown in FIG. 4 are machine tools, production line sensors, sequencers (PLC, etc.), car washers, elevators, escalators, and other control devices. A light emitting device having a secondary circuit, a signal indicator lamp, a lighting device, a sound notification device, an information display device (LED, dot matrix display) ), An arbitrary device such as an interface converter and a communication converter is connected.
(他の実施形態)
図5は、図4の入力回路の他の例を示す模式図である。以下、図5の入力回路100が図4の入力回路100と異なる点について説明を行う。(Other embodiments)
FIG. 5 is a schematic diagram showing another example of the input circuit of FIG. Hereinafter, differences between the
図5に示すように、入力回路100は、図4の入力回路100の抵抗R3の代わりに、ツェナーダイオードZDを設けてもよい。
As shown in FIG. 5, the
続いて、入力回路100の各パラメータの設計条件について説明を行う。
PNPオープンコレクタ出力が入力端子INに接続された際の外部電源V1と内部電源V2との関係、NPNオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminの関係は、図4の入力回路100と同じ条件となる。Next, design conditions for each parameter of the
The relationship between the external power supply V1 and the internal power supply V2 when the PNP open collector output is connected to the input terminal IN, and the primary current for turning on the photocoupler PC when the NPN open collector output is connected to the input terminal IN The relation of Ifpmin is the same as that of the
一方、PNPオープンコレクタ出力およびNPNオープンコレクタ出力、リレー出力のいずれも入力端子INに入力されない場合を考慮すると、フォトカプラPCがOFFするための一次側電流Ifpminは、ツェナーダイオードZDの逆方向電流Irよりも大きいことが条件となる。 On the other hand, considering the case where none of the PNP open collector output, the NPN open collector output, and the relay output are input to the input terminal IN, the primary current Ifpmin for turning off the photocoupler PC is the reverse current Ir of the zener diode ZD. It is a condition that it is larger than.
さらに、外部電源V1と、ダイオードD1,D2,D3の順方向電圧Vfdと、フォトカプラPCの順方向電圧Vfpと、ツェナーダイオードVZの電圧Vzと、抵抗R1,R2との関係から、PNPオープンコレクタ出力が入力端子INに接続された場合、フォトカプラPCがONするための一次側電流Ifpminは、{(V1−Vfd−Vfp−Vz)/R2}−(Vfp/R1)>Ifpminを満たすように設計される。 Further, from the relationship among the external power supply V1, the forward voltage Vfd of the diodes D1, D2, and D3, the forward voltage Vfp of the photocoupler PC, the voltage Vz of the Zener diode VZ, and the resistors R1 and R2, the PNP open collector When the output is connected to the input terminal IN, the primary side current Ifpmin for turning on the photocoupler PC satisfies {(V1−Vfd−Vfp−Vz) / R2} − (Vfp / R1)> Ifpmin. Designed.
その結果、図5に示す入力回路100は、図4の入力回路100と同様の動作を実施することができる。
As a result, the
次に、図6または図7は、本発明に係る入力回路101,〜,105を含む表示灯200を説明するための模式図である。
Next, FIG. 6 or FIG. 7 is a schematic diagram for explaining the
図6および図7に示すように、表示灯200は、入力回路101,〜,入力回路105、点滅ユニット201、ブザーユニット202、表示ユニット203,204,205(1段目、2段目、3段目)を含む。
As shown in FIGS. 6 and 7, the
なお、図6および図7に示す入力回路101,102,103,104,105は、図1から図5に示した入力回路100と同様の回路構成からなる。
The
図6に示すように、表示灯200の点滅ユニット201は、入力回路101を介して点滅ユニット出力のPNPオープンコレクタ出力と、接続可能に設けられる。同様に、ブザーユニット202は、入力回路102を介してブザーユニット出力のPNPオープンコレクタ出力と接続可能に設けられる。
As shown in FIG. 6, the blinking
また、表示ユニット(3段目)203は、入力回路103を介して表示ユニット(3段目)出力のPNPオープンコレクタ出力と接続可能に設けられ、表示ユニット(2段目)204は、入力回路104を介して表示ユニット(3段目)出力のPNPオープンコレクタ出力と接続可能に設けられ、表示ユニット(1段目)205は、入力回路105を介して表示ユニット(3段目)出力のPNPオープンコレクタ出力に接続可能に設けられる。
The display unit (third stage) 203 is provided so as to be connectable to the PNP open collector output of the display unit (third stage) output via the
このように、何らスイッチまたは制御装置等を変更させることなく、PNPオープンコレクタ出力に対して、入力回路101,〜,105を備えた表示灯200を直接接続することができる。
In this way, the
一方、図7に示すように、表示灯200の点滅ユニット201は、入力回路101を介して点滅ユニット出力のNPNオープンコレクタ出力と接続可能に設けられる。同様に、ブザーユニット202は、入力回路102を介してブザーユニット出力のNPNオープンコレクタ出力と接続可能に設けられる。
On the other hand, as shown in FIG. 7, the blinking
また、表示ユニット(3段目)203は、入力回路103を介して表示ユニット(3段目)出力のNPNオープンコレクタ出力と接続可能に設けられ、表示ユニット(2段目)204は、入力回路104を介して表示ユニット(3段目)出力のNPNオープンコレクタ出力と接続可能に設けられ、表示ユニット(1段目)205は、入力回路105を介して表示ユニット(3段目)出力のNPNオープンコレクタ出力と接続可能に設けられる。
The display unit (third stage) 203 is provided so as to be connectable to the NPN open collector output of the display unit (third stage) output via the
以上のように、何らスイッチまたは制御装置等を変更させることなく、NPNオープンコレクタ出力に表示灯200を直接接続することができる。したがって、PNPオープンコレクタ出力およびNPNオープンコレクタ出力のいずれであっても、表示灯200を直接接続することができる。
As described above, the
以上のように、ヨーロッパ等の欧州各地においては、PNPオープンコレクタ出力が主流であり、日本では、NPNオープンコレクタ出力が主流である。したがって、本発明に係る入力回路100、101,〜,105においては、いずれの地域でも対応することができるので、使用地域毎の機種の変更が必要なくなり、在庫保有を円滑にし、コスト低減を図ることができる。
As described above, PNP open collector output is mainstream in various parts of Europe such as Europe, and NPN open collector output is mainstream in Japan. Therefore, the
また、図8に示すように、各入力回路101,〜,105を一体に集積回路110として設けてもよい。この場合、回路ユニット構成を簡略、簡素化することができる。
In addition, as shown in FIG. 8, the
次に、図9および図10は、本発明に係る入力回路101,〜,104を含む音声出力システム500を説明するための模式図である。
Next, FIGS. 9 and 10 are schematic diagrams for explaining an
図9および図10に示すように、音声出力システム500は、入力回路101,〜,入力回路105、音声出力装置300を含む。音声出力装置300は、記録装置310を内蔵する。
As shown in FIGS. 9 and 10, the
なお、図9および図10に示す入力回路101,102,103,104は、図1から図5に示した入力回路100と同様の回路構成からなる。
Note that the
図9および図10に示すように、音声出力システム500では、PNPオープンコレクタ出力に入力回路101が接続される。例えば、当該PNPオープンコレクタ出力が就業開始時間に応じてフラグを立てる場合(入力信号がある場合)、当該入力回路101がオン(ON)され、音声出力装置300から記録装置310に記録された所定のメッセージ“コンベヤーは、自動運転を開始します”と発音される。
As shown in FIGS. 9 and 10, in the
また、同様に、PNPオープンコレクタ出力に入力回路102が接続され、当該PNPオープンコレクタ出力が就業終了時間に応じてフラグを立てる場合(入力信号がある場合)、当該入力回路102がオン(ON)され、音声出力装置300から記録装置310に記録された所定のメッセージ“コンベヤーは、自動停止します”と発音される。
Similarly, when the
同様に、PNPオープンコレクタ出力に入力回路103が接続され、当該PNPオープンコレクタ出力がコンベアラインにおける異常を検知した場合に応じてフラグを立てる場合(入力信号がある場合)、当該入力回路103がオン(ON)され、音声出力装置300から記録装置310に記録された所定のメッセージ“コンベヤーライン異常です”と発音され、当該PNPオープンコレクタ出力がコンベアラインにおける侵入を検知した場合に応じてフラグを立てる場合(センサ等の入力信号がある場合)、当該入力回路104がオン(ON)され、音声出力装置300から記録装置310に記録された所定のメッセージ“これより先は立入らないでください”と発音される。
Similarly, when the
<他の例>
なお、図1から図5の入力回路100においては、内部電源端子V2inを設けることとしているが、内部電源V2を入力回路100に含めて、内部電源端子V2inを省略してもよい。<Other examples>
1 to 5, the internal power supply terminal V2in is provided. However, the internal power supply V2 may be included in the
また、図9および図10の説明において、入力回路101,〜,104の個々に応じてメッセージを発音させることとしているが、これに限定されず、入力回路101,〜,104のうち複数の入力がONされた場合に、予め定められた他のメッセージを発音させてもよい。
Further, in the description of FIG. 9 and FIG. 10, a message is generated according to each of the
本実施の形態に係る入力回路100および集積回路110は、入力端子INが入力端子に相当し、入力回路100,101,〜,105が入力回路に相当し、集積回路110が集積回路に相当し、ダイオードD1が第4ダイオードに相当し、抵抗R1が第4抵抗に相当し、抵抗R2が第5抵抗に相当し、抵抗R3またはツェナーダイオードZDが第6抵抗に相当し、ダイオードD2が第5ダイオードに相当し、ダイオードD3が第6ダイオードに相当し、内部電源端子V2inが内部電源端子に相当し、発光素子HDが発光素子に相当し、受光素子PDが受光素子に相当し、内部電源V2が内部電源に相当し、外部電源V1が外部電源に相当し、工作機械、生産ラインのセンサ、シーケンサ、洗車機、エレベータ、エスカレータ等の制御機器が、制御機器に相当し、発光装置、音声報知機器、情報表示機器、インタフェィスコンバータ等が制御対象機器に相当する。
In the
以上のことから、入力回路100,101,〜,105および集積回路110においては、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力のいずれにも対応することができ、さらに入力端子INに入力信号が入力されない場合、発光素子に電流が流れないように設定されるので、入力回路100の待機状態において、二次側回路をOFFすることができ、待機時の消費電力を抑制することができる。
From the above, the
また、PNPオープンコレクタ出力、NPNオープンコレクタ出力またはリレー出力の全てに対応する入力回路100を一体に素子化した集積回路110は、省スペース、かつ一部品として利用することができる。また、複数個の回路を集積化した場合、共通の内部電源端子V2inを用いることができる。このように、本発明は、入力回路を有する製品に全適用することができる。
In addition, the
本発明の好ましい実施の形態は上記の通りであるが、本発明はそれだけに制限されない。本発明の精神と範囲から逸脱することのない様々な実施形態が他になされることは理解されよう。さらに、本実施形態において、本発明の構成による作用および効果を述べているが、これら作用および効果は、一例であり、本発明を限定するものではない。
The preferred embodiment of the present invention is as described above, but the present invention is not limited thereto. It will be understood that various other embodiments may be made without departing from the spirit and scope of the invention. Furthermore, in this embodiment, although the effect | action and effect by the structure of this invention are described, these effect | actions and effects are examples and do not limit this invention.
Claims (8)
前記入力端子から第1抵抗を介してAC入力が可能なフォトカプラと、第1ダイオードとを介して電源部に接続された第1回路と、
前記入力端子から前記第1抵抗を介して前記フォトカプラと、ツェナーダイオードとを介して接地された第2回路とを有することを特徴とする入力回路。An input circuit for giving a signal input from a control device via an input terminal to a control target device,
A photocoupler capable of AC input from the input terminal via a first resistor; a first circuit connected to a power supply unit via a first diode;
An input circuit comprising: the photocoupler from the input terminal via the first resistor; and a second circuit grounded via a Zener diode.
前記第2回路の前記フォトカプラおよび前記ツェナーダイオードの間に第3抵抗が挿入されたことを特徴とする請求項1記載の入力回路。A second resistor is inserted between the photocoupler and the first diode of the first circuit;
The input circuit according to claim 1, wherein a third resistor is inserted between the photocoupler and the zener diode of the second circuit.
前記入力端子側に第4ダイオードのアノードが接続され、前記第4ダイオードのカソード側に第4抵抗の一端側が接続され、第4抵抗の他端側に第5抵抗の一端側が接続され、第5抵抗の他端側に第6抵抗の一端側が接続され、第6抵抗の他端側が接地され、
第5抵抗の他端側であって、前記第6抵抗の一端側に第5ダイオードのアノードが接続され、第5ダイオードのカソードが前記入力端子側に接続され、
前記第4抵抗の一端側に第6ダイオードのカソードが接続され、前記第6ダイオードのアノード側に内部電源端子が設けられ、
前記第4抵抗と並列に発光素子が接続され、前記発光素子に対向して受光素子が接続されたことを特徴とする入力回路。An input circuit for giving a signal input from a control device via an input terminal to a control target device,
The anode of the fourth diode is connected to the input terminal side, the one end side of the fourth resistor is connected to the cathode side of the fourth diode, the one end side of the fifth resistor is connected to the other end side of the fourth resistor, One end of the sixth resistor is connected to the other end of the resistor, and the other end of the sixth resistor is grounded.
The anode of the fifth diode is connected to the other end side of the fifth resistor, one end side of the sixth resistor, and the cathode of the fifth diode is connected to the input terminal side;
A cathode of a sixth diode is connected to one end of the fourth resistor, and an internal power supply terminal is provided on the anode of the sixth diode;
An input circuit, wherein a light emitting element is connected in parallel with the fourth resistor, and a light receiving element is connected to face the light emitting element.
8. An integrated circuit, wherein one or a plurality of the input circuits according to claim 1 are integrated to form an element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013502055A JP5455100B2 (en) | 2011-03-03 | 2011-11-11 | Input circuit and integrated circuit of the input circuit |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011046308 | 2011-03-03 | ||
JP2011046308 | 2011-03-03 | ||
JP2013502055A JP5455100B2 (en) | 2011-03-03 | 2011-11-11 | Input circuit and integrated circuit of the input circuit |
PCT/JP2011/006312 WO2012117472A1 (en) | 2011-03-03 | 2011-11-11 | Input circuit and integrated circuit having the input circuit integrated therein |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013237776A Division JP5621900B2 (en) | 2011-03-03 | 2013-11-18 | Input circuit and integrated circuit of the input circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5455100B2 JP5455100B2 (en) | 2014-03-26 |
JPWO2012117472A1 true JPWO2012117472A1 (en) | 2014-07-07 |
Family
ID=46757441
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013502055A Active JP5455100B2 (en) | 2011-03-03 | 2011-11-11 | Input circuit and integrated circuit of the input circuit |
JP2013237776A Active JP5621900B2 (en) | 2011-03-03 | 2013-11-18 | Input circuit and integrated circuit of the input circuit |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013237776A Active JP5621900B2 (en) | 2011-03-03 | 2013-11-18 | Input circuit and integrated circuit of the input circuit |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5455100B2 (en) |
WO (1) | WO2012117472A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086518A (en) * | 2012-10-23 | 2014-05-12 | Tamagawa Seiki Co Ltd | Digital signal input circuit |
KR101622017B1 (en) * | 2014-01-20 | 2016-05-17 | 엘에스산전 주식회사 | Terminal circuit in inverter |
WO2019234999A1 (en) * | 2018-06-05 | 2019-12-12 | パナソニックIpマネジメント株式会社 | Input/output circuit |
CN108982897B (en) * | 2018-08-01 | 2021-04-16 | 华自科技股份有限公司 | Signal detection circuit, measuring device and gear speed measurement system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233668A (en) * | 1997-02-20 | 1998-09-02 | Fuji Electric Co Ltd | Digital signal input device for electronic device |
JPH10335996A (en) * | 1997-05-28 | 1998-12-18 | Ckd Corp | Dc input circuit and programmable controller |
JP2005143002A (en) * | 2003-11-10 | 2005-06-02 | Smc Corp | Input circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6126260A (en) * | 1984-07-16 | 1986-02-05 | Meidensha Electric Mfg Co Ltd | Gto thyristor |
JPS6186807A (en) * | 1984-10-05 | 1986-05-02 | Hitachi Ltd | Input circuit of programmable controller |
JP2508172B2 (en) * | 1988-01-29 | 1996-06-19 | オムロン株式会社 | Input circuit of controller |
JP2604779Y2 (en) * | 1993-12-28 | 2000-06-05 | 株式会社ミツバ | 3-state input circuit |
JPH08265128A (en) * | 1995-03-22 | 1996-10-11 | Shinko Electric Co Ltd | Signal input circuit |
JP2002258917A (en) * | 2001-03-06 | 2002-09-13 | Fuji Electric Co Ltd | AS-i SLAVE WITH INPUT SWITCHING FUNCTION |
JPWO2003077232A1 (en) * | 2002-03-12 | 2005-07-07 | 浩司 齋藤 | Music signal distortion generator |
JP4475932B2 (en) * | 2003-12-15 | 2010-06-09 | 株式会社北電子 | Signal input circuit and signal processing relay device |
JP4304091B2 (en) * | 2004-02-12 | 2009-07-29 | サンクス株式会社 | Signal input circuit and relay unit circuit |
CN101288337B (en) * | 2005-07-19 | 2012-11-21 | 美国亚德诺半导体公司 | Programmable microphone |
JP5363862B2 (en) * | 2009-03-31 | 2013-12-11 | パナソニック デバイスSunx株式会社 | Sensor controller, photoelectric sensor system and photoelectric sensor |
-
2011
- 2011-11-11 JP JP2013502055A patent/JP5455100B2/en active Active
- 2011-11-11 WO PCT/JP2011/006312 patent/WO2012117472A1/en active Application Filing
-
2013
- 2013-11-18 JP JP2013237776A patent/JP5621900B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233668A (en) * | 1997-02-20 | 1998-09-02 | Fuji Electric Co Ltd | Digital signal input device for electronic device |
JPH10335996A (en) * | 1997-05-28 | 1998-12-18 | Ckd Corp | Dc input circuit and programmable controller |
JP2005143002A (en) * | 2003-11-10 | 2005-06-02 | Smc Corp | Input circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2014064307A (en) | 2014-04-10 |
JP5621900B2 (en) | 2014-11-12 |
WO2012117472A1 (en) | 2012-09-07 |
JP5455100B2 (en) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509704B2 (en) | Lighting control circuit for vehicular lamp | |
JP5621900B2 (en) | Input circuit and integrated circuit of the input circuit | |
JP6045366B2 (en) | Signal input device | |
JP5315986B2 (en) | Power supply circuit and power supply system | |
JP2008298536A (en) | Connection detecting device | |
JP2011078235A (en) | Overcurrent protection circuit and on-vehicle display device | |
KR101631785B1 (en) | Encoder input device | |
JP2013089411A (en) | Latching relay drive circuit | |
JP5244447B2 (en) | Lighting control device | |
JP2006345136A (en) | Measuring instrument for network feeding system | |
JP6579382B2 (en) | Disconnection detection circuit and electrical junction box | |
JPWO2019026295A1 (en) | Power supply device and method for controlling power supply device | |
JP6435249B2 (en) | Contact input control device | |
JP3838037B2 (en) | Communication slave station and control device | |
JP2009194956A (en) | Inverter device | |
JP2020187652A (en) | Power supply voltage monitoring circuit and control device | |
JP6473980B2 (en) | unit | |
JP5414594B2 (en) | Phantom power circuit | |
JP2013207879A (en) | Power-supply circuit | |
JP4102615B2 (en) | Signal lamp disconnection detection circuit | |
KR102224138B1 (en) | Circuit apparatus | |
JP2005099530A (en) | Lens type switching circuit | |
JP2008097204A (en) | Power supply circuit | |
JP2008029072A (en) | Low-voltage-failure detection circuit of power supply unit | |
JPH1074104A (en) | Input circuit fir controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5455100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |