JP2014086518A - Digital signal input circuit - Google Patents
Digital signal input circuit Download PDFInfo
- Publication number
- JP2014086518A JP2014086518A JP2012233437A JP2012233437A JP2014086518A JP 2014086518 A JP2014086518 A JP 2014086518A JP 2012233437 A JP2012233437 A JP 2012233437A JP 2012233437 A JP2012233437 A JP 2012233437A JP 2014086518 A JP2014086518 A JP 2014086518A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- input terminal
- digital signal
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
Description
本発明は、デジタル信号入力回路に関し、特に、フォトカプラの発光素子体の一方の端子に接続された1個のみの共通の入力端子を介して、NPN型及びPNP型出力トランジスタの何れからの出力信号も入力できるようにするための新規な改良に関する。 The present invention relates to a digital signal input circuit, and in particular, outputs from either an NPN-type or PNP-type output transistor via only one common input terminal connected to one terminal of a light-emitting element body of a photocoupler. The present invention relates to a new improvement for allowing a signal to be input.
従来、用いられていたこの種のデジタル信号入力回路としては、例えば、特許文献1に開示されたプログラマブルコントローラにおいては、図示していないが、一対の逆並列の発光素子を用いた構成が提供されている。
また、特許文献等を開示していないが、一般に多用されているデジタル信号入力回路としては、図4〜図6で示される構成を挙げることができる。
As a digital signal input circuit of this type that has been conventionally used, for example, in the programmable controller disclosed in
Moreover, although the patent document etc. are not disclosed, the structure shown by FIGS. 4-6 can be mentioned as a digital signal input circuit generally used widely.
図4は従来のデジタル信号入力回路を示す回路図であり、LEDからなる発光素子D1に対応してフォトダイオードからなる受光素子1が設けられ、前記発光素子D1と受光素子1とによってフォトカプラ2が構成されている。
FIG. 4 is a circuit diagram showing a conventional digital signal input circuit, in which a
前記発光素子D1の一端側3には第1入力端子4が接続され、前記他端側5には第1抵抗6を介して第2入力端子7が接続されている。
前述の図4のデジタル信号入力回路10を用いる場合、例えば、図5で示されるように、前記第1入力端子4に電源電圧Vccが接続され、前記第2入力端子7にはリミットスイッチ等の出力側のNPN型出力トランジスタTR1のコレクタCが接続され、エミッタEはグランドGNDに接続されて用いられる場合と、図6で示されるように、前記第1入力端子4にリミットスイッチ等のPNP型出力トランジスタTR2のコレクタCが接続され、前記第2入力端子7は電源電圧Vccに接続されている。
A first input terminal 4 is connected to one
When the digital
従来の特許文献1の構成の場合、入力側の電源の極性等の切り換えのために、スイッチ素子及びプログラマブルコントローラを必要とし、装置の大型化及びコストアップ化を避けることは困難であった。
In the case of the configuration of the
また、前述の図4から図6に示された従来構成の場合、図5の構成では、NPN型出力トランジスタTR1は、信号がオンの時に出力がGNDレベルになってフォトカプラ2がオンとなり、信号がオフの時は信号がオープン状態となってフォトカプラ2には電流が流れずオフとなる。
Further, in the case of the conventional configuration shown in FIGS. 4 to 6 described above, in the configuration of FIG. 5, the output of the NPN output transistor TR 1 is at the GND level when the signal is on, and the
また、図6の構成では、PNP型出力トランジスタTR2は、信号がオンの時に出力が電源電圧Vcc、例えば24Vとなり、フォトカプラ2がオンとなる。
従って、前述のように、図5のNPN型出力トランジスタTR1を用いる場合も、図6のように、PNP型出力トランジスタを用いる場合も、何れも共通のデジタル信号入力回路10を用いることができるようにするには、このデジタル信号入力回路10の入力側には一対の入力端子が必ず必要となり、出力トランジスタの接合型の違いによってその接続構成を変更しなければならなかった。
In the configuration of FIG. 6, when the signal is on, the output of the PNP output transistor TR 2 is the power supply voltage Vcc, for example, 24 V, and the
Therefore, as described above, the common digital
本発明は、以上のような課題をなくすためになされたもので、特に、双方向受信型フォトカプラを用い、その発光素子体の一端側に抵抗を介して電源電圧とグランドを接続し、その他端側にのみ1個の入力端子を接続し、この入力端子にNPN型及びPNP型の出力トランジスタを接続することができるようにすることである。 The present invention has been made to eliminate the above-described problems. In particular, a bidirectional receiving photocoupler is used, and a power supply voltage and a ground are connected to one end side of the light emitting element body through a resistor. One input terminal is connected only to the end side, and an NPN type and PNP type output transistor can be connected to this input terminal.
本発明によるデジタル信号入力回路は、互いに極性が異なる状態で逆並列接続された一対の発光素子からなる発光素子体と、前記発光素子体からの光を受光するための受光素子と、からなるフォトカプラと、前記各発光素子体の一端側に並列接続された第1、第2抵抗を介して共通接続された電源電圧及びグランドと、前記各発光素子体の他端側に接続された1個のみの共通の入力端子と、よりなり、前記入力端子には、NPN型出力トランジスタ又はPNP型出力トランジスタからの各出力の何れも接続することができる構成であり、また、前記NPN型及びPNP型出力トランジスタは、リミットスイッチの出力側に設けられている構成である。 A digital signal input circuit according to the present invention is a photo of a light emitting element body composed of a pair of light emitting elements connected in reverse parallel with different polarities, and a light receiving element for receiving light from the light emitting element body. A coupler, a power supply voltage and a ground commonly connected via first and second resistors connected in parallel to one end side of each light emitting element body, and one piece connected to the other end side of each light emitting element body The NPN type output transistor or each output from the PNP type output transistor can be connected to the input terminal, and the NPN type and PNP type can be connected to the input terminal. The output transistor is provided on the output side of the limit switch.
本発明によるデジタル信号入力回路は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、互いに極性が異なる状態で逆並列接続された一対の発光素子からなる発光素子体と、前記発光素子体からの光を受光するための受光素子と、からなるフォトカプラと、前記各発光素子体の一端側に並列接続された第1、第2抵抗を介して共通接続された電源電圧及びグランドと、前記各発光素子体の他端側に第3抵抗を介して接続された1個のみの共通の入力端子と、よりなり、前記入力端子には、NPN型出力トランジスタ又はPNP型出力トランジスタからの各出力信号の何れも接続することができる構成であることにより、何れの接合型の出力トランジスタの場合でも信号がオンの時はフォトカプラがオンとなり、信号がオフの時はフォトカプラがオフとなり、1個のみの入力端子しか必要でないため、構成が簡素化されてコネクタが安価となり、小型化が可能となる。
また、前記NPN型及びPNP型出力トランジスタは、リミットスイッチの出力側に設けられていることにより、リミットスイッチ等の出力信号処理が容易となる。
Since the digital signal input circuit according to the present invention is configured as described above, the following effects can be obtained.
That is, a photocoupler comprising a light emitting element body composed of a pair of light emitting elements connected in reverse parallel with different polarities, a light receiving element for receiving light from the light emitting element body, and each of the light emitting elements Power supply voltage and ground commonly connected via first and second resistors connected in parallel to one end side of the body, and only one connected to the other end side of each light emitting element body via a third resistor Any of the junction type outputs can be connected to each of the output signals from the NPN type output transistor or the PNP type output transistor. Even in the case of a transistor, the photocoupler is turned on when the signal is on, and the photocoupler is turned off when the signal is off, so that only one input terminal is required. Nectar becomes inexpensive and can be miniaturized.
Further, since the NPN-type and PNP-type output transistors are provided on the output side of the limit switch, output signal processing of the limit switch or the like is facilitated.
本発明は、フォトカプラの発光素子体の一方の端子に接続された1個のみの共通の入力端子を介して、NPN及びPNP型出力トランジスタの何れからの出力信号も入力できるようにしたデジタル信号入力回路を提供することを目的とする。 The present invention is a digital signal which can input an output signal from either an NPN or PNP type output transistor through only one common input terminal connected to one terminal of a light emitting element body of a photocoupler. An object is to provide an input circuit.
以下、図面と共に本発明によるデジタル信号入力回路の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については、同一符号を用いて説明する。
図1において、LEDからなる発光素子D1に対応してフォトダイオードからなる受光素子1が設けられ、前記発光素子D1には他の発光素子D2が並列に設けられ、前記各発光素子D1,D2により発光素子体20が構成されている。
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a digital signal input circuit according to the present invention will be described with reference to the drawings.
Note that the same or equivalent parts as in the conventional example will be described using the same reference numerals.
In Figure 1, the
前記発光素子体20の各発光素子D1,D2は、互いに極性が異なる状態で逆並列接続されており、この発光素子体20の両端をなす一端側3と他端側5のうち、前記一端側3には、一対の第1抵抗6及び第2抵抗21が互いに並列接続となるように接続され、前記第1抵抗6の入力端6aには電源電圧Vccが接続されていると共に、前記第2抵抗21の入力端21aはグランドGNDに接続されている。
前記発光素子体20の他端側5には、1個のみの入力端子7が設けられている。
The light emitting elements D 1 and D 2 of the light emitting element body 20 are connected in reverse parallel with different polarities, and the one
Only one
図2の構成は、図1のデジタル信号入力回路10の前記入力端子7に対して、リミットスイッチ等の出力側に設けられたNPN型出力トランジスタTR1のコレクタCが接続され、このNPN型出力トランジスタTR1のエミッタEがグランドGNDに接続されている。
In the configuration of FIG. 2, the collector C of an NPN output transistor TR 1 provided on the output side of a limit switch or the like is connected to the
図3の構成は、図1のデジタル信号入力回路10の前記入力端子7に対して、リミットスイッチ等の出力側に設けられたPNP型出力トランジスタTR2のコレクタCが接続され、このPNP型出力トランジスタTR2のエミッタEが電源電圧Vccに接続されている。
In the configuration of FIG. 3, a collector C of a PNP output transistor TR 2 provided on the output side of a limit switch or the like is connected to the
前述の構成において、図2の構成の場合、前記フォトカプラ2が双方向受信型であるため、前記入力端子7に対してNPN型出力トランジスタTR1が接続されていることにより、リミットスイッチ等の信号がオンの時は、前記電源電圧Vccから第1抵抗6、フォトカプラ2、入力端子7及びNPN型出力トランジスタTR1を経てグランドGNDへの経路で電流が流れるためフォトカプラ2がオンとなる。
また、リミットスイッチ等からの信号がオフの時は、信号はオープン状態となるため、フォトカプラ2には電流が流れず、オフとなる。
In the configuration described above, in the configuration of FIG. 2, since the
When the signal from the limit switch or the like is off, the signal is in an open state, so that no current flows through the
また、図3のようにPNP型出力トランジスタTR2を用いた場合、リミットスイッチ等の信号がオンの時、入力端子7、フォトカプラ2、一端側3、第2抵抗21及びグランドGNDの経路で電流が流れてフォトカプラ2がオンとなる。
また、リミットスイッチ等からの信号がオフの時は、信号がオープン状態となるため、フォトカプラ2には電流が流れずオフとなる。
従って、図2及び図3の何れの場合も、リミットスイッチ等の出力の信号がオンの時は、フォトカプラ2がオンとなり、信号がオフの時はフォトカプラ2がオフとなる。
Further, when the PNP output transistor TR 2 is used as shown in FIG. 3, when a signal such as a limit switch is ON, the path of the
When the signal from the limit switch or the like is off, the signal is in an open state, so that no current flows through the
Therefore, in both cases of FIGS. 2 and 3, the
本発明によるデジタル信号入力回路は、フォトカプラの発光素子体の一方の端子に接続された1個のみの共通の入力端子に、NPN型及びPNP型出力トランジスタの何れからの出力信号も入力できることである。 The digital signal input circuit according to the present invention can input an output signal from either an NPN-type or PNP-type output transistor to only one common input terminal connected to one terminal of a light-emitting element body of a photocoupler. is there.
1 受光素子
2 フォトカプラ
3 一端側
5 他端側
6 第1抵抗
7 入力端子
20 発光素子体
21 第2抵抗
21a 入力端
D1,D2 発光素子
Vcc 電源電圧
GND グランド
TR1 NPN型出力トランジスタ
TR2 PNP型出力トランジスタ
1
Claims (2)
前記入力端子(7)には、NPN型出力トランジスタ(TR1)又はPNP型出力トランジスタ(TR2)からの各出力の何れも接続することができる構成であることを特徴とするデジタル信号入力回路。 A light emitting element body (20) composed of a pair of light emitting elements (D 1 , D 2 ) connected in reverse parallel with different polarities, and a light receiving element for receiving light from the light emitting element body (20) ( 1) and a photocoupler (2) comprising a first resistor and a second resistor (6, 21) connected in parallel to one end side (3) of each light emitting element body (20). Power supply voltage (Vcc) and ground (GND), consisting of only one common input terminal (7) connected to the other end side (5) of each light emitting element body (20),
Digital signal input circuit characterized in that any of the outputs from the NPN output transistor (TR 1 ) or the PNP output transistor (TR 2 ) can be connected to the input terminal (7). .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012233437A JP2014086518A (en) | 2012-10-23 | 2012-10-23 | Digital signal input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012233437A JP2014086518A (en) | 2012-10-23 | 2012-10-23 | Digital signal input circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014086518A true JP2014086518A (en) | 2014-05-12 |
Family
ID=50789317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012233437A Pending JP2014086518A (en) | 2012-10-23 | 2012-10-23 | Digital signal input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014086518A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005143002A (en) * | 2003-11-10 | 2005-06-02 | Smc Corp | Input circuit |
WO2012117472A1 (en) * | 2011-03-03 | 2012-09-07 | 株式会社パトライト | Input circuit and integrated circuit having the input circuit integrated therein |
-
2012
- 2012-10-23 JP JP2012233437A patent/JP2014086518A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005143002A (en) * | 2003-11-10 | 2005-06-02 | Smc Corp | Input circuit |
WO2012117472A1 (en) * | 2011-03-03 | 2012-09-07 | 株式会社パトライト | Input circuit and integrated circuit having the input circuit integrated therein |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101186701B1 (en) | Digital output circuit | |
US8471478B2 (en) | Light control signal generating circuit | |
JP5621900B2 (en) | Input circuit and integrated circuit of the input circuit | |
KR101186385B1 (en) | Digital input circuit | |
CN108134518B (en) | Voltage conversion circuit | |
JP2014086518A (en) | Digital signal input circuit | |
CN106896775B (en) | Output circuit for programmable logic controller | |
JP2005143002A (en) | Input circuit | |
JP2016161987A (en) | Reference voltage circuit and electronic apparatus | |
RU2006126856A (en) | VOLTAGE SWITCH PROTECTED FROM CURRENT OVERCURRENT | |
TWI521330B (en) | Power supply select circuit | |
JP4304091B2 (en) | Signal input circuit and relay unit circuit | |
KR101625282B1 (en) | Light projection element driving circuit and photoelectric sensor | |
TW201342992A (en) | Constant current drive circuit for LED | |
TWI810977B (en) | Turn signal control circuit | |
KR20110074202A (en) | Digital signal input circuit | |
US9104002B2 (en) | Optical coupling device | |
KR102224138B1 (en) | Circuit apparatus | |
CN107017872B (en) | Input circuit | |
KR20150086690A (en) | Terminal circuit in inverter | |
JP2007181034A (en) | Input circuit of controller | |
JPS6241341Y2 (en) | ||
TW201509045A (en) | Voltage protection circuit | |
CN106656159A (en) | PLC transistor output port isolation circuit composed of phase inverter and triode | |
JP2015015544A (en) | Semiconductor device and semiconductor relay using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160920 |