JPWO2009028144A1 - Ｄｍａ制御装置およびデータ転送方法 - Google Patents

Ｄｍａ制御装置およびデータ転送方法 Download PDF

Info

Publication number
JPWO2009028144A1
JPWO2009028144A1 JP2009529973A JP2009529973A JPWO2009028144A1 JP WO2009028144 A1 JPWO2009028144 A1 JP WO2009028144A1 JP 2009529973 A JP2009529973 A JP 2009529973A JP 2009529973 A JP2009529973 A JP 2009529973A JP WO2009028144 A1 JPWO2009028144 A1 JP WO2009028144A1
Authority
JP
Japan
Prior art keywords
dma
register
data transfer
parameter
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009529973A
Other languages
English (en)
Other versions
JP4972692B2 (ja
Inventor
昌明 原田
昌明 原田
北村　朋彦
朋彦 北村
関部　勉
勉 関部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009529973A priority Critical patent/JP4972692B2/ja
Publication of JPWO2009028144A1 publication Critical patent/JPWO2009028144A1/ja
Application granted granted Critical
Publication of JP4972692B2 publication Critical patent/JP4972692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)

Abstract

ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にし、ＤＭＡ起動中（転送中）のＤＭＡ制御パラメータの保護を、プロセッサの動作モード遷移を出来る限り少なくした上で実現するＤＭＡ制御装置およびデータ転送方法を提供する。セキュアモードでｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスをロックしてＤＭＡ起動要求する際に、ロック解除設定レジスタ１１８に対し、転送完了時にロック解除することを指示し、パラメータ制御部１１９はｃｈ０状態管理部１１６から転送完了通知を受けるとロック解除設定レジスタ１１８の設定に従い、ロック設定レジスタ１１５に対しロック解除を指示する。

Description

本発明は、ＤＭＡ制御装置およびデータ転送方法に関し、特に、デジタルAV機器等向けシステムLSIにおけるセキュア機構実現に関するものである。
現在、LSI（Large Scale Integrated circuit）の高機能化、高集積化が進む中、デジタルAV家電分野などで用いられるLSIでは、多種多様なアプリケーションの実行が行われる。その中で、コンテンツの著作権保護や個人情報の保護のため、秘匿データの暗号化、復号化処理をセキュアに実行することが必要不可欠である。
その際、CPUの負荷を軽減するため、秘匿なデータを暗号化、復号化するためにＤＭＡ(Direct Memory Access)制御装置を用いてデータ転送を行うケースが一般的である。秘匿データを扱う転送は、不正に実行されることがないようにする必要がある。
その実現手段の一つとして、保護されたプログラムのみが秘匿な処理の実行を行うセキュアモードを活用することが多くなっている。通常のアプリケーションは通常モードで実行し、秘匿性の高い処理を実行するときのみセキュアモードに遷移して必要な処理を行い、処理完了後に再度通常モードに復帰する。
特許文献１には、制御レジスタへの設定により、ＤＭＡチャネルのリソースを割り当てるコンフィグレーションレジスタへの書き込みを不可能にすることで、予期せぬ設定変更に伴う誤動作を防止するための機構について開示されている。図６に、特許文献１記載の機構を一般的なＤＭＡ制御装置に適用した例を示す。
まず、図６に示すＤＭＡ制御装置６０６の一般的な動作を説明する。ここではチャネル（ｃｈ）０からＮまであるＤＭＡチャネルの内、チャネル０（ｃｈ０）を例に説明する。
ＤＭＡ制御装置６０６は、ＣＰＵ１０１からの指示により、周辺回路１０３とメモリ１０５間のデータ転送や、暗号エンジン１０２とメモリ１０５間のデータ転送を制御する。
ＣＰＵ１０１は、チャネル０レジスタ制御部６１１＿０内のｃｈ０制御レジスタ１１４に転送元アドレス、転送先アドレスや転送サイズなどのＤＭＡ制御パラメータを設定した上で、起動要求レジスタ（ｒｅｇ０）にＤＭＡ起動つまり転送開始を指示する。
ＤＭＡ制御装置６０６は、ＣＰＵ１０１からの要求を基にアドレスデコード部６１０で各制御レジスタへのアクセス要求を生成し、各チャネルのレジスタ制御部６１１＿０、６１１＿１、〜、６１１＿Ｎに出力する。
チャネル０レジスタ制御部６１１＿０は、アドレスデコード部６１０からのアクセス要求に応じて、ｃｈ０制御レジスタ１１４へのアクセスを制御する。
ＣＰＵ１０１から複数の起動要求レジスタ（ｒｅｇ０等）に対して転送開始要求（ＤＭＡ起動）が設定されると、調停部１１３は、起動された複数のチャネルの中でどのチャネルの転送を実行するかを選択する。そして、実行部１０８は、調停部１１３にて選択されたチャネルのＤＭＡ制御パラメータに基づいてデータ転送を行う。
次に、特許文献１記載の機構を適用したＤＭＡ制御装置６０６における特徴を説明する。ＤＭＡ制御装置６０６は、ｃｈ０制御レジスタ１１４内にロック設定レジスタ（ｒｅｇｘ）６１５を備える。ロック設定レジスタ６１５に１が設定されると、アクセス制御部６１３がｃｈ０制御レジスタ１１４へのライトアクセスを禁止する。これにより、以降、誤ってｃｈ０制御レジスタ１１４を上書きしてしまうことを防ぐことができる。
ＣＰＵ１０１は、上述の通り、コンテンツの著作権保護処理など秘匿性の高い処理を行う場合、セキュアモードに移行して処理を行うのが一般的である。セキュアモードで実行されるプログラムは、悪意のある者による改ざんや盗み見ができないように保護されている。
そのため、ＣＰＵ１０１がセキュアモードで動作する場合、不正な処理が行われることはない。また、ＣＰＵ１０１は、ＤＭＡ制御装置６０６のレジスタにアクセスする時には、セキュアモードにおけるレジスタアクセスであることを通知するために、プロセッサ動作モード１０９を出力する。セキュアモードと通常モードとで、メモリやレジスタなどのハードウェア資源を共有する場合、モード移行する際にプログラムやデータの退避、復帰が必要となる。
図７に、図６に示したＤＭＡ制御装置６０６の処理の一例を示すフローチャートを示す。
ステップＳ２０１：ＣＰＵ１０１が秘匿なデータ転送を行うために、通常モードからセキュアモードに移行するための処理を実行する。
ステップＳ２０２：セキュアモードにおいて、ＣＰＵ１０１がｃｈ０ＤＭＡ制御レジスタ１１４に対し、転送元アドレス、転送先アドレス、転送サイズなどのＤＭＡ制御パラメータを設定する。
ステップＳ２０３：ＣＰＵ１０１がロック設定レジスタ６１５に１を設定することにより、ｃｈ０制御レジスタ１１４の起動要求レジスタ（ｒｅｇ０）以外へのライトアクセスを禁止する（アクセスをロックする）。
ステップＳ２０５：チャネル０の起動要求レジスタ（ｒｅｇ０）に対し、転送開始を指示するために起動要求設定を行う。
ステップＳ２０６：ＣＰＵ１０１が、セキュアモードから通常モードへの復帰処理を行う。
ステップＳ７０８：ＤＭＡ転送完了通知を受けると、ＣＰＵ１０１が通常モードからセキュアモードへの移行処理を行う。
ステップＳ７０９：セキュアモードにおいて、ＣＰＵ１０１がロック設定レジスタ６１５に０を設定することで、ｃｈ０制御レジスタ１１４へのアクセスロックを解除する。
ステップＳ７１０：ＣＰＵ１０１がセキュアモードから通常モードへの復帰処理を行う。
以上の処理により、秘匿なデータ転送を実行中のＤＭＡチャネル０に対し、悪意を持った者がＤＭＡパラメータを書き換えるなどの不正行為を防ぐことが可能となる。
ここで、ＤＭＡ制御装置におけるチャネルとは、ＤＭＡパラメータを設定して転送を行うために必要なハードウェア資源のことを指す。チャネルが複数存在すると、複数のＤＭＡパラメータを設定、起動することが可能であり、ソフトウェア的には同時に複数種類の転送を実行することが可能となる。
一般的に、ＤＭＡ制御装置は複数のチャネルを備えており、アプリケーションの実行状況に応じて、ソフトウェアが複数のＤＭＡ転送を起動し、ハードウェアが時分割もしくは並行にデータ転送制御を行う。
特開平８−２４１２６６号公報
前記従来の構成では、プロセッサがセキュアモードでDMAチャネルのロック設定／解除設定することにより、1つのDMAチャネルをセキュアモード、通常モードで共用することが可能になる。しかしながら、モード遷移に伴うオーバーヘッドが処理性能劣化の要因になるという課題を有していた。
本発明の目的は、前記従来の課題を解決するもので、ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にし、ＤＭＡ起動中（データ転送中）のＤＭＡ制御パラメータの保護を、プロセッサの動作モード遷移を出来る限り少なくした上で実現するＤＭＡ制御装置およびデータ転送方法を提供することである。
本発明は、プロセッサからＤＭＡ(Direct Memory Access)転送要求を受付けた場合に、ＤＭＡ制御レジスタに設定されているＤＭＡパラメータに従いデータ転送を行うＤＭＡ制御装置であって、データ転送完了時にデータ転送完了通知を生成するチャネル状態管理部と、データ転送中における前記ＤＭＡ制御レジスタへのアクセスを不可能にするレジスタアクセス制御部と、データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するパラメータ制御レジスタと、を備え、前記レジスタアクセス制御部は、データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するパラメータ制御レジスタの設定と、前記チャネル状態管理部から供給された前記データ転送完了通知と、に基づいて、前記ＤＭＡ制御レジスタへのアクセスを制御するＤＭＡ(Direct Memory Access)制御装置を提供する。
本発明に係るＤＭＡ制御装置によれば、データ転送完了時のＤＭＡパラメータの取り扱いを指定し、データ転送完了時にＤＭＡパラメータを制御するので、ＤＭＡ起動中（データ転送中）においてＤＭＡ制御パラメータを保護する動作モードと保護を要しない動作モードとを含む複数の動作モードでＤＭＡチャネルを使用する場合であっても、ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にすることを、プロセッサの動作モード遷移を出来る限り少なくした上で実現できる。
本発明の第１の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 本発明の第１の実施の形態におけるＤＭＡ制御回路の処理例を示すフローチャート 本発明の第２の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 本発明の第３の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 本発明の第４の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 従来のＤＭＡ制御回路を説明するための構成図 従来のＤＭＡ制御回路の処理例を示すフローチャート
符号の説明
１０１ ＣＰＵ
１０２ 暗号エンジン
１０３ 周辺回路
１０５ メモリ
１０６ ＤＭＡ制御装置
１０８ 実行部
１１０ アドレスデコード部
１１１＿０ チャネル０レジスタ制御部
１１２ 調停部
１１３ レジスタアクセス制御部
１１４ ｃｈ０ＤＭＡ制御レジスタ
１１５ ロック設定レジスタ
１１６ ｃｈ０状態管理部
１１８ ロック解除設定レジスタ
１１９ パラメータ制御部
３２０ パラメータクリア設定レジスタ
４２１ 制御対象設定レジスタ
５２２ 動作モード検出部
以下、本発明の実施形態について、図面を参照して説明する。
（実施の形態１）
本発明の第１の実施の形態であるＤＭＡ制御装置の構成および動作を、図１、図２を用いて、図６、図７に示す従来のＤＭＡ制御装置との差分を中心に説明する。図１、図２において、図６、図７と同じ構成要素については同じ符号を用い、説明を省略する。ここでもチャネル０からＮまであるＤＭＡチャネルの内、チャネル０を例に説明する。
図１に示すＤＭＡ制御装置１０６は、プロセッサからＤＭＡ転送要求を受付けた場合に、ＤＭＡ制御レジスタに設定されているＤＭＡパラメータに従いデータ転送を行うものである。ＤＭＡ制御装置１０６は、チャネル状態を管理し、データ転送完了時にデータ転送完了通知を生成するｃｈ０状態管理部１１６と、データ転送完了時のＤＭＡパラメータの取り扱いを指定するｃｈ０パラメータ制御レジスタの設定と、ｃｈ０状態管理部１１６から供給されたデータ転送完了通知と、に基づいて、ｃｈ０ ＤＭＡ制御レジスタ１１４へのアクセスを制御する、パラメータ制御レジスタアクセス制御部１１７、ロック設定レジスタ（ｒｅｇｘ）１１５、パラメータ制御部１１９、およびアクセス制御部１１３と、を備える。
第１の実施の形態であるＤＭＡ制御装置１０６は、データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するｃｈ０パラメータ制御レジスタとして、ＤＭＡ転送完了時にｃｈ０ＤＭＡ制御レジスタへのアクセスロックを解除することを指示するためのロック解除設定レジスタ１１８を備えている。
このロック解除設定レジスタ１１８への設定値はパラメータ制御部１１９に通知される。パラメータ制御部１１９は、ＤＭＡチャネル０の状態を管理するｃｈ０状態管理部１１６からの状態情報に基づきｃｈ０ＤＭＡ制御レジスタ１１４を制御する。
ｃｈ０状態管理部１１６は、停止状態、起動状態（データ転送中）などの状態を管理し、ＤＭＡ転送が完了したことをパラメータ制御部１１９に通知する。
パラメータ制御部１１９は、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したこと通知されると、ロック設定レジスタ１１５に対し、ロック解除を指示する（例えば、ロック設定レジスタに対し０を設定する）。
ロック設定レジスタ１１５にロック解除指示が反映される（例えば、アクセス制御部１１３にロック設定レジスタの値０が通知される）と、アクセス制御部１１３は、それまで禁止していたｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスを許可する。
なお、アクセス制御部１１３は、ＣＰＵ１０１からの動作モード１０９がセキュアモードを示しているときにのみ、ロック設定レジスタ１１５、ロック解除設定レジスタ１１８へのアクセスを許可する。
なお、アクセス制御部１１３は、動作モード１０９が通常モードを示している場合のみ、ｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスを禁止しても良い。すなわち、アクセス制御部１１３は、ｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスが禁止されている状態（例えば、ロック設定レジスタ１１５の値が１である状態）であっても、動作モード１０９がセキュアモードである場合には、ｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスを許可しても良い。
アクセス制御部１１３が行うアクセス禁止の処理は、ｃｈ０ＤＭＡ制御レジスタ１１４へのライトアクセスのみの禁止、もしくはライトアクセスとリードアクセス両方の禁止、のいずれでも良い。
図２は、本実施の形態の処理例を示すフローチャートである。図７との差分を中心に説明する。
ステップＳ２０４：ＣＰＵ１０１は、セキュアモードでＤＭＡパラメータ設定（Ｓ２０２）、パラメータロック設定（Ｓ２０３）後、転送完了時にパラメータ制御部１１９が行うパラメータ制御として、ロック解除設定レジスタ１１８にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロック解除を指示する。
ステップＳ２０７：転送が完了すると、パラメータ制御部１１９は、ｃｈ０状態管理部１１６からの転送完了通知を受けてロック設定レジスタ１１５に０を設定してロックを解除する。ＣＰＵ１０１はＤＭＡ転送完了後、セキュアモードに移行する（図７：Ｓ７０８）ことがない。
ロック解除のためにセキュアモードに移行することがないため、その後の通常モードへの復帰処理Ｓ７１０も不要である。
以上により、プロセッサの動作モード遷移を抑えて、ＤＭＡ制御パラメータの保護および、通常モード、セキュアモードでのＤＭＡチャネル共用を実現することが可能となる。
（実施の形態２）
本発明の第２の実施の形態であるＤＭＡ制御装置の構成および動作を、図３を用いて説明する。ここでは、第1の実施の形態であるＤＭＡ制御装置の構成と異なる点を中心に説明する。
本実施の形態におけるＤＭＡ制御装置３０６は、ｃｈ０パラメータ制御レジスタとして、ＤＭＡ転送完了時にｃｈ０ＤＭＡ制御レジスタ１１４を初期化することを指示するためのパラメータクリア設定レジスタ３２０を備える。
このパラメータクリア設定レジスタ３２０への設定値は、パラメータ制御部３１９に通知される。パラメータ制御部３１９は、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したこと通知されるとｃｈ０ＤＭＡ制御レジスタ１１４を初期化する。
この初期化機構を備えることで、秘匿データの転送完了後にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロックを解除しても、通常モードの悪意を持ったプログラムにより、秘匿データの転送先情報などのＤＭＡ制御パラメータを盗み見られることを回避するために、プロセッサがセキュアモードに遷移してＤＭＡ制御パラメータをクリアする必要が無くなる。なお、ＤＭＡ転送中にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロックをしていない場合にも、本実施形態の初期化機構は有効である。すなわち、本実施形態の初期化機構によれば、転送完了後にＤＭＡパラメータをクリアすることにより、プロセッサの動作モード遷移を出来る限り少なくした上で、転送完了時（IDLE時）における悪意を持った者による改ざん等を防ぐことができる。
（実施の形態３）
本発明の第３の実施の形態であるＤＭＡ制御装置の構成および動作を、図４を用いて説明する。ここでは、第1、第２の実施の形態であるＤＭＡ制御装置の構成と異なる点を中心に説明する。
本実施の形態におけるＤＭＡ制御装置４０６は、ｃｈ０パラメータ制御レジスタであるロック解除設定レジスタ１１８、パラメータクリア設定レジスタ３２０への設定によるパラメータ制御対象レジスタを特定するための制御対象設定レジスタ４２１を備える。
この制御対象設定レジスタ４２１への設定値は、パラメータ制御部４１９に通知される。パラメータ制御部４１９は、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したこと通知されると、制御対象設定レジスタ４２１への設定内容に基づき、複数あるｃｈ０ＤＭＡ制御レジスタ１１４の内、対象となるレジスタを初期化するとともに、ロック設定レジスタ４１５に対し、ロック解除の対象となるレジスタを通知する。
ロック設定レジスタ４１５は、ｃｈ０ＤＭＡ制御レジスタ１１４のレジスタ毎にロック設定する手段を備える。アクセス制御部４１３は、ロック設定レジスタ４１５からのレジスタ毎のロック設定情報を受け、ロック解除されているレジスタに対してのみアクセスを許可する。
この制御対象レジスタ設定機構を備えることで、セキュアモードでＤＭＡ転送した後、通常モードで一部のＤＭＡ制御パラメータを引き継いで転送を行う場合などに、パラメータ設定を簡略化できる。
なお、制御対象設定レジスタ４２１はロック解除、パラメータクリアの両方を適用するように設定されものでも良く、個別に適用するよう設定するものでも良い。
（実施の形態４）
本発明の第４の実施の形態であるＤＭＡ制御装置の構成および動作を、図５を用いて説明する。ここでは、第1〜３の実施の形態であるＤＭＡ制御装置の構成と異なる点を中心に説明する。
本実施の形態におけるＤＭＡ制御装置５０６は、動作モード検出部５２２を備える。ロック設定レジスタ１１５、ロック解除設定レジスタ１１８、パラメータクリア設定レジスタ３２０への設定をＣＰＵ１０１がセキュアモードで設定するのではなく、動作モード検出部５２２がＣＰＵ１０１からのセキュアモードでのｃｈ０起動要求を検出するとアクセス制御部５１３、パラメータ制御部５１９に対して通知する。アクセス制御部５１３は、動作モード検出部５２２からの通知を受けると、ロック設定レジスタ１１５の値とは無関係にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロック制御を行う。パラメータ制御部５１９は、動作モード検出部５２２からの通知を受けた場合に、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したことが通知されると、ロック解除設定レジスタ１１８、パラメータクリア設定レジスタ３２０への設定とは無関係に、ｃｈ０ＤＭＡ制御レジスタ１１４の初期化、ロック設定レジスタ１１５へのロック解除設定を行う。
この動作モード検出機構を備えることで、ロック設定、ロック解除設定、パラメータクリア設定を簡略化することができる。
以上説明した各実施形態に係るＤＭＡ制御装置およびデータ転送方法によれば、プロセッサがセキュアモードでDMA転送を行う場合、転送完了後のモード遷移を削減できるため、秘匿な処理用のセキュアモードを備えたプロセッサを実装するデジタル機器全般に利用することができる。
なお、以上説明した各実施の形態では、動作モードとして、プロセッサのセキュアモード、通常モードを例にセキュアモードでの処理内容を通常モードモードから見えなくする例を示したが、その他にも、動作モードとして、車のシステムにおいて、車の動作制御など人命に関わる重要データを扱う秘匿データ処理処理状態と、通信系の処理やレーンや物体の認識など一般の情報処理を行う通常データ処理状態を例にして、秘匿データ処理状態の処理内容を通常データ処理状態から見えなくするケースも考えられる。つまり、本発明は個人情報や課金情報などの秘匿性の高いデータを処理する動作モードの処理内容を、ネットワークで送受信するフリーなコンテンツ情報や、センサーやカメラなどから取得した周辺状況などの通常データを処理する動作モードから見えなくすることで、秘匿性を高めることができるデジタル機器全般への利用が想定される。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、２００７年８月３０日出願の日本特許出願（特願２００７−２２３６０７）に基づくものであり、その内容はここに参照として取り込まれる。
本発明に係るＤＭＡ制御装置及びデータ転送方法は、データ転送完了時のＤＭＡパラメータの取り扱いを指定し、データ転送完了時にＤＭＡパラメータを制御するので、ＤＭＡ起動中（データ転送中）においてＤＭＡ制御パラメータを保護する動作モードと保護を要しない動作モードとを含む複数の動作モードでＤＭＡチャネルを使用する場合であっても、ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にすることを、プロセッサの動作モード遷移を出来る限り少なくした上で実現できる効果を有し、デジタルAV機器や車載機器等向けシステムLSIにおけるＤＭＡ制御装置およびデータ転送方法等に有用である。
本発明は、ＤＭＡ制御装置およびデータ転送方法に関し、特に、デジタルAV機器等向けシステムLSIにおけるセキュア機構実現に関するものである。
現在、LSI（Large Scale Integrated circuit）の高機能化、高集積化が進む中、デジタルAV家電分野などで用いられるLSIでは、多種多様なアプリケーションの実行が行われる。その中で、コンテンツの著作権保護や個人情報の保護のため、秘匿データの暗号化、復号化処理をセキュアに実行することが必要不可欠である。
その際、CPUの負荷を軽減するため、秘匿なデータを暗号化、復号化するためにＤＭＡ(Direct Memory Access)制御装置を用いてデータ転送を行うケースが一般的である。秘匿データを扱う転送は、不正に実行されることがないようにする必要がある。
その実現手段の一つとして、保護されたプログラムのみが秘匿な処理の実行を行うセキュアモードを活用することが多くなっている。通常のアプリケーションは通常モードで実行し、秘匿性の高い処理を実行するときのみセキュアモードに遷移して必要な処理を行い、処理完了後に再度通常モードに復帰する。
特許文献１には、制御レジスタへの設定により、ＤＭＡチャネルのリソースを割り当てるコンフィグレーションレジスタへの書き込みを不可能にすることで、予期せぬ設定変更に伴う誤動作を防止するための機構について開示されている。図６に、特許文献１記載の機構を一般的なＤＭＡ制御装置に適用した例を示す。
まず、図６に示すＤＭＡ制御装置６０６の一般的な動作を説明する。ここではチャネル（ｃｈ）０からＮまであるＤＭＡチャネルの内、チャネル０（ｃｈ０）を例に説明する。
ＤＭＡ制御装置６０６は、ＣＰＵ１０１からの指示により、周辺回路１０３とメモリ１０５間のデータ転送や、暗号エンジン１０２とメモリ１０５間のデータ転送を制御する。
ＣＰＵ１０１は、チャネル０レジスタ制御部６１１＿０内のｃｈ０制御レジスタ１１４に転送元アドレス、転送先アドレスや転送サイズなどのＤＭＡ制御パラメータを設定した上で、起動要求レジスタ（ｒｅｇ０）にＤＭＡ起動つまり転送開始を指示する。
ＤＭＡ制御装置６０６は、ＣＰＵ１０１からの要求を基にアドレスデコード部６１０で各制御レジスタへのアクセス要求を生成し、各チャネルのレジスタ制御部６１１＿０、６１１＿１、〜、６１１＿Ｎに出力する。
チャネル０レジスタ制御部６１１＿０は、アドレスデコード部６１０からのアクセス要求に応じて、ｃｈ０制御レジスタ１１４へのアクセスを制御する。
ＣＰＵ１０１から複数の起動要求レジスタ（ｒｅｇ０等）に対して転送開始要求（ＤＭＡ起動）が設定されると、調停部１１２は、起動された複数のチャネルの中でどのチャネルの転送を実行するかを選択する。そして、実行部１０８は、調停部１１２にて選択されたチャネルのＤＭＡ制御パラメータに基づいてデータ転送を行う。
次に、特許文献１記載の機構を適用したＤＭＡ制御装置６０６における特徴を説明する。ＤＭＡ制御装置６０６は、ｃｈ０制御レジスタ１１４内にロック設定レジスタ（ｒｅｇｘ）６１５を備える。ロック設定レジスタ６１５に１が設定されると、アクセス制御部６１３がｃｈ０制御レジスタ１１４へのライトアクセスを禁止する。これにより、以降、誤ってｃｈ０制御レジスタ１１４を上書きしてしまうことを防ぐことができる。
ＣＰＵ１０１は、上述の通り、コンテンツの著作権保護処理など秘匿性の高い処理を行う場合、セキュアモードに移行して処理を行うのが一般的である。セキュアモードで実行されるプログラムは、悪意のある者による改ざんや盗み見ができないように保護されている。
そのため、ＣＰＵ１０１がセキュアモードで動作する場合、不正な処理が行われることはない。また、ＣＰＵ１０１は、ＤＭＡ制御装置６０６のレジスタにアクセスする時には、セキュアモードにおけるレジスタアクセスであることを通知するために、プロセッサ動作モード１０９を出力する。セキュアモードと通常モードとで、メモリやレジスタなどのハードウェア資源を共有する場合、モード移行する際にプログラムやデータの退避、復帰が必要となる。
図７に、図６に示したＤＭＡ制御装置６０６の処理の一例を示すフローチャートを示す。
ステップＳ２０１：ＣＰＵ１０１が秘匿なデータ転送を行うために、通常モードからセキュアモードに移行するための処理を実行する。
ステップＳ２０２：セキュアモードにおいて、ＣＰＵ１０１がｃｈ０ＤＭＡ制御レジスタ１１４に対し、転送元アドレス、転送先アドレス、転送サイズなどのＤＭＡ制御パラメータを設定する。
ステップＳ２０３：ＣＰＵ１０１がロック設定レジスタ６１５に１を設定することにより、ｃｈ０制御レジスタ１１４の起動要求レジスタ（ｒｅｇ０）以外へのライトアクセスを禁止する（アクセスをロックする）。
ステップＳ２０５：チャネル０の起動要求レジスタ（ｒｅｇ０）に対し、転送開始を指示するために起動要求設定を行う。
ステップＳ２０６：ＣＰＵ１０１が、セキュアモードから通常モードへの復帰処理を行う。
ステップＳ７０８：ＤＭＡ転送完了通知を受けると、ＣＰＵ１０１が通常モードからセキュアモードへの移行処理を行う。
ステップＳ７０９：セキュアモードにおいて、ＣＰＵ１０１がロック設定レジスタ６１５に０を設定することで、ｃｈ０制御レジスタ１１４へのアクセスロックを解除する。
ステップＳ７１０：ＣＰＵ１０１がセキュアモードから通常モードへの復帰処理を行う。
以上の処理により、秘匿なデータ転送を実行中のＤＭＡチャネル０に対し、悪意を持った者がＤＭＡパラメータを書き換えるなどの不正行為を防ぐことが可能となる。
ここで、ＤＭＡ制御装置におけるチャネルとは、ＤＭＡパラメータを設定して転送を行うために必要なハードウェア資源のことを指す。チャネルが複数存在すると、複数のＤＭＡパラメータを設定、起動することが可能であり、ソフトウェア的には同時に複数種類の転送を実行することが可能となる。
一般的に、ＤＭＡ制御装置は複数のチャネルを備えており、アプリケーションの実行状況に応じて、ソフトウェアが複数のＤＭＡ転送を起動し、ハードウェアが時分割もしくは並行にデータ転送制御を行う。
特開平８−２４１２６６号公報
前記従来の構成では、プロセッサがセキュアモードでDMAチャネルのロック設定／解除設定することにより、1つのDMAチャネルをセキュアモード、通常モードで共用することが可能になる。しかしながら、モード遷移に伴うオーバーヘッドが処理性能劣化の要因になるという課題を有していた。
本発明の目的は、前記従来の課題を解決するもので、ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にし、ＤＭＡ起動中（データ転送中）のＤＭＡ制御パラメータの保護を、プロセッサの動作モード遷移を出来る限り少なくした上で実現するＤＭＡ制御装置およびデータ転送方法を提供することである。
本発明は、プロセッサからＤＭＡ(Direct Memory Access)転送要求を受付けた場合に、ＤＭＡ制御レジスタに設定されているＤＭＡパラメータに従いデータ転送を行うＤＭＡ制御装置であって、データ転送完了時にデータ転送完了通知を生成するチャネル状態管理部と、データ転送中における前記ＤＭＡ制御レジスタへのアクセスを不可能にするレジスタアクセス制御部と、データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するパラメータ制御レジスタと、を備え、前記レジスタアクセス制御部は、データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するパラメータ制御レジスタの設定と、前記チャネル状態管理部から供給された前記データ転送完了通知と、に基づいて、前記ＤＭＡ制御レジスタへのアクセスを制御するＤＭＡ(Direct Memory Access)制御装置を提供する。
本発明に係るＤＭＡ制御装置によれば、データ転送完了時のＤＭＡパラメータの取り扱いを指定し、データ転送完了時にＤＭＡパラメータを制御するので、ＤＭＡ起動中（データ転送中）においてＤＭＡ制御パラメータを保護する動作モードと保護を要しない動作モードとを含む複数の動作モードでＤＭＡチャネルを使用する場合であっても、ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にすることを、プロセッサの動作モード遷移を出来る限り少なくした上で実現できる。
本発明の第１の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 本発明の第１の実施の形態におけるＤＭＡ制御回路の処理例を示すフローチャート 本発明の第２の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 本発明の第３の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 本発明の第４の実施の形態にかかるＤＭＡ制御回路を説明するための構成図 従来のＤＭＡ制御回路を説明するための構成図 従来のＤＭＡ制御回路の処理例を示すフローチャート
以下、本発明の実施形態について、図面を参照して説明する。
（実施の形態１）
本発明の第１の実施の形態であるＤＭＡ制御装置の構成および動作を、図１、図２を用いて、図６、図７に示す従来のＤＭＡ制御装置との差分を中心に説明する。図１、図２において、図６、図７と同じ構成要素については同じ符号を用い、説明を省略する。ここでもチャネル０からＮまであるＤＭＡチャネルの内、チャネル０を例に説明する。
図１に示すＤＭＡ制御装置１０６は、プロセッサからＤＭＡ転送要求を受付けた場合に、ＤＭＡ制御レジスタに設定されているＤＭＡパラメータに従いデータ転送を行うものである。ＤＭＡ制御装置１０６は、チャネル状態を管理し、データ転送完了時にデータ転送完了通知を生成するｃｈ０状態管理部１１６と、データ転送完了時のＤＭＡパラメータの取り扱いを指定するｃｈ０パラメータ制御レジスタの設定と、ｃｈ０状態管理部１１６から供給されたデータ転送完了通知と、に基づいて、ｃｈ０ ＤＭＡ制御レジスタ１１４へのアクセスを制御する、パラメータ制御レジスタアクセス制御部１１７、ロック設定レジスタ（ｒｅｇｘ）１１５、パラメータ制御部１１９、およびアクセス制御部１１３と、を備える。
第１の実施の形態であるＤＭＡ制御装置１０６は、データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するｃｈ０パラメータ制御レジスタとして、ＤＭＡ転送完了時にｃｈ０ＤＭＡ制御レジスタへのアクセスロックを解除することを指示するためのロック解除設定レジスタ１１８を備えている。
このロック解除設定レジスタ１１８への設定値はパラメータ制御部１１９に通知される。パラメータ制御部１１９は、ＤＭＡチャネル０の状態を管理するｃｈ０状態管理部１１６からの状態情報に基づきｃｈ０ＤＭＡ制御レジスタ１１４を制御する。
ｃｈ０状態管理部１１６は、停止状態、起動状態（データ転送中）などの状態を管理し、ＤＭＡ転送が完了したことをパラメータ制御部１１９に通知する。
パラメータ制御部１１９は、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したこと通知されると、ロック設定レジスタ１１５に対し、ロック解除を指示する（例えば、ロック設定レジスタに対し０を設定する）。
ロック設定レジスタ１１５にロック解除指示が反映される（例えば、アクセス制御部１１３にロック設定レジスタの値０が通知される）と、アクセス制御部１１３は、それまで禁止していたｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスを許可する。
なお、アクセス制御部１１３は、ＣＰＵ１０１からの動作モード１０９がセキュアモードを示しているときにのみ、ロック設定レジスタ１１５、ロック解除設定レジスタ１１８へのアクセスを許可する。
なお、アクセス制御部１１３は、動作モード１０９が通常モードを示している場合のみ、ｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスを禁止しても良い。すなわち、アクセス制御部１１３は、ｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスが禁止されている状態（例えば、ロック設定レジスタ１１５の値が１である状態）であっても、動作モード１０９がセキュアモードである場合には、ｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスを許可しても良い。
アクセス制御部１１３が行うアクセス禁止の処理は、ｃｈ０ＤＭＡ制御レジスタ１１４へのライトアクセスのみの禁止、もしくはライトアクセスとリードアクセス両方の禁止、のいずれでも良い。
図２は、本実施の形態の処理例を示すフローチャートである。図７との差分を中心に説明する。
ステップＳ２０４：ＣＰＵ１０１は、セキュアモードでＤＭＡパラメータ設定（Ｓ２０２）、パラメータロック設定（Ｓ２０３）後、転送完了時にパラメータ制御部１１９が行うパラメータ制御として、ロック解除設定レジスタ１１８にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロック解除を指示する。
ステップＳ２０７：転送が完了すると、パラメータ制御部１１９は、ｃｈ０状態管理部１１６からの転送完了通知を受けてロック設定レジスタ１１５に０を設定してロックを解除する。ＣＰＵ１０１はＤＭＡ転送完了後、セキュアモードに移行する（図７：Ｓ７０８）ことがない。
ロック解除のためにセキュアモードに移行することがないため、その後の通常モードへの復帰処理Ｓ７１０も不要である。
以上により、プロセッサの動作モード遷移を抑えて、ＤＭＡ制御パラメータの保護および、通常モード、セキュアモードでのＤＭＡチャネル共用を実現することが可能となる。
（実施の形態２）
本発明の第２の実施の形態であるＤＭＡ制御装置の構成および動作を、図３を用いて説明する。ここでは、第1の実施の形態であるＤＭＡ制御装置の構成と異なる点を中心に説明する。
本実施の形態におけるＤＭＡ制御装置３０６は、ｃｈ０パラメータ制御レジスタとして、ＤＭＡ転送完了時にｃｈ０ＤＭＡ制御レジスタ１１４を初期化することを指示するためのパラメータクリア設定レジスタ３２０を備える。
このパラメータクリア設定レジスタ３２０への設定値は、パラメータ制御部３１９に通知される。パラメータ制御部３１９は、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したこと通知されるとｃｈ０ＤＭＡ制御レジスタ１１４を初期化する。
この初期化機構を備えることで、秘匿データの転送完了後にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロックを解除しても、通常モードの悪意を持ったプログラムにより、秘匿データの転送先情報などのＤＭＡ制御パラメータを盗み見られることを回避するために、プロセッサがセキュアモードに遷移してＤＭＡ制御パラメータをクリアする必要が無くなる。なお、ＤＭＡ転送中にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロックをしていない場合にも、本実施形態の初期化機構は有効である。すなわち、本実施形態の初期化機構によれば、転送完了後にＤＭＡパラメータをクリアすることにより、プロセッサの動作モード遷移を出来る限り少なくした上で、転送完了時（IDLE時）における悪意を持った者による改ざん等を防ぐことができる。
（実施の形態３）
本発明の第３の実施の形態であるＤＭＡ制御装置の構成および動作を、図４を用いて説明する。ここでは、第1、第２の実施の形態であるＤＭＡ制御装置の構成と異なる点を中心に説明する。
本実施の形態におけるＤＭＡ制御装置４０６は、ｃｈ０パラメータ制御レジスタであるロック解除設定レジスタ１１８、パラメータクリア設定レジスタ３２０への設定によるパラメータ制御対象レジスタを特定するための制御対象設定レジスタ４２１を備える。
この制御対象設定レジスタ４２１への設定値は、パラメータ制御部４１９に通知される。パラメータ制御部４１９は、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したこと通知されると、制御対象設定レジスタ４２１への設定内容に基づき、複数あるｃｈ０ＤＭＡ制御レジスタ１１４の内、対象となるレジスタを初期化するとともに、ロック設定レジスタ４１５に対し、ロック解除の対象となるレジスタを通知する。
ロック設定レジスタ４１５は、ｃｈ０ＤＭＡ制御レジスタ１１４のレジスタ毎にロック設定する手段を備える。アクセス制御部４１３は、ロック設定レジスタ４１５からのレジスタ毎のロック設定情報を受け、ロック解除されているレジスタに対してのみアクセスを許可する。
この制御対象レジスタ設定機構を備えることで、セキュアモードでＤＭＡ転送した後、通常モードで一部のＤＭＡ制御パラメータを引き継いで転送を行う場合などに、パラメータ設定を簡略化できる。
なお、制御対象設定レジスタ４２１はロック解除、パラメータクリアの両方を適用するように設定されものでも良く、個別に適用するよう設定するものでも良い。
（実施の形態４）
本発明の第４の実施の形態であるＤＭＡ制御装置の構成および動作を、図５を用いて説明する。ここでは、第１〜３の実施の形態であるＤＭＡ制御装置の構成と異なる点を中心に説明する。
本実施の形態におけるＤＭＡ制御装置５０６は、動作モード検出部５２２を備える。ロック設定レジスタ１１５、ロック解除設定レジスタ１１８、パラメータクリア設定レジスタ３２０への設定をＣＰＵ１０１がセキュアモードで設定するのではなく、動作モード検出部５２２がＣＰＵ１０１からのセキュアモードでのｃｈ０起動要求を検出するとアクセス制御部５１３、パラメータ制御部５１９に対して通知する。アクセス制御部５１３は、動作モード検出部５２２からの通知を受けると、ロック設定レジスタ１１５の値とは無関係にｃｈ０ＤＭＡ制御レジスタ１１４へのアクセスロック制御を行う。パラメータ制御部５１９は、動作モード検出部５２２からの通知を受けた場合に、ｃｈ０状態管理部１１６からＤＭＡ転送が完了したことが通知されると、ロック解除設定レジスタ１１８、パラメータクリア設定レジスタ３２０への設定とは無関係に、ｃｈ０ＤＭＡ制御レジスタ１１４の初期化、ロック設定レジスタ１１５へのロック解除設定を行う。
この動作モード検出機構を備えることで、ロック設定、ロック解除設定、パラメータクリア設定を簡略化することができる。
以上説明した各実施形態に係るＤＭＡ制御装置およびデータ転送方法によれば、プロセッサがセキュアモードでDMA転送を行う場合、転送完了後のモード遷移を削減できるため、秘匿な処理用のセキュアモードを備えたプロセッサを実装するデジタル機器全般に利用することができる。
なお、以上説明した各実施の形態では、動作モードとして、プロセッサのセキュアモード、通常モードを例にセキュアモードでの処理内容を通常モードモードから見えなくする例を示したが、その他にも、動作モードとして、車のシステムにおいて、車の動作制御など人命に関わる重要データを扱う秘匿データ処理状態と、通信系の処理やレーンや物体の認識など一般の情報処理を行う通常データ処理状態を例にして、秘匿データ処理状態の処理内容を通常データ処理状態から見えなくするケースも考えられる。つまり、本発明は個人情報や課金情報などの秘匿性の高いデータを処理する動作モードの処理内容を、ネットワークで送受信するフリーなコンテンツ情報や、センサーやカメラなどから取得した周辺状況などの通常データを処理する動作モードから見えなくすることで、秘匿性を高めることができるデジタル機器全般への利用が想定される。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、２００７年８月３０日出願の日本特許出願（特願２００７−２２３６０７）に基づくものであり、その内容はここに参照として取り込まれる。
本発明に係るＤＭＡ制御装置及びデータ転送方法は、データ転送完了時のＤＭＡパラメータの取り扱いを指定し、データ転送完了時にＤＭＡパラメータを制御するので、ＤＭＡ起動中（データ転送中）においてＤＭＡ制御パラメータを保護する動作モードと保護を要しない動作モードとを含む複数の動作モードでＤＭＡチャネルを使用する場合であっても、ＤＭＡチャネルをプロセッサの動作モードと非依存で使用可能にすることを、プロセッサの動作モード遷移を出来る限り少なくした上で実現できる効果を有し、デジタルAV機器や車載機器等向けシステムLSIにおけるＤＭＡ制御装置およびデータ転送方法等に有用である。
１０１ ＣＰＵ
１０２ 暗号エンジン
１０３ 周辺回路
１０５ メモリ
１０６ ＤＭＡ制御装置
１０８ 実行部
１１０ アドレスデコード部
１１１＿０ チャネル０レジスタ制御部
１１２ 調停部
１１３ レジスタアクセス制御部
１１４ ｃｈ０ＤＭＡ制御レジスタ
１１５ ロック設定レジスタ
１１６ ｃｈ０状態管理部
１１８ ロック解除設定レジスタ
１１９ パラメータ制御部
３２０ パラメータクリア設定レジスタ
４２１ 制御対象設定レジスタ
５２２ 動作モード検出部

Claims (12)

  1. プロセッサからＤＭＡ(Direct Memory Access)転送要求を受付けた場合に、ＤＭＡ制御レジスタに設定されているＤＭＡパラメータに従いデータ転送を行うＤＭＡ制御装置であって、
    データ転送完了時にデータ転送完了通知を生成するチャネル状態管理部と、
    データ転送中における前記ＤＭＡ制御レジスタへのアクセスを不可能にするレジスタアクセス制御部と、
    データ転送完了時の前記ＤＭＡパラメータの取り扱いを指定するパラメータ制御レジスタと、を備え、
    前記レジスタアクセス制御部は、前記パラメータ制御レジスタの設定と、前記チャネル状態管理部から供給された前記データ転送完了通知と、に基づいて、前記ＤＭＡ制御レジスタへのアクセスを制御するものであるＤＭＡ制御装置。
  2. 請求項１記載のＤＭＡ制御装置であって、
    前記ＤＭＡパラメータは、前記プロセッサから供給される転送元情報、転送先情報、および転送サイズを含むものであるＤＭＡ制御装置。
  3. 請求項１記載のＤＭＡ制御装置であって、
    前記パラメータ制御レジスタは、データ転送完了時に前記ＤＭＡ制御レジスタへのアクセスを可能にするとの前記ＤＭＡパラメータの取り扱いを指定するものを含むＤＭＡ制御装置。
  4. 請求項１記載のＤＭＡ制御装置であって、
    前記パラメータ制御レジスタは、データ転送完了時に前記ＤＭＡ制御レジスタをクリアするとの前記ＤＭＡパラメータの取り扱いを指定するものを含むＤＭＡ制御装置。
  5. 請求項１記載のＤＭＡ制御装置であって、
    前記ＤＭＡ制御レジスタを複数備え、
    前記レジスタアクセス制御部は、前記複数のＤＭＡ制御レジスタのいずれを制御するかを指定するパラメータ制御対象選択レジスタを有し、前記パラメータ制御対象選択レジスタで指定されているＤＭＡ制御レジスタへのアクセスのみを制御するものであるＤＭＡ制御装置。
  6. 請求項１記載のＤＭＡ制御装置であって、
    前記プロセッサの動作モードを検出する動作モード検出部を備え、
    前記レジスタアクセス制御部は、前記動作モード検出部が所定の動作モードを検出した場合に、前記ＤＭＡ制御レジスタへのアクセスを可または不可にする制御を行うものであるＤＭＡ制御装置。
  7. 請求項６記載のＤＭＡ制御装置であって、
    前記所定の動作モードが、前記プロセッサが秘匿な処理を実行するためのセキュアモードであるものであるＤＭＡ制御装置。
  8. 請求項１記載のＤＭＡ制御装置であって、
    前記レジスタアクセス制御部は、前記プロセッサから通知される動作モードを受付ける機能を有し、前記ＤＭＡ制御レジスタへのアクセスを不可能にする状態において、前記動作モードが、前記プロセッサが秘匿な処理を実行するためのセキュアモード以外の場合に、前記ＤＭＡ制御レジスタへのアクセスを可または不可にする制御を行うものであるＤＭＡ制御装置。
  9. セキュアモードおよび通常モードで動作するＤＭＡ制御装置がデータ転送を行うデータ転送方法であって、
    前記セキュアモードで、ＤＭＡ制御レジスタにＤＭＡパラメータを設定するステップと、
    前記セキュアモードで、前記ＤＭＡパラメータへのアクセスロックを設定するステップと、
    前記セキュアモードで、データ転送完了時に、前記ＤＭＡパラメータへのアクセスロックを解除するように設定するステップと、
    前記セキュアモードで、データ転送を開始するステップと、
    前記通常モードで、データ転送完了を検出した場合に、前記ＤＭＡ制御レジスタへのアクセスロックを解除するステップと、を有するデータ転送方法。
  10. セキュアモードおよび通常モードで動作するＤＭＡ制御装置がデータ転送を行うデータ転送方法であって、
    前記セキュアモードで、ＤＭＡ制御レジスタにＤＭＡパラメータを設定するステップと、
    前記セキュアモードで、前記ＤＭＡパラメータへのアクセスロックを設定するステップと、
    前記セキュアモードで、データ転送完了時に、前記ＤＭＡパラメータを初期化するように設定するステップと、
    前記セキュアモードで、データ転送を開始するステップと、
    前記通常モードで、データ転送完了を検出した場合に、前記ＤＭＡパラメータを初期化するステップと、を有するデータ転送方法。
  11. 請求項９記載のデータ転送方法であって、
    前記セキュアモードで、制御対象の前記ＤＭＡ制御レジスタを特定するステップと、
    前記通常モードで、データ転送完了を検出した場合に、制御対象の前記ＤＭＡ制御レジスタのＤＭＡパラメータを初期化し、前記ＤＭＡ制御レジスタへのアクセスロックを解除するステップと、を有するデータ転送方法。
  12. 請求項９記載のデータ転送方法であって、
    動作モードを検出するステップと、
    検出した動作モードに応じて、前記ＤＭＡパラメータへのアクセスロックを設定／解除し、前記ＤＭＡパラメータを初期化するステップと、を有するデータ転送方法。
JP2009529973A 2007-08-30 2008-08-12 Ｄｍａ制御装置およびデータ転送方法 Expired - Fee Related JP4972692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009529973A JP4972692B2 (ja) 2007-08-30 2008-08-12 Ｄｍａ制御装置およびデータ転送方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007223607 2007-08-30
JP2007223607 2007-08-30
PCT/JP2008/002205 WO2009028144A1 (ja) 2007-08-30 2008-08-12 Ｄｍａ制御装置およびデータ転送方法
JP2009529973A JP4972692B2 (ja) 2007-08-30 2008-08-12 Ｄｍａ制御装置およびデータ転送方法

Publications (2)

Publication Number Publication Date
JPWO2009028144A1 true JPWO2009028144A1 (ja) 2010-11-25
JP4972692B2 JP4972692B2 (ja) 2012-07-11

Family

ID=40386887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009529973A Expired - Fee Related JP4972692B2 (ja) 2007-08-30 2008-08-12 Ｄｍａ制御装置およびデータ転送方法

Country Status (4)

Country Link
US (1) US20110196994A1 (ja)
JP (1) JP4972692B2 (ja)
CN (1) CN101796500A (ja)
WO (1) WO2009028144A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591824B (zh) * 2011-12-27 2014-11-05 深圳国微技术有限公司 Soc芯片系统中控制保密数据搬运的dma控制器
US9672178B1 (en) * 2013-03-15 2017-06-06 Bitmicro Networks, Inc. Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system
CN114385529A (zh) * 2020-10-16 2022-04-22 瑞昱半导体股份有限公司 直接记忆体存取控制器、使用其之电子装置以及操作其的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292355A (ja) * 1987-05-26 1988-11-29 Canon Inc Ｄｍａ転送制御方式
US5430853A (en) * 1987-02-26 1995-07-04 Canon Kabushiki Kaisha Update of control parameters of a direct memory access system without use of associated processor
JPH02176843A (ja) * 1988-12-27 1990-07-10 Nec Corp Ｄｍａ制御装置
JPH0657316A (ja) * 1992-08-12 1994-03-01 Sumitomo Metal Ind Ltd 高炉のキリカス引き抜き装置
JP3517987B2 (ja) * 1994-10-14 2004-04-12 富士通株式会社 ダイレクト・メモリ・アクセスの二重設定防止回路
US6629166B1 (en) * 2000-06-29 2003-09-30 Intel Corporation Methods and systems for efficient connection of I/O devices to a channel-based switched fabric
JP4347582B2 (ja) * 2003-02-04 2009-10-21 パナソニック株式会社 情報処理装置
JP2005056067A (ja) * 2003-08-01 2005-03-03 Matsushita Electric Ind Co Ltd Ｄｍａ転送制御装置
JP2005165508A (ja) * 2003-12-01 2005-06-23 Renesas Technology Corp ダイレクトメモリアクセスコントローラ
US8239673B2 (en) * 2004-04-08 2012-08-07 Texas Instruments Incorporated Methods, apparatus and systems with loadable kernel architecture for processors
US7574537B2 (en) * 2005-02-03 2009-08-11 International Business Machines Corporation Method, apparatus, and computer program product for migrating data pages by disabling selected DMA operations in a physical I/O adapter
US8108905B2 (en) * 2006-10-26 2012-01-31 International Business Machines Corporation System and method for an isolated process to control address translation
US8037213B2 (en) * 2007-05-30 2011-10-11 International Business Machines Corporation Replenishing data descriptors in a DMA injection FIFO buffer

Also Published As

Publication number Publication date
WO2009028144A1 (ja) 2009-03-05
US20110196994A1 (en) 2011-08-11
CN101796500A (zh) 2010-08-04
JP4972692B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
US7350084B2 (en) Data management system, data processing system, and computer-readable medium having on which data management program is recorded
US6851056B2 (en) Control function employing a requesting master id and a data address to qualify data access within an integrated system
US8356188B2 (en) Secure system-on-chip
EP1347384A2 (en) Internal memory type tamper resistant microprocessor with secret protection function
EP1662356A2 (en) Information leakage prevention method and apparatus and program for the same
EP2706478B1 (en) Protecting secure software in a multi-security-CPU system
US20060206634A1 (en) DMA controller
TW200941278A (en) Secure update of boot image without knowledge of secure key
JP2008052704A (ja) コンピュータおよび共有パスワードの管理方法
WO2012047200A1 (en) Scrambling an address and encrypting write data for storing in a storage device
JP2005018770A (ja) システム・オン・チップのためのセキュリティ・アーキテクチャ
US20030172214A1 (en) Data processing system with peripheral access protection and method therefor
TW200937249A (en) Handling of secure storage key in always on domain
JP2008524740A (ja) 装置のセキュリティを改良した集積回路
US8656191B2 (en) Secure system-on-chip
JP5263602B2 (ja) アクセス制御システム、アクセス制御方法、電子装置、及び制御プログラム
US11544413B2 (en) Cryptographic key distribution
JP4591163B2 (ja) バスアクセス制御装置
US20100017893A1 (en) System for Securing Register Space and Method of Securing the Same
JP2005196257A (ja) マイクロプロセッサ
JP4972692B2 (ja) Ｄｍａ制御装置およびデータ転送方法
JP2007109053A (ja) バスアクセス制御装置
US20080028226A1 (en) System-on-a-chip and method for securely transferring data on a system-on-a-chip
CN116680717A (zh) 神经网络模型加密数据的解密方法、片上系统及电子设备
JP2009223629A (ja) アプリケーションの実行ファイル及び構成ファイルの漏洩防止装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees