JPWO2009017131A1 - ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム - Google Patents
ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム Download PDFInfo
- Publication number
- JPWO2009017131A1 JPWO2009017131A1 JP2009525412A JP2009525412A JPWO2009017131A1 JP WO2009017131 A1 JPWO2009017131 A1 JP WO2009017131A1 JP 2009525412 A JP2009525412 A JP 2009525412A JP 2009525412 A JP2009525412 A JP 2009525412A JP WO2009017131 A1 JPWO2009017131 A1 JP WO2009017131A1
- Authority
- JP
- Japan
- Prior art keywords
- syntax tree
- transition
- nfa
- finite automaton
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90344—Query processing by using string matching techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Medical Informatics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
Description
本願は、先の日本特許出願2007−201510号(2007年8月2日出願)の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、ε遷移を含まない非決定性有限オートマトン生成システム、ε遷移を含まない非決定性有限オートマトン生成方法、およびε遷移を含まない非決定性有限オートマトン生成プログラムを記録した記録媒体に関し、特に、ε遷移の除去を行わず直接生成できるε遷移を含まない非決定性有限オートマトン生成システム、ε遷移を含まない非決定性有限オートマトン生成方法、およびε遷移を含まない非決定性有限オートマトン生成プログラムに関する。
・正規表現から構文木(Syntax Tree)への変換、
・構文木からNFAへの変換
の2つの処理に分けることができる(例えば非特許文献4の第327頁参照)。
N1、N2は正規表現、
状態Iは開始状態、
状態Fは終了状態、
εはε遷移(ε−transition:イプシロン遷移)
を意味する。
“N1?”(0回か1回のみマッチする)は、“(N1|)”
に書き直すことができる。また、
“N1+”(1回以上マッチする)は、“N1N1*”
に書き直すことができる。
・正規表現から構文木へ変換し、
・該構文木から変換したε−NFAに対してε遷移を除去する、
必要がある。
・ 構文木からε−NFAを生成し、
・ ε−NFAのε閉包の計算を行う
ことで、ハードウェアへ組み込むためのε遷移を含まないNFAを生成する場合、正規表現の数(検索対象となるパターン数)が多ければ多いほど、NFAの生成処理に時間がかかる。その理由は、正規表現の長さ(文字数)をnとしたとき、従来の手法では、ε−NFAのε閉包の計算にO(n3)の処理量が必要であるためである。
構文木の根ノードの種別を判別することで生成するε遷移を含まないNFAの初期設定を行う初期設定手段と、
NFAの構成を示すデータ構造を記憶するNFA記憶部と、
前記構文木の各ノードに対する変換処理(各ノードに対してε遷移を含まないNFAへの変換パターンを適用する処理)を行うことで、ε遷移を含まないNFAを生成するNFA変換手段と、を有する。
構文木の根ノードの種別を判別することで生成するε遷移を含まないNFAの初期設定を行う初期設定手段と、
NFAの構成を示すデータ構造を記憶するNFA記憶部と、
上記構文木の各ノードに対する変換処理を行うことで、ε遷移を含まないNFAを生成するNFA変換手段と、
を有する。このような構成を採用し、入力された構文木の各ノードに応じて、文字、又は、選択、0回又は1回のみマッチ、1回以上マッチ、0回以上マッチをそれぞれ示す4種のメタキャラクタ(‘|’、‘?’、‘+’‘*’)、連結を示す記号‘・’に対する変換処理(各ノードに対してε遷移を含まないNFAへの変換パターンを適用する処理)を行うことで、前記各目的を達成することができる。
2 データ処理装置
3 記憶装置
4 出力装置
5 データ処理装置
6 データ処理装置
7 データ処理装置
8 NFA変換プログラム
21 初期設定手段
22 NFA変換手段
23 初期設定手段
24 NFA変換手段
25 構文木変換手段
31 構文木記憶部
32 NFA記憶部
図1は、本発明の第1の実施の形態の構成を示すブロック図である。図1を参照すると、本発明の第1の実施の形態は、キーボード等の入力装置1と、プログラム制御により動作するデータ処理装置2と、情報を記憶する記憶装置3と、ディスプレイ装置や印刷装置等の出力装置4とを含む。
‘|’(OR:選択)、
‘*’(0回以上マッチ)
のみを使った正規表現に予め書き換えられ、構文木に変換されているものとする。但し、この構文木では、連結(concatenation)を表す‘・’のノード、空を表す記号‘Φ’のノードが加えられているものとする。
・各ノードの種類(文字なのか、上記の2種類のどちらのメタキャラクタなのか、連結を示す記号‘・’なのか、又は空を示す記号‘Φ’なのか)、
・左の子ノードへのリスト、
・右の子ノードへのリスト(子ノードが1つの場合は、左右どちらかの子ノードに統一して管理する)をもつ。この構文木は、公知のデータ構造が用いられるため、詳細は省略する。
“ab*(c|d)e?f(gh)+i”
とした場合の構文木の概要を示す。この場合、上記の正規表現は、メタキャラクタ‘|’、‘*’のみを使った正規表現
“ab*(c|d)(e|)f(gh)(gh)*i”
に書き換えられた後、連結を示す記号‘・’と空を示す記号‘Φ’を使って図3に示す構文木に変換される。
・遷移元の状態番号(状態ID)、
・遷移先の状態番号(状態ID)、
・遷移条件となる文字
をもつ。すなわち、ある状態に着目すると、その状態へ遷移してくる遷移元の状態が得られるようなデータ構造を有する。
連結を示す記号‘・’である場合、‘・’に対する処理(ステップB4、ステップB5)、
選択(OR)を示すメタキャラクタ‘|’である場合、‘|’に対する処理(ステップB6、ステップB7)、
0回以上マッチを示すメタキャラクタ‘*’である場合、‘*’に対する処理(ステップB8、ステップB9)、
空を示す記号‘Φ’である場合、‘Φ’に対する処理(ステップB10、ステップB11)
を行う。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。図16は、本発明の第2の実施の形態の構成を示すブロック図である。図16を参照すると、本発明の第2の実施の形態において、データ処理装置5は、初期設定手段23と、NFA変換手段24とを備えている。ここで、手段とはそれぞれの処理機能を指す。本実施の形態は、図1に示した前記第1の実施の形態のデータ処理装置2の初期設定手段21、NFA変換手段22を、初期設定手段23、NFA変換手段24に置き換えたものである。その他は、前記第1の実施の形態と同じである。
次に、本発明の第3の実施の形態について説明する。図24は、本発明の第3の実施の形態の構成を示すブロック図である。図24を参照すると、本発明の第3の実施の形態において、データ処理装置6は、構文木変換手段25と、初期設定手段21と、NFA変換手段22とを備えている。ここで、手段とはそれぞれの処理機能を指す。本実施の形態は、図1の前記第1の実施の形態におけるデータ処理装置2に、構文木変換手段25が追加されている。その他は、前記第1の実施の形態と同じである。
次に、本発明の第4の実施の形態について説明する。図26は、本発明の第4の実施の形態の構成を示すブロック図である。図26を参照すると、本発明の第4の実施の形態は、前記第1、第2、第3の実施の形態と同様に、入力装置1、データ処理装置7(2、5、6)、記憶装置3、出力装置4を備える。本実施の形態においては、前記第1の実施の形態のデータ処理装置2の初期設定手段21、NFA変換手段22、あるいは、前記第2の実施の形態のデータ処理装置5の初期設定手段23、NFA変換手段24、前記第3の実施の形態のデータ処理装置6の初期設定手段21、NFA変換手段22、構文木変換手段25の処理を、データ処理装置で実行されるNFA変換プログラム8で実現したものである。
Claims (21)
- ε遷移を含まない非決定性有限オートマトンを、構文木で表現された正規表現に基づいて直接生成するNFA変換手段を備えた、ことを特徴とするε遷移を含まない非決定性有限オートマトン生成システム。
- 構文木で表現された正規表現を、構文木で表現された正規表現の各ノードの種別に応じて、ε遷移を含まない非決定性有限オートマトンに変換するNFA変換手段を備え、
前記非決定性有限オートマトンは、そのデータ構造が、
遷移元の状態と、
遷移先の状態と、
遷移条件とを含む、
ことを特徴とするε遷移を含まない非決定性有限オートマトン生成システム。 - 正規表現を、文字と、予め定められたメタキャラクタと記号を用いた構文木として記憶する構文木記憶手段と、
前記構文木記憶手段に記憶された構文木の根ノードの種別に応じて、非決定性有限オートマトンの初期設定を行う初期設定手段と、
前記構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへ変換を行うNFA変換手段と、
前記NFA変換手段による変換途中、及び、変換後の非決定性有限オートマトンを記憶するNFA記憶手段と、
を備えたことを特徴とするε遷移を含まない非決定性有限オートマトン生成システム。 - 正規表現を、文字と、予め定められたメタキャラクタと記号を用いた構文木へ変換し、
前記変換した構文木を前記構文木記憶手段に記憶する構文木変換手段を備えた、
ことを特徴とする請求項3記載のε遷移を含まない非決定性有限オートマトン生成システム。 - 前記NFA変換手段は、前記構文木記憶手段に記憶された前記構文木と、前記NFA記憶手段に記憶された非決定性有限オートマトンとを参照し、
前記構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへの変換パターンを適用することにより、ε遷移を含まない非決定性有限オートマトンへ変換し、
生成した非決定性有限オートマトンを前記NFA記憶手段に記憶するとともに、出力装置から出力する、
ことを特徴とする請求項3又は4に記載のε遷移を含まない非決定性有限オートマトン生成システム。 - 前記構文木で表現された正規表現は、
文字、
選択を示すメタキャラクタ、
0回以上マッチを示すメタキャラクタ、
連結を示す記号、
空を示す記号、
のうちいずれか一部又は全てを用いて記述されている、ことを特徴とする請求項1乃至5のいずれか1項に記載のε遷移を含まない非決定性有限オートマトン生成システム。 - 前記構文木で表現された正規表現は、
文字、
選択を示すメタキャラクタ、
0回、又は1回のみマッチを示すメタキャラクタ、
1回以上マッチを示すメタキャラクタ、
0回以上マッチを示すメタキャラクタ、
連結を示す記号、
のうちいずれか一部又は全てを用いて記述されている、ことを特徴とする請求項1乃至5のいずれか1項に記載のε遷移を含まない非決定性有限オートマトン生成システム。 - ε遷移を含まない非決定性有限オートマトンを、構文木で表現された正規表現に基づいて直接生成する、ことを特徴とするε遷移を含まない非決定性有限オートマトン生成方法。
- 構文木で表現された正規表現を、構文木で表現された正規表現の各ノードの種別に応じて、ε遷移を含まない非決定性有限オートマトンに変換し、
前記非決定性有限オートマトンは、そのデータ構造が、
遷移元の状態と、
遷移先の状態と、
遷移条件とを有する、
ことを特徴とするε遷移を含まない非決定性有限オートマトン生成方法。 - 正規表現を、文字と、予め定められたメタキャラクタと記号を用いた構文木として記憶媒体に記憶しておき、
前記記憶媒体に記憶されている構文木の根ノードの種別に応じて、非決定性有限オートマトンの初期設定を行い、
前記構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへ直接変換を行い、
変換途中、及び変換後の非決定性有限オートマトンを記憶媒体に記憶する、
ことを特徴とするε遷移を含まない非決定性有限オートマトン生成方法。 - 正規表現を、文字と、予め定められたメタキャラクタと記号を用いた構文木へ変換し、
変換した前記構文木を記憶媒体に記憶し、
前記記憶されている構文木の根ノードの種別に応じて、非決定性有限オートマトンの初期設定を行い、
構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへ直接変換を行い、
変換途中、及び変換後の非決定性有限オートマトンを記憶媒体に記憶する、
ことを特徴とするε遷移を含まない非決定性有限オートマトン生成方法。 - 前記記憶媒体に記憶された前記構文木と非決定性有限オートマトンとを参照し、
前記構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへの変換パターンを適用することにより、ε遷移を含まない非決定性有限オートマトンへ変換し、
生成した非決定性有限オートマトンを前記記憶媒体に記憶するとともに、出力装置から出力する、
ことを特徴とする請求項10又は11に記載のε遷移を含まない非決定性有限オートマトン生成方法。 - 構文木で表現された前記正規表現は、
文字、
選択を示すメタキャラクタ、
0回以上マッチを示すメタキャラクタ、
連結を示す記号、
空を示す記号、
のうちいずれか一部又は全てを用いて記述されている、ことを特徴とする請求項8乃至12のいずれか1項に記載のε遷移を含まない非決定性有限オートマトン生成方法。 - 前記構文木で表現された正規表現は、
文字、
選択を示すメタキャラクタ、
0回、又は1回のみマッチを示すメタキャラクタ、
1回以上マッチを示すメタキャラクタ、
0回以上マッチを示すメタキャラクタ、
連結を示す記号、
のうちいずれか一部又は全てを用いて記述されている、ことを特徴とする請求項8乃至12のいずれか1項に記載のε遷移を含まない非決定性有限オートマトン生成方法。 - ε遷移を含まない非決定性有限オートマトンを、構文木で表記された正規表現に基づいて直接生成する処理を、コンピュータに実行させるプログラム。
- 構文木で表現された正規表現を、構文木で表現された正規表現の各ノードの種別に応じて、ε遷移を含まない非決定性有限オートマトンに変換する処理をコンピュータに実行させ、
変換した非決定性有限オートマトンは、そのデータ構造が、
遷移元の状態と、
遷移先の状態と、
遷移条件とを有する、
ことを特徴とするプログラム。 - 正規表現を、文字と、予め定められたメタキャラクタと記号を用いた構文木として記憶媒体に記憶しておく処理と、
前記記憶媒体に記憶されている構文木の根ノードの種別に応じて、非決定性有限オートマトンの初期設定を行う処理と、
前記構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへ直接変換する処理と、
その変換途中、及び変換後の非決定性有限オートマトンを記憶媒体に記憶する処理と、
をコンピュータに実行させるプログラム。 - 正規表現を、文字と、予め定められたメタキャラクタと記号を用いた構文木へ変換し、
前記変換した構文木を記憶媒体に記憶する処理と、
前記記憶されている構文木の根ノードの種別に応じて、非決定性有限オートマトンの初期設定を行う処理と、
構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへ直接変換を行う処理と、
その変換途中、及び変換後の非決定性有限オートマトンを記憶媒体に記憶する処理と、
をコンピュータに実行させるプログラム。 - 前記記憶媒体に記憶された前記構文木と非決定性有限オートマトンとを参照し、
前記構文木の各ノードに対して、ε遷移を含まない非決定性有限オートマトンへの変換パターンを適用して、ε遷移を含まない非決定性有限オートマトンへ変換し、
生成した非決定性有限オートマトンを記憶媒体に記憶するとともに出力する処理を、
コンピュータに実行させることを特徴とする請求項17又は18に記載のプログラム。 - 構文木で表現された前記正規表現は、
文字、
選択を示すメタキャラクタ、
0回以上マッチを示すメタキャラクタ、
連結を示す記号、
空を示す記号、
のうちいずれか一部又は全てを用いて記述される、ことを特徴とする請求項15乃至19のいずれか1項に記載のプログラム。 - 前記構文木で表現された正規表現は、
文字、
選択を示すメタキャラクタ、
0回、又は1回のみマッチを示すメタキャラクタ、
1回以上マッチを示すメタキャラクタ、
0回以上マッチを示すメタキャラクタ、
連結を示す記号、
のうちいずれか一部又は全てを用いて記述されている、ことを特徴とする請求項15乃至19のいずれか1項に記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009525412A JP5381710B2 (ja) | 2007-08-02 | 2008-07-29 | ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007201510 | 2007-08-02 | ||
JP2007201510 | 2007-08-02 | ||
PCT/JP2008/063604 WO2009017131A1 (ja) | 2007-08-02 | 2008-07-29 | ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム |
JP2009525412A JP5381710B2 (ja) | 2007-08-02 | 2008-07-29 | ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009017131A1 true JPWO2009017131A1 (ja) | 2010-10-21 |
JP5381710B2 JP5381710B2 (ja) | 2014-01-08 |
Family
ID=40304361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009525412A Expired - Fee Related JP5381710B2 (ja) | 2007-08-02 | 2008-07-29 | ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100138367A1 (ja) |
JP (1) | JP5381710B2 (ja) |
WO (1) | WO2009017131A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8250016B2 (en) * | 2009-04-17 | 2012-08-21 | Alcatel Lucent | Variable-stride stream segmentation and multi-pattern matching |
JP5232191B2 (ja) * | 2010-03-19 | 2013-07-10 | 株式会社東芝 | 情報処理装置、情報処理方法およびプログラム |
US8572106B1 (en) | 2010-07-16 | 2013-10-29 | Netlogic Microsystems, Inc. | Memory management in a token stitcher for a content search system having pipelined engines |
US8589405B1 (en) | 2010-07-16 | 2013-11-19 | Netlogic Microsystems, Inc. | Token stitcher for a content search system having pipelined engines |
US8700593B1 (en) * | 2010-07-16 | 2014-04-15 | Netlogic Microsystems, Inc. | Content search system having pipelined engines and a token stitcher |
CN102075511B (zh) * | 2010-11-01 | 2014-05-14 | 北京神州绿盟信息安全科技股份有限公司 | 一种数据匹配设备和方法以及网络入侵检测设备和方法 |
US9398033B2 (en) | 2011-02-25 | 2016-07-19 | Cavium, Inc. | Regular expression processing automaton |
US9858051B2 (en) * | 2011-06-24 | 2018-01-02 | Cavium, Inc. | Regex compiler |
US9203805B2 (en) | 2011-11-23 | 2015-12-01 | Cavium, Inc. | Reverse NFA generation and processing |
US9426165B2 (en) | 2013-08-30 | 2016-08-23 | Cavium, Inc. | Method and apparatus for compilation of finite automata |
US9563399B2 (en) | 2013-08-30 | 2017-02-07 | Cavium, Inc. | Generating a non-deterministic finite automata (NFA) graph for regular expression patterns with advanced features |
US9426166B2 (en) | 2013-08-30 | 2016-08-23 | Cavium, Inc. | Method and apparatus for processing finite automata |
WO2015084360A1 (en) * | 2013-12-05 | 2015-06-11 | Hewlett-Packard Development Company, L.P. | Regular expression matching |
US9419943B2 (en) | 2013-12-30 | 2016-08-16 | Cavium, Inc. | Method and apparatus for processing of finite automata |
US9904630B2 (en) | 2014-01-31 | 2018-02-27 | Cavium, Inc. | Finite automata processing based on a top of stack (TOS) memory |
US9602532B2 (en) | 2014-01-31 | 2017-03-21 | Cavium, Inc. | Method and apparatus for optimizing finite automata processing |
US9438561B2 (en) | 2014-04-14 | 2016-09-06 | Cavium, Inc. | Processing of finite automata based on a node cache |
US10002326B2 (en) | 2014-04-14 | 2018-06-19 | Cavium, Inc. | Compilation of finite automata based on memory hierarchy |
US10110558B2 (en) | 2014-04-14 | 2018-10-23 | Cavium, Inc. | Processing of finite automata based on memory hierarchy |
US9875045B2 (en) * | 2015-07-27 | 2018-01-23 | International Business Machines Corporation | Regular expression matching with back-references using backtracking |
CN107193776A (zh) * | 2017-05-24 | 2017-09-22 | 南京大学 | 一种用于正则表达式匹配的新型转换算法 |
US10481881B2 (en) * | 2017-06-22 | 2019-11-19 | Archeo Futurus, Inc. | Mapping a computer code to wires and gates |
US9996328B1 (en) * | 2017-06-22 | 2018-06-12 | Archeo Futurus, Inc. | Compiling and optimizing a computer code by minimizing a number of states in a finite machine corresponding to the computer code |
US11669751B2 (en) * | 2020-11-27 | 2023-06-06 | At&T Intellectual Property I, L.P. | Prediction of network events via rule set representations of machine learning models |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3852757B2 (ja) * | 2002-02-05 | 2006-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 文字列照合方法、これを用いた文書処理装置及びプログラム |
JP5169837B2 (ja) * | 2006-12-28 | 2013-03-27 | 日本電気株式会社 | 文字列照合用有限オートマトン生成システム、その生成方法、及び生成プログラム |
-
2008
- 2008-07-29 JP JP2009525412A patent/JP5381710B2/ja not_active Expired - Fee Related
- 2008-07-29 WO PCT/JP2008/063604 patent/WO2009017131A1/ja active Application Filing
- 2008-07-29 US US12/452,987 patent/US20100138367A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP5381710B2 (ja) | 2014-01-08 |
WO2009017131A1 (ja) | 2009-02-05 |
US20100138367A1 (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381710B2 (ja) | ε遷移を含まない非決定性有限オートマトン生成システムと方法およびプログラム | |
US11106437B2 (en) | Lookup table optimization for programming languages that target synchronous digital circuits | |
TWI502501B (zh) | 用以控制自動機之內分支度及/或外分支度之展開量化 | |
WO2009116646A1 (ja) | マルチバイト処理向け文字列照合用有限オートマトン生成システム | |
US8321371B2 (en) | Enhanced artificial intelligence language | |
CN103999035A (zh) | 用于状态机中的数据分析的方法及系统 | |
JP2014506693A5 (ja) | ||
US20100205140A1 (en) | Enhanced Artificial Intelligence Language | |
JP2009181446A (ja) | プログラム生成装置およびブロック線図生成装置 | |
US8341652B2 (en) | Method for programmatic editing of configuration files | |
CN115562629A (zh) | 一种rpa流程表示方法、系统、装置及存储介质 | |
US20100218200A1 (en) | Method for programmatic editing of text files | |
Adams | Refactoring proofs with Tactician | |
US7337157B2 (en) | System, method, and product of manufacture for implementing an EAIL (enhanced artificial intelligence language) engine | |
JP5429164B2 (ja) | 有限オートマトン生成システム | |
Vanderbruggen et al. | Structured Thoughts Automaton: First Formalized Execution Model for Auto-Regressive Language Models | |
US20020198702A1 (en) | Method and apparatus for factoring finite state transducers with unknown symbols | |
Khandelwal | Tree adjoining grammar | |
CN114090928B (zh) | 嵌套html实体解码方法、装置、计算机设备和存储介质 | |
JP2019153047A (ja) | 生成装置、生成方法及びプログラム | |
WO2022249422A1 (ja) | コードマッピング装置、コードマッピング方法、及びプログラム | |
US20040199376A1 (en) | Method and apparatus for compiling two-level morphology rules | |
JP2015114898A (ja) | プログラム仕様推定装置およびその方法、ならびにプログラム | |
CN115167860A (zh) | 将程序码于不同程序语言间进行转换及优化的方法 | |
Bultan et al. | Automata Based String Analysis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |