JPWO2009008212A1 - Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof - Google Patents

Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JPWO2009008212A1
JPWO2009008212A1 JP2009522546A JP2009522546A JPWO2009008212A1 JP WO2009008212 A1 JPWO2009008212 A1 JP WO2009008212A1 JP 2009522546 A JP2009522546 A JP 2009522546A JP 2009522546 A JP2009522546 A JP 2009522546A JP WO2009008212 A1 JPWO2009008212 A1 JP WO2009008212A1
Authority
JP
Japan
Prior art keywords
insulating film
group
multilayer wiring
interlayer insulating
film material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009522546A
Other languages
Japanese (ja)
Other versions
JP5267460B2 (en
Inventor
靖志 小林
靖志 小林
中田　義弘
義弘 中田
史朗 尾崎
史朗 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2007/063586 external-priority patent/WO2009008041A1/en
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009522546A priority Critical patent/JP5267460B2/en
Publication of JPWO2009008212A1 publication Critical patent/JPWO2009008212A1/en
Application granted granted Critical
Publication of JP5267460B2 publication Critical patent/JP5267460B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

低誘電率で高強度な絶縁膜の形成に好適に使用可能な絶縁膜材料、配線間の寄生容量が低減可能な多層配線基板及びその製造方法、並びに、高速で信頼性の高い半導体装置及びその製造方法を提供することを目的とする。本発明の絶縁膜材料は、下記構造式（１）で表される構造を有するポリカルボシラン化合物を少なくとも含むことを特徴とする。【化２５】ただし、前記構造式（１）中、Ｒ１は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。Ｒ２は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。ｎは、５〜５，０００の整数を表す。Insulating film material that can be suitably used to form a high-strength insulating film with a low dielectric constant, a multilayer wiring board capable of reducing parasitic capacitance between wirings, a manufacturing method thereof, and a high-speed and highly reliable semiconductor device and its An object is to provide a manufacturing method. The insulating film material of the present invention is characterized by containing at least a polycarbosilane compound having a structure represented by the following structural formula (1). In the structural formula (1), R1 may be the same or different from each other in n repetitions, and may be a hydrocarbon having 1 to 4 carbon atoms or an aromatic group. Represents any of hydrocarbons. R2 may be the same or different from each other in n repetitions, and represents either a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. n represents an integer of 5 to 5,000.

Description

本発明は、半導体集積回路における多層配線内の絶縁膜の形成に好適に使用可能な絶縁膜材料、該絶縁膜材料を用いて形成した絶縁膜等を有する多層配線基板及びその製造方法、並びに、該絶縁膜材料で形成された絶縁膜等を有する半導体装置及びその製造方法に関する。   The present invention relates to an insulating film material that can be suitably used for forming an insulating film in a multilayer wiring in a semiconductor integrated circuit, a multilayer wiring board having an insulating film formed using the insulating film material, a method for manufacturing the same, and The present invention relates to a semiconductor device having an insulating film formed of the insulating film material and a manufacturing method thereof.

近年、半導体集積回路の集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっている。この半導体集積回路の高集積化に伴い、配線間隔は更に狭くなることから、配線間の容量増大による配線遅延が問題となっている。ここで、前記配線遅延（Ｔ）は、次式、Ｔ∝ＣＲ、で表され、配線抵抗（Ｒ）及び配線間の容量（Ｃ）に影響を受ける。そして、誘電率（ε）と前記配線間の容量（Ｃ）との関係は、次式、Ｃ＝ε０εｒ・Ｓ／ｄ、で表される。なお、該式において、Ｓは電極面積、ε０は真空の誘電率、εｒは絶縁膜の誘電率、ｄは配線間隔をそれぞれ表す。前記配線間の容量（Ｃ）は、配線厚を薄くし電極面積を小さくすることで低減できるものの、配線厚を薄くすると、更に前記配線抵抗（Ｒ）の上昇を招くために高速化を達成し得ない。したがって、前記配線遅延（Ｔ）を小さくし、高速化を図るためには、絶縁膜の低誘電率化が有効な手段となる。
多層配線構造を有する半導体装置においては、金属配線間隔が狭くなる傾向にあり、静電誘導による金属配線のインピーダンスが増大し、応答速度の遅延や消費電力の増大が懸念されている。このため、半導体基板と金属配線との間、又は金属配線間に設けられる層間絶縁膜の比誘電率をできる限り小さくすることが必要となる。In recent years, with the increase in the degree of integration of semiconductor integrated circuits and the improvement in device density, there has been a growing demand for multilayered semiconductor devices. As the semiconductor integrated circuit is highly integrated, the wiring interval is further narrowed. Therefore, a wiring delay due to an increase in capacitance between the wirings is a problem. Here, the wiring delay (T) is expressed by the following equation, T∝CR, and is affected by the wiring resistance (R) and the capacitance (C) between the wirings. The relationship between the dielectric constant (ε) and the capacitance (C) between the wires is expressed by the following equation: C = ε 0 ε r · S / d. In the equation , S represents the electrode area, ε 0 represents the vacuum dielectric constant, ε r represents the dielectric constant of the insulating film, and d represents the wiring interval. The capacitance (C) between the wirings can be reduced by reducing the wiring thickness and reducing the electrode area. However, if the wiring thickness is reduced, the wiring resistance (R) is further increased, thereby increasing the speed. I don't get it. Therefore, in order to reduce the wiring delay (T) and increase the speed, lowering the dielectric constant of the insulating film is an effective means.
In a semiconductor device having a multilayer wiring structure, the interval between metal wirings tends to be narrowed, the impedance of the metal wiring due to electrostatic induction increases, and there is a concern about delay in response speed and increase in power consumption. For this reason, it is necessary to make the relative dielectric constant of the interlayer insulating film provided between the semiconductor substrate and the metal wiring or between the metal wirings as small as possible.

従来の絶縁膜の材料としては、二酸化珪素(ＳｉＯ２)、窒化珪素(ＳｉＮ)、燐珪酸ガラス(ＰＳＧ)等の無機材料、ポリイミド等の有機系高分子材料などが用いられている。
しかし、半導体装置で多用されているＣＶＤ−ＳｉＯ２膜の誘電率は、４程度と高いものである。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜は、誘電率が約３．３〜３．５であるが、吸湿性が高く、誘電率が経時的に上昇してしまうという問題がある。As a material for a conventional insulating film, inorganic materials such as silicon dioxide (SiO 2 ), silicon nitride (SiN), and phosphosilicate glass (PSG), and organic polymer materials such as polyimide are used.
However, the dielectric constant of a CVD-SiO 2 film frequently used in semiconductor devices is as high as about 4. In addition, the SiOF film being studied as a low dielectric constant CVD film has a dielectric constant of about 3.3 to 3.5, but has a problem of high hygroscopicity, and the dielectric constant increases with time. .

近年、加熱により蒸発乃至分解する有機樹脂等を低誘電率膜形成用材料に添加し、成膜時の加熱により多孔質化させた多孔質皮膜が提案されている。該多孔質皮膜は、空孔を有するため、従来に比して低誘電率化の実現を図ることができるものの、現状では空孔サイズが１０ｎｍ以上と大きく、更なる誘電率の低減を目的として、空隙率（空孔の存在率）を高くすると、吸湿による誘電率上昇や膜強度の低下が生じるという問題がある。
現在、膜の低誘電率化を目的として、薬液の塗布により膜形成を行い、膜密度の低減を図ることが行われており、該薬液としては、シリコン化合物を用いたものが知られている（特許文献１参照）。しかし、シリコン化合物、特にポリカルボシラン化合物を用いる場合、膜形成が困難であるという問題がある。その理由としては、ポリカルボシラン化合物の構造が、次式、（−Ｓｉ−Ｒ−）ｎ−、で表され（ただし、Ｒは、少なくとも１つのＣを有する有機基である。）、結合環境的にハイドロカーボン材料と近い構造を有しているため、架橋が進まないことが挙げられる。このため、得られた膜は、半導体装置に用いる絶縁膜としては、強度が不充分であることがあった。In recent years, a porous film has been proposed in which an organic resin or the like that evaporates or decomposes by heating is added to a material for forming a low dielectric constant film and is made porous by heating during film formation. Since the porous film has pores, it can achieve a low dielectric constant compared to the conventional one, but at present, the pore size is as large as 10 nm or more for the purpose of further reducing the dielectric constant. When the porosity (abundance of holes) is increased, there is a problem in that the dielectric constant increases and the film strength decreases due to moisture absorption.
At present, for the purpose of reducing the dielectric constant of a film, a film is formed by applying a chemical solution to reduce the film density. As the chemical solution, one using a silicon compound is known. (See Patent Document 1). However, when a silicon compound, particularly a polycarbosilane compound is used, there is a problem that film formation is difficult. The reason is that the structure of the polycarbosilane compound is represented by the following formula (-Si-R-) n- (wherein R is an organic group having at least one C), and the bonding environment. In particular, it has a structure close to that of a hydrocarbon material, so that crosslinking does not proceed. For this reason, the obtained film may have insufficient strength as an insulating film used in a semiconductor device.

特開２００１−１２７１５２号公報JP 2001-127152 A

本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低誘電率で高強度な絶縁膜の形成に好適に使用可能な絶縁膜材料、該絶縁膜材料を用いて形成された絶縁膜等を有し、配線間の寄生容量が低減可能な多層配線基板及びその製造方法、並びに、前記絶縁膜材料を用いて形成された絶縁膜等を含む多層配線構造を有する高速で信頼性の高い半導体装置及びその製造方法を提供することを目的とする。   An object of the present invention is to solve the conventional problems and achieve the following objects. That is, the present invention has an insulating film material that can be suitably used for forming a low-permittivity and high-strength insulating film, an insulating film formed using the insulating film material, and the like, and has a parasitic capacitance between wirings. A multilayer wiring board that can be reduced, a manufacturing method thereof, a high-speed and highly reliable semiconductor device having a multilayer wiring structure including an insulating film formed using the insulating film material, and a manufacturing method thereof. Objective.

本発明者等は、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、従来のポリカルボシランの珪素水素結合における水素原子を、水酸基に置換することにより、シラノール基を有するポリカルボシラン化合物を合成した。ここで、ポリカルボシランをシラノール化すると、ポリカルボシランが親水化し、他の親水性溶媒又は親水性化合物と容易に混合することができ、従来非常に困難であったシラン化合物との混合が容易となり、混合するシラン化合物の種類、添加量等により、自在に特性及び材料組成を変更可能であることを知見した。また、前記シラン化合物、好ましくは、不飽和結合を有する基が含まれるシラン化合物を添加すると、低誘電率且つ高強度な絶縁膜が得られることを知見した。また、前記シラノール基を有するポリカルボシラン化合物を含む絶縁膜材料を用いると、２つの水酸基が脱水縮合反応により容易にシロキサン結合へと架橋するため、シラノール基の意図的な脱水縮合反応によってポリカルボシラン化合物の架橋を促進させ、高強度で低誘電率な絶縁膜を形成することができることを見出し、本発明を完成するに至った。   The present inventors obtained the following knowledge as a result of intensive studies in view of the above problems. That is, the polycarbosilane compound which has a silanol group was synthesize | combined by substituting the hydrogen atom in the silicon hydrogen bond of the conventional polycarbosilane with the hydroxyl group. Here, when polycarbosilane is silanolated, the polycarbosilane becomes hydrophilic and can be easily mixed with other hydrophilic solvents or hydrophilic compounds, and can be easily mixed with silane compounds, which has been very difficult in the past. Thus, it has been found that the characteristics and material composition can be freely changed depending on the type and amount of the silane compound to be mixed. It was also found that an insulating film having a low dielectric constant and high strength can be obtained by adding the silane compound, preferably a silane compound containing a group having an unsaturated bond. In addition, when an insulating film material containing a polycarbosilane compound having a silanol group is used, two hydroxyl groups are easily cross-linked to a siloxane bond by a dehydration condensation reaction. It was found that an insulating film having a high strength and a low dielectric constant can be formed by promoting the crosslinking of the silane compound, and the present invention has been completed.

本発明は、本発明者等の前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の絶縁膜材料は、下記構造式（１）で表される構造を有するポリカルボシラン化合物を少なくとも含むことを特徴とする。
ただし、前記構造式（１）中、Ｒ１は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。Ｒ２は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。ｎは、５〜５，０００の整数を表す。
該絶縁膜材料においては、前記構造式（１）で表されるポリカルボシラン化合物を含み、該ポリカルボシラン化合物は、シラノール基を有するので、該絶縁膜材料を用いて絶縁膜を形成すると、シラノール基の意図的な脱水縮合反応によってポリカルボシラン化合物の架橋を促進させることができ、高強度で誘電率の低い絶縁膜が得られる。このため、前記絶縁膜材料を用いて形成した絶縁膜は、層間絶縁膜、エッチング用ストッパ膜、化学的機械研磨用ストッパ膜（ＣＭＰストッパ膜）、などとして用いることができ、多層配線の形成に好適に使用可能であり、各種半導体装置の製造に好適に使用可能であり、本発明の多層配線基板及び本発明の半導体装置の製造に特に好適に使用可能である。The present invention is based on the above findings of the present inventors, and means for solving the above problems are as follows. That is,
The insulating film material of the present invention includes at least a polycarbosilane compound having a structure represented by the following structural formula (1).
However, in the structural formula (1), R 1 may be the same or different from each other in n repetitions, and may be a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. Represents either. R 2 may be the same or different from each other in n repetitions, and represents either a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. n represents an integer of 5 to 5,000.
The insulating film material includes a polycarbosilane compound represented by the structural formula (1), and the polycarbosilane compound has a silanol group. Therefore, when an insulating film is formed using the insulating film material, Cross-linking of the polycarbosilane compound can be promoted by intentional dehydration condensation reaction of silanol groups, and an insulating film having high strength and low dielectric constant can be obtained. Therefore, the insulating film formed using the insulating film material can be used as an interlayer insulating film, an etching stopper film, a chemical mechanical polishing stopper film (CMP stopper film), etc. It can be used suitably, can be used suitably for manufacture of various semiconductor devices, and can be used particularly suitably for manufacture of the multilayer wiring board of the present invention and the semiconductor device of the present invention.

従来より、絶縁膜の寄生容量による信号伝播速度の低下が知られていたが、半導体デバイスの配線間隔が１μｍ以上の世代では配線遅延のデバイス全体への影響は少なかった。近時、半導体集積回路が高集積化され、多層配線構造化されるようになり、配線幅・間隔が狭くなり、配線間隔が１μｍ以下、特に今後０．１μｍ以下で、回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすこととなる。
現在、半導体装置の多層配線構造は、その用途に応じて、プラズマにより形成されたシリコン化合物からなる膜が主に利用されている。しかし、プラズマによるシリコン化合物からなる膜は、非常に緻密構造となり膜強度が高い反面、誘電率が高いという問題がある。しかし、低誘電率で、高強度であり、応答速度の高速化に寄与し得る本発明の絶縁膜材料を用いて形成した絶縁膜によれば、前記配線間の寄生容量の低下を達成することができ、前記信号伝播速度の高速化が可能となる。Conventionally, it has been known that the signal propagation speed is lowered due to the parasitic capacitance of the insulating film. However, in the generation in which the wiring interval of the semiconductor device is 1 μm or more, the influence of the wiring delay on the entire device is small. In recent years, semiconductor integrated circuits have become highly integrated and have a multi-layered wiring structure. Wiring widths and intervals are narrowed, and wiring intervals are 1 μm or less, especially 0.1 μm or less in the future. The parasitic capacitance in between will greatly affect the device speed.
At present, a multilayer wiring structure of a semiconductor device mainly uses a film made of a silicon compound formed by plasma according to its application. However, a film made of a silicon compound by plasma has a very dense structure and high film strength, but has a problem that the dielectric constant is high. However, according to the insulating film formed using the insulating film material of the present invention, which has a low dielectric constant, high strength, and can contribute to an increase in response speed, a reduction in parasitic capacitance between the wirings can be achieved. The signal propagation speed can be increased.

本発明の多層配線基板は、基板上に、複数の配線層と、絶縁膜とからなり、かつ前記配線層どうしが電気的に接続された多層配線構造を有してなり、
前記絶縁膜が、本発明の前記絶縁膜材料を用いてケイ素含有絶縁膜を形成し、前記ケイ素含有絶縁膜に少なくとも一種類の光を単独または組み合わせて照射して得られたことを特徴とする。The multilayer wiring board of the present invention has a multilayer wiring structure comprising a plurality of wiring layers and an insulating film on the substrate, and the wiring layers are electrically connected to each other.
The insulating film is obtained by forming a silicon-containing insulating film using the insulating film material of the present invention, and irradiating the silicon-containing insulating film with at least one kind of light alone or in combination. .

これらの多層配線基板においては、本発明の前記絶縁膜材料を用いて形成され、より低誘電率で寄生容量が低減され、しかも耐ダメージ性に優れた絶縁膜を含む多層配線構造を有するので、信号伝播速度の高速化が可能であり、応答速度の高速化が要求されるＩＣ、ＬＳＩ等の高集積度の半導体集積回路等に特に好適である。   Since these multilayer wiring boards have a multilayer wiring structure that includes an insulating film that is formed using the insulating film material of the present invention and has a lower dielectric constant, reduced parasitic capacitance, and excellent damage resistance, It is possible to increase the signal propagation speed, and is particularly suitable for highly integrated semiconductor integrated circuits such as ICs and LSIs that require a high response speed.

本発明の多層配線基板の製造方法は、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜に対して、エッチングにより配線用パターンを形成する配線パターン形成工程と、前記配線用パターンを用いて配線層を形成する配線層形成工程と、を繰返し行うことを少なくとも含むことを特徴とする。   The method for manufacturing a multilayer wiring board according to the present invention includes an interlayer insulating film forming step of forming an interlayer insulating film on a surface to be processed using the insulating film material of the present invention, and wiring by etching the interlayer insulating film. The method includes at least repeating a wiring pattern forming step of forming a wiring pattern and a wiring layer forming step of forming a wiring layer using the wiring pattern.

この多層配線基板の製造方法では、層間絶縁膜形成工程において、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜が形成され、配線パターン形成工程において、前記層間絶縁膜に対して、エッチングにより配線用パターンが形成され、配線層形成工程において、前記配線用パターンを用いて配線層が形成され、前記層間絶縁膜形成工程、前記配線パターン形成工程、及び前記配線層形成工程が繰返し行われる。   In this multilayer wiring board manufacturing method, an interlayer insulating film is formed on the surface to be processed using the insulating film material of the present invention in the interlayer insulating film forming step, and in the wiring pattern forming step, the interlayer insulating film is formed on the interlayer insulating film. Then, a wiring pattern is formed by etching, and in the wiring layer forming step, a wiring layer is formed using the wiring pattern, and the interlayer insulating film forming step, the wiring pattern forming step, and the wiring layer forming step include Repeatedly.

本発明の半導体装置は、トランジスタと、該トランジスタを表面に備えた半導体基板と、該半導体基板上に設けられた多層配線構造と、該多層配線構造の最上層に配設された電極パッドとを少なくとも有してなり、前記多層配線構造が、前記半導体基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記トランジスタと前記電極パッドとが、前記多層配線構造を通じて電気的に接続された半導体装置であって、前記層間絶縁膜が、本発明の前記絶縁膜材料を用いて形成されたことを特徴とする。
また、本発明の半導体装置は、トランジスタと、該トランジスタを表面に備えた半導体基板と、該半導体基板上に設けられた多層配線構造と、該多層配線構造の最上層に配設された電極パッドとを少なくとも有してなり、前記多層配線構造が、前記半導体基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記トランジスタと前記電極パッドとが、前記多層配線構造を通じて電気的に接続された半導体装置であって、前記層間絶縁膜上に、本発明の前記絶縁膜材料を用いて形成された、エッチング用ストッパ膜及び化学的機械研磨用ストッパ膜の少なくともいずれかを有することを特徴とする。A semiconductor device of the present invention includes a transistor, a semiconductor substrate having the transistor on the surface, a multilayer wiring structure provided on the semiconductor substrate, and an electrode pad disposed on the uppermost layer of the multilayer wiring structure. The multilayer wiring structure includes at least a plurality of wiring layers and an interlayer insulating film disposed between the wiring layers on the semiconductor substrate, and the wiring layers are connected to each other by the interlayer insulation. A semiconductor device electrically connected through a through-hole penetrating a film, and the transistor and the electrode pad are electrically connected through the multi-layer wiring structure, wherein the interlayer insulating film of the present invention It is formed using an insulating film material.
The semiconductor device of the present invention includes a transistor, a semiconductor substrate having the transistor on the surface, a multilayer wiring structure provided on the semiconductor substrate, and an electrode pad disposed on the uppermost layer of the multilayer wiring structure And the multilayer wiring structure includes a plurality of wiring layers on the semiconductor substrate and an interlayer insulating film disposed between these wiring layers, and the wiring layers are connected to each other. A semiconductor device electrically connected through a through-hole penetrating an interlayer insulating film, and the transistor and the electrode pad are electrically connected through the multilayer wiring structure, wherein the transistor is disposed on the interlayer insulating film. It has at least one of an etching stopper film and a chemical mechanical polishing stopper film formed by using the insulating film material of the invention.

これらの半導体装置においては、本発明の前記絶縁膜材料を用いて形成された層間絶縁膜、エッチング用ストッパ膜及び化学的機械研磨用ストッパ膜の少なくともいずれかを含む多層配線構造を有しているので、前記配線間の寄生容量の低下と前記配線抵抗の低下とが達成され、高速で信頼性の高いフラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ、などに特に好適である。   These semiconductor devices have a multilayer wiring structure including at least one of an interlayer insulating film formed using the insulating film material of the present invention, an etching stopper film, and a chemical mechanical polishing stopper film. Therefore, a reduction in parasitic capacitance between the wirings and a reduction in the wiring resistance are achieved, which is particularly suitable for high-speed and high-reliability flash memories, DRAMs, FRAMs, MOS transistors, and the like.

本発明の半導体装置の製造方法は、半導体基板の表面に、トランジスタを形成するトランジスタ形成工程と、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜を形成する層間絶縁膜形成工程、該層間絶縁膜に対して、エッチングにより配線用パターンを形成する配線パターン形成工程、及び該配線用パターンを用いて配線層を形成する配線層形成工程を、繰返し行うことにより多層配線構造を形成する多層配線構造形成工程と、前記多層配線構造の最上層に電極パッドを形成する電極形成工程と、を少なくとも含むことを特徴とする。   The method of manufacturing a semiconductor device according to the present invention includes a transistor forming step for forming a transistor on a surface of a semiconductor substrate, and an interlayer insulating film formation for forming an interlayer insulating film on the surface to be processed using the insulating film material of the present invention A multilayer wiring structure is formed by repeatedly performing a wiring pattern forming step for forming a wiring pattern by etching and a wiring layer forming step for forming a wiring layer using the wiring pattern for the interlayer insulating film. It includes at least a multilayer wiring structure forming step to be formed and an electrode forming step of forming an electrode pad on the uppermost layer of the multilayer wiring structure.

この半導体装置の製造方法では、トランジスタ形成工程において、半導体基板の表面に、トランジスタが形成され、多層配線構造形成工程において、被加工面上に、本発明の絶縁膜材料を用いて層間絶縁膜が形成される層間絶縁膜形成工程、該層間絶縁膜に対して、エッチングにより配線用パターンが形成される配線パターン形成工程、及び該配線用パターンを用いて配線層が形成される配線層形成工程が、繰返し行われることにより多層配線構造が形成され、電極形成工程において、前記多層配線構造の最上層に電極パッドが形成される。   In this method for manufacturing a semiconductor device, a transistor is formed on the surface of a semiconductor substrate in the transistor forming step, and an interlayer insulating film is formed on the surface to be processed using the insulating film material in the multilayer wiring structure forming step. An interlayer insulating film forming step to be formed; a wiring pattern forming step in which a wiring pattern is formed by etching the interlayer insulating film; and a wiring layer forming step in which a wiring layer is formed using the wiring pattern. By repeating this process, a multilayer wiring structure is formed, and in the electrode forming step, an electrode pad is formed on the uppermost layer of the multilayer wiring structure.

本発明によると、従来における前記問題を解決することができ、低誘電率で高強度な絶縁膜の形成に好適に使用可能な絶縁膜材料、該絶縁膜材料を用いて形成された絶縁膜等を有し、配線間の寄生容量が低減可能な多層配線基板及びその製造方法、並びに、前記絶縁膜材料を用いて形成された絶縁膜を含む多層配線構造を有する高速で信頼性の高い半導体装置及びその製造方法を提供することができる。   According to the present invention, the conventional problems can be solved, and an insulating film material that can be suitably used for forming a low dielectric constant and high strength insulating film, an insulating film formed using the insulating film material, and the like And a method for manufacturing the same, and a high-speed and highly reliable semiconductor device having a multilayer wiring structure including an insulating film formed using the insulating film material And a manufacturing method thereof.

図１は、実施例２及び比較例２で得られた絶縁膜のＦＴ−ＩＲスペクトルを示すグラフ図である。FIG. 1 is a graph showing FT-IR spectra of the insulating films obtained in Example 2 and Comparative Example 2. 図２Ａは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その１）である。FIG. 2A is a process diagram (part 1) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｂは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その２）である。FIG. 2B is a process diagram (part 2) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｃは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その３）である。FIG. 2C is a process diagram (part 3) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｄは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その４）である。FIG. 2D is a process diagram (part 4) illustrating an example of a method of manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｅは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その５）である。FIG. 2E is a process diagram (part 5) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｆは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その６）である。FIG. 2F is a process diagram (part 6) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｇは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その７）である。FIG. 2G is a process diagram (part 7) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｈは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その８）である。FIG. 2H is a process diagram (part 8) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｉは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その９）である。FIG. 2I is a process diagram (part 9) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｊは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その１０）である。FIG. 2J is a process diagram (part 10) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図２Ｋは、本発明の絶縁膜材料を用いて形成された層間絶縁膜を含む多層配線構造を有する本発明の半導体装置の製造方法の一例を示す工程図（その１１）である。FIG. 2K is a process diagram (part 11) illustrating an example of a method for manufacturing a semiconductor device of the present invention having a multilayer wiring structure including an interlayer insulating film formed using the insulating film material of the present invention. 図３は、本発明の多層配線基板の一例を示す断面概略図である。FIG. 3 is a schematic cross-sectional view showing an example of the multilayer wiring board of the present invention. 図４Ａは、本発明の半導体装置の一例を製造するための工程図（その１）である。FIG. 4A is a process diagram (part 1) for manufacturing an example of the semiconductor device of the invention. 図４Ｂは、本発明の半導体装置の一例を製造するための工程図（その２）である。FIG. 4B is a process diagram (part 2) for manufacturing the example of the semiconductor device of the invention. 図４Ｃは、本発明の半導体装置の一例を製造するための工程図（その３）である。FIG. 4C is a process diagram (part 3) for manufacturing the example of the semiconductor device of the invention. 図４Ｄは、本発明の半導体装置の一例を製造するための工程図（その４）である。FIG. 4D is a process diagram (part 4) for manufacturing the example of the semiconductor device of the invention. 図５Ａは、本発明の半導体装置の一例を製造するための工程図（その５）である。FIG. 5A is a process diagram (part 5) for manufacturing an example of the semiconductor device of the invention. 図５Ｂは、本発明の半導体装置の一例を製造するための工程図（その６）である。FIG. 5B is a process diagram (part 6) for manufacturing an example of the semiconductor device of the invention. 図６Ａは、本発明の半導体装置の一例を製造するための工程図（その７）である。FIG. 6A is a process diagram (part 7) for manufacturing the example of the semiconductor device of the invention. 図６Ｂは、本発明の半導体装置の一例を製造するための工程図（その８）である。FIG. 6B is a process diagram (part 8) for manufacturing the example of the semiconductor device of the invention. 図６Ｃは、本発明の半導体装置の一例を製造するための工程図（その９）である。FIG. 6C is a process diagram (part 9) for manufacturing the example of the semiconductor device of the invention. 図７Ａは、本発明の半導体装置の一例を製造するための工程図（その１０）である。FIG. 7A is a process diagram (part 10) for manufacturing an example of the semiconductor device of the invention. 図７Ｂは、本発明の半導体装置の一例を製造するための工程図（その１１）である。FIG. 7B is a process diagram (part 11) for manufacturing the example of the semiconductor device of the invention. 図７Ｃは、本発明の半導体装置の一例を製造するための工程図（その１２）である。FIG. 7C is a process diagram (part 12) for manufacturing the example of the semiconductor device of the invention. 図８Ａは、本発明の半導体装置の一例を製造するための工程図（その１３）である。FIG. 8A is a process diagram (part 13) for manufacturing the example of the semiconductor device of the invention. 図８Ｂは、本発明の半導体装置の一例を製造するための工程図（その１４）である。FIG. 8B is a process diagram (part 14) for manufacturing the example of the semiconductor device of the invention. 図９Ａは、本発明の半導体装置の一例を製造するための工程図（その１５）である。FIG. 9A is a process diagram (part 15) for manufacturing the example of the semiconductor device of the invention. 図９Ｂは、本発明の半導体装置の一例を製造するための工程図（その１６）である。FIG. 9B is a process diagram (part 16) for manufacturing the example of the semiconductor device of the invention.

（絶縁膜材料）
本発明の絶縁膜材料は、下記構造式（１）で表されるポリカルボシラン化合物を少なくとも含んでなり、好ましくは、シラン化合物を含み、更に必要に応じて、溶媒、その他の成分等を含んでなる。
ただし、前記構造式（１）中、Ｒ１は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。Ｒ２は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。ｎは、５〜５，０００の整数を表す。(Insulating film material)
The insulating film material of the present invention includes at least a polycarbosilane compound represented by the following structural formula (1), preferably includes a silane compound, and further includes a solvent and other components as necessary. It becomes.
However, in the structural formula (1), R 1 may be the same or different from each other in n repetitions, and may be a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. Represents either. R 2 may be the same or different from each other in n repetitions, and represents either a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. n represents an integer of 5 to 5,000.

−ポリカルボシラン化合物−
前記ポリカルボシラン化合物としては、シラノール基を有し、前記構造式（１）で表される構造を有する限り特に制限はなく、目的に応じて適宜選択することができるが、その全体構造としては、対象性を有するのが好ましい。この場合、絶縁膜を形成すると、サイズが大きく、かつ均一な空孔が形成されるため、空孔率を上昇させても、膜強度を維持することができる。
また、前記ポリカルボシラン化合物は、シラノール基を有するので、親水性を示し、他の親水性溶媒又は親水性化合物と容易に混合することができ、従来非常に困難であったシラン化合物との混合も容易である。また、後述するように、シラノール基の脱水縮合反応によってポリカルボシラン化合物の架橋を促進させ、高強度な絶縁膜を形成することができる。
更に、前記ポリカルボシラン化合物は、構造中に炭化水素又は芳香族炭化水素が豊富に含まれるので、得られる絶縁膜と、多孔質膜とのエッチング選択比を充分に取ることができ、エッチングの際のストッパ膜、化学的機械研磨の際のストッパ膜、等に好適な絶縁膜の形成に好適に使用可能である。-Polycarbosilane compounds-
The polycarbosilane compound is not particularly limited as long as it has a silanol group and has the structure represented by the structural formula (1), and can be appropriately selected according to the purpose. It is preferable to have objectivity. In this case, when the insulating film is formed, large-sized and uniform vacancies are formed, so that the film strength can be maintained even when the porosity is increased.
Further, since the polycarbosilane compound has a silanol group, it exhibits hydrophilicity and can be easily mixed with other hydrophilic solvents or hydrophilic compounds. Is also easy. Further, as will be described later, cross-linking of the polycarbosilane compound is promoted by a dehydration condensation reaction of a silanol group, and a high-strength insulating film can be formed.
Furthermore, since the polycarbosilane compound is rich in hydrocarbons or aromatic hydrocarbons in the structure, the etching selectivity between the obtained insulating film and the porous film can be taken sufficiently, and etching can be performed. It can be suitably used for forming an insulating film suitable for a stopper film during chemical mechanical polishing, a stopper film during chemical mechanical polishing, and the like.

前記ポリカルボシラン化合物が、前記構造式（１）で表される構造を有することを確認する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＮＭＲにより分析することができる。   The method for confirming that the polycarbosilane compound has the structure represented by the structural formula (1) is not particularly limited and may be appropriately selected depending on the intended purpose. For example, the analysis is performed by NMR. be able to.

前記構造式（１）におけるＲ１は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す限り特に制限はなく、目的に応じて適宜選択することができ、例えば、メチル基、エチル基、プロピル基、ブチル基、ビニル基、フェニル基などが挙げられる。これらの中でも、低い誘電率を維持し、かつ高い膜強度が得られる点で、メチル基が好適に挙げられる。
Ｒ２は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す限り特に制限はなく、目的に応じて適宜選択することができ、例えば、メチレン基、エチレン基、プロピレン基、イソプロピレン基、ビニレン基、フェニレン基などが挙げられる。これらの中でも、微細孔を比較的容易に形成し、低い誘電率及び高強度を有する膜が得られる点で、メチレン基が好適に挙げられる。
ｎは、５〜５，０００の整数を表す。ｎが、５未満であると、絶縁膜を形成する際、５０〜４００℃の不活性ガスの存在下での熱処理により、前記ポリカルボシラン化合物が蒸発してしまうことがあり、５，０００を超えると、溶剤への溶解性が悪くなり、スピンコートでの膜形成が困難になることがある。R 1 in the structural formula (1) may be the same or different from each other in n repetitions, and is any one of a hydrocarbon having 1 to 4 carbon atoms and an aromatic hydrocarbon. As long as it represents, there is no restriction | limiting in particular, According to the objective, it can select suitably, For example, a methyl group, an ethyl group, a propyl group, a butyl group, a vinyl group, a phenyl group etc. are mentioned. Among these, a methyl group is preferable because it maintains a low dielectric constant and provides high film strength.
R 2 may be the same or different from each other in n repetitions, and is not particularly limited as long as it represents either a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon, It can be appropriately selected depending on the purpose, and examples thereof include a methylene group, an ethylene group, a propylene group, an isopropylene group, a vinylene group, and a phenylene group. Among these, a methylene group is preferable because a micropore can be formed relatively easily and a film having a low dielectric constant and high strength can be obtained.
n represents an integer of 5 to 5,000. When n is less than 5, when the insulating film is formed, the polycarbosilane compound may be evaporated by heat treatment in the presence of an inert gas at 50 to 400 ° C. If it exceeds the upper limit, the solubility in a solvent is deteriorated, and film formation by spin coating may be difficult.

前記ポリカルボシラン化合物の重量平均分子量としては、特に制限はなく、目的に応じて適宜選択することができるが、４００より大きく１０，０００以下であるのが好ましい。
前記重量平均分子量が、４００以下であると、塗布により絶縁膜を形成する際、溶媒に溶解させると揮発してしまい、膜形成が困難となるほか、充分な膜強度が得られないことがあり、１０，０００を超えると、前記ポリカルボシラン化合物を前記溶媒に溶解させた塗布液の粘性が高くなり、塗布性が低下するほか、誘電率が上昇することがある。
前記重量平均分子量の測定方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）により測定することができる。There is no restriction | limiting in particular as a weight average molecular weight of the said polycarbosilane compound, Although it can select suitably according to the objective, It is preferable that it is more than 400 and 10,000 or less.
When the weight average molecular weight is 400 or less, when an insulating film is formed by coating, if it is dissolved in a solvent, it volatilizes, making film formation difficult, and sufficient film strength may not be obtained. When it exceeds 10,000, the viscosity of the coating solution in which the polycarbosilane compound is dissolved in the solvent becomes high, the coating property is lowered, and the dielectric constant may be increased.
There is no restriction | limiting in particular as a measuring method of the said weight average molecular weight, According to the objective, it can select suitably, For example, it can measure by gel permeation chromatography (GPC).

前記構造式（１）で表されるポリカルボシラン化合物におけるシラノール基の含有量（[Ｓｉ−ＯＨ]／ポリカルボシラン化合物の重量平均分子量×１００）としては、特に制限はなく、目的に応じて適宜選択することができるが、１〜２０重量％が好ましく、７〜１８重量％がより好ましい。
ここで、前記［Ｓｉ−ＯＨ］は、Ｓｉ−ＯＨとして含まれるＯＨの重量を意味する。
前記シラノール基の含有量が、１重量％未満であると、得られる絶縁膜の強度に劣ることがあり、２０重量％を超えても、それに見合った効果が得られず、前記絶縁膜の強度が低下するほか、誘電率が上昇することがある。The content of silanol groups in the polycarbosilane compound represented by the structural formula (1) ([Si—OH] / weight average molecular weight of the polycarbosilane compound × 100) is not particularly limited and depends on the purpose. Although it can select suitably, 1 to 20 weight% is preferable and 7 to 18 weight% is more preferable.
Here, the [Si—OH] means the weight of OH contained as Si—OH.
When the content of the silanol group is less than 1% by weight, the strength of the obtained insulating film may be inferior. When the content exceeds 20% by weight, an effect corresponding to the strength cannot be obtained. In addition to lowering, the dielectric constant may increase.

前記構造式（１）で表されるポリカルボシラン化合物の合成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、ポリカルボシランにおける珪素水素結合の水素原子を、水酸基に置換することにより行うことができる。その結果、シラノール基が導入されたポリカルボシラン化合物が得られる。
前記ポリカルボシラン化合物の合成においては、酸化触媒を用いるのが好ましく、該酸化触媒としては、酸化作用を有する限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、オゾン、二酸化マンガン、塩素、硝酸、熱濃硫酸、過酸化水素、過マンガン酸カリウム、二クロム酸カリウム、塩化銅、酸化銀、二酸化硫黄、四酸化オスミウム、過ルテニウム酸テトラプロピルアンモニウム、水酸化テトラプロピルアンモニウム、水酸化テトラ−ｎ−ブチルアンモニウム、水酸化テトラメチルアンモニウム、Ｎ−メチルモルホリン−Ｎオキシド、ｔｅｔｒ−ブチルヒドロペルオキシドなどが好適に挙げられる。A method for synthesizing the polycarbosilane compound represented by the structural formula (1) is not particularly limited and may be appropriately selected depending on the intended purpose. The hydrogen atom of the silicon hydrogen bond in the polycarbosilane is a hydroxyl group. This can be done by substituting As a result, a polycarbosilane compound having a silanol group introduced therein is obtained.
In the synthesis of the polycarbosilane compound, an oxidation catalyst is preferably used, and the oxidation catalyst is not particularly limited as long as it has an oxidizing action, and can be appropriately selected according to the purpose. Manganese dioxide, chlorine, nitric acid, hot concentrated sulfuric acid, hydrogen peroxide, potassium permanganate, potassium dichromate, copper chloride, silver oxide, sulfur dioxide, osmium tetroxide, tetrapropylammonium perruthenate, tetrapropylammonium hydroxide Preferable examples include tetra-n-butylammonium hydroxide, tetramethylammonium hydroxide, N-methylmorpholine-N oxide, and tert-butyl hydroperoxide.

前記構造式（１）で表されるポリカルボシラン化合物の前記絶縁膜材料における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、１〜４０質量％が好ましく、５〜２０質量％がより好ましい。
前記含有量が、１質量％未満であると、得られる絶縁膜の強度に劣ることがあり、４０質量％を超えると、前記絶縁膜の面内膜厚分布が大きくなることがある。There is no restriction | limiting in particular as content in the said insulating-film material of the polycarbosilane compound represented by the said Structural formula (1), Although it can select suitably according to the objective, 1-40 mass% is preferable, 5-20 mass% is more preferable.
When the content is less than 1% by mass, the strength of the obtained insulating film may be inferior, and when it exceeds 40% by mass, the in-plane film thickness distribution of the insulating film may be increased.

−シラン化合物−
前記シラン化合物を更に含むと、得られる絶縁膜の膜強度を更に向上させることができる点で、有利であり、前記シラン化合物を含むことは、多層配線における層間絶縁膜への利用に対して有用である。
前記シラン化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、前記構造式（１）で表されるポリカルボシラン化合物と容易に結合を形成する点で、アルコキシ基、シラザン結合、クロロ基、アルキルアミノ基及び水酸基のいずれかを少なくとも含んでいるのが好ましい。-Silane compound-
The inclusion of the silane compound is advantageous in that the film strength of the resulting insulating film can be further improved, and the inclusion of the silane compound is useful for use as an interlayer insulating film in multilayer wiring. It is.
There is no restriction | limiting in particular as said silane compound, Although it can select suitably according to the objective, In the point which forms a bond easily with the polycarbosilane compound represented by said Structural formula (1), an alkoxy group, It preferably contains at least one of a silazane bond, a chloro group, an alkylamino group and a hydroxyl group.

前記アルコキシ基を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、アセトキシメチルジメチルアセトキシシラン、アセトキシメチルトリエトキシシラン、アセトキシメチルトリメトキシシラン、アセトキシトリメチルシラン、アリロキシトリメチルシラン、アリルトリエトキシシラン、アリルトリメトキシシラン、４−アミノブチルトリエトキシシラン、４−アミノブチルトリメトキシシラン、ビス（トリエトキシシリル）メタン、ビス（トリエトキシシリル）エチレン、ビス（トリメトキシシリル）エタン、ビス（トリメトキシシリル）ヘキサン、ブロモフェニルトリメトキシシラン、クロロメチルメチルジエトキシシラン、クロロメチルトリエトキシシラン、クロロメチルトリメトキシシラン、３−クロロプロピルトリエトキシシラン、３−クロロプロピルトリメトキシシラン、シクロヘキシルエチルジメトキシシラン、シクロヘキシルメチルジメトキシシラン、シクロへキシルトリメトキシシラン、シクロペンチルトリメトキシシラン、ジエトキシジビニルシラン、１，３−ジメチルテトラメトキシジシロキサン、ジフェニルジエトキシシラン、１，３−ジビニルテトラエトキシジシロキサン、ヘキサメトキシジシラン、ｎ−ヘキシルトリエトキシシラン、メルカプトメチルメチルジエトキシシラン、メルカプトメチルトリメトキシシラン、メチルジエトキシシラン、メチルジメトキシシラン、メチルトリエトキシシラン、メチルトリメトキシシラン、ペンタフルオロフェニルプロピルトリメトキシシラン、フェニルジエトキシシラン、フェニルジメチルエトキシシラン、フェニルトリエトキシシラン、フェニルトリメトキシシラン、テトラエトキシシラン、テトラメトキシシラン、トリエトキシフルオロシラン、トリエトキシシラン、ビニルメチルジエトキシシラン、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルメチルジエトキシシラン、ビニルフェニルジエトキシシラン、トリビニルエトキシシランなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。   The silane compound containing an alkoxy group is not particularly limited and may be appropriately selected depending on the intended purpose. Acetoxymethyldimethylacetoxysilane, acetoxymethyltriethoxysilane, acetoxymethyltrimethoxysilane, acetoxytrimethylsilane, allyloxy Trimethylsilane, allyltriethoxysilane, allyltrimethoxysilane, 4-aminobutyltriethoxysilane, 4-aminobutyltrimethoxysilane, bis (triethoxysilyl) methane, bis (triethoxysilyl) ethylene, bis (trimethoxysilyl) ) Ethane, bis (trimethoxysilyl) hexane, bromophenyltrimethoxysilane, chloromethylmethyldiethoxysilane, chloromethyltriethoxysilane, chloromethyltrimethoxysilane, 3 Chloropropyltriethoxysilane, 3-chloropropyltrimethoxysilane, cyclohexylethyldimethoxysilane, cyclohexylmethyldimethoxysilane, cyclohexyltrimethoxysilane, cyclopentyltrimethoxysilane, diethoxydivinylsilane, 1,3-dimethyltetramethoxydisiloxane , Diphenyldiethoxysilane, 1,3-divinyltetraethoxydisiloxane, hexamethoxydisilane, n-hexyltriethoxysilane, mercaptomethylmethyldiethoxysilane, mercaptomethyltrimethoxysilane, methyldiethoxysilane, methyldimethoxysilane, methyl Triethoxysilane, methyltrimethoxysilane, pentafluorophenylpropyltrimethoxysilane, phenyldiethoxysilane Phenyldimethylethoxysilane, phenyltriethoxysilane, phenyltrimethoxysilane, tetraethoxysilane, tetramethoxysilane, triethoxyfluorosilane, triethoxysilane, vinylmethyldiethoxysilane, vinyltriethoxysilane, vinyltrimethoxysilane, vinylmethyl Examples include diethoxysilane, vinylphenyldiethoxysilane, and trivinylethoxysilane. These may be used individually by 1 type and may use 2 or more types together.

前記シラザン結合を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、ジ−ｎ−ブチルテトラメチルジシラザン、１，３−ジビニルテトラメチルジシラザン、ヘキサメチルジシラザン、１，１，３，３−テトラメチルジシラザン、１，１，３，３−テトラフェニルジメチルジシラザン、などが挙げられる。
また、これらのシラン化合物のほか、窒素を少なくとも含んでいれば、例えば、ビス（トリメチルシリル）尿素、２，２，５，５−テトラメチル−２，５−ジシラ−１−アザシクロペンタン、Ｎ−（トリメチルシリル）アセトアミドなどのシラン化合物を用いることもできる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。The silane compound containing a silazane bond is not particularly limited and may be appropriately selected depending on the intended purpose. Di-n-butyltetramethyldisilazane, 1,3-divinyltetramethyldisilazane, hexamethyldisilazane 1,1,3,3-tetramethyldisilazane, 1,1,3,3-tetraphenyldimethyldisilazane, and the like.
In addition to these silane compounds, if they contain at least nitrogen, for example, bis (trimethylsilyl) urea, 2,2,5,5-tetramethyl-2,5-disila-1-azacyclopentane, N- Silane compounds such as (trimethylsilyl) acetamide can also be used. These may be used individually by 1 type and may use 2 or more types together.

前記クロロ基を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、トリメチルクロロシラン、ジメチルジクロロシラン、メチルトリクロロシラン、トリエチルクロロシラン、ジエチルジクロロシラン、エチルトリクロロシラン、４−[２−（トリクロロシリル）エチル]ピリジン、（Ｎ，Ｎ−ジメチルアミノ）ジメチルクロロシランなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。   There is no restriction | limiting in particular as a silane compound containing the said chloro group, According to the objective, it can select suitably, Trimethylchlorosilane, dimethyldichlorosilane, methyltrichlorosilane, triethylchlorosilane, diethyldichlorosilane, ethyltrichlorosilane, 4- [2- (Trichlorosilyl) ethyl] pyridine, (N, N-dimethylamino) dimethylchlorosilane and the like. These may be used individually by 1 type and may use 2 or more types together.

前記アルキルアミン基を含むシラン化合物としては、特に制限はなく、目的に応じて適宜選択することができ、（Ｎ，Ｎ−ジメチルアミノ）ジメチルクロロシラン、（Ｎ，Ｎ−ジメチルアミノ）ジメチルシラン、トリメチルシリルジメチルアミン、トリメチルシリルジエチルアミン、トリエチルシリルジメチルアミン、トリエチルシリルジエチルアミン、ジメチルアミノメチルエトキシシラン、ビス（ジメチルアミノ）ジフェニルシランなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。   There is no restriction | limiting in particular as a silane compound containing the said alkylamine group, According to the objective, it can select suitably, (N, N-dimethylamino) dimethyl chlorosilane, (N, N- dimethylamino) dimethylsilane, trimethylsilyl Examples include dimethylamine, trimethylsilyldiethylamine, triethylsilyldimethylamine, triethylsilyldiethylamine, dimethylaminomethylethoxysilane, and bis (dimethylamino) diphenylsilane. These may be used individually by 1 type and may use 2 or more types together.

前記水酸基を含むシラン化合物としては、前記溶媒中で水酸基を有する限り特に制限はなく、目的に応じて適宜選択することができ、１，４−ビス（ヒドロキシジメチルシリル）ベンゼン、ｔ−ブチルジメチルシラノール、ジフェニルシランジオール、トリエチルシラノール、２−（トリメチルシリル）エタノール、トリフェニルシラノール、ナトリウムメチルシリコネートなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。   The silane compound containing a hydroxyl group is not particularly limited as long as it has a hydroxyl group in the solvent, and can be appropriately selected according to the purpose. 1,4-bis (hydroxydimethylsilyl) benzene, t-butyldimethylsilanol , Diphenylsilanediol, triethylsilanol, 2- (trimethylsilyl) ethanol, triphenylsilanol, sodium methylsiliconate and the like. These may be used individually by 1 type and may use 2 or more types together.

また、シラン化合物が下記一般式（１）〜（３）のいずれかで表される化合物を含んでいてもよい。
Moreover, the silane compound may contain the compound represented by either of the following general formula (1)-(3).

前記一般式（１）〜（３）中、Ｒ１、Ｒ２およびＲ３は、互いに独立に、水素、炭素数１〜４の脂肪族炭化水素基、置換基を含んでいてもよい炭素数６〜８の芳香族炭化水素基、または置換基を含んでいてもよい炭素数４〜８の複素芳香族基を表し、Ｘ１、Ｘ２およびＸ３は、互いに独立に、クロロ基、水酸基、炭素数１〜３のアルコキシ基、または炭素数１〜４のアルキルアミノ基を表す。ただし、前記一般式（１）〜（３）におけるＲ１、Ｒ２およびＲ３の少なくともいずれか１つには、少なくとも１つの不飽和結合を有する基が含まれる。前記不飽和結合を有する基としては、特に制限はなく、例えば、公知の不飽和炭化水素基、芳香族炭化水素基、複素芳香族基と呼ばれるものから適宜選択することができる。このような不飽和結合を有する基としては、例えば、ビニル基、アクロイル基、ベンジル基、フェニル基、カルボニル基、カルボキシ基、ジアゾ基、アジド基、シンナモイル基、アクリレート基、シンナミリデン基、シアノシンナミリデン基、フリルペンタジエン基、ｐ−フェニレンジアクリレート基、ピリジニル基等が挙げられる。この中でも、ビニル基、フェニル基、ピリジニル基が光照射による化学反応が急速に起こりやすいのでより好ましい。また、一分子中に含まれる不飽和結合を有する基の数についても特に制限はない。In the general formulas (1) to (3), R 1 , R 2, and R 3 are independently of each other hydrogen, a C 1-4 aliphatic hydrocarbon group, or a carbon number that may contain a substituent. Represents a 6-8 aromatic hydrocarbon group or a heteroaromatic group having 4-8 carbon atoms which may contain a substituent, and X 1 , X 2 and X 3 are each independently a chloro group, hydroxyl group Represents an alkoxy group having 1 to 3 carbon atoms or an alkylamino group having 1 to 4 carbon atoms. However, at least one of R 1 , R 2 and R 3 in the general formulas (1) to (3) includes a group having at least one unsaturated bond. There is no restriction | limiting in particular as group which has the said unsaturated bond, For example, it can select suitably from what is called a well-known unsaturated hydrocarbon group, an aromatic hydrocarbon group, and a heteroaromatic group. Examples of the group having an unsaturated bond include a vinyl group, an acroyl group, a benzyl group, a phenyl group, a carbonyl group, a carboxy group, a diazo group, an azido group, a cinnamoyl group, an acrylate group, a cinnamylidene group, and a cyanocinnamylyl group. Examples thereof include a den group, a furyl pentadiene group, a p-phenylene diacrylate group, and a pyridinyl group. Among these, a vinyl group, a phenyl group, and a pyridinyl group are more preferable because a chemical reaction due to light irradiation easily occurs. Moreover, there is no restriction | limiting in particular also about the number of groups which have an unsaturated bond contained in one molecule.

また、シラン化合物が下記一般式（１）〜（３）のいずれかで表される化合物からなる群から選ばれた少なくとも２つの化合物について、それぞれＸ１、Ｘ２およびＸ３の少なくともいずれか１つを取り去り、窒素を介して互いに結合させて得られる窒素介在化合物を含んでいてもよい。
In addition, at least two compounds selected from the group consisting of compounds represented by any one of the following general formulas (1) to (3) are each at least one of X 1 , X 2 and X 3. It may contain a nitrogen intercalation compound obtained by removing one and bonding to each other via nitrogen.

前記一般式（１）〜（３）中、Ｒ１、Ｒ２およびＲ３は、互いに独立に、水素、炭素数１〜４の脂肪族炭化水素基、置換基を含んでいてもよい炭素数６〜８の芳香族炭化水素基、または置換基を含んでいてもよい炭素数４〜８の複素芳香族基を表し、Ｘ１、Ｘ２およびＸ３は、互いに独立に、クロロ基、水酸基、炭素数１〜３のアルコキシ基、または炭素数１〜４のアルキルアミノ基を表す。ただし、前記一般式（１）〜（３）におけるＲ１、Ｒ２およびＲ３の少なくともいずれか１つには、少なくとも１つの不飽和結合を有する基が含まれる。前記不飽和結合を有する基は、前述したものと同様である。In the general formulas (1) to (3), R 1 , R 2, and R 3 are independently of each other hydrogen, a C 1-4 aliphatic hydrocarbon group, or a carbon number that may contain a substituent. Represents a 6-8 aromatic hydrocarbon group or a heteroaromatic group having 4-8 carbon atoms which may contain a substituent, and X 1 , X 2 and X 3 are each independently a chloro group, hydroxyl group Represents an alkoxy group having 1 to 3 carbon atoms or an alkylamino group having 1 to 4 carbon atoms. However, at least one of R 1 , R 2 and R 3 in the general formulas (1) to (3) includes a group having at least one unsaturated bond. The group having an unsaturated bond is the same as described above.

前記窒素介在化合物が、下記一般式（４）〜（７）のいずれかで表される化合物を含むことが好ましい。
It is preferable that the nitrogen-containing compound includes a compound represented by any one of the following general formulas (4) to (7).

前記一般式（４）〜（７）中、Ｒ１、Ｒ２およびＲ３は、互いに独立に、水素、炭素数１〜４の脂肪族炭化水素基、置換基を含んでいてもよい炭素数６〜８の芳香族炭化水素基、または置換基を含んでいてもよい炭素数４〜８の複素芳香族基を表し、Ｘ１、Ｘ２およびＸ３は、互いに独立に、クロロ基、水酸基、炭素数１〜３のアルコキシ基、または炭素数１〜４のアルキルアミノ基を表す。ｎは３〜５の整数を表す。ただし、前記一般式（４）〜（７）におけるＲ１、Ｒ２およびＲ３の少なくともいずれか１つには、少なくとも１つの不飽和結合を有する基が含まれる。In the general formulas (4) to (7), R 1 , R 2, and R 3 are independently of each other hydrogen, a C 1-4 aliphatic hydrocarbon group, or a carbon number that may contain a substituent. Represents a 6-8 aromatic hydrocarbon group or a heteroaromatic group having 4-8 carbon atoms which may contain a substituent, and X 1 , X 2 and X 3 are each independently a chloro group, hydroxyl group Represents an alkoxy group having 1 to 3 carbon atoms or an alkylamino group having 1 to 4 carbon atoms. n represents an integer of 3 to 5. However, at least one of R 1 , R 2 and R 3 in the general formulas (4) to (7) includes a group having at least one unsaturated bond.

前記シラン化合物の前記絶縁膜材料における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、２０〜７０質量％が好ましく、３０〜６０質量％がより好ましい。
前記含有量が、２０質量％未満であると、前記シラン化合物の添加による前記絶縁膜の膜強度の向上効果が得られないことがあり、７０質量％を超えると、前記絶縁膜の誘電率が上昇してしまうことがある。There is no restriction | limiting in particular as content in the said insulating-film material of the said silane compound, Although it can select suitably according to the objective, 20-70 mass% is preferable and 30-60 mass% is more preferable.
When the content is less than 20% by mass, the effect of improving the film strength of the insulating film due to the addition of the silane compound may not be obtained. When the content exceeds 70% by mass, the dielectric constant of the insulating film is increased. May rise.

−溶媒−
前記溶媒としては、前記構造式（１）で表されるポリカルボシラン化合物が可溶であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、水、メタノール、エタノール、プロパノール、シクロヘキサノン、アセトン、メチルイソブチルケトン、メチルエチルケトン、メチルセロソルブ、エチルセロソルブ、オクタン、デカン、ヘキサン、プロピレングリコール、プロピレングリコールモノメチルエーテルアセテート、ジオキサン、ジエチルエーテル、ジエチレングリコール、硫酸ジメチル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、テトラヒドロフランなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記溶媒の前記絶縁膜材料における含有量としては、前記構造式（１）で表されるポリカルボシラン化合物、前記シラン化合物などの含有量に応じて適宜決定することができる。-Solvent-
The solvent is not particularly limited as long as the polycarbosilane compound represented by the structural formula (1) is soluble, and can be appropriately selected according to the purpose. For example, water, methanol, ethanol, propanol , Cyclohexanone, acetone, methyl isobutyl ketone, methyl ethyl ketone, methyl cellosolve, ethyl cellosolve, octane, decane, hexane, propylene glycol, propylene glycol monomethyl ether acetate, dioxane, diethyl ether, diethylene glycol, dimethyl sulfate, propylene glycol monomethyl ether, propylene glycol mono Examples include ethyl ether, propylene glycol monopropyl ether, and tetrahydrofuran. These may be used individually by 1 type and may use 2 or more types together.
The content of the solvent in the insulating film material can be appropriately determined according to the content of the polycarbosilane compound represented by the structural formula (1), the silane compound, or the like.

−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、金属アルコキサイド、公知の各種添加剤などが挙げられる。
前記金属アルコキサイドとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ジエチルジエトキシゲルマン、エチルトリエトキシゲルマン、メチルトリエトキシゲルマン、テトラエトキシゲルマン、テトラメトキシゲルマン、トリエチルメトキシゲルマン、ジ−ｎ−ブチルジメトキシスズ、アルミニウムエトキサイド、アンチモンエトキサイド、アンチモンメトキサイド、砒素トリエトキサイド、ホウ素エトキサイド、ホウ素メトキサイド、カルシウムエトキサイド、カルシウムメトキサイド、ガリウムエトキサイド、テトラエトキシゲルマン、テトラメトキシゲルマン、ハフニウムエトキサイド、鉄エトキサイド、マグネシウムエトキサイド、マンガンメトキサイド、モリブデンエトキサイド、ニオブエトキサイド、カリウムエトキサイド、カリウムメトキサイド、ナトリウムエトキサイド、ストロンチウムイソプロポキサイド、タンタルエトキサイド、タンタルメトキサイド、テルルエトキサイド、スズエトキサイド、スズメトキサイド、チタンブトキサイド、チタンエトキサイド、チタンメトキサイド、タングステンエトキサイド、バナジウムトリプロポキサイドオキサイド、イットリウムイソプロポキサイド、ジルコニウムエトキサイドなどが挙げられる。
前記その他の成分の前記絶縁膜材料における含有量としては、前記構造式（１）で表されるポリカルボシラン化合物及び前記溶媒の種類や含有量などに応じて適宜決定することができる。-Other ingredients-
There is no restriction | limiting in particular as long as the said other component does not impair the effect of this invention, According to the objective, it can select suitably, For example, metal alkoxide, well-known various additives, etc. are mentioned.
The metal alkoxide is not particularly limited and may be appropriately selected depending on the intended purpose. For example, diethyldiethoxygermane, ethyltriethoxygermane, methyltriethoxygermane, tetraethoxygermane, tetramethoxygermane, triethylmethoxygermane , Di-n-butyldimethoxytin, aluminum ethoxide, antimony ethoxide, antimony methoxide, arsenic triethoxide, boron ethoxide, boron methoxide, calcium ethoxide, calcium methoxide, gallium ethoxide, tetraethoxygermane, tetramethoxy Germane, hafnium ethoxide, iron ethoxide, magnesium ethoxide, manganese methoxide, molybdenum ethoxide, niobium ethoxide Potassium ethoxide, potassium methoxide, sodium ethoxide, strontium isopropoxide, tantalum ethoxide, tantalum methoxide, tellurium ethoxide, tin ethoxide, tin methoxide, titanium butoxide, titanium ethoxide, titanium methoxide, Examples include tungsten ethoxide, vanadium tripropoxide, yttrium isopropoxide, and zirconium ethoxide.
The content of the other components in the insulating film material can be appropriately determined according to the type and content of the polycarbosilane compound represented by the structural formula (1) and the solvent.

本発明の前記絶縁膜材料は、前記構造式（１）で表されるポリカルボシラン化合物を含むので、低誘電率であり、しかも膜強度が高い絶縁膜を形成することができ、以下の本発明の多層配線基板、本発明の半導体装置などの製造に好適に使用することができる。   Since the insulating film material of the present invention contains the polycarbosilane compound represented by the structural formula (1), an insulating film having a low dielectric constant and high film strength can be formed. The multilayer wiring board of the invention and the semiconductor device of the invention can be suitably used for production.

（多層配線基板）
本発明の多層配線基板は、基板と、多層配線構造とを少なくとも有し、更に必要に応じて適宜選択した、その他の部材（層乃至膜）を有してなる。(Multilayer wiring board)
The multilayer wiring board of the present invention includes at least a substrate and a multilayer wiring structure, and further includes other members (layers or films) appropriately selected as necessary.

−基板−
前記基板としては、その形状、構造、大きさ、材質（材料）などについては、特に制限はなく、目的に応じて適宜選択することができるが、樹脂基板であるのが好ましく、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂基板、熱硬化性ポリフェニレンエーテル基板、フッ素樹脂基板、セラミック基板などが好適に挙げられる。-Board-
The shape, structure, size, material (material), etc. of the substrate is not particularly limited and can be appropriately selected according to the purpose, but is preferably a resin substrate, for example, glass epoxy Preferable examples include a substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine resin substrate, a thermosetting polyphenylene ether substrate, a fluororesin substrate, and a ceramic substrate.

−多層配線構造−
前記多層配線構造は、前記基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、かつ前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続されてなる。−Multilayer wiring structure−
The multilayer wiring structure includes a plurality of wiring layers on the substrate and an interlayer insulating film disposed between these wiring layers, and the wiring layers pass through the interlayer insulating film. It is electrically connected through.

−−配線層−−
前記配線層としては、その材料、形状、構造、厚みなどについては、特に制限はなく、目的に応じて適宜選択することができる。
前記配線層は、前記層間絶縁膜を介して積層され、該積層数としては、特に制限はなく、目的に応じて適宜選択することができるが、回路の集積度を向上させる点で、４以上が好ましい。
また、前記配線層は、前記層間絶縁膜に形成される貫通孔（ビア又はスルーホール）を通じて電気的に接続される。--- Wiring layer ---
There is no restriction | limiting in particular about the material, a shape, a structure, thickness, etc. as said wiring layer, According to the objective, it can select suitably.
The wiring layer is laminated via the interlayer insulating film, and the number of the laminated layers is not particularly limited and can be appropriately selected according to the purpose. However, in order to improve the degree of circuit integration, the wiring layer is 4 or more. Is preferred.
The wiring layer is electrically connected through a through hole (via or through hole) formed in the interlayer insulating film.

−−層間絶縁膜−−
前記層間絶縁膜は、本発明の前記絶縁膜材料を用いて形成される。
前記層間絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、被加工面上に、本発明の前記絶縁膜材料を塗布することにより行うことができる。-Interlayer insulation film-
The interlayer insulating film is formed using the insulating film material of the present invention.
There is no restriction | limiting in particular as a formation method of the said interlayer insulation film, According to the objective, it can select suitably, For example, it can carry out by apply | coating the said insulation film material of this invention on a to-be-processed surface. .

前記被加工面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、基板又は前記層間絶縁膜以外の絶縁膜の表面、具体的には、シリコンウェハー等の基板、各種酸化膜などの表面が挙げられる。
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ディップコート法、ニーダーコート法、カーテンコート法、ブレードコート法、などが挙げられる。これらの中でも、塗布効率等の点で、スピンコート法が好ましい。該スピンコート法の場合、その条件としては、例えば、回転数が、１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が、１秒〜１０分間程度であり、１０〜９０秒間が好ましい。The surface to be processed is not particularly limited and can be appropriately selected according to the purpose. For example, the surface of the substrate or an insulating film other than the interlayer insulating film, specifically, a substrate such as a silicon wafer, Examples thereof include a surface such as an oxide film.
There is no restriction | limiting in particular as said application | coating method, According to the objective, it can select suitably, For example, a spin coat method, a dip coat method, a kneader coat method, a curtain coat method, a blade coat method etc. are mentioned. Among these, the spin coating method is preferable in terms of coating efficiency and the like. In the case of the spin coating method, the conditions are, for example, a rotational speed of about 100 to 10,000 rpm, preferably 800 to 5,000 rpm, and a time of about 1 second to 10 minutes. Seconds are preferred.

前記層間絶縁膜の形状、構造、大きさなどの諸物性については、特に制限はなく、目的に応じて適宜選択することができるが、以下の厚み、誘電率、膜強度などを有するのが好ましい。   The physical properties such as the shape, structure, and size of the interlayer insulating film are not particularly limited and may be appropriately selected depending on the intended purpose, but preferably have the following thickness, dielectric constant, film strength, and the like. .

前記形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ベタの膜形状、パターン状などが挙げられる。
前記構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単層構造であってもよいし、積層構造であってもよい。
前記低誘電率膜が、前記パターン状である場合、及び前記積層構造を有する場合、各パターン及び各層における誘電率は、同一であってもよいし、それぞれ異なっていてもよい。
前記大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、既存の多層配線基板の大きさに対応した大きさが好ましい。There is no restriction | limiting in particular as said shape, According to the objective, it can select suitably, For example, a solid film | membrane shape, a pattern shape, etc. are mentioned.
There is no restriction | limiting in particular as said structure, According to the objective, it can select suitably, For example, a single layer structure may be sufficient and a laminated structure may be sufficient.
When the low dielectric constant film has the pattern shape and the laminated structure, the dielectric constant in each pattern and each layer may be the same or different.
There is no restriction | limiting in particular as said magnitude | size, Although it can select suitably according to the objective, The magnitude | size corresponding to the magnitude | size of the existing multilayer wiring board is preferable.

前記厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、多層配線基板においては、その構造上、通常、１０ｎｍ〜１μｍであり、１０〜５００ｎｍが好ましく、１０〜３００ｎｍがより好ましい。
前記厚みが、１０ｎｍ未満であると、ピンホール等の構造欠陥が発生することがあり、５００ｎｍを超えると、特にドライエッチングで加工する際に、レジストパターンとの選択比が取り難いことがある。The thickness is not particularly limited and may be appropriately selected depending on the intended purpose. For example, in a multilayer wiring board, the thickness is usually 10 nm to 1 μm, preferably 10 to 500 nm, preferably 10 to 500 nm. 300 nm is more preferable.
If the thickness is less than 10 nm, structural defects such as pinholes may occur. If the thickness exceeds 500 nm, it may be difficult to obtain a selection ratio with a resist pattern particularly when processing by dry etching.

前記誘電率としては、特に制限はなく、目的に応じて適宜選択することができるが、低いほど好ましく、具体的には、３．０以下が好ましく、２．８以下がより好ましい。
前記誘電率は、例えば、前記層間絶縁膜上に金電極を形成し、誘電率測定器などを用いて測定することができる。
前記膜強度としては、特に制限はなく、目的に応じて適宜選択することができるが、
５ＧＰａ以上が好ましく、１０ＧＰａ以上がより好ましい。
前記膜強度が、５ＧＰａ未満であると、強度が不足し、前記層間絶縁膜が、前記多層配線基板に適用することができないことがある。
前記膜強度の測定方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ナノインデンテーション測定器を用いて測定することができる。There is no restriction | limiting in particular as said dielectric constant, Although it can select suitably according to the objective, It is so preferable that it is low, Specifically, 3.0 or less is preferable and 2.8 or less is more preferable.
The dielectric constant can be measured, for example, by forming a gold electrode on the interlayer insulating film and using a dielectric constant measuring device or the like.
The film strength is not particularly limited and can be appropriately selected depending on the purpose.
5 GPa or more is preferable, and 10 GPa or more is more preferable.
If the film strength is less than 5 GPa, the strength may be insufficient, and the interlayer insulating film may not be applied to the multilayer wiring board.
There is no restriction | limiting in particular as a measuring method of the said film | membrane intensity | strength, According to the objective, it can select suitably, For example, it can measure using a nano indentation measuring device.

また、本発明の前記多層配線基板の他の態様として、前記多層配線構造において、本発明の前記絶縁膜材料で形成された層間絶縁膜乃至従来の多孔質シリカ膜等の層間絶縁膜上に、本発明の前記絶縁膜材料を用いて形成された、エッチング用ストッパ膜、化学的機械研磨用ストッパ膜（ＣＭＰストッパ膜）を有するものが好適に挙げられる。この場合、前記構造式（１）で表されるポリカルボシラン化合物を含む本発明の前記絶縁膜材料により形成された前記エッチング用ストッパ膜及び前記ＣＭＰストッパ膜は、低誘電率であり、しかも膜強度が高いので、微細パターンの形成が容易となる。
前記エッチング用ストッパ膜及び前記ＣＭＰストッパ膜の物性としては、上述した層間絶縁膜の物性と同様であるのが好ましい。Further, as another aspect of the multilayer wiring board of the present invention, in the multilayer wiring structure, on an interlayer insulating film such as an interlayer insulating film formed from the insulating film material of the present invention or a conventional porous silica film, Preferred examples include those having an etching stopper film and a chemical mechanical polishing stopper film (CMP stopper film) formed using the insulating film material of the present invention. In this case, the etching stopper film and the CMP stopper film formed of the insulating film material of the present invention containing the polycarbosilane compound represented by the structural formula (1) have a low dielectric constant, and the film Since the strength is high, a fine pattern can be easily formed.
The physical properties of the etching stopper film and the CMP stopper film are preferably the same as those of the interlayer insulating film described above.

本発明の多層配線基板は、本発明の前記絶縁膜材料を用いて形成され、より低誘電率で、耐ダメージ性に優れた前記層間絶縁膜、前記エッチング用ストッパ膜及び前記ＣＭＰストッパ膜の少なくともいずれか（絶縁膜）を含む前記多層配線構造を有するので、寄生容量が低減され、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される、ＩＣ、ＬＳＩ等の高集積度の半導体集積回路装置などに特に好適に使用可能である。
本発明の前記多層配線基板は、公知の方法により製造することができるが、以下の本発明の多層配線基板の製造方法により好適に製造することができる。The multilayer wiring board of the present invention is formed using the insulating film material of the present invention, and has at least one of the interlayer insulating film, the etching stopper film, and the CMP stopper film having a lower dielectric constant and excellent damage resistance. Since it has the multilayer wiring structure including any one (insulating film), the parasitic capacitance is reduced, the signal propagation speed can be increased, and the response speed must be increased. The present invention can be used particularly preferably for a semiconductor integrated circuit device.
The multilayer wiring board of the present invention can be manufactured by a known method, but can be preferably manufactured by the following manufacturing method of the multilayer wiring board of the present invention.

−多層配線基板の製造方法−
前記多層配線基板の製造方法は、層間絶縁膜形成工程と、配線パターン形成工程と、配線層形成工程と、を繰返し行うことを含み、好ましくは、エッチング用ストッパ膜形成工程、化学的機械研磨用ストッパ膜形成工程などを含み、更に必要に応じて適宜選択した、その他の工程を含む。-Manufacturing method of multilayer wiring board-
The method for manufacturing a multilayer wiring board includes repeatedly performing an interlayer insulating film forming step, a wiring pattern forming step, and a wiring layer forming step, preferably an etching stopper film forming step and a chemical mechanical polishing step. It includes a stopper film forming process and the like, and further includes other processes appropriately selected as necessary.

＜層間絶縁膜形成工程＞
前記層間絶縁形成工程は、被加工面上に、本発明の前記絶縁膜材料を用いて層間絶縁膜を形成する工程である。
前記被加工面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、基板又は前記層間絶縁膜以外の絶縁膜の表面、具体的には、シリコンウェハー等の基板、各種酸化膜などの表面が挙げられる。<Interlayer insulating film formation process>
The interlayer insulation formation step is a step of forming an interlayer insulation film on the surface to be processed using the insulation film material of the present invention.
The surface to be processed is not particularly limited and can be appropriately selected according to the purpose. For example, the surface of the substrate or an insulating film other than the interlayer insulating film, specifically, a substrate such as a silicon wafer, Examples thereof include a surface such as an oxide film.

前記層間絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、塗布が好適に挙げられる。
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ディップコート法、ニーダーコート法、カーテンコート法、ブレードコート法、などが挙げられる。これらの中でも、塗布効率等の点で、スピンコート法が好ましい。該スピンコート法の場合、その条件としては、例えば、回転数が、１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が、１秒〜１０分間程度であり、１０〜９０秒間が好ましい。There is no restriction | limiting in particular as a formation method of the said interlayer insulation film, Although it can select suitably according to the objective, For example, application | coating is mentioned suitably.
There is no restriction | limiting in particular as said application | coating method, According to the objective, it can select suitably, For example, a spin coat method, a dip coat method, a kneader coat method, a curtain coat method, a blade coat method etc. are mentioned. Among these, the spin coating method is preferable in terms of coating efficiency and the like. In the case of the spin coating method, the conditions are, for example, a rotational speed of about 100 to 10,000 rpm, preferably 800 to 5,000 rpm, and a time of about 1 second to 10 minutes. Seconds are preferred.

前記層間絶縁膜形成工程においては、前記層間絶縁膜を形成（前記絶縁膜材料を塗布）した後、熱処理を行うのが好ましい。この場合、前記構造式（１）で表されるポリカルボシラン化合物中の炭化水素や芳香族炭化水素などの酸化を抑制することができる。
前記熱処理（焼成）は、目的に応じて適宜その温度、雰囲気等の条件を選択することができるが、前記温度としては、５０〜４００℃が好ましく、８０〜３５０℃がより好ましい。
前記温度が、５０℃未満であると、前記溶媒が膜中に残留し、充分な膜強度が得られないことがあり、４００℃を超えると、前記構造式（１）で表されるポリカルボシラン化合物における珪素炭素結合が分解してしまうことがある。
前記雰囲気としては、大気中では酸素の取り込みによる誘電率の上昇が懸念されるため、不活性ガスの存在下、減圧下、などが好ましく、前記不活性ガスとしては、例えば、窒素などが好適に挙げられる。In the interlayer insulating film forming step, it is preferable to perform heat treatment after forming the interlayer insulating film (coating the insulating film material). In this case, oxidation of hydrocarbons and aromatic hydrocarbons in the polycarbosilane compound represented by the structural formula (1) can be suppressed.
The heat treatment (firing) can be appropriately selected depending on the purpose, such as its temperature and atmosphere, but the temperature is preferably 50 to 400 ° C, more preferably 80 to 350 ° C.
If the temperature is less than 50 ° C., the solvent may remain in the film and sufficient film strength may not be obtained. If the temperature exceeds 400 ° C., the polycarbohydrate represented by the structural formula (1) may be obtained. The silicon carbon bond in the silane compound may be decomposed.
As the atmosphere, since there is a concern about an increase in dielectric constant due to oxygen uptake in the air, it is preferable to use an inert gas or under reduced pressure. As the inert gas, for example, nitrogen is preferable. Can be mentioned.

また、本発明の絶縁膜材料を用いてケイ素含有絶縁膜を形成した後、前記ケイ素含有絶縁膜に少なくとも一種類の光を単独または組み合わせて照射してもよい。   Moreover, after forming a silicon-containing insulating film using the insulating film material of the present invention, the silicon-containing insulating film may be irradiated with at least one kind of light alone or in combination.

前記照射に使用する光は、減圧または常圧で、不飽和結合を有する基と反応させて光重合を生じさせることが可能であれば特に限定されず、例えば、紫外線（ＵＶ）、電子線、レーザー、Ｘ線、マイクロ波、等を例示することができる。これらの中でも、紫外線または電子線が好ましい。照射効率の点から、真空中にて紫外線を照射するのが好ましいが、必要に応じて適宜選択することが可能である。
紫外線は、波長３１５ｎｍ〜４００ｎｍのＵＶ−Ａ、波長２８０ｎｍ〜３１５ｎｍのＵＶ−Ｂ、波長２００ｎｍ〜２８０ｎｍのＵＶ−Ｃ、波長１０ｎｍ〜２００ｎｍのＶＵＶ（真空紫外線：Ｖａｃｕｕｍ Ｕｌｔｒａ Ｖｉｏｌｅｔ）に分類される。前記照射に使用する紫外線には、そのいずれでも使用可能であるが、特にＵＶ−Ｃが好ましい。これは、同時に広範囲で効率のよい照射が可能で、短時間処理が可能になるためである。なお、照射の際、圧力調整や改質のために窒素、アルゴン等の不活性ガスを流してもよい。また、４００℃以下の温度範囲で、単一または複数のステップで加熱しながら照射してもよい。これは光重合反応を促進させ、より短時間での処理を可能にするためであるが、必要に応じて適宜選択することが可能である。The light used for the irradiation is not particularly limited as long as it can be reacted with a group having an unsaturated bond under reduced pressure or normal pressure to cause photopolymerization. For example, ultraviolet (UV), electron beam, Lasers, X-rays, microwaves, etc. can be exemplified. Among these, ultraviolet rays or electron beams are preferable. From the viewpoint of irradiation efficiency, it is preferable to irradiate ultraviolet rays in a vacuum, but it is possible to select appropriately as necessary.
Ultraviolet rays are classified into UV-A having a wavelength of 315 nm to 400 nm, UV-B having a wavelength of 280 nm to 315 nm, UV-C having a wavelength of 200 nm to 280 nm, and VUV (vacuum ultraviolet Violet) having a wavelength of 10 nm to 200 nm. Any of the ultraviolet rays used for the irradiation can be used, but UV-C is particularly preferable. This is because a wide range of efficient irradiation is possible at the same time, and a short time processing is possible. During irradiation, an inert gas such as nitrogen or argon may be flowed for pressure adjustment or modification. Moreover, you may irradiate in the temperature range of 400 degrees C or less, heating in a single or several step. This is for accelerating the photopolymerization reaction and enabling processing in a shorter time, but can be appropriately selected as necessary.

以上の工程により、前記被加工面上に、本発明の前記絶縁膜材料を用いて前記層間絶縁膜が形成される。   Through the above steps, the interlayer insulating film is formed on the surface to be processed using the insulating film material of the present invention.

＜配線パターン形成工程＞
前記配線パターン形成工程は、前記層間絶縁膜に対して、エッチングにより配線用パターンを形成する工程である。
前記配線用パターンは、前記層間絶縁膜上に、例えば、公知のレジスト材料を用いてレジスト膜を形成し、該レジスト膜に対して選択露光及び現像を行うことにより形成した所望のパターンを用いて、前記絶縁膜をエッチングすることにより形成することができる。
前記エッチングの方法としては、特に制限はなく、目的に応じて適宜選択することができ、ドライエッチングでもよいし、ウェットエッチングでもよいが、例えば、プラズマ処理、薬液の塗布、などが好適に挙げられる。
以上の工程により、前記配線用パターンが形成される。<Wiring pattern formation process>
The wiring pattern forming step is a step of forming a wiring pattern by etching on the interlayer insulating film.
The wiring pattern uses a desired pattern formed by, for example, forming a resist film on the interlayer insulating film using a known resist material, and performing selective exposure and development on the resist film. The insulating film can be formed by etching.
The etching method is not particularly limited and may be appropriately selected depending on the purpose. Dry etching or wet etching may be used, and examples thereof include plasma treatment and chemical solution application. .
Through the above steps, the wiring pattern is formed.

＜配線層形成工程＞
前記配線層形成工程は、前記配線用パターンを用いて配線層を形成する工程である。
前記配線層の形成は、例えば、前記層間絶縁膜に対してエッチングすることにより形成された前記配線用パターンにおけるスペース部に、配線前駆体としての導体を被覆することにより行うことができる。
前記導体の被覆は、公知のメッキ方法、例えば、無電解メッキ、電解メッキなどの常用メッキ法を用いて行うことができる。
以上の工程により、前記配線が形成される。<Wiring layer formation process>
The wiring layer forming step is a step of forming a wiring layer using the wiring pattern.
The wiring layer can be formed, for example, by covering a space portion in the wiring pattern formed by etching the interlayer insulating film with a conductor as a wiring precursor.
The conductor can be coated by a known plating method, for example, a common plating method such as electroless plating or electrolytic plating.
Through the above steps, the wiring is formed.

そして、前記層間絶縁膜形成工程、前記配線パターン形成工程、及び前記配線層形成工程の一連の工程を繰り返し行うことにより、回路の集積度の高い多層配線基板を製造することができる。   A multilayer wiring board with a high degree of circuit integration can be manufactured by repeating a series of steps of the interlayer insulating film forming step, the wiring pattern forming step, and the wiring layer forming step.

＜エッチング用ストッパ膜形成工程＞
前記エッチング用ストッパ膜形成工程は、前記層間絶縁膜上に、本発明の前記絶縁膜材料を用いてエッチング用ストッパ膜を形成する工程であり、得られたエッチング用ストッパ膜を利用して、前記配線用パターン形成工程の際に、エッチングを行うのが好ましい。
前記エッチング用ストッパ膜の形成は、前記層間絶縁膜形成工程と同様にして行うことができる。また、得られたエッチング用ストッパ膜は、本発明の前記絶縁膜材料により形成されるので、膜強度が高く、微細パターン（配線用パターン）の形成を容易に行うことができる。<Etching stopper film forming step>
The etching stopper film forming step is a step of forming an etching stopper film on the interlayer insulating film using the insulating film material of the present invention, and using the obtained etching stopper film, Etching is preferably performed during the wiring pattern formation step.
The etching stopper film can be formed in the same manner as the interlayer insulating film forming step. Further, since the obtained etching stopper film is formed of the insulating film material of the present invention, the film strength is high and a fine pattern (wiring pattern) can be easily formed.

＜化学的機械研磨用ストッパ膜形成工程＞
前記化学的機械研磨用ストッパ膜（ＣＭＰ膜）形成工程は、最後の前記層間絶縁膜形成工程で得られた層間絶縁膜上に、本発明の前記絶縁膜材料を用いてＣＭＰ膜を形成する工程であり、最後の前記配線層形成工程の後に、形成された多層配線構造の最表面に対して、化学的機械研磨を行うのが好ましい。
前記ＣＭＰストッパ膜の形成は、前記層間絶縁膜形成工程と同様にして行うことができる。また、得られたＣＭＰストッパ膜は、本発明の前記絶縁膜材料により形成されるので、膜強度が高く、化学的機械研磨の際に、前記層間絶縁膜を保護することができる。<Chemical mechanical polishing stopper film formation process>
In the chemical mechanical polishing stopper film (CMP film) forming step, a CMP film is formed on the interlayer insulating film obtained in the last interlayer insulating film forming step using the insulating film material of the present invention. It is preferable to perform chemical mechanical polishing on the outermost surface of the formed multilayer wiring structure after the last wiring layer forming step.
The CMP stopper film can be formed in the same manner as the interlayer insulating film forming step. Further, since the obtained CMP stopper film is formed of the insulating film material of the present invention, the film strength is high, and the interlayer insulating film can be protected during chemical mechanical polishing.

本発明の多層配線基板の製造方法は、各種多層配線基板の製造に好適に用いることができるが、本発明の多層配線基板の製造に特に好適に用いることができる。   The method for manufacturing a multilayer wiring board of the present invention can be suitably used for manufacturing various multilayer wiring boards, but can be particularly preferably used for manufacturing the multilayer wiring board of the present invention.

（半導体装置）
本発明の半導体装置は、半導体基板と、トランジスタと、多層配線構造と、電極パッドとを少なくとも有してなり、更に必要に応じて適宜選択した、その他の部材を有してなる。(Semiconductor device)
The semiconductor device of the present invention includes at least a semiconductor substrate, a transistor, a multilayer wiring structure, and an electrode pad, and further includes other members appropriately selected as necessary.

−半導体基板及びドランジスタ−
前記半導体基板としては、その形状、構造、大きさ、厚みなどについては、特に制限はなく、目的に応じて適宜選択することができる。
前記トランジスタは、前記半導体基板の表面に形成される。該トランジスタとしては、特に制限はなく、目的に応じて適宜選択することができるが、ＭＯＳ型トランジスタが好適に挙げられる。-Semiconductor substrate and drainage transistor-
There is no restriction | limiting in particular about the shape, a structure, a magnitude | size, thickness, etc. as said semiconductor substrate, According to the objective, it can select suitably.
The transistor is formed on the surface of the semiconductor substrate. There is no restriction | limiting in particular as this transistor, Although it can select suitably according to the objective, A MOS type transistor is mentioned suitably.

−多層配線構造−
前記多層配線構造は、前記半導体基板上に設けられ、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記層間絶縁膜が、本発明の前記絶縁膜材料を用いて形成されてなる。
なお、前記多層配線構造は、本発明の前記多層配線基板における前記多層配線構造と同様であり、その詳細については、上述した通りである。−Multilayer wiring structure−
The multilayer wiring structure is provided on the semiconductor substrate, and includes a plurality of wiring layers and an interlayer insulating film disposed between the wiring layers, and the wiring layers penetrate the interlayer insulating film. The interlayer insulating film is electrically connected through the through hole, and is formed using the insulating film material of the present invention.
The multilayer wiring structure is the same as the multilayer wiring structure in the multilayer wiring board of the present invention, and details thereof are as described above.

また、本発明の半導体装置の他の態様として、前記多層配線構造において、本発明の前記絶縁膜材料で形成された前記層間絶縁膜乃至多孔質シリカ膜等の従来の層間絶縁膜上に、本発明の前記絶縁膜材料を用いて形成されたエッチング用ストッパ膜、化学的機械研磨用ストッパ膜（ＣＭＰ膜）を有するものが好適に挙げられる。この場合、前記エッチング用ストッパ膜及び前記ＣＭＰストッパ膜は、低誘電率であり、しかも膜強度が高いので、微細パターンの形成が容易となる。   As another aspect of the semiconductor device of the present invention, in the multilayer wiring structure, on the conventional interlayer insulating film such as the interlayer insulating film or porous silica film formed of the insulating film material of the present invention, Preferred examples include those having an etching stopper film and a chemical mechanical polishing stopper film (CMP film) formed using the insulating film material of the invention. In this case, the etching stopper film and the CMP stopper film have a low dielectric constant and high film strength, so that a fine pattern can be easily formed.

−電極パッド−
前記電極パッドは、前記多層配線構造の最上層に配置される。また、前記電極パッドは、前記トランジスタと、前記多層配線構造を通して電気的に接続される。
前記電極パッドは、半導体装置内の配線を、リード等に電気的に接続する機能を有する限り、その形状、構造、大きさなどについては、特に制限はなく、目的に応じて適宜選択することができる。-Electrode pad-
The electrode pad is disposed on the uppermost layer of the multilayer wiring structure. The electrode pad is electrically connected to the transistor through the multilayer wiring structure.
As long as the electrode pad has a function of electrically connecting the wiring in the semiconductor device to a lead or the like, the shape, structure, size and the like are not particularly limited, and can be appropriately selected according to the purpose. it can.

本発明の半導体装置は、本発明の前記絶縁膜材料を用いて形成され、低誘電率で膜強度が高い層間絶縁膜、エッチング用ストッパ膜及びＣＭＰストッパ膜の少なくともいずれかを含む前記多層配線構造を有するので、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができ、高速で信頼性が高い。このため、例えば、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ、などに特に好適である。
本発明の前記半導体装置は、公知の方法により製造することができるが、以下の本発明の半導体装置の製造方法により好適に製造することができる。A semiconductor device of the present invention is formed of the insulating film material of the present invention, and includes the multilayer wiring structure including at least one of an interlayer insulating film having a low dielectric constant and high film strength, an etching stopper film, and a CMP stopper film Therefore, it is possible to achieve a reduction in parasitic capacitance between the wirings and a reduction in wiring resistance, and high speed and high reliability. Therefore, it is particularly suitable for flash memory, DRAM, FRAM, MOS transistor, and the like.
Although the said semiconductor device of this invention can be manufactured by a well-known method, it can be suitably manufactured with the manufacturing method of the semiconductor device of the following this invention.

（半導体装置の製造方法）
本発明の半導体装置の製造方法は、トランジスタ形成工程と、多層配線構造形成工程と、電極パッド形成工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。(Method for manufacturing semiconductor device)
The method for manufacturing a semiconductor device of the present invention includes at least a transistor forming step, a multilayer wiring structure forming step, and an electrode pad forming step, and further includes other steps appropriately selected as necessary.

＜トランジスタ形成工程＞
前記トランジスタ形成工程は、半導体基板の表面にトランジスタを形成する工程である。
前記トランジスタの形成は、例えば、シリコン基板の表面に、ドレイン領域及びソース領域を形成し、これらの領域に挟まれたチャネル領域上に、酸化シリコン膜を介してゲート電極を配置することにより行うことができる。
以上の工程により、前記半導体基板の表面に、前記トランジスタが形成される。<Transistor formation process>
The transistor forming step is a step of forming a transistor on the surface of the semiconductor substrate.
The transistor is formed, for example, by forming a drain region and a source region on the surface of a silicon substrate, and disposing a gate electrode on the channel region sandwiched between these regions via a silicon oxide film. Can do.
Through the above steps, the transistor is formed on the surface of the semiconductor substrate.

＜多層配線構造形成工程＞
前記多層配線構造形成工程は、層間絶縁膜形成工程と、配線パターン形成工程、及び配線形成工程を、繰返し行うことにより多層配線構造を形成する工程である。
なお、前記層間絶縁膜形成工程、前記配線パターン形成工程、及び前記配線形成工程は、本発明の前記多層配線基板の製造方法における各工程と同様であり、その詳細については、上述した通りである。<Multilayer wiring structure formation process>
The multilayer wiring structure forming step is a step of forming a multilayer wiring structure by repeatedly performing an interlayer insulating film forming step, a wiring pattern forming step, and a wiring forming step.
The interlayer insulating film forming step, the wiring pattern forming step, and the wiring forming step are the same as the respective steps in the method for manufacturing a multilayer wiring board according to the present invention, and details thereof are as described above. .

また、前記多層配線構造形成工程においては、更に、エッチング用ストッパ膜形成工程、化学的機械研磨用ストッパ膜（ＣＭＰストッパ膜）形成工程を含むのが好ましい。
前記エッチング用ストッパ膜形成工程は、層間絶縁膜上に、本発明の前記絶縁膜材料を用いてエッチング用ストッパ膜を形成する工程である。
前記ＣＭＰストッパ膜形成工程は、最後の前記層間絶縁膜形成工程で得られた層間絶縁膜上に、本発明の前記絶縁膜材料を用いてＣＭＰストッパ膜を形成する工程である。
これらの工程は、本発明の前記多層配線基板の製造方法における、前記エッチング用ストッパ膜形成工程及び前記ＣＭＰストッパ膜形成工程と同様であり、その詳細については、上述した通りである。
以上の工程により、前記半導体基板上に、前記多層配線構造が形成される。The multilayer wiring structure forming step preferably further includes an etching stopper film forming step and a chemical mechanical polishing stopper film (CMP stopper film) forming step.
The etching stopper film forming step is a step of forming an etching stopper film on the interlayer insulating film using the insulating film material of the present invention.
The CMP stopper film forming step is a step of forming a CMP stopper film on the interlayer insulating film obtained in the last interlayer insulating film forming step using the insulating film material of the present invention.
These steps are the same as the etching stopper film forming step and the CMP stopper film forming step in the multilayer wiring board manufacturing method of the present invention, and the details thereof are as described above.
Through the above steps, the multilayer wiring structure is formed on the semiconductor substrate.

＜電極パッド形成工程＞
前記電極パッド形成工程は、前記多層配線構造の最上層に電極パッドを形成する工程である。
前記電極パッドの形成方法としては、特に制限はなく、公知の方法の中から適宜選択することができる。
前記電極パッドの形成位置としては、前記多層配線構造の最上層であって、前記多層配線構造を通じて前記トランジスタと電気的に接続することができる位置であれば、特に制限はなく、適宜選択することができる。
以上の工程により、前記多層配線構造の最上層に前記電極パッドが形成され、本発明の半導体装置が得られる。<Electrode pad formation process>
The electrode pad forming step is a step of forming an electrode pad on the uppermost layer of the multilayer wiring structure.
There is no restriction | limiting in particular as a formation method of the said electrode pad, It can select suitably from well-known methods.
The position where the electrode pad is formed is not particularly limited as long as it is the uppermost layer of the multilayer wiring structure and can be electrically connected to the transistor through the multilayer wiring structure. Can do.
Through the above steps, the electrode pad is formed on the uppermost layer of the multilayer wiring structure, and the semiconductor device of the present invention is obtained.

本発明の半導体装置の製造方法は、本発明の前記半導体装置の製造に好適に使用することができ、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成し、信号伝播速度の高速化が可能で高性能な半導体装置を効率的に製造することができる。   The method for manufacturing a semiconductor device of the present invention can be suitably used for manufacturing the semiconductor device of the present invention, achieves a reduction in parasitic capacitance between the wirings and a reduction in wiring resistance, and a signal propagation speed. High-speed and high-performance semiconductor devices can be efficiently manufactured.

以下、実施例及び比較例により本発明を更に具体的に説明するが、本発明は下記実施例により限定されるものではない。   EXAMPLES Hereinafter, although an Example and a comparative example demonstrate this invention further more concretely, this invention is not limited by the following Example.

（実施例１）
−絶縁膜材料の調製−
ポリカルボシラン（「ＮＩＰＳＩ−Ｌ」；日本カーボン製、重量平均分子量＝約４００）１０ｇ、メチルイソブチルケトン６０ｇ（０．６ｍｏｌ）、及びエタノール９ｇ（０．２ｍｏｌ）を、反応容器に仕込み、６０℃の恒温下で、６０〜６１質量％の硝酸水１０ｇ（水において０．１ｍｏｌ）を、滴下ロートにて２ｍＬ／ｍｉｎの条件で滴下し、滴下終了後７時間の熟成反応を行った。次いで、分液ロートにて、反応物をジエチルエーテルに溶解させ、多量の水と炭酸水素ナトリウムを添加し、ｐＨが５になるまで水洗し、過剰の硝酸を除去した。硝酸除去に使用した水を除去するため、ろ過を行った後、メチルイソブチルケトン２００ｍＬを添加し、ロータリーエバポレータにて反応溶液が１００ｍＬになるまでジエチルエーテルを除去し、絶縁膜材料を調製した。Example 1
-Preparation of insulating film material-
10 g of polycarbosilane (“NIPSI-L”; manufactured by Nippon Carbon Co., Ltd., weight average molecular weight = about 400), 60 g (0.6 mol) of methyl isobutyl ketone, and 9 g (0.2 mol) of ethanol were charged in a reaction vessel at 60 ° C. Then, 10 g of nitric acid 60-61% by mass (0.1 mol in water) was added dropwise under a condition of 2 mL / min with a dropping funnel, and a ripening reaction was carried out for 7 hours after completion of the dropping. Next, the reaction product was dissolved in diethyl ether using a separatory funnel, a large amount of water and sodium hydrogen carbonate were added, and the mixture was washed with water until the pH reached 5 to remove excess nitric acid. In order to remove the water used for removing nitric acid, after filtration, 200 mL of methyl isobutyl ketone was added, and diethyl ether was removed with a rotary evaporator until the reaction solution reached 100 mL, whereby an insulating film material was prepared.

−絶縁膜の作製−
得られた絶縁膜材料０．００１ｍＬを、Ｓｉ基板上に、回転数２，０００ｒｐｍ、塗布時間３０秒間の条件で、厚みが２００ｎｍとなるように、スピンコート法により塗布した。次いで、該シリコン基板を、２００℃に設定したホットプレートに載せ、３分間の条件で前記溶媒の乾燥を行った。更に、酸素濃度１００ｐｐｍ以下の窒素雰囲気の電気炉にて、４００℃、３０分間の条件で焼成（アニール処理）を行い、絶縁膜を作製した。-Production of insulating film-
0.001 mL of the obtained insulating film material was applied onto a Si substrate by spin coating so that the thickness was 200 nm under the conditions of a rotation speed of 2,000 rpm and an application time of 30 seconds. Next, the silicon substrate was placed on a hot plate set at 200 ° C., and the solvent was dried under conditions of 3 minutes. Furthermore, firing (annealing treatment) was performed in an electric furnace in a nitrogen atmosphere with an oxygen concentration of 100 ppm or less under conditions of 400 ° C. for 30 minutes, thereby producing an insulating film.

（実施例２）
−絶縁膜材料の調製及び絶縁膜の作製−
実施例１において、重量平均分子量が約４００のポリカルボシラン１０ｇを、重量平均分子量が約２，２００のポリカルボシラン（「ＮＩＰＳＩ−Ｌ」；日本カーボン製）１０ｇに代えた以外は、実施例１と同様にして、絶縁膜材料を調製した。
更に、得られた絶縁膜材料を用い、実施例１と同様にして、絶縁膜を作製した。(Example 2)
-Preparation of insulation film material and production of insulation film-
In Example 1, except that 10 g of polycarbosilane having a weight average molecular weight of about 400 was replaced with 10 g of polycarbosilane having a weight average molecular weight of about 2,200 (“NIPSI-L”; manufactured by Nippon Carbon). In the same manner as in Example 1, an insulating film material was prepared.
Further, an insulating film was produced in the same manner as in Example 1 using the obtained insulating film material.

（実施例３）
−絶縁膜の作製−
実施例２で得られた絶縁膜材料０．００１ｍＬを、Ｓｉ基板上に、回転数２，０００ｒｐｍ、塗布時間３０秒間の条件で、厚みが２００ｎｍとなるように、スピンコート法により塗布した。次いで、該シリコン基板を、６０℃、３分間の条件で前記溶媒の乾燥をし、絶縁膜を作製した。なお、前記溶媒乾燥の後、焼成は行わなかった。Example 3
-Production of insulating film-
The insulating film material 0.001 mL obtained in Example 2 was applied on a Si substrate by spin coating so that the thickness was 200 nm under the conditions of a rotation speed of 2,000 rpm and an application time of 30 seconds. Next, the solvent was dried on the silicon substrate at 60 ° C. for 3 minutes to produce an insulating film. In addition, baking was not performed after the said solvent drying.

（実施例４）
−絶縁膜材料の調製及び絶縁膜の作製−
実施例１において、重量平均分子量が約４００のポリカルボシラン１０ｇを、重量平均分子量が約２９，０００のポリカルボシラン（「ＮＩＰＳＩ−Ｌ」；日本カーボン製）１０ｇに代えた以外は、実施例１と同様にして、絶縁膜材料を調製した。
更に、得られた絶縁膜材料を用い、実施例１と同様にして、絶縁膜を作製した。(Example 4)
-Preparation of insulation film material and production of insulation film-
In Example 1, except that 10 g of polycarbosilane having a weight average molecular weight of about 400 was replaced with 10 g of polycarbosilane having a weight average molecular weight of about 29,000 (“NIPSI-L”; manufactured by Nippon Carbon Co., Ltd.). In the same manner as in Example 1, an insulating film material was prepared.
Further, an insulating film was produced in the same manner as in Example 1 using the obtained insulating film material.

ここで、実施例１、２及び４で得られた絶縁膜材料について、絶縁膜材料中のポリカルボシランの重量平均分子量、及びシラノール量を、下記方法により測定した。結果を表１に示す。   Here, for the insulating film materials obtained in Examples 1, 2, and 4, the weight average molecular weight and the silanol amount of polycarbosilane in the insulating film material were measured by the following methods. The results are shown in Table 1.

＜重量平均分子量の測定＞
絶縁膜材料中のポリカルボシランの重量平均分子量は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）により確認した。その結果、実施例１では、約４００、実施例２では、約２，２００、実施例４では、約２９，０００であり、重量平均分子量に大きな変化はなかった。<Measurement of weight average molecular weight>
The weight average molecular weight of the polycarbosilane in the insulating film material was confirmed by gel permeation chromatography (GPC). As a result, it was about 400 in Example 1, about 2,200 in Example 2, and about 29,000 in Example 4, and there was no significant change in the weight average molecular weight.

＜シラノール量の測定＞
絶縁膜材料０．００１ｍＬを、重クロロホルム０．４ｍＬ中に溶解し、核磁気共鳴法（ＮＭＲ）により、各絶縁膜材料中のシラノール生成量（含有量）（[Ｓｉ−ＯＨ]／絶縁膜材料中のポリカルボシランの重量平均分子量×１００）を重量％で算出した。
また、同時に、絶縁膜材料中のポリカルボシラン化合物の主たる構造が、下記構造式（２）で表されることが判った。
ただし、前記構造式（２）中、繰返し数ｎは、ＧＰＣにより測定した前記重量平均分子量により算出した。<Measurement of silanol content>
Insulating film material 0.001 mL is dissolved in deuterated chloroform 0.4 mL, and the amount (content) of silanol in each insulating film material (content) ([Si-OH] / insulating film material) is measured by nuclear magnetic resonance (NMR). The weight average molecular weight × 100) of the polycarbosilane was calculated by weight%.
At the same time, it was found that the main structure of the polycarbosilane compound in the insulating film material is represented by the following structural formula (2).
However, in the structural formula (2), the number of repetitions n was calculated from the weight average molecular weight measured by GPC.

また、実施例１〜４で得られた絶縁膜について、誘電率及び膜強度を、下記方法により測定した。結果を表１に示す。   Moreover, the dielectric constant and film strength of the insulating films obtained in Examples 1 to 4 were measured by the following methods. The results are shown in Table 1.

＜誘電率の測定＞
低抵抗基板上に作製した絶縁膜上に直径１ｍｍの金属極を作製し、１ＭＨｚ、１Ｖの交流電源を接続したプローバを用いて容量を測定し、該容量と、分光エリプソメトリーにより測定した前記絶縁膜の膜厚とから誘電率を算出した。
＜膜強度の測定＞
絶縁膜に対して、ナノインデンテーション測定機を用いて、押し込み量２０ｎｍの条件で測定した。<Measurement of dielectric constant>
A metal electrode having a diameter of 1 mm is formed on an insulating film formed on a low-resistance substrate, the capacitance is measured using a prober connected to an AC power supply of 1 MHz and 1 V, and the capacitance and the insulation measured by spectroscopic ellipsometry The dielectric constant was calculated from the film thickness.
<Measurement of film strength>
The insulating film was measured using a nanoindentation measuring machine under a condition of 20 nm indentation.

（実施例５〜８）
−絶縁膜材料の調製及び絶縁膜の作製−
実施例２で調製した絶縁膜材料（ポリカルボシランの重量平均分子量＝約２，２００）５ｇと、表１に示す各シラン化合物５ｇとを混合して、実施例５〜８の絶縁膜材料を調製した。
得られた絶縁膜材料について、絶縁膜中のシラノール量を、上述した方法により測定した。結果を表１に示す。(Examples 5 to 8)
-Preparation of insulation film material and production of insulation film-
5 g of the insulating film material (weight average molecular weight of polycarbosilane = about 2,200) prepared in Example 2 and 5 g of each silane compound shown in Table 1 were mixed to obtain the insulating film materials of Examples 5 to 8. Prepared.
With respect to the obtained insulating film material, the amount of silanol in the insulating film was measured by the method described above. The results are shown in Table 1.

また、得られた絶縁膜材料を用い、実施例１と同様にして、絶縁膜を作製した。
得られた絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表１に示す。Further, using the obtained insulating film material, an insulating film was manufactured in the same manner as in Example 1.
About the obtained insulating film, the dielectric constant and film | membrane intensity | strength were measured by the method mentioned above. The results are shown in Table 1.

（実施例９〜１５）
−絶縁膜材料の調製及び絶縁膜の作製−
実施例１で調製した絶縁膜材料（ポリカルボシランの重量平均分子量＝約４００）５ｇと、表１に示す各シラン化合物５ｇとを混合して、実施例９〜１５の絶縁膜材料を調製した。
得られた絶縁膜材料について、絶縁膜中のシラノール量を、上述した方法により測定した。結果を表１に示す。(Examples 9 to 15)
-Preparation of insulation film material and production of insulation film-
Insulating film materials of Examples 9 to 15 were prepared by mixing 5 g of the insulating film material prepared in Example 1 (weight average molecular weight of polycarbosilane = about 400) and 5 g of each silane compound shown in Table 1. .
With respect to the obtained insulating film material, the amount of silanol in the insulating film was measured by the method described above. The results are shown in Table 1.

また、得られた絶縁膜材料を用い、実施例１と同様にして、絶縁膜を作製した。
得られた絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表１に示す。Further, using the obtained insulating film material, an insulating film was manufactured in the same manner as in Example 1.
About the obtained insulating film, the dielectric constant and film | membrane intensity | strength were measured by the method mentioned above. The results are shown in Table 1.

（実施例１６〜１８）
−絶縁膜材料の調製及び絶縁膜の作製−
実施例１で調製した絶縁膜材料（ポリカルボシランの重量平均分子量＝約４００）５ｇと、表１に示す各シラン化合物５ｇとを混合して、実施例１６〜１８の絶縁膜材料（実施例１５と同様の絶縁膜材料）を調製した。
得られた絶縁膜材料について、絶縁膜中のシラノール量を、上述した方法により測定した。結果を表１に示す。(Examples 16 to 18)
-Preparation of insulation film material and production of insulation film-
5 g of the insulating film material prepared in Example 1 (weight average molecular weight of polycarbosilane = about 400) and 5 g of each silane compound shown in Table 1 were mixed to form the insulating film material of Examples 16 to 18 (Examples). 15 was prepared.
With respect to the obtained insulating film material, the amount of silanol in the insulating film was measured by the method described above. The results are shown in Table 1.

また、得られた絶縁膜材料を用い、実施例１５と同様にして、絶縁膜を作製し、作製された絶縁膜に対して、表１で示す光照射を施した（実施例１６〜１８）。ＵＶとして高圧水銀ランプ（波長２００ｎｍ〜６００ｎｍ）を用い、所定温度（４００℃と記載していない場合は室温）で１０分間照射した。
得られた絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表１に示す。Further, using the obtained insulating film material, an insulating film was produced in the same manner as in Example 15, and the produced insulating film was irradiated with light as shown in Table 1 (Examples 16 to 18). . A high pressure mercury lamp (wavelength: 200 nm to 600 nm) was used as UV, and irradiation was performed for 10 minutes at a predetermined temperature (room temperature when not described as 400 ° C.).
About the obtained insulating film, the dielectric constant and film | membrane intensity | strength were measured by the method mentioned above. The results are shown in Table 1.

（比較例１）
−絶縁膜の作製−
従来のエッチングストッパ膜、及びＣＭＰストッパ膜として、気相成長法によりＳｉＣ：Ｏ：Ｈ膜を作製した。なお、比較例１では、絶縁膜が気相成長法により形成されるため、シラノール生成率を測定することはできなかった。(Comparative Example 1)
-Production of insulating film-
As conventional etching stopper films and CMP stopper films, SiC: O: H films were prepared by vapor phase epitaxy. In Comparative Example 1, since the insulating film was formed by the vapor phase growth method, the silanol production rate could not be measured.

（比較例２）
−絶縁膜の作製−
絶縁膜材料として、従来の層間絶縁膜形成用溶液（「セラメート ＮＣＳ」；触媒化成工業製）を用いた。なお、該層間絶縁膜形成用溶液におけるシラノール生成率を、上述した方法により測定したところ、０．４重量％であった。
前記層間絶縁膜形成用溶液を、Ｓｉ基板上に、回転数２，０００ｒｐｍ、塗布時間３０秒間の条件で、厚みが２００ｎｍとなるように、スピンコート法により塗布した。次いで、該Ｓｉ基板を、２００℃に設定したホットプレートに載せ、３分間の条件で溶媒の乾燥を行った。更に、酸素濃度１００ｐｐｍ以下の窒素雰囲気の電気炉にて、４００℃、３０分間の条件で焼成を行い、絶縁膜を作製した。(Comparative Example 2)
-Production of insulating film-
As the insulating film material, a conventional interlayer insulating film forming solution (“Ceramate NCS”; manufactured by Catalytic Chemical Industry) was used. In addition, when the silanol production | generation rate in this interlayer insulation film formation solution was measured by the method mentioned above, it was 0.4 weight%.
The interlayer insulating film forming solution was applied on a Si substrate by spin coating so as to have a thickness of 200 nm under the conditions of a rotational speed of 2,000 rpm and an application time of 30 seconds. Next, the Si substrate was placed on a hot plate set at 200 ° C., and the solvent was dried under conditions of 3 minutes. Further, an insulating film was manufactured by firing in an electric furnace in a nitrogen atmosphere with an oxygen concentration of 100 ppm or less at 400 ° C. for 30 minutes.

得られた比較例１〜２の絶縁膜について、誘電率及び膜強度を、上述した方法により測定した。結果を表１に示す。
また、架橋促進のエビデンスとして、実施例２及び比較例２で得られた絶縁膜のＦＴ−ＩＲスペクトルを、図１に示す。
図１より、実施例２の絶縁膜は、比較例２の絶縁膜に比して、架橋が大幅に促進されていることが判った。
About the obtained insulating film of Comparative Examples 1-2, the dielectric constant and film | membrane intensity | strength were measured by the method mentioned above. The results are shown in Table 1.
In addition, FIG. 1 shows FT-IR spectra of the insulating films obtained in Example 2 and Comparative Example 2 as evidence of crosslinking promotion.
From FIG. 1, it was found that the crosslinking of the insulating film of Example 2 was greatly promoted as compared with the insulating film of Comparative Example 2.

表１より、シラノール基を含有する実施例１〜１８の絶縁膜材料を用いて作製した絶縁膜は、誘電率が低く、膜強度も良好であることが判った。特に、実施例１〜４の絶縁膜は、従来のエッチングストッパ膜及びＣＭＰストッパ膜よりも誘電率が低く、ポリカルボシラン化合物とシラン化合物とを混合した絶縁膜材料を用いて形成した実施例５〜１８の絶縁膜は、従来の層間絶縁膜に比して、膜強度に優れることが判った。また、シラン化合物が不飽和結合を有する基を含む絶縁膜材料を用いて形成した実施例９〜１８の絶縁膜は、低誘電率と高膜強度とをバランスよく両立することができた。また、シラン化合物が不飽和結合を有する基を含む絶縁膜材料を用いて形成した絶縁膜に光照射した実施例１６〜１８の絶縁膜は、膜強度に優れることが判った。また、アニール処理を行った実施例１、２及び４と、アニール処理を行わなかった実施例３とを比較すると、アニール処理を行った場合、膜強度が向上することが判った。
一方、シラノール基を含有していない絶縁膜材料を用いて形成した比較例１の絶縁膜は、膜強度に優れるものの、誘電率が高いことが判った。From Table 1, it was found that the insulating films produced using the insulating film materials of Examples 1 to 18 containing silanol groups had a low dielectric constant and good film strength. In particular, the insulating films of Examples 1 to 4 have a lower dielectric constant than conventional etching stopper films and CMP stopper films, and are formed using an insulating film material in which a polycarbosilane compound and a silane compound are mixed. It was found that the ˜18 insulating films were superior in film strength as compared with conventional interlayer insulating films. In addition, the insulating films of Examples 9 to 18 formed using an insulating film material containing a group in which the silane compound has an unsaturated bond were able to achieve both low dielectric constant and high film strength in a balanced manner. In addition, it was found that the insulating films of Examples 16 to 18 in which the insulating film formed using an insulating film material containing a group having an unsaturated bond in the silane compound was excellent in film strength. Further, comparing Examples 1, 2 and 4 where the annealing treatment was performed with Example 3 where the annealing treatment was not performed, it was found that the film strength was improved when the annealing treatment was performed.
On the other hand, the insulating film of Comparative Example 1 formed using an insulating film material containing no silanol group was found to have a high dielectric constant although it was excellent in film strength.

（実施例１９〜２２）
−半導体装置の製造−
本発明の絶縁膜材料を用いて層間絶縁膜を形成し、該層間絶縁膜を含む多層配線構造を有する本発明の半導体装置を以下のようにして製造した。
まず、図２Ａに示すように、素子間分離膜２で分離され、ソース拡散層５ａ及びドレイン拡散層５ｂと、サイドウォール絶縁膜３を有するゲート電極４を形成したトランンジスタ層とが形成されたＳｉウェハ１上に、図２Ｂに示すように、層間絶縁膜６（リンガラス）及びストッパ膜７を形成した後、電極取り出し用のコンタクトホールを形成した。図２Ｃに示すように、スパッタ法によりこのコンタクトホ−ルにバリア膜８（ＴｉＯ）を厚みが５０ｎｍとなるように形成した後、ＷＦ６と水素とを混合し、還元することにより、Ｗによる導体プラグ９（ブランケット）を該コンタクトホールに埋め込み、ビアを形成すると共に、化学的機械研磨法（ＣＭＰ）により該ビア以外の部分を除去した。(Examples 19 to 22)
-Manufacture of semiconductor devices-
An interlayer insulating film was formed using the insulating film material of the present invention, and the semiconductor device of the present invention having a multilayer wiring structure including the interlayer insulating film was manufactured as follows.
First, as shown in FIG. 2A, a source diffusion layer 5a and a drain diffusion layer 5b separated by the inter-element isolation film 2 and a transistor layer formed with a gate electrode 4 having a sidewall insulating film 3 were formed. As shown in FIG. 2B, an interlayer insulating film 6 (phosphorus glass) and a stopper film 7 were formed on the Si wafer 1, and then contact holes for extracting electrodes were formed. As shown in FIG. 2C, after the barrier film 8 (TiO) is formed on the contact hole so as to have a thickness of 50 nm by sputtering, WF 6 and hydrogen are mixed and reduced. A conductor plug 9 (blanket) was embedded in the contact hole to form a via, and portions other than the via were removed by chemical mechanical polishing (CMP).

続いて、図２Ｄに示すように、前記ビアが形成されたストッパ膜７上に、実施例１〜４のいずれかで作製した絶縁膜（以下、「実施例膜」と称することがある。）１０を、厚みが３０ｎｍとなるように形成し、この上に多孔質シリカ（「セラメート ＮＳＣ」；触媒化成工業製）膜１１を厚みが１６０ｎｍとなるように積層し、該多孔質シリカ膜１１上に、実施例膜１２を厚みが３０ｎｍとなるように成膜した。更に、図２Ｅに示すように、実施例膜１２に対し、配線幅１００ｎｍ、スペース１００ｎｍの第１層目配線パターンを施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成した。このとき、実施例膜１０は、エッチングの際のストッパ膜として機能した。そして、図２Ｆに示すように、形成した配線溝に、スパッタ法により、配線材料（銅）が多孔質シリカ膜１１へ拡散するのを防ぐバリア膜１３（ＴａＮ）を厚みが１０ｎｍとなるように形成した。続いて、前記配線溝に形成したバリア膜１３の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが１０ｎｍとなるようにスパッタ法により形成した。次に、電解メッキ法により、銅配線１４（Ｃｕ）を厚み６００ｎｍ程度で積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、気相成長法により、ストッパ膜（拡散防止膜）１５としてのＳｉＮ膜を厚みが３０ｎｍとなるように形成し、第１層目の配線層（銅）を形成した。Subsequently, as shown in FIG. 2D, the insulating film produced in any of Examples 1 to 4 (hereinafter sometimes referred to as “Example film”) on the stopper film 7 in which the via is formed. 10 is formed so as to have a thickness of 30 nm, and a porous silica (“Ceramate NSC”; manufactured by Catalyst Chemical Industry Co., Ltd.) film 11 is laminated thereon so as to have a thickness of 160 nm. In addition, Example film 12 was formed to a thickness of 30 nm. Further, as shown in FIG. 2E, a resist layer provided with a first-layer wiring pattern having a wiring width of 100 nm and a space of 100 nm is used as a mask for the example film 12, and a CF 4 / CHF 3 gas is used as a raw material. Processing was performed by a plasma method to form wiring grooves. At this time, the example film 10 functioned as a stopper film at the time of etching. Then, as shown in FIG. 2F, a barrier film 13 (TaN) that prevents the wiring material (copper) from diffusing into the porous silica film 11 by sputtering is formed in the formed wiring trench so as to have a thickness of 10 nm. Formed. Subsequently, a seed layer (Cu) functioning as an electrode at the time of electrolytic plating was formed on the surface of the barrier film 13 formed in the wiring groove by a sputtering method so as to have a thickness of 10 nm. Next, after copper wiring 14 (Cu) is laminated with a thickness of about 600 nm by electrolytic plating, copper other than the wiring pattern portion is removed by chemical mechanical polishing (CMP), and a stopper film is formed by vapor deposition. A SiN film as (diffusion prevention film) 15 was formed to a thickness of 30 nm, and a first wiring layer (copper) was formed.

次に、図２Ｇに示すように、ストッパ膜（拡散防止膜）１５上に、多孔質シリカ膜１６を厚みが１８０ｎｍとなるように積層した。多孔質シリカ膜１６上に、実施例膜１７を厚みが３０ｎｍとなるように形成した。更に、図２Ｈに示すように、実施例膜１７上に多孔質シリカ膜１８を厚みが１６０ｎｍとなるように形成した後、実施例膜１９を厚みが３０ｎｍとなるように積層した。
図２Ｉに示すように、これらの絶縁層に対し、ビアパターンを形成したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にてガス組成及び圧力を変えることにより、実施例膜１９、多孔質シリカ膜１８、実施例膜１７、及び多孔質シリカ膜１６の順に加工を行い、ビアを形成した。次いで、第２層目配線パターンを施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成した。
図２Ｊに示すように、形成したビアと配線溝とに対し、スパッタ法により、配線材料（銅）が多孔質シリカ膜１８へ拡散するのを防ぐバリア膜２０（ＴａＮ）を厚みが１０ｎｍとなるように形成した。続いて、前記配線溝に形成したバリア膜２０の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが１０ｎｍとなるように形成した。次に、電解メッキ法により、銅配線２１（Ｃｕ）を厚み１，４００ｎｍで積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去した。このとき、実施例膜１９は、ＣＭＰの際のストッパ膜として機能した。図２Ｋに示すように、気相成長法によりＳｉＮ膜２２を３０ｎｍの厚みとなるように形成し、第２層目のビア及び配線層（銅）を形成した。
以下、前記第２層目のビア及び配線層（銅）の形成を再度行うことにより、３層目のビア及び配線層（銅）を有する３層構造の銅配線（該３層構造の銅配線は、前記多層配線構造に相当する）を有する半導体装置を製造した。以上のようにして、ビアと銅配線とが連続した連続ビアを有する試作半導体装置を１００万個製造し、連続ビアの歩留まり、及び実効的な誘電率を層間容量により算出した。結果を表２に示す。Next, as shown in FIG. 2G, a porous silica film 16 was laminated on the stopper film (diffusion prevention film) 15 so as to have a thickness of 180 nm. An example film 17 was formed on the porous silica film 16 so as to have a thickness of 30 nm. Further, as shown in FIG. 2H, a porous silica film 18 was formed on the example film 17 so as to have a thickness of 160 nm, and then the example film 19 was laminated so as to have a thickness of 30 nm.
As shown in FIG. 2I, for these insulating layers, by using a resist layer formed with a via pattern as a mask and changing the gas composition and pressure by the F plasma method using CF 4 / CHF 3 gas as a raw material, The vias were formed by processing the example film 19, the porous silica film 18, the example film 17, and the porous silica film 16 in this order. Next, using the resist layer provided with the second-layer wiring pattern as a mask, processing was performed by an F plasma method using CF 4 / CHF 3 gas as a raw material to form a wiring groove.
As shown in FIG. 2J, the barrier film 20 (TaN) that prevents the wiring material (copper) from diffusing into the porous silica film 18 by sputtering is formed on the formed vias and wiring grooves by a thickness of 10 nm. Formed as follows. Subsequently, a seed layer (Cu) functioning as an electrode during electrolytic plating was formed on the surface of the barrier film 20 formed in the wiring groove so as to have a thickness of 10 nm. Next, after copper wiring 21 (Cu) was laminated at a thickness of 1,400 nm by electrolytic plating, copper other than the wiring pattern portion was removed by chemical mechanical polishing (CMP). At this time, the example film 19 functioned as a stopper film at the time of CMP. As shown in FIG. 2K, the SiN film 22 was formed to a thickness of 30 nm by a vapor deposition method, and a second-layer via and wiring layer (copper) were formed.
Thereafter, the second-layer via and the wiring layer (copper) are formed again, thereby forming a three-layer copper wiring having the third-layer via and wiring layer (copper) (the copper wiring having the three-layer structure). Produced a semiconductor device having a structure corresponding to the multilayer wiring structure. As described above, 1 million prototype semiconductor devices having continuous vias in which vias and copper wirings are continuous were manufactured, and the yield of the continuous vias and the effective dielectric constant were calculated from the interlayer capacitance. The results are shown in Table 2.

（実施例２３〜２６）
また、実施例１９〜２２の半導体装置の製造工程において、実施例膜１０、１２、１７、及び１９を、それぞれ気相成長法により作製したＳｉＣ：Ｏ：Ｈ膜に代え、多孔質シリカ膜１１、１６、及び１８を、それぞれ実施例５〜８のいずれかで作製した絶縁膜（実施例膜）に代えて、半導体装置を製造した。該半導体装置においては、実施例膜１１、１６、及び１８が、層間絶縁膜として機能した。(Examples 23 to 26)
In addition, in the manufacturing steps of the semiconductor devices of Examples 19 to 22, the porous films 10, 12, 17, and 19 were replaced with SiC: O: H films prepared by vapor phase growth, respectively. , 16 and 18 were replaced with the insulating films (Example films) prepared in any of Examples 5 to 8, respectively, to manufacture semiconductor devices. In the semiconductor device, the example films 11, 16, and 18 functioned as interlayer insulating films.

（比較例３）
−半導体装置の製造−
実施例１９において、実施例膜１０及び１７を、比較例１で作製した従来のエッチングストッパ膜に代え、実施例膜１２及び１９を、比較例１で作製した従来のＣＭＰストッパ膜に代えた以外は、実施例１９と同様にして、半導体装置を製造した。
なお、実施例１９における、多孔質シリカ膜１１、１６、及び１８は、比較例２で作製した従来の層間絶縁膜に相当する。
このようにして、ビアと銅配線とが連続した連続ビアを有する試作半導体装置を１００万個製造し、連続ビアの歩留り、及び実効的な誘電率を層間容量により算出した。結果を表２に示す。(Comparative Example 3)
-Manufacture of semiconductor devices-
In Example 19, the Example films 10 and 17 were replaced with the conventional etching stopper film prepared in Comparative Example 1, and the Example films 12 and 19 were replaced with the conventional CMP stopper film manufactured in Comparative Example 1. Manufactured a semiconductor device in the same manner as in Example 19.
Note that the porous silica films 11, 16, and 18 in Example 19 correspond to the conventional interlayer insulating film manufactured in Comparative Example 2.
In this way, 1 million prototype semiconductor devices having continuous vias in which vias and copper wiring are continuous were manufactured, and the yield of the continuous vias and the effective dielectric constant were calculated from the interlayer capacitance. The results are shown in Table 2.

表２より、本発明の前記絶縁膜材料を用いて形成した絶縁膜（層間絶縁膜、エッチングストッパ膜、ＣＭＰストッパ膜）を含む多層配線構造を有する半導体装置は、比較例の絶縁膜を使用した場合に比して、配線間の実効的な誘電率が低く、配線間の寄生容量の低下と配線抵抗の低下とが達成され、しかも製造歩留りが良好であることが判った。   From Table 2, the semiconductor device having a multilayer wiring structure including the insulating film (interlayer insulating film, etching stopper film, CMP stopper film) formed using the insulating film material of the present invention uses the insulating film of the comparative example. Compared to the case, it was found that the effective dielectric constant between the wirings is low, the parasitic capacitance between the wirings is reduced and the wiring resistance is reduced, and the manufacturing yield is good.

（実施例２７）
−多層配線基板の製造−
実施例２７は、本発明の絶縁膜材料を用いた本発明の多層配線基板の一例である。
図３は、本発明の多層配線基板の一例としてのビルドアッププリント基板の製造に関する一例を説明するための断面概略図である。
まず、コア基板３１（これは、一般にガラス繊維等の補強用フィラーを含む樹脂製であり、両面に微細パターンで形成した銅の配線層３７、両面の配線層３７を接続するための、絶縁樹脂３４が充填されたスルーホール３５、そして基板自体の内部に形成された配線層３８を含む）の両面に、本発明の前記絶縁膜材料を用いて層間絶縁膜３２を形成し、更に層間絶縁膜３２の表面に、感光性の樹脂材料を塗布し、続いて露光及び現像を行ってビアホール３６を形成した。次に、こうして形成した層間絶縁膜３２の上に無電解めっきとこれに続く電解めっきにより銅を析出させて薄膜を形成し、これをパターン化して銅の配線層３３を形成した。その後、上記の層間絶縁膜３２の形成から配線層３３の形成までの工程を繰り返して、多層回路基板４０を製造した。なお、多層回路基板４０は更に、外部回路との接続用に一番上の配線層３７に接して形成されたはんだバンプ４１と、保護層としても働くソルダレジスト層４２とを備えている。(Example 27)
−Manufacture of multilayer wiring boards−
Example 27 is an example of the multilayer wiring board of the present invention using the insulating film material of the present invention.
FIG. 3 is a schematic cross-sectional view for explaining an example of manufacturing a build-up printed circuit board as an example of the multilayer wiring board of the present invention.
First, the core substrate 31 (this is generally made of a resin containing a reinforcing filler such as glass fiber, and an insulating resin for connecting the copper wiring layer 37 formed in a fine pattern on both sides and the wiring layers 37 on both sides. The interlayer insulating film 32 is formed on both surfaces of the through hole 35 filled with 34 and the wiring layer 38 formed inside the substrate itself by using the insulating film material of the present invention, and further the interlayer insulating film A photosensitive resin material was applied to the surface of 32, followed by exposure and development to form a via hole. Next, copper was deposited on the interlayer insulating film 32 thus formed by electroless plating and subsequent electrolytic plating to form a thin film, which was patterned to form a copper wiring layer 33. Thereafter, the steps from the formation of the interlayer insulating film 32 to the formation of the wiring layer 33 were repeated to manufacture the multilayer circuit board 40. The multilayer circuit board 40 further includes a solder bump 41 formed in contact with the uppermost wiring layer 37 for connection to an external circuit, and a solder resist layer 42 that also functions as a protective layer.

（実施例２８）
−半導体装置及びその製造−
実施例２８は、本発明の絶縁膜材料を用いた本発明の半導体装置及びその製造方法の一例である。
まず、図４Ａに示すように、例えば、シリコンウェハー等の半導体基板１２０の表面に、ＭＯＳトランジスタ等の機能素子、容量素子等の受動素子などを用いて、論理回路（不図示）、記憶回路（不図示）などを形成した。次いで、半導体基板１２０上に、本発明の前記絶縁膜材料を用いて層間絶縁膜１２２を形成した。層間絶縁膜１２２は、半導体基板１２０上に、配線層と交互に複数層形成されているが、図４Ａにおいては、１層のみを示している。層間絶縁膜１２２には、開口部１２４が形成されており、開口部１２４には、前記論理回路、前記記憶回路などに電気的に接続された、例えば、アルミニウム（Ａｌ）からなる電極パッド１２６を配設した。
なお、本実施例では、製造コストの低減のために、半導体基板１２０を個々の半導体素子（半導体チップ）に切断しない状態で、以下の工程を行ったが、半導体基板１２０を個々の半導体素子に切断・分離した後に以下の工程を行ってもよい。(Example 28)
-Semiconductor devices and their manufacture-
Example 28 is an example of the semiconductor device of the present invention using the insulating film material of the present invention and the manufacturing method thereof.
First, as shown in FIG. 4A, for example, on the surface of a semiconductor substrate 120 such as a silicon wafer, a functional circuit such as a MOS transistor, a passive element such as a capacitive element, etc. (Not shown). Next, an interlayer insulating film 122 was formed on the semiconductor substrate 120 using the insulating film material of the present invention. The interlayer insulating film 122 is formed in plural layers alternately with the wiring layer on the semiconductor substrate 120, but only one layer is shown in FIG. 4A. An opening 124 is formed in the interlayer insulating film 122, and an electrode pad 126 made of, for example, aluminum (Al), which is electrically connected to the logic circuit, the memory circuit, or the like, is formed in the opening 124. Arranged.
In this embodiment, in order to reduce the manufacturing cost, the following steps were performed without cutting the semiconductor substrate 120 into individual semiconductor elements (semiconductor chips). However, the semiconductor substrate 120 was converted into individual semiconductor elements. The following steps may be performed after cutting and separating.

次に、図４Ｂに示すように、電極パッド１２６上に、例えば、金（Ａｕ）又は銅（Ｃｕ）等からなるスタッドバンプ１２８を形成した。なお、スタッドバンプ１２８は、ワイヤボンディング技術に用いられるボールボンディング方式を用いて電極パッド１２６上に形成されるバンプ電極である。スタッドバンプ１２８は、金（Ａｕ）等からなるワイヤの先端に放電によってボールを形成後、ワイヤボンディング用のキャピラリを用いてボールを、アルミニウム等よりなる電極パッド１２６上に熱圧着し、ワイヤを固定したままの状態でキャピラリを上部に引き上げ、ワイヤをボール上端部で切断することにより形成した。
なお、スタッドバンプ１２８を形成する前に、半導体基板１２０に形成された各々の半導体チップに対して検査あるいは試験を行い、検査あるいは試験に合格した半導体チップの電極パッド１２６上にのみスタッドバンプ１２８を形成するようにしてもよい。この場合、良品でない半導体チップの電極パッド１２６上にスタッドバンプ１２８を形成しないので、製造コストの低減を図ることができる。Next, as shown in FIG. 4B, a stud bump 128 made of, for example, gold (Au) or copper (Cu) is formed on the electrode pad 126. The stud bump 128 is a bump electrode formed on the electrode pad 126 by using a ball bonding method used in the wire bonding technique. The stud bump 128 is formed by discharging a ball at the tip of a wire made of gold (Au) or the like, and then thermally pressing the ball onto an electrode pad 126 made of aluminum or the like using a wire bonding capillary to fix the wire. In this state, the capillary was pulled up, and the wire was cut at the upper end of the ball.
Before the stud bump 128 is formed, each semiconductor chip formed on the semiconductor substrate 120 is inspected or tested, and the stud bump 128 is formed only on the electrode pad 126 of the semiconductor chip that has passed the inspection or test. You may make it form. In this case, since the stud bump 128 is not formed on the electrode pad 126 of the non-defective semiconductor chip, the manufacturing cost can be reduced.

次に、図４Ｃに示すように、半導体基板１２０上に樹脂フィルム１３０（厚み６０μｍ）を載置した。樹脂フィルム１３０は、例えば、味の素株式会社製の絶縁層形成用フィルムＡＢＦを用いることができる。
次いで、図４Ｄに示すように、真空プレス装置を用いて、層間絶縁膜１２２等が形成された半導体基板１２０上に、樹脂フィルム１３０を貼り付けた。即ち、樹脂フィルム１３０を、例えば、１５０℃に加熱して溶解させるとともに、減圧することにより、層間絶縁膜１２２上に樹脂フィルム１３０を貼り付け、樹脂層１３２を形成した。ここで、スタッドバンプ１２８は、樹脂層１３２により埋め込まれた状態となった。
この後、例えば、１７０℃にて１時間熱処理を行うことにより、樹脂層１３２を硬化させた。Next, as shown in FIG. 4C, the resin film 130 (thickness 60 μm) was placed on the semiconductor substrate 120. As the resin film 130, for example, an insulating layer forming film ABF manufactured by Ajinomoto Co., Inc. can be used.
Next, as illustrated in FIG. 4D, a resin film 130 was attached to the semiconductor substrate 120 on which the interlayer insulating film 122 and the like were formed using a vacuum press apparatus. That is, for example, the resin film 130 was heated to 150 ° C. and dissolved, and the resin film 130 was attached to the interlayer insulating film 122 by reducing the pressure to form the resin layer 132. Here, the stud bump 128 was buried with the resin layer 132.
Then, the resin layer 132 was hardened by performing heat processing for 1 hour at 170 degreeC, for example.

次に、化学的機械研磨（ＣＭＰ）により、樹脂層１３２の表層部及びスタッドバンプ１２８の上部を研磨した。その結果、図５Ａに示すように、樹脂層１３２Ａ（以下、研磨後の樹脂層を樹脂層１３２Ａと表示し、研磨前の樹脂層１３２と区別する。）の被研磨面には、スタッドバンプ１２８の上端面が表出された。
次に、図５Ｂに示すように、全面に、無電解めっき法により、銅又はニッケルからなるシード層１３８を形成した。シード層１３８の形成方法は、例えば、コンディショニング、樹脂層１３２Ａ表面への触媒の付着等を行った後、無電解めっき法によりシード層１３８を形成した。こうして、例えば膜厚０．３〜０．５μｍの無電解めっき膜よりなりシード層１３８が形成された。かかるシード層１３８は、上述したスタッドバンプ１２８の端面表出部と機械的に接触して形成され、電気的導通を可能とする。Next, the surface layer portion of the resin layer 132 and the upper portion of the stud bump 128 were polished by chemical mechanical polishing (CMP). As a result, as shown in FIG. 5A, the stud bump 128 is formed on the surface to be polished of the resin layer 132A (hereinafter, the polished resin layer is referred to as the resin layer 132A and distinguished from the unpolished resin layer 132). The top surface of was exposed.
Next, as shown in FIG. 5B, a seed layer 138 made of copper or nickel was formed on the entire surface by electroless plating. The seed layer 138 was formed by, for example, conditioning, attaching a catalyst to the surface of the resin layer 132A, etc., and then forming the seed layer 138 by electroless plating. Thus, for example, a seed layer 138 made of an electroless plating film having a film thickness of 0.3 to 0.5 μm was formed. The seed layer 138 is formed in mechanical contact with the end surface exposed portion of the stud bump 128 described above, and enables electrical conduction.

次に、図６Ａに示すように、全面に、スピンコート法により、フォトレジスト膜１４０を形成した。
次いで、フォトリソグラフィ技術を用い、シード層１３８に達する開口部１４２をフォトレジスト膜１４０に形成した。開口部１４２は、配線１４４（図６Ｃ参照）を形成するためのものである。Next, as shown in FIG. 6A, a photoresist film 140 was formed on the entire surface by spin coating.
Next, an opening 142 reaching the seed layer 138 was formed in the photoresist film 140 using a photolithography technique. The opening 142 is for forming the wiring 144 (see FIG. 6C).

次に、図６Ｂに示すように、電気めっき法により、フォトレジスト膜１４０の開口部１４２内のシード層１３８上にＣｕからなる配線１４４を形成した。
この後、図６Ｃに示すように、フォトレジスト膜１４０を剥離した。Next, as shown in FIG. 6B, a wiring 144 made of Cu was formed on the seed layer 138 in the opening 142 of the photoresist film 140 by electroplating.
Thereafter, as shown in FIG. 6C, the photoresist film 140 was peeled off.

次に、図７Ａに示すように、配線１４４及びシード層１３８上の全面に、スピンコート法により、フォトレジスト膜１４６を形成した。
次いで、フォトリソグラフィ技術を用い、配線１４４に達する開口部１４８を形成した。開口部１４８は、導体プラグ１５０（図７Ｂ参照）を形成するためのものである。Next, as shown in FIG. 7A, a photoresist film 146 was formed on the entire surface of the wiring 144 and the seed layer 138 by spin coating.
Next, an opening 148 reaching the wiring 144 was formed using a photolithography technique. The opening 148 is for forming the conductor plug 150 (see FIG. 7B).

次に、図７Ｂに示すように、電気めっき法により、開口部１４８内にＣｕからなる導体プラグ１５０を形成した。
この後、図７Ｃに示すように、フォトレジスト膜１４６を剥離した。Next, as shown in FIG. 7B, a conductor plug 150 made of Cu was formed in the opening 148 by electroplating.
Thereafter, as shown in FIG. 7C, the photoresist film 146 was peeled off.

次に、図８Ａに示すように、配線１４４の周囲に表出するシード層１３８をウェットエッチングにより除去した。エッチング液としては、例えば１〜１０％程度の過硫酸アンモニウム水溶液を用いることができる。エッチング時間は、例えば２分間程度とした。シード層１３８をエッチング除去する際には、配線１４４や導体プラグ１５０の表面も若干エッチングされる。ただし、シード層１３８の厚さは、配線１４４や導体プラグ１５０のサイズと比較して十分に小さいため、短時間でエッチングすることが可能である。このため、シード層１３８をエッチングする際に、配線１４４や導体プラグ１５０が過度にエッチングされてしまうことはない。
次に、半導体基板１２０上に樹脂フィルム１５２を載置した。樹脂フィルム１５２としては、例えば、樹脂フィルム１３０と同様に、味の素株式会社製の絶縁層形成用フィルムＡＢＦを用いることができる。Next, as shown in FIG. 8A, the seed layer 138 exposed around the wiring 144 was removed by wet etching. As an etchant, for example, an aqueous ammonium persulfate solution of about 1 to 10% can be used. The etching time is, for example, about 2 minutes. When the seed layer 138 is removed by etching, the surfaces of the wiring 144 and the conductor plug 150 are also slightly etched. However, since the thickness of the seed layer 138 is sufficiently smaller than the size of the wiring 144 and the conductor plug 150, the seed layer 138 can be etched in a short time. For this reason, when the seed layer 138 is etched, the wiring 144 and the conductor plug 150 are not excessively etched.
Next, the resin film 152 was placed on the semiconductor substrate 120. As the resin film 152, an insulating layer forming film ABF manufactured by Ajinomoto Co., Inc. can be used, for example, as with the resin film 130.

次に、図８Ｂに示すように、真空プレス装置を用い、配線１４４及び導体プラグ１５０が形成された樹脂層１３２Ａ上に樹脂フィルム１５２を貼り付けた。具体的には、樹脂フィルム１５２を、例えば、１５０℃に加熱して溶解させるとともに、減圧することにより、樹脂層１３２Ａ上に樹脂フィルム１５４を貼り付けた。こうして、樹脂層１３２Ａ上に樹脂フィルム１５２からなる樹脂層１５４が形成された。配線１４４及び導体プラグ１５０は、樹脂層１５４により埋め込まれた状態となる。
次に、１７０℃にて１時間熱処理を行うことにより、樹脂層１５４を硬化させた。Next, as shown in FIG. 8B, a resin film 152 was attached to the resin layer 132A on which the wiring 144 and the conductor plug 150 were formed, using a vacuum press apparatus. Specifically, for example, the resin film 152 was attached to the resin layer 132A by heating and dissolving the resin film 152 at 150 ° C. and reducing the pressure. Thus, the resin layer 154 made of the resin film 152 was formed on the resin layer 132A. The wiring 144 and the conductor plug 150 are embedded with the resin layer 154.
Next, the resin layer 154 was cured by performing heat treatment at 170 ° C. for 1 hour.

次に、図９Ａに示すように、化学的機械研磨（ＣＭＰ）により、樹脂層１５４の表層部及び導体プラグ１５０の上部を研磨した。以下、研磨後の樹脂層を樹脂層１５４Ａと表示し、研磨前の樹脂層１５４と区別する。   Next, as shown in FIG. 9A, the surface layer portion of the resin layer 154 and the upper portion of the conductor plug 150 were polished by chemical mechanical polishing (CMP). Hereinafter, the resin layer after polishing is referred to as a resin layer 154A, and is distinguished from the resin layer 154 before polishing.

次に、図９Ｂに示すように、導体プラグ１５０上に、例えばＳｎ系はんだからなる半田バンプ１５６を形成した。
なお、ここでは、導体プラグ１５０上に半田バンプ１５６を直接形成する場合を例に説明したが、導体プラグ１５０上に、ニッケル（Ｎｉ）、金（Ａｕ）等からなるバリアメタル膜（不図示）を形成するようにしてもよい。バリアメタル膜を導体プラグ１５０上に形成し、かかるバリアメタル膜上に半田バンプ１５６を形成するようにすれば、導体プラグ１５０の材料が半田バンプ１５６中に拡散するのを防止することができる。Next, as shown in FIG. 9B, solder bumps 156 made of, for example, Sn-based solder were formed on the conductor plug 150.
Here, the case where the solder bump 156 is directly formed on the conductor plug 150 has been described as an example, but a barrier metal film (not shown) made of nickel (Ni), gold (Au), or the like is formed on the conductor plug 150. May be formed. If the barrier metal film is formed on the conductor plug 150 and the solder bump 156 is formed on the barrier metal film, the material of the conductor plug 150 can be prevented from diffusing into the solder bump 156.

次に、ダイヤモンド粒子などを結合材で固めて形成した薄刃のブレードを用いて、半導体基板を個々の半導体素子（半導体チップ）に切断・分離した。なお、予め半導体基板を個々の半導体素子に切断・分離しておいた場合には、かかる処理は当然必要としない。
以上により、本発明の半導体装置を製造した。
かかる構造にあっては、半導体基板１２０の電極パッド１２６は、スタッドバンプ１２８、シード層１３８を含む配線１４４、導体プラグ１５０、及び、半田バンプ１５６を介して、外部に電気的に接続される。Next, the semiconductor substrate was cut and separated into individual semiconductor elements (semiconductor chips) using a thin blade formed by bonding diamond particles or the like with a binder. In addition, when the semiconductor substrate is cut and separated into individual semiconductor elements in advance, such processing is not necessary.
Thus, the semiconductor device of the present invention was manufactured.
In such a structure, the electrode pad 126 of the semiconductor substrate 120 is electrically connected to the outside via the stud bump 128, the wiring 144 including the seed layer 138, the conductor plug 150, and the solder bump 156.

本発明の絶縁膜材料は、誘電率が低く、膜強度が高い絶縁膜、例えば、層間絶縁膜、エッチング用ストッパ膜、化学的機械研磨用ストッパ膜（ＣＭＰストッパ膜）の形成に好適に使用可能であり、多層配線基板、半導体装置に特に好適に使用可能である。
本発明の多層配線基板は、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される半導体集積回路等に特に好適である。
本発明の半導体装置は、配線間の寄生容量の低下と配線抵抗の低下とが達成され、高速で信頼性が高く、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ等を初めとする各種半導体装置に好適である。The insulating film material of the present invention can be suitably used for forming an insulating film having a low dielectric constant and high film strength, such as an interlayer insulating film, an etching stopper film, and a chemical mechanical polishing stopper film (CMP stopper film). Therefore, it can be used particularly suitably for multilayer wiring boards and semiconductor devices.
The multilayer wiring board of the present invention can increase the signal propagation speed, and is particularly suitable for a semiconductor integrated circuit or the like that requires a high response speed.
The semiconductor device of the present invention achieves a reduction in parasitic capacitance between wires and a reduction in wire resistance, is fast and highly reliable, and is suitable for various semiconductor devices including flash memories, DRAMs, FRAMs, MOS transistors and the like. It is.

Claims (19)

下記構造式（１）で表される構造を有するポリカルボシラン化合物を少なくとも含むことを特徴とする絶縁膜材料。
ただし、前記構造式（１）中、Ｒ１は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。Ｒ２は、ｎ回の繰返しの中で、互いに同一であってもよいし異なっていてもよく、炭素数１〜４の炭化水素及び芳香族炭化水素のいずれかを表す。ｎは、５〜５，０００の整数を表す。An insulating film material comprising at least a polycarbosilane compound having a structure represented by the following structural formula (1).
However, in the structural formula (1), R 1 may be the same or different from each other in n repetitions, and may be a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. Represents either. R 2 may be the same or different from each other in n repetitions, and represents either a hydrocarbon having 1 to 4 carbon atoms or an aromatic hydrocarbon. n represents an integer of 5 to 5,000. 前記ポリカルボシラン化合物の重量平均分子量が、４００より大きく１０，０００以下である請求の範囲第１項に記載の絶縁膜材料。 The insulating film material according to claim 1, wherein the polycarbosilane compound has a weight average molecular weight of more than 400 and 10,000 or less. 前記構造式（１）で表されるポリカルボシラン化合物におけるシラノール基の含有量（[Ｓｉ−ＯＨ]／ポリカルボシラン化合物の重量平均分子量×１００）が、１重量％〜２０重量％である請求の範囲第１項または第２項に記載の絶縁膜材料。 The content of silanol groups in the polycarbosilane compound represented by the structural formula (1) ([Si—OH] / weight average molecular weight of the polycarbosilane compound × 100) is 1% by weight to 20% by weight. The insulating film material according to the first or second item. 前記シラン化合物を更に含む請求の範囲第１項乃至第３項のいずれか１項に記載の絶縁膜材料。 The insulating film material according to any one of claims 1 to 3, further comprising the silane compound. 前記シラン化合物が、アルコキシ基、シラザン結合、クロロ基、アルキルアミノ基及び水酸基の少なくともいずれかを有する請求の範囲第４項に記載の絶縁膜材料。 The insulating film material according to claim 4, wherein the silane compound has at least one of an alkoxy group, a silazane bond, a chloro group, an alkylamino group, and a hydroxyl group. 前記シラン化合物が、下記一般式（１）〜（３）のいずれかで表される化合物を含む請求の範囲第４項または第５項に記載の絶縁膜材料。
ただし、前記一般式（１）〜（３）中、Ｒ１、Ｒ２およびＲ３は、互いに独立に、水素、炭素数１〜４の脂肪族炭化水素基、置換基を含んでいてもよい炭素数６〜８の芳香族炭化水素基、または置換基を含んでいてもよい炭素数４〜８の複素芳香族基を表し、Ｘ１、Ｘ２およびＸ３は、互いに独立に、クロロ基、水酸基、炭素数１〜３のアルコキシ基、または炭素数１〜４のアルキルアミノ基を表す。ただし、前記一般式（１）〜（３）におけるＲ１、Ｒ２およびＲ３の少なくともいずれか１つには、少なくとも１つの不飽和結合を有する基が含まれる。The insulating film material according to claim 4 or 5, wherein the silane compound includes a compound represented by any one of the following general formulas (1) to (3).
However, in said general formula (1)-(3), R < 1 >, R < 2 > and R < 3 > may contain hydrogen, a C1-C4 aliphatic hydrocarbon group, and a substituent mutually independently. Represents an aromatic hydrocarbon group having 6 to 8 carbon atoms or a heteroaromatic group having 4 to 8 carbon atoms which may contain a substituent, and X 1 , X 2 and X 3 are each independently a chloro group , A hydroxyl group, an alkoxy group having 1 to 3 carbon atoms, or an alkylamino group having 1 to 4 carbon atoms. However, at least one of R 1 , R 2 and R 3 in the general formulas (1) to (3) includes a group having at least one unsaturated bond. 前記シラン化合物が、下記一般式（１）〜（３）のいずれかで表される化合物からなる群から選ばれた少なくとも２つの化合物について、それぞれＸ１、Ｘ２およびＸ３の少なくともいずれか１つを取り去り、窒素を介して互いに結合させて得られる窒素介在化合物を含む、請求の範囲第４項乃至第６項のいずれかに記載の絶縁膜材料。
ただし、前記一般式（１）〜（３）中、Ｒ１、Ｒ２およびＲ３は、互いに独立に、水素、炭素数１〜４の脂肪族炭化水素基、置換基を含んでいてもよい炭素数６〜８の芳香族炭化水素基、または置換基を含んでいてもよい炭素数４〜８の複素芳香族基を表し、Ｘ１、Ｘ２およびＸ３は、互いに独立に、クロロ基、水酸基、炭素数１〜３のアルコキシ基、または炭素数１〜４のアルキルアミノ基を表す。ただし、前記一般式（１）〜（３）におけるＲ１、Ｒ２およびＲ３の少なくともいずれか１つには、少なくとも１つの不飽和結合を有する基が含まれる。For at least two compounds selected from the group consisting of compounds represented by any one of the following general formulas (1) to (3), the silane compound is at least one of X 1 , X 2 and X 3 , respectively. The insulating film material according to any one of claims 4 to 6, comprising a nitrogen intercalation compound obtained by removing one of the two and bonding them to each other through nitrogen.
However, in said general formula (1)-(3), R < 1 >, R < 2 > and R < 3 > may contain hydrogen, a C1-C4 aliphatic hydrocarbon group, and a substituent mutually independently. Represents an aromatic hydrocarbon group having 6 to 8 carbon atoms or a heteroaromatic group having 4 to 8 carbon atoms which may contain a substituent, and X 1 , X 2 and X 3 are each independently a chloro group , A hydroxyl group, an alkoxy group having 1 to 3 carbon atoms, or an alkylamino group having 1 to 4 carbon atoms. However, at least one of R 1 , R 2 and R 3 in the general formulas (1) to (3) includes a group having at least one unsaturated bond. 前記窒素介在化合物が、下記一般式（４）〜（７）のいずれかで表される化合物を含む、請求の範囲第７項に記載の絶縁膜材料。
ただし、前記一般式（４）〜（７）中、Ｒ１、Ｒ２およびＲ３は、互いに独立に、水素、炭素数１〜４の脂肪族炭化水素基、置換基を含んでいてもよい炭素数６〜８の芳香族炭化水素基、または置換基を含んでいてもよい炭素数４〜８の複素芳香族基を表し、Ｘ１、Ｘ２およびＸ３は、互いに独立に、クロロ基、水酸基、炭素数１〜３のアルコキシ基、または炭素数１〜４のアルキルアミノ基を表す。ｎは３〜５の整数を表す。ただし、前記一般式（４）〜（７）におけるＲ１、Ｒ２およびＲ３の少なくともいずれか１つには、少なくとも１つの不飽和結合を有する基が含まれる。The insulating film material according to claim 7, wherein the nitrogen-containing compound includes a compound represented by any one of the following general formulas (4) to (7).
However, in said general formula (4)-(7), R < 1 >, R < 2 > and R < 3 > may contain hydrogen, a C1-C4 aliphatic hydrocarbon group, and a substituent mutually independently. Represents an aromatic hydrocarbon group having 6 to 8 carbon atoms or a heteroaromatic group having 4 to 8 carbon atoms which may contain a substituent, and X 1 , X 2 and X 3 are each independently a chloro group , A hydroxyl group, an alkoxy group having 1 to 3 carbon atoms, or an alkylamino group having 1 to 4 carbon atoms. n represents an integer of 3 to 5. However, at least one of R 1 , R 2 and R 3 in the general formulas (4) to (7) includes a group having at least one unsaturated bond. 前記不飽和結合を有する基が、フェニル基、ビニル基及びピリジニル基からなる群から選択された基である請求の範囲第６項乃至第８項のいずれか１項に記載の絶縁膜材料。 The insulating film material according to any one of claims 6 to 8, wherein the group having an unsaturated bond is a group selected from the group consisting of a phenyl group, a vinyl group, and a pyridinyl group. 基板上に、複数の配線層と、絶縁膜とからなり、かつ前記配線層どうしが電気的に接続された多層配線構造を有してなり、請求の範囲第４項乃至第９項のいずれか１項に記載の絶縁膜材料を用いてケイ素含有絶縁膜を形成し、前記ケイ素含有絶縁膜に少なくとも一種類の光を単独または組み合わせて照射して得られたことを特徴とする多層配線基板。 The substrate according to any one of claims 4 to 9, comprising a multilayer wiring structure comprising a plurality of wiring layers and an insulating film on the substrate, wherein the wiring layers are electrically connected to each other. A multilayer wiring board obtained by forming a silicon-containing insulating film using the insulating film material according to item 1, and irradiating the silicon-containing insulating film with at least one kind of light alone or in combination. 基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、かつ前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続された多層配線構造を有してなり、
前記層間絶縁膜が、請求の範囲第１項乃至第９項のいずれか１項に記載の絶縁膜材料を用いて形成されたことを特徴とする多層配線基板。A plurality of wiring layers and an interlayer insulating film disposed between these wiring layers are formed on the substrate, and the wiring layers are electrically connected through a through hole penetrating the interlayer insulating film. Having a multilayer wiring structure,
A multilayer wiring board, wherein the interlayer insulating film is formed using the insulating film material according to any one of claims 1 to 9. 基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、かつ前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続された多層配線構造を有する多層配線基板であって、
前記層間絶縁膜上に、請求の範囲第１項乃至第９項のいずれか１項に記載の絶縁膜材料を用いて形成された、エッチング用ストッパ膜及び化学的機械研磨用ストッパ膜の少なくともいずれかを有することを特徴とする多層配線基板。A plurality of wiring layers and an interlayer insulating film disposed between these wiring layers are formed on the substrate, and the wiring layers are electrically connected through a through hole penetrating the interlayer insulating film. A multilayer wiring board having a multilayer wiring structure,
10. At least one of an etching stopper film and a chemical mechanical polishing stopper film formed on the interlayer insulating film using the insulating film material according to any one of claims 1 to 9. A multilayer wiring board characterized by comprising: 被加工面上に、請求の範囲第１項乃至第９項のいずれかに記載の絶縁膜材料を用いて層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜に対して、エッチングにより配線用パターンを形成する配線パターン形成工程と、
前記配線用パターンを用いて配線層を形成する配線層形成工程と、
を繰返し行うことを少なくとも含むことを特徴とする多層配線基板の製造方法。An interlayer insulating film forming step of forming an interlayer insulating film on the surface to be processed using the insulating film material according to any one of claims 1 to 9;
A wiring pattern forming step of forming a wiring pattern by etching with respect to the interlayer insulating film,
A wiring layer forming step of forming a wiring layer using the wiring pattern;
A method for producing a multilayer wiring board, comprising at least repeating the steps. 層間絶縁膜形成工程が、絶縁膜材料を被加工面上に塗布した後、熱処理を行うことを含む請求の範囲第１２項または第１３項に記載の多層配線基板の製造方法。 14. The method for manufacturing a multilayer wiring board according to claim 12, wherein the interlayer insulating film forming step includes performing heat treatment after applying the insulating film material on the surface to be processed. 熱処理が、５０℃〜４００℃の不活性ガスの存在下にて行われる請求の範囲第１４項に記載の多層配線基板の製造方法。 The method for manufacturing a multilayer wiring board according to claim 14, wherein the heat treatment is performed in the presence of an inert gas at 50C to 400C. 層間絶縁膜形成工程が、絶縁膜材料を被加工面上に塗布した後、少なくとも一種類の光を単独または組み合わせて照射することを含む請求の範囲第１２項または第１３項に記載の多層配線基板の製造方法。 The multilayer wiring according to claim 12 or 13, wherein the interlayer insulating film forming step includes irradiating at least one kind of light alone or in combination after the insulating film material is applied on the processing surface. A method for manufacturing a substrate. トランジスタと、該トランジスタを表面に備えた半導体基板と、該半導体基板上に設けられた多層配線構造と、該多層配線構造の最上層に配設された電極パッドとを少なくとも有してなり、前記多層配線構造が、前記半導体基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記トランジスタと前記電極パッドとが、前記多層配線構造を通じて電気的に接続された半導体装置であって、
前記層間絶縁膜が、請求の範囲第１項乃至第９項のいずれかに記載の絶縁膜材料を用いて形成されたことを特徴とする半導体装置。Comprising at least a transistor, a semiconductor substrate provided with the transistor on the surface, a multilayer wiring structure provided on the semiconductor substrate, and an electrode pad disposed on an uppermost layer of the multilayer wiring structure, The multilayer wiring structure includes a plurality of wiring layers and an interlayer insulating film disposed between the wiring layers on the semiconductor substrate, and the wiring layers pass through a through hole penetrating the interlayer insulating film. The semiconductor device is electrically connected, and the transistor and the electrode pad are electrically connected through the multilayer wiring structure,
A semiconductor device, wherein the interlayer insulating film is formed using the insulating film material according to any one of claims 1 to 9. トランジスタと、該トランジスタを表面に備えた半導体基板と、該半導体基板上に設けられた多層配線構造と、該多層配線構造の最上層に配設された電極パッドとを少なくとも有してなり、前記多層配線構造が、前記半導体基板上に、複数の配線層と、これらの配線層の間に配置された層間絶縁膜とからなり、前記配線層どうしが、前記層間絶縁膜を貫通する貫通孔を通して電気的に接続され、かつ前記トランジスタと前記電極パッドとが、前記多層配線構造を通じて電気的に接続された半導体装置であって、
前記層間絶縁膜上に、請求の範囲第１項乃至第９項のいずれか１項に記載の絶縁膜材料を用いて形成された、エッチング用ストッパ膜及び化学的機械研磨用ストッパ膜の少なくともいずれかを有することを特徴とする半導体装置。Comprising at least a transistor, a semiconductor substrate provided with the transistor on the surface, a multilayer wiring structure provided on the semiconductor substrate, and an electrode pad disposed on an uppermost layer of the multilayer wiring structure, The multilayer wiring structure includes a plurality of wiring layers and an interlayer insulating film disposed between the wiring layers on the semiconductor substrate, and the wiring layers pass through a through hole penetrating the interlayer insulating film. The semiconductor device is electrically connected, and the transistor and the electrode pad are electrically connected through the multilayer wiring structure,
10. At least one of an etching stopper film and a chemical mechanical polishing stopper film formed on the interlayer insulating film using the insulating film material according to any one of claims 1 to 9. A semiconductor device comprising: 半導体基板の表面に、トランジスタを形成するトランジスタ形成工程と、
被加工面上に、請求の範囲第１項乃至第９項のいずれか１項に記載の絶縁膜材料を用いて層間絶縁膜を形成する層間絶縁膜形成工程、該層間絶縁膜に対して、エッチングにより配線用パターンを形成する配線パターン形成工程、及び該配線用パターンを用いて配線層を形成する配線層形成工程を、繰返し行うことにより多層配線構造を形成する多層配線構造形成工程と、
前記多層配線構造の最上層に電極パッドを形成する電極形成工程と、
を少なくとも含むことを特徴とする半導体装置の製造方法。A transistor forming step of forming a transistor on the surface of the semiconductor substrate;
An interlayer insulating film forming step for forming an interlayer insulating film on the surface to be processed using the insulating film material according to any one of claims 1 to 9, with respect to the interlayer insulating film, A multilayer wiring structure forming step of forming a multilayer wiring structure by repeatedly performing a wiring pattern forming step of forming a wiring pattern by etching, and a wiring layer forming step of forming a wiring layer using the wiring pattern;
Forming an electrode pad on the uppermost layer of the multilayer wiring structure; and
A method for manufacturing a semiconductor device, comprising:
JP2009522546A 2007-07-06 2008-05-15 Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof Expired - Fee Related JP5267460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009522546A JP5267460B2 (en) 2007-07-06 2008-05-15 Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPPCT/JP2007/063586 2007-07-06
PCT/JP2007/063586 WO2009008041A1 (en) 2007-07-06 2007-07-06 Material for insulating film, multilayered wiring board, method for manufacturing the multilayered wiring board, semiconductor device, and method for manufacturing the semiconductor device thereof
PCT/JP2008/058977 WO2009008212A1 (en) 2007-07-06 2008-05-15 Insulating film material, multilayer wiring board and process for producing the multilayer wiring board, and semiconductor apparatus and process for producing the semiconductor device
JP2009522546A JP5267460B2 (en) 2007-07-06 2008-05-15 Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPWO2009008212A1 true JPWO2009008212A1 (en) 2010-09-02
JP5267460B2 JP5267460B2 (en) 2013-08-21

Family

ID=49179302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009522546A Expired - Fee Related JP5267460B2 (en) 2007-07-06 2008-05-15 Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5267460B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115124351A (en) * 2022-07-18 2022-09-30 合肥圣达电子科技实业有限公司 High-temperature solder resist slurry for aluminum nitride multilayer and preparation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953152B2 (en) * 1991-11-01 1999-09-27 信越化学工業株式会社 Heat and stain resistant paint and heat and stain resistant coating
JP2005272816A (en) * 2004-02-26 2005-10-06 Jsr Corp Polymer, method for producing the same, composition for forming insulating film, insulating film, and method of forming the same
JP5110238B2 (en) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 Insulating film forming composition and method for producing the same, and silica-based insulating film and method for forming the same
US20080038527A1 (en) * 2004-05-11 2008-02-14 Jsr Corporation Method for Forming Organic Silica Film, Organic Silica Film, Wiring Structure, Semiconductor Device, and Composition for Film Formation
JP4900557B2 (en) * 2004-09-22 2012-03-21 Ｊｓｒ株式会社 Polycarbosilane
EP1947135A4 (en) * 2005-11-11 2012-12-26 Jsr Corp Polycarbosilane, method for producing same, silica composition for coating application, and silica film
JP4877486B2 (en) * 2006-05-31 2012-02-15 Ｊｓｒ株式会社 Insulating film forming composition and method for producing the same, and silica-based insulating film and method for forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115124351A (en) * 2022-07-18 2022-09-30 合肥圣达电子科技实业有限公司 High-temperature solder resist slurry for aluminum nitride multilayer and preparation method thereof
CN115124351B (en) * 2022-07-18 2023-10-20 合肥圣达电子科技实业有限公司 High-temperature solder resist slurry for aluminum nitride multilayer and preparation method thereof

Also Published As

Publication number Publication date
JP5267460B2 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
KR101158185B1 (en) Insulating film material, multilayer wiring board and process for producing the multilayer wiring board, and semiconductor apparatus and process for producing the semiconductor device
JP5380797B2 (en) Manufacturing method of semiconductor device
JP2008117903A (en) Method of manufacturing semiconductor device
JP2001185547A (en) Capping layer for extreme low permittivity film
JP2007273494A (en) Insulation film forming composition and method of manufacturing semiconductor device
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
CN1728375A (en) Semiconductor device and manufacturing method therefor
JP4451457B2 (en) Insulating film material and manufacturing method thereof, multilayer wiring and manufacturing method thereof, and manufacturing method of semiconductor device
US8431464B2 (en) Process for producing silicic coating, silicic coating and semiconductor device
JP5267460B2 (en) Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2000273176A (en) Insulation film formation method and semiconductor device
EP2028215B1 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
JP2000340557A (en) Material for insulation film, method for forming the insulation film, and semiconductor device
JP5267552B2 (en) Wiring substrate, semiconductor device, and manufacturing method of semiconductor device
JP3957154B2 (en) Low dielectric constant film forming composition, low dielectric constant film, method for producing the same, and semiconductor device
KR20130014608A (en) Semiconductor device and method for manufacturing the same
JP2006351877A (en) Manufacturing method of lamination, semiconductor device and its manufacturing method
JP4437820B2 (en) Manufacturing method of low dielectric constant film
JP2004281535A (en) Method of manufacturing insulating film and semiconductor device
JP2006278512A (en) Insulating film and its manufacturing method, and electronic device
JP2007165914A (en) Composition for forming low dielectric constant film
JP2007224114A (en) Composition for forming insulation film, insulation film for use in semiconductor device, process for producing the same and semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees