JP2006278512A - Insulating film and its manufacturing method, and electronic device - Google Patents

Insulating film and its manufacturing method, and electronic device Download PDF

Info

Publication number
JP2006278512A
JP2006278512A JP2005092533A JP2005092533A JP2006278512A JP 2006278512 A JP2006278512 A JP 2006278512A JP 2005092533 A JP2005092533 A JP 2005092533A JP 2005092533 A JP2005092533 A JP 2005092533A JP 2006278512 A JP2006278512 A JP 2006278512A
Authority
JP
Japan
Prior art keywords
insulating film
film
carbon
based hollow
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005092533A
Other languages
Japanese (ja)
Inventor
Tsukasa Itani
司 井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005092533A priority Critical patent/JP2006278512A/en
Publication of JP2006278512A publication Critical patent/JP2006278512A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites

Abstract

<P>PROBLEM TO BE SOLVED: To provide an insulating film having a low dielectric constant and high film strength, its efficient manufacturing method, and an electronic device using the insulating film. <P>SOLUTION: The insulating film includes a mesh-like structure wherein carbon-based hollow structural bodies having an air gap in their central parts are linked by at least either of an Si atom and an O atom. The carbon-based hollow structural body is preferably made of at least either of fullerene and carbon nanotube, and they are preferably linked by chemical joint. The electronic device is provided with at least the insulating film, and it is preferably provided with the insulating film as an interlayer dielectric. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、信号の高速伝播が必要とされる、半導体集積回路における多層配線に好適な絶縁膜及びその効率的な製造方法、並びに、該絶縁膜を用いた高性能な電子装置に関する。   The present invention relates to an insulating film suitable for multilayer wiring in a semiconductor integrated circuit, which requires high-speed signal propagation, an efficient manufacturing method thereof, and a high-performance electronic device using the insulating film.

近年、半導体集積回路の集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっているが、この半導体集積回路の高集積化に伴い、配線部での伝送遅延が問題となっている。
前記伝送遅延は、半導体デバイスの微細化による配線層そのものが微細化し、配線断面積が小さくなったことによる配線層自体の高抵抗化、及び配線層相互間の距離が短くなったことによる配線容量の増加に起因する。したがって、前記伝送遅延の問題を解決するためには、配線層自体をより低抵抗化させることや、配線層相互間の容量を低減させることが必要となる。配線層自体の低抵抗化については、例えば、銅を用いた配線が実用化されて改善されたものの、配線間距離は依然として短く、配線容量の問題については残存したままである。
In recent years, with the increase in the degree of integration of semiconductor integrated circuits and the improvement in element density, there has been an increasing demand for multilayered semiconductor elements. However, along with the higher integration of semiconductor integrated circuits, the transmission delay in the wiring section has increased. Is a problem.
The transmission delay is caused by the miniaturization of the wiring layer itself due to the miniaturization of the semiconductor device, the high resistance of the wiring layer itself due to the reduction of the wiring cross-sectional area, and the wiring capacitance due to the short distance between the wiring layers. Due to the increase in Therefore, in order to solve the transmission delay problem, it is necessary to lower the resistance of the wiring layer itself and to reduce the capacitance between the wiring layers. As for the reduction in resistance of the wiring layer itself, for example, although wiring using copper has been put into practical use and improved, the distance between wirings is still short, and the problem of wiring capacity remains.

そこで、配線層相互間の容量を低減させるために、配線層相互間の層間絶縁膜の誘電率を低下させることが試みられており、例えば、アダマンタン等のナノ寸法気孔を絶縁膜中に導入する方法(特許文献1参照)が知られている。この場合、アダマンタンが内部に空間を有するため、該空間により絶縁性が向上するが、十分であるとは言えない。絶縁膜の誘電率は、前記空間の体積(排除体積)に比例して低下するため、例えば、フラーレン(C60)を用いた方が、より低誘電率の絶縁膜を得ることができるためである。即ち、例えば、C−C結合間の距離を1.54Å(0.154nm)とすると、アダマンタンの排除体積は14Å(0.014nm)程度であり、側鎖に官能基を有している場合を想定して多めに見積もったとしても51Å(0.051nm)程度であるのに対し、C60の排除体積は268Å(0.268nm)程度である。したがって、アダマンタンに比べて、C60の方が5〜19倍の空間(排除体積)を有し、より低誘電率を有する絶縁膜を形成することができるのが明らかである。 In order to reduce the capacitance between the wiring layers, attempts have been made to lower the dielectric constant of the interlayer insulating film between the wiring layers. For example, nano-sized pores such as adamantane are introduced into the insulating film. A method (see Patent Document 1) is known. In this case, since adamantane has a space inside, the insulating property is improved by the space, but it cannot be said to be sufficient. Since the dielectric constant of the insulating film decreases in proportion to the volume of the space (excluded volume), for example, it is possible to obtain an insulating film having a lower dielectric constant by using fullerene (C 60 ). is there. That is, for example, if the distance between C—C bonds is 1.54 Å (0.154 nm), the excluded volume of adamantane is about 14 3 (0.014 nm 3 ) and has a functional group in the side chain. Even if a large amount is estimated assuming the case, the excluded volume of C 60 is about 268 Å 3 (0.268 nm 3 ) while it is about 51 3 3 (0.051 nm 3 ). Therefore, as compared to adamantane, a space (displacement volume) it is 5 to 19 times the C 60, it is clear that it is possible to form an insulating film having a lower dielectric constant.

前記C60等のフラーレン類を利用して絶縁膜中に空隙を導入する方法としては、例えば、従来より一般に使用されている絶縁材料中に、該絶縁材料をバインダーとして、C60等のフラーレン類を分散させて閉じ込める、即ち、フラーレン類の周囲を絶縁材料で取り囲み、フラーレン類を絶縁膜中に固定させる方法(特許文献2〜5参照)が提案されている。しかし、これらの方法では、フラーレン類の混合率が低いときには効果的であるが、絶縁膜の誘電率の更なる低減を目的として、フラーレン類の混合率を高めると、前記バインダーとしての絶縁材料が量的に不足し、フラーレン類を結合させることができなくなる。このため、絶縁膜の強度が低下し、微小な応力を負荷しただけでもクラックが発生し易くなるという問題がある。
更に、例えば、C60自体を光反応により結合させてポリマー化し、絶縁層として使用する方法(特許文献6参照)が提案されている。この場合、フラーレンが直接結合して形成されたポリマーが準安定相であるため、温度上昇により容易にフラーレン間の結合が切れてフラーレンの凝集体となり、絶縁膜の強度が損なわれるという問題がある。
したがって、絶縁膜の強度を低下させることなく、配線容量を低減させ、信号の高速伝播を実現する技術は未だ提供されていないのが現状である。
Wherein using the fullerenes C 60, etc. As a method of introducing voids in the insulating film, for example, generally an insulating material that has been conventionally used, the insulating material as a binder, fullerenes such as C 60 Has been proposed in which the periphery of fullerenes is surrounded by an insulating material and the fullerenes are fixed in an insulating film (see Patent Documents 2 to 5). However, these methods are effective when the mixing ratio of fullerenes is low. However, if the mixing ratio of fullerenes is increased for the purpose of further reducing the dielectric constant of the insulating film, the insulating material as the binder is reduced. It becomes insufficient in quantity and cannot combine fullerenes. For this reason, there exists a problem that the intensity | strength of an insulating film falls and it becomes easy to generate | occur | produce a crack only by applying very small stress.
Further, for example, a method has been proposed in which C 60 itself is bonded by photoreaction to be polymerized and used as an insulating layer (see Patent Document 6). In this case, since the polymer formed by direct bonding of fullerene is a metastable phase, there is a problem that the bond between the fullerenes is easily broken due to a temperature rise to form an aggregate of fullerenes and the strength of the insulating film is impaired. .
Therefore, the present situation is that a technique for reducing the wiring capacitance and realizing high-speed signal propagation without reducing the strength of the insulating film has not yet been provided.

特表2003−530464号公報Japanese translation of PCT publication No. 2003-530464 特開平8−181133号公報JP-A-8-181133 特開2000−269204号公報JP 2000-269204 A 特開平11−263916号公報Japanese Patent Laid-Open No. 11-263916 特開2003−3119号公報JP 2003-3119 A 特許第3531520号公報Japanese Patent No. 3531520

本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低誘電率かつ高膜強度な絶縁膜及びその効率的な製造方法、並びに、該絶縁膜を用いた高性能な電子装置を提供することを目的とする。   An object of the present invention is to solve the conventional problems and achieve the following objects. That is, an object of the present invention is to provide an insulating film having a low dielectric constant and a high film strength, an efficient manufacturing method thereof, and a high-performance electronic device using the insulating film.

本発明者らは、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、絶縁膜が、中心部に空隙を有する炭素系中空構造体(例えば、C60等のフラーレン)がSi原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物を含むと、フラーレン混合率が高い場合にも機械的強度が低下することがなく、従来の絶縁膜よりも体積密度が低く、低誘電率な絶縁膜が得られるという知見である。 As a result of intensive studies in view of the above problems, the present inventors have obtained the following knowledge. That is, the insulating film, a carbon-based hollow structure having voids in the center (e.g., fullerenes such as C 60) to include reticulated structure is linked via at least one of Si atoms and O atoms This is the knowledge that even when the fullerene mixing ratio is high, the mechanical strength does not decrease, and an insulating film having a lower volume density and a lower dielectric constant than a conventional insulating film can be obtained.

本発明は、本発明者らの前記知見に基づくものであり、前記課題を解決するための手段としては、後述の付記に記載の通りである。即ち、
本発明の絶縁膜は、中心部に空隙を有する炭素系中空構造体が、Si原子及びO原子の少なくともいずれか介して連結されてなる網目状構造物を含むことを特徴とする。該絶縁膜においては、前記炭素系中空構造体が中心部に空隙を有するので、低誘電率が実現され、前記炭素系中空構造体が前記Si原子及び前記O原子の少なくともいずれかを介して連結されて形成された網目状構造物を含むので、前記炭素系中空構造体が混合されただけの絶縁膜に比し、高い膜強度が得られる。このため、高速で高い信頼性の要求される各種のデバイス、例えば、IC、LSI等の高集積度の半導体装置などの電子装置における層間絶縁膜に好適に用いられ、本発明の電子装置に特に好適に用いることができ、本発明の絶縁膜を前記層間絶縁膜として使用すると、配線層相互間の容量が低減され、信号の高速伝播が可能となる。
本発明の絶縁膜の製造方法は、本発明の前記絶縁膜を製造する方法であって、シロキサン結合を含む官能基を有する炭素系中空構造体と、シラン化合物とを含む絶縁材料を基材の表面に塗布する塗布工程と、該塗布された絶縁材料を硬化する硬化工程とを少なくとも含むことを特徴とする。該絶縁膜の製造方法では、前記塗布工程において、前記炭素系中空構造体と前記シラン化合物とを含む前記絶縁材料が前記基材の表面に塗布される。前記硬化工程において、該塗布された絶縁材料が硬化される。その結果、前記炭素系中空構造体が前記Si原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物が形成され、本発明の前記絶縁膜が効率的かつ容易に形成される。
The present invention is based on the above findings of the present inventors, and means for solving the above problems are as described in the following supplementary notes. That is,
The insulating film of the present invention is characterized in that it includes a network structure in which a carbon-based hollow structure having a void in the center is connected through at least one of Si atoms and O atoms. In the insulating film, since the carbon-based hollow structure has a void in the center, a low dielectric constant is realized, and the carbon-based hollow structure is connected via at least one of the Si atom and the O atom. Since the network structure formed in this way is included, a high film strength can be obtained as compared with an insulating film in which the carbon-based hollow structure is simply mixed. For this reason, it is suitably used for an interlayer insulating film in various devices requiring high speed and high reliability, for example, an electronic device such as a highly integrated semiconductor device such as an IC or LSI, and is particularly suitable for the electronic device of the present invention. When the insulating film of the present invention is used as the interlayer insulating film, the capacitance between the wiring layers is reduced, and high-speed signal transmission is possible.
An insulating film manufacturing method of the present invention is a method for manufacturing the insulating film of the present invention, wherein a carbon-based hollow structure having a functional group including a siloxane bond and a silane compound are used as a base material. It includes at least a coating process for applying to the surface and a curing process for curing the applied insulating material. In the method for manufacturing the insulating film, the insulating material containing the carbon-based hollow structure and the silane compound is applied to the surface of the base material in the applying step. In the curing step, the applied insulating material is cured. As a result, a network structure in which the carbon-based hollow structure is connected via at least one of the Si atom and the O atom is formed, and the insulating film of the present invention is efficiently and easily formed. .

本発明の電子装置は、本発明の前記絶縁膜を少なくとも有してなることを特徴とする。該電子装置は、低誘電率かつ高膜強度な本発明の前記絶縁膜を有するので、信号の高速伝播が可能であり、高品質かつ高性能である。   An electronic device according to the present invention includes at least the insulating film according to the present invention. Since the electronic device has the insulating film of the present invention having a low dielectric constant and a high film strength, the signal can be propagated at high speed, and it has high quality and high performance.

本発明によると、従来における問題を解決することができ、低誘電率かつ高膜強度な絶縁膜及びその効率的な製造方法、並びに、該絶縁膜を用いた高性能な電子装置を提供することができる。   According to the present invention, a conventional problem can be solved, and an insulating film having a low dielectric constant and a high film strength, an efficient manufacturing method thereof, and a high-performance electronic device using the insulating film are provided. Can do.

(絶縁膜及びその製造方法)
本発明の絶縁膜は、炭素系中空構造体が、Si原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物を含んでなる。
本発明の絶縁膜は、公知の方法により製造することができるが、後述する本発明の絶縁膜の製造方法により、好適に製造される。
本発明の絶縁膜の製造方法は、塗布工程と、硬化工程とを少なくとも含み、更に必要に応じて適宜選択したその他の工程を含む。
以下、本発明の絶縁膜の製造方法の説明を通じて、本発明の絶縁膜の詳細も明らかにする。
(Insulating film and manufacturing method thereof)
The insulating film of the present invention comprises a network structure in which carbon-based hollow structures are connected via at least one of Si atoms and O atoms.
The insulating film of the present invention can be manufactured by a known method, but is preferably manufactured by the method of manufacturing an insulating film of the present invention described later.
The method for producing an insulating film of the present invention includes at least a coating process and a curing process, and further includes other processes appropriately selected as necessary.
Hereinafter, the details of the insulating film of the present invention will be clarified through the description of the method of manufacturing the insulating film of the present invention.

<塗布工程>
前記塗布工程は、絶縁材料を基材の表面に塗布する工程である。
<Application process>
The application step is a step of applying an insulating material to the surface of the substrate.

−絶縁材料−
前記絶縁材料は、シロキサン結合を含む官能基を有する炭素系中空構造体と、シラン化合物とを少なくとも含み、更に必要に応じて適宜選択した、その他の成分を含んでなる。
−Insulation material−
The insulating material includes at least a carbon-based hollow structure having a functional group including a siloxane bond and a silane compound, and further includes other components appropriately selected as necessary.

−−シロキサン結合を含む官能基を有する炭素系中空構造体−−
前記シロキサン結合を含む官能基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、下記一般式(1)で表される基、下記一般式(2)で表される基、などが好適に挙げられる。前記炭素系中空構造体は、これらの官能基を1種単独で有していてもよいし、2種共に有していてもよい。
--A carbon-based hollow structure having a functional group containing a siloxane bond--
There is no restriction | limiting in particular as a functional group containing the said siloxane bond, According to the objective, it can select suitably, For example, it represents with the group represented by following General formula (1), and following General formula (2) Preferred examples include groups. The said carbon-type hollow structure may have these functional groups individually by 1 type, and may have both.

Figure 2006278512
ただし、前記一般式(1)中、R及びRは、互いに同一であってもよいし、異なっていていてもよく、アルキル基及びエーテル基のいずれかを表し、Rはアルキル基を表す。
前記アルキル基としては、例えば、メチル基、エチル基、プロピル基などが挙げられる。
前記エーテル基としては、例えば、メトキシ基、エトキシ基,プロポキシ基などが挙げられる。
Figure 2006278512
However, in the general formula (1), R 1 and R 2 may be the same or different from each other, and represent either an alkyl group or an ether group, and R 3 represents an alkyl group. To express.
Examples of the alkyl group include a methyl group, an ethyl group, and a propyl group.
Examples of the ether group include a methoxy group, an ethoxy group, and a propoxy group.

Figure 2006278512
ただし、前記一般式(2)中、R及びRは、互いに同一であってもよいし、異なっていてもよく、アルキル基を表し、Rは、架橋基を表し、R及びRは、互いに同一であってもよいし、異なっていてもよく、アルキル基及びエーテル基のいずれかを表し、Rはアルキル基を表す。
前記アルキル基としては、例えば、メチル基、エチル基、プロピル基などが挙げられる。
前記架橋基としては、例えば、アルカノ基、アルケノ基などが挙げられ、具体的には、メタノ基、エタノ基、プロペノ基などが挙げられる。
前記エーテル基としては、例えば、メトキシ基、エトキシ基,プロポキシ基などが挙げられる。
Figure 2006278512
However, in the general formula (2), R 1 and R 2 may be the same as or different from each other, represent an alkyl group, R 3 represents a bridging group, R 4 and R 2 5 may be the same as or different from each other, and represents either an alkyl group or an ether group, and R 6 represents an alkyl group.
Examples of the alkyl group include a methyl group, an ethyl group, and a propyl group.
Examples of the crosslinking group include an alkano group and an alkeno group, and specific examples include a methano group, an ethano group, and a propeno group.
Examples of the ether group include a methoxy group, an ethoxy group, and a propoxy group.

前記炭素系中空構造体としては、中心部に空隙を有する構造のものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、炭素6員環や炭素5員環が互いに連結した構造のもの、具体的には、フラーレン、カーボンナノチューブ、カーボンナノコーン、カーボンナノホーン、フラーレン入りカーボンナノチューブ(ピーポット)、フラーレンポリマー(ダイマー、トリマー等)などが挙げられるが、熱安定性や均一性に優れる点で、フラーレンが特に好ましい。これらは、炭素原子のみから構成された分子内に空隙を有する構造のものであり、該空隙の存在により、絶縁性が向上し、絶縁膜の誘電率を低下させることができる。   The carbon-based hollow structure is not particularly limited as long as it has a structure having a void in the center, and can be appropriately selected according to the purpose. For example, a carbon 6-membered ring or a carbon 5-membered ring is mutually Examples of linked structures include fullerenes, carbon nanotubes, carbon nanocones, carbon nanohorns, carbon nanotubes with fullerenes (peapots), and fullerene polymers (dimers, trimers, etc.), but they have thermal stability and uniformity. Fullerene is particularly preferable in terms of excellent properties. These have a structure having a void in a molecule composed only of carbon atoms, and the presence of the void can improve the insulation and lower the dielectric constant of the insulating film.

ここで、前記絶縁膜の誘電率は、前記空隙の体積(排除体積)に比例して低下するため、例えば、従来より使用されているアダマンタンよりもフラーレン(C60)を用いる方が、より低誘電率の絶縁膜を得ることができる。即ち、例えば、C−C結合間の距離を1.54Å(0.154nm)とすると、アダマンタンの排除体積は14Å(0.014nm)程度であり、側鎖に官能基を有している場合を想定して多めに見積もったとしても51Å(0.051nm)程度であるのに対し、C60の排除体積は268Å(0.268nm)程度である。したがって、アダマンタンに比べて、C60の方が5〜19倍の空隙(排除体積)を有し、より低誘電率を有する絶縁膜を形成することができるのが明らかである。 Here, since the dielectric constant of the insulating film decreases in proportion to the volume (excluded volume) of the gap, for example, the use of fullerene (C 60 ) is lower than the conventionally used adamantane. An insulating film having a dielectric constant can be obtained. That is, for example, if the distance between C—C bonds is 1.54 Å (0.154 nm), the excluded volume of adamantane is about 14 3 (0.014 nm 3 ) and has a functional group in the side chain. Even if a large amount is estimated assuming the case, the excluded volume of C 60 is about 268 Å 3 (0.268 nm 3 ) while it is about 51 3 3 (0.051 nm 3 ). Therefore, as compared to adamantane, it has it is 5 to 19 times the gap C 60 (excluded volume), it is clear that it is possible to form an insulating film having a lower dielectric constant.

前記フラーレンは、表面に炭素原子から形成された網目構造を有する中空の球状分子の化合物であり、該フラーレンとしては、例えば、C60、C70などが挙げられる。これらの中でも、製造コストが比較的低い点では、C60が好ましい。
前記炭素系中空構造体は、適宜合成してもよいし、市販のものを使用してもよい。
The fullerene is a compound of a hollow spherical molecule having a network structure formed on the surface from carbon atoms. Examples of the fullerene include C 60 and C 70 . Among these, C60 is preferable in terms of relatively low production cost.
The carbon-based hollow structure may be appropriately synthesized or a commercially available one may be used.

前記シロキサン結合を含む官能基を有する炭素系中空構造体としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、図1及び図2に示すものが好適に挙げられる。
図1に示す炭素系中空構造体は、1つのフラーレンに対し、2つの前記一般式(1)で表される官能基が、該フラーレンにおける任意の1つの炭素6員環のパラ位に、それぞれ結合してなり、該炭素系中空構造体としては、例えば、1,4−ジヒドロ[60]フラーレン誘導体が挙げられる。なお、前記図1中、R及びRは、互いに同一であってもよいし、異なっていてもよく、上述したアルキル基及びエーテル基の少なくともいずれかを表し、Rは上述したアルキル基を表す。
前記1,4−ジヒドロ[60]フラーレン誘導体としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、図3に示す、1,4エトキシ−ジメチルシリル−ジヒドロ[60]フラーレンなどが好適に挙げられる。
There is no restriction | limiting in particular as a carbon-type hollow structure which has a functional group containing the said siloxane bond, Although it can select suitably according to the objective, For example, what is shown in FIG.1 and FIG.2 is mentioned suitably.
The carbon-based hollow structure shown in FIG. 1 has two functional groups represented by the general formula (1) for one fullerene at the para position of any one carbon 6-membered ring in the fullerene. Examples of the carbon-based hollow structure formed by bonding include a 1,4-dihydro [60] fullerene derivative. In FIG. 1, R 1 and R 2 may be the same as or different from each other, and represent at least one of the above-described alkyl group and ether group, and R 3 represents the above-described alkyl group. Represents.
The 1,4-dihydro [60] fullerene derivative is not particularly limited and may be appropriately selected depending on the intended purpose. For example, 1,4-ethoxy-dimethylsilyl-dihydro [60] shown in FIG. Preferable examples include fullerene.

図2に示す炭素系中空構造体は、1つの前記フラーレンに対し、2つの前記一般式(2)で表される官能基が、該フラーレンにおける、隣り合う炭素6員環及び炭素5員環の任意の組合せの中から選択した2つに、それぞれ連結してなり、この際、前記一般式(2)で表される官能基における不飽和結合部分が、前記組合せにおける前記炭素6員環及び前記炭素5員環の任意の位置にそれぞれ連結して飽和状態となる。図2に示す炭素系中空構造体としては、例えば、ビスシリルメタン[60]フラーレン誘導体が挙げられる。なお、前記図2中、R及びRは、互いに同一であってもよいし、異なっていてもよく、上述したアルキル基を表し、Rは、上述した架橋基及びエーテル基の少なくともいずれかを表し、R及びRは、互いに同一であってもよいし、異なっていてもよく、上述したアルキル基及びエーテル基の少なくともいずれかを表し、Rはアルキル基を表す。
前記ビスシリルメタン[60]フラーレン誘導体としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、図4に示す、ビス(トリメトキシシリル−エチレン−ジメチルシリル−メタノ)[60]フラーレンなどが好適に挙げられる。
The carbon-based hollow structure shown in FIG. 2 has two functional groups represented by the general formula (2) for one fullerene, and the adjacent carbon 6-membered ring and carbon 5-membered ring in the fullerene. Two of the arbitrary combinations are connected to each other, and at this time, the unsaturated bond part in the functional group represented by the general formula (2) is the carbon 6-membered ring and the Each is linked to an arbitrary position of the carbon 5-membered ring and becomes saturated. Examples of the carbon-based hollow structure shown in FIG. 2 include a bissilylmethane [60] fullerene derivative. In FIG. 2, R 1 and R 2 may be the same as or different from each other, and represent the alkyl group described above, and R 3 represents at least any one of the above-described crosslinking group and ether group. R 4 and R 5 may be the same as or different from each other, and represent at least one of the above-described alkyl group and ether group, and R 6 represents an alkyl group.
The bissilylmethane [60] fullerene derivative is not particularly limited and may be appropriately selected depending on the intended purpose. For example, bis (trimethoxysilyl-ethylene-dimethylsilyl-methano) [ 60] Fullerenes are preferred.

また、これらの炭素系中空構造体のほか、前記一般式(2)で表される官能基を有する炭素系構造体としては、例えば、フラーレン(例えば、C60)と、下記構造式(1)で表されるモノソリルジアゾメタン誘導体とを反応させて得られるものを好適に使用することができる。 In addition to these carbon-based hollow structures, examples of the carbon-based structure having a functional group represented by the general formula (2) include fullerene (for example, C 60 ) and the following structural formula (1). What is obtained by reacting with a monosolyldiazomethane derivative represented by the formula can be suitably used.

Figure 2006278512
Figure 2006278512

前記シロキサン結合を含む官能基を有する炭素系中空構造体は、適宜合成してもよいし、市販のものを使用してもよい。
前記シロキサン結合を含む官能基を有する炭素系中空構造体は、1種単独で使用してもよいし、2種以上を併用してもよい。
The carbon-based hollow structure having a functional group containing a siloxane bond may be appropriately synthesized or a commercially available one may be used.
The carbon-based hollow structure having a functional group containing a siloxane bond may be used alone or in combination of two or more.

−−シラン化合物−−
前記シラン化合物としては、下記一般式(3)で表される酸化シランである限り、特に制限はなく、目的に応じて適宜選択することができる。
--Silane compound--
There is no restriction | limiting in particular as long as it is the silane oxide represented by following General formula (3) as said silane compound, According to the objective, it can select suitably.

Figure 2006278512
ただし、前記一般式(3)中、Rは任意の置換基を表す。該置換基としては、例えば、上述したアルキル基などが好適に挙げられる。
Figure 2006278512
However, in said general formula (3), R represents arbitrary substituents. Suitable examples of the substituent include the above-described alkyl groups.

前記シラン化合物の具体例としては、例えば、下記構造式(2)で表されるテトラエトキシシラン、下記構造式(3)で表されるトリエトキシフルオロシラン、などが好適に挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。   Specific examples of the silane compound include, for example, tetraethoxysilane represented by the following structural formula (2), triethoxyfluorosilane represented by the following structural formula (3), and the like. These may be used individually by 1 type and may use 2 or more types together.

Figure 2006278512
Figure 2006278512

Figure 2006278512
Figure 2006278512

−−その他の成分−−
前記その他の成分としては、特に制限はなく、公知の添加剤の中から適宜選択することができ、例えば、熱重合禁止剤、可塑剤、着色剤(着色顔料あるいは染料)、体質顔料、などが挙げられ、更に基材表面への密着促進剤及びその他の助剤類(例えば、充填剤、消泡剤、難燃剤、レベリング剤、剥離促進剤、酸化防止剤、香料、表面張力調整剤、連鎖移動剤など)を併用してもよい。
-Other ingredients-
The other components are not particularly limited and can be appropriately selected from known additives, such as thermal polymerization inhibitors, plasticizers, colorants (color pigments or dyes), extender pigments, and the like. Furthermore, adhesion promoters to the substrate surface and other auxiliaries (for example, fillers, antifoaming agents, flame retardants, leveling agents, peeling accelerators, antioxidants, perfumes, surface tension modifiers, chains A transfer agent or the like) may be used in combination.

−基材−
前記基材としては、特に制限はなく、その材料、形状、構造、厚みなどについては公知のものの中から適宜選択することができるが、前記絶縁膜が前記基材上に形成されて用いられる場合には、絶縁性を有する基板が好ましい。
-Base material-
The substrate is not particularly limited, and the material, shape, structure, thickness, and the like can be appropriately selected from known materials, but the insulating film is formed on the substrate and used. For this, an insulating substrate is preferable.

前記絶縁性を有する基板としては、特に制限はなく、目的に応じて適宜選択することができるが、樹脂基板であるのが好ましく、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂基板、熱硬化性ポリフェニレンエーテル基板、フッ素樹脂基板、セラミック基板、銅張積層板、RCC(Resin Coated Copper Foil:樹脂付銅箔)基板などが挙げられる。   The insulating substrate is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably a resin substrate, such as a glass epoxy substrate, a polyester substrate, a polyimide substrate, a bismaleimide-triazine. Examples include a resin substrate, a thermosetting polyphenylene ether substrate, a fluororesin substrate, a ceramic substrate, a copper-clad laminate, and an RCC (Resin Coated Copper Foil) substrate.

−塗布−
前記塗布の方法としては、特に制限はなく、公知の方法の中から、適宜選択することができ、例えば、ロールコート法、バーコート法、ディップコーティング法、グラビアコート法、カーテンコート法、ダイコート法、スプレーコート法、ドクターコート法、スピンコート法、などが挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。
なお、前記塗布の後には、乾燥するのが好ましい。
-Application-
The coating method is not particularly limited and can be appropriately selected from known methods. For example, a roll coating method, a bar coating method, a dip coating method, a gravure coating method, a curtain coating method, and a die coating method. , Spray coating method, doctor coating method, spin coating method, and the like. These may be used individually by 1 type and may use 2 or more types together.
In addition, it is preferable to dry after the said application | coating.

以上の工程により、前記基材の表面に前記絶縁材料が塗布される。
なお、前記絶縁材料は、前記基材上の全面に塗布されていてもよいし、部分的に塗布されていてもよいが、前記基材の両面、かつ全面に対して塗布されるのが好ましい。前記絶縁材料が前記基材の両面、かつ全面に塗布されて形成される前記絶縁膜は、多層配線基板、IC、LSI等の高集積度の半導体装置等における層間絶縁膜として好適に使用することができる。
Through the above steps, the insulating material is applied to the surface of the base material.
The insulating material may be applied to the entire surface of the base material, or may be applied partially, but is preferably applied to both surfaces and the entire surface of the base material. . The insulating film formed by applying the insulating material to both surfaces and the entire surface of the base material is preferably used as an interlayer insulating film in a highly integrated semiconductor device such as a multilayer wiring board, IC, or LSI. Can do.

<硬化工程>
前記硬化工程は、前記基材の表面に塗布された前記絶縁材料を硬化する工程である。
前記硬化する方法としては、特に制限はなく、目的に応じて適宜選択することができるが、全面加熱処理などが好適に挙げられる。
<Curing process>
The curing step is a step of curing the insulating material applied to the surface of the substrate.
There is no restriction | limiting in particular as the said hardening method, Although it can select suitably according to the objective, Whole surface heat processing etc. are mentioned suitably.

前記全面加熱処理の方法としては、前記塗布工程の後に、前記絶縁材料からなる膜が形成された前記基材上の全面を加熱する方法が挙げられる。該全面加熱により、前記絶縁材料が硬化される。
前記全面加熱における加熱温度としては、100〜250℃が好ましく、200〜230℃がより好ましい。
前記加熱温度が、100℃未満であると、加熱処理による前記絶縁膜の硬度の向上が得られないことがあり、250℃を超えると、前記絶縁膜中の樹脂の分解が生じ、膜質が脆くなることがある。
前記全面加熱処理における加熱時間としては、10〜120分が好ましく、15〜60分がより好ましい。
前記加熱時間が、10分未満であると、前記絶縁膜の硬度が十分でないことがあり、120分を超えても、それに見合う効果が得られないことがある。
前記全面加熱処理を行う装置としては、特に制限はなく、公知の装置の中から、目的に応じて適宜選択することができ、例えば、ドライオーブン、ホットプレート、IRヒーターなどが挙げられる。
Examples of the method for the entire surface heat treatment include a method for heating the entire surface of the base material on which the film made of the insulating material is formed after the coating step. The insulating material is cured by heating the entire surface.
As heating temperature in the said whole surface heating, 100-250 degreeC is preferable and 200-230 degreeC is more preferable.
When the heating temperature is less than 100 ° C., improvement in the hardness of the insulating film by heat treatment may not be obtained. When the heating temperature exceeds 250 ° C., the resin in the insulating film is decomposed and the film quality is fragile. May be.
As heating time in the said whole surface heat processing, 10 to 120 minutes are preferable and 15 to 60 minutes are more preferable.
If the heating time is less than 10 minutes, the hardness of the insulating film may not be sufficient, and even if it exceeds 120 minutes, an effect commensurate with it may not be obtained.
There is no restriction | limiting in particular as an apparatus which performs the said whole surface heat processing, According to the objective, it can select suitably from well-known apparatuses, For example, a dry oven, a hotplate, IR heater etc. are mentioned.

以上の工程により、前記基材の表面に塗布された前記絶縁材料が硬化される。その結果、前記炭素系中空構造体が、前記Si原子及び前記O原子の少なくともいずれかを介して連結され、網目状構造物が形成され、本発明の絶縁膜が製造される。   Through the above steps, the insulating material applied to the surface of the substrate is cured. As a result, the carbon-based hollow structure is connected via at least one of the Si atom and the O atom to form a network structure, and the insulating film of the present invention is manufactured.

本発明の前記絶縁膜は、前記炭素系中空構造体が、Si原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物を少なくとも含んでなり、必要に応じて適宜選択した、その他の原子を含んでなる。   The insulating film of the present invention includes at least a network structure in which the carbon-based hollow structure is connected via at least one of Si atoms and O atoms, and is appropriately selected as necessary. It contains other atoms.

前記Si原子及び前記O原子は、前記炭素系中空構造体どうしを連結させる機能を有するが、該Si原子と該O原子とが結合してシロキサン結合を形成し、該シロキサン結合を介して前記炭素系中空構造体どうしを連結させるのが好ましい。   The Si atom and the O atom have a function of connecting the carbon-based hollow structures to each other, but the Si atom and the O atom are bonded to form a siloxane bond, and the carbon is bonded through the siloxane bond. It is preferable to connect the system hollow structures.

前記シロキサン結合を介して前記炭素系中空構造体どうしを連結させる場合、該炭素系中空構造体は、少なくとも2つの前記シロキサン結合の間に位置されるのが好ましい。この場合、前記炭素系中空構造体どうしが直接結合しないため、温度上昇により結合が切断されることがなく、絶縁膜の強度の低下を防止することができる一方、該炭素系中空構造体を前記絶縁膜中に一定間隔で存在させることが容易となり、該絶縁膜の物性を均一化させることができる点で有利である。
また、このとき、前記シロキサン結合を形成する前記Si原子に、少なくとも1つのフッ素原子が結合しているのが好ましい。この場合、シロキサン結合からなるネットワーク構造における誘電率を低下させることができる点で有利である。
When the carbon-based hollow structures are connected to each other via the siloxane bond, the carbon-based hollow structure is preferably positioned between at least two of the siloxane bonds. In this case, since the carbon-based hollow structures are not directly bonded to each other, the bond is not broken due to a temperature rise, and the strength of the insulating film can be prevented from being reduced. It is easy to be present in the insulating film at regular intervals, which is advantageous in that the physical properties of the insulating film can be made uniform.
At this time, it is preferable that at least one fluorine atom is bonded to the Si atom forming the siloxane bond. In this case, it is advantageous in that the dielectric constant in the network structure composed of siloxane bonds can be reduced.

前記連結の態様としては、特に制限はなく、目的に応じて適宜選択することができるが、前記炭素系中空構造体と前記Si原子及び前記O原子の少なくともいずれかとを強固に連結させることができ、絶縁膜の膜強度を向上させることができる点で、化学結合であるのが好ましい。   The connection mode is not particularly limited and may be appropriately selected depending on the intended purpose. However, the carbon-based hollow structure can be firmly connected to at least one of the Si atom and the O atom. A chemical bond is preferable in that the film strength of the insulating film can be improved.

前記網目状構造物は、図5に示すように、前記炭素系中空構造体500と前記Si原子及び前記O原子の少なくともいずれかとが連結してなる、複数の鎖(ポリマー鎖)510により形成された網目状構造(以下、「ポリマーネットワーク構造」と称することがある)を有する。
前記網目状構造物には、前記ポリマーネットワーク構造を形成する鎖の構成単位として、前記炭素系中空構造体が含まれているのが好ましい。この場合、前記鎖が途中で遮断されることなく、絶縁膜中で、前記炭素系中空構造体が前記Si原子及び前記O原子を介して連続的に繰り返し存在し、該絶縁膜の物性を均一化させることができる点で有利である。
前記構成単位は、規則的に配列していもよいし、不規則に配列していてもよいが、絶縁膜の諸物性を絶縁膜中で均一化することができる点で、規則的に配列するのが好ましく、前記網目状構造物において、前記炭素系中空構造体が略等間隔に位置し、繰り返し存在するのが好ましい。
また、前記ポリマーネットワーク構造の網目交点に前記炭素系中空構造体が位置するのが好ましい。この場合、1つの前記炭素系中空構造体から、三次元的にポリマー鎖が広がり、かつ前記炭素系中空構造体どうしが直接結合しないため、絶縁膜の膜強度に優れる。
なお、前記網目状構造物は、例えば、赤外線吸収分光法や核磁気共鳴分光法を用いることにより、その存在を検出することができる。
As shown in FIG. 5, the network structure is formed of a plurality of chains (polymer chains) 510 formed by connecting the carbon-based hollow structure 500 and at least one of the Si atoms and the O atoms. And a network structure (hereinafter sometimes referred to as “polymer network structure”).
The network structure preferably contains the carbon-based hollow structure as a structural unit of a chain forming the polymer network structure. In this case, the carbon-based hollow structure is continuously present through the Si atom and the O atom in the insulating film without being interrupted in the middle, and the physical properties of the insulating film are uniform. This is advantageous in that it can be realized.
The structural units may be regularly arranged or irregularly arranged, but they are regularly arranged in that the physical properties of the insulating film can be made uniform in the insulating film. In the network structure, it is preferable that the carbon-based hollow structures are located at substantially equal intervals and repeatedly exist.
Moreover, it is preferable that the said carbon-type hollow structure is located in the network intersection of the said polymer network structure. In this case, since the polymer chain spreads three-dimensionally from one carbon-based hollow structure and the carbon-based hollow structures are not directly bonded to each other, the film strength of the insulating film is excellent.
The presence of the network structure can be detected by using, for example, infrared absorption spectroscopy or nuclear magnetic resonance spectroscopy.

本発明の前記絶縁膜としては、その形状、構造、大きさ、厚み等の諸物性については、特に制限はなく、目的に応じて適宜選択することができるが、低誘電率かつ高膜強度であるのが好ましい。   The insulating film of the present invention is not particularly limited as to its physical properties such as shape, structure, size, and thickness, and can be appropriately selected according to the purpose. However, it has a low dielectric constant and high film strength. Preferably there is.

前記形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、基材の全面に形成されたベタの膜形状、パターン状などが挙げられる。
前記構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単層構造であってもよいし、積層構造であってもよい。
前記大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記絶縁膜を、半導体装置における層間絶縁膜などに適用する場合には、既存の半導体装置などの大きさに対応した大きさが好ましい。
前記厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記絶縁膜を半導体装置における層間絶縁膜に用いる場合、伝送距離を低減させるため、可能な限り薄くすることが必要であるが、絶縁信頼性及び製造面での制約から、通常、10〜600nm程度であり、10〜300nmであるのが好ましい。
There is no restriction | limiting in particular as said shape, According to the objective, it can select suitably, For example, the film | membrane shape, pattern shape, etc. of the solid formed in the whole surface of a base material are mentioned.
There is no restriction | limiting in particular as said structure, According to the objective, it can select suitably, For example, a single layer structure may be sufficient and a laminated structure may be sufficient.
The size is not particularly limited and can be appropriately selected according to the purpose. For example, when the insulating film is applied to an interlayer insulating film or the like in a semiconductor device, the existing semiconductor device or the like A size corresponding to the size is preferable.
The thickness is not particularly limited and can be appropriately selected according to the purpose. For example, when the insulating film is used as an interlayer insulating film in a semiconductor device, the thickness is made as thin as possible in order to reduce a transmission distance. However, it is usually about 10 to 600 nm and preferably 10 to 300 nm because of insulation reliability and restrictions on manufacturing.

前記誘電率は、比誘電率の値が低いほど好ましく、該比誘電率の測定方法としては、例えば、前記絶縁膜上に、一辺が1mmの正方形状金属電極を真空蒸着により形成し、1MHzの交流における比誘電率を市販の誘電率計を用いて簡便に測定することができる。
前記膜強度は高いほど好ましく、該膜強度の測定方法としては、例えば、ナノインデンテーション法により測定することができる。
The dielectric constant is preferably as low as the value of the relative dielectric constant. As a method for measuring the relative dielectric constant, for example, a square metal electrode having a side of 1 mm is formed on the insulating film by vacuum deposition, and the dielectric constant is 1 MHz. The relative dielectric constant in alternating current can be easily measured using a commercially available dielectric constant meter.
The film strength is preferably as high as possible, and the film strength can be measured, for example, by a nanoindentation method.

本発明の絶縁膜は低誘電率かつ高膜強度であるため、高速で高い信頼性の要求される各種のデバイス、例えば、IC、LSI等の高集積度の半導体装置などの電子装置における安定な層間絶縁膜に好適に用いられ、本発明の電子装置に特に好適に用いることができる。
本発明の絶縁膜の製造方法によれば、本発明の前記絶縁膜を簡便かつ効率的に製造することができる。
Since the insulating film of the present invention has a low dielectric constant and high film strength, it is stable in various devices that require high speed and high reliability, for example, electronic devices such as highly integrated semiconductor devices such as IC and LSI. It is suitably used for an interlayer insulating film and can be particularly suitably used for the electronic device of the present invention.
According to the method for manufacturing an insulating film of the present invention, the insulating film of the present invention can be manufactured simply and efficiently.

(電子装置)
本発明の電子装置は、本発明の前記絶縁膜を少なくとも有してなり、更に必要に応じて適宜選択した、その他の部材を有してなる。
前記電子装置は、本発明の前記絶縁膜を層間絶縁膜として有してなるのが好ましい。
本発明の電子装置の具体例としては、例えば、フラッシュメモリ、DRAM、FRAM等を初めとする各種半導体装置などが好適に挙げられる。
本発明の電子装置は、低誘電率かつ高膜強度な本発明の前記絶縁膜を有するので、信号の高速伝播が可能であり、高品質かつ高性能である。
(Electronic device)
The electronic device of the present invention includes at least the insulating film of the present invention, and further includes other members appropriately selected as necessary.
The electronic device preferably includes the insulating film of the present invention as an interlayer insulating film.
As specific examples of the electronic device of the present invention, for example, various semiconductor devices such as flash memory, DRAM, FRAM, and the like can be preferably cited.
Since the electronic device of the present invention has the insulating film of the present invention having a low dielectric constant and high film strength, high-speed signal transmission is possible, and high quality and high performance are achieved.

以下に、本発明の電子装置の一例として、本発明の前記絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の一例を図面を参照しながら説明する。
図6に示すように、シリコンウェハ10上に、ゲート電極12が形成されている。ゲート電極12両側のシリコンウェハ10中には、ソース/ドレイン拡散層14a、14bが形成されている。そして、ゲート電極12とソース/ドレイン拡散層14a、14bとを有するトランジスタが構成されている。なお、シリコンウェハ10には、トランジスタを分離する素子分離膜16が形成されている。
トランジスタが形成されたシリコンウェハ10全面には、層間絶縁膜18と、ストッパ膜20とが順次形成されている。層間絶縁膜18及びストッパ膜20には、ドレイン拡散層14bに達するコンタクトホール22が形成されており、コンタクトホール22には、窒化チタン膜24が形成され、タングステンからなる導体プラグ26が埋め込まれている。
ストッパ膜20の上面には、本発明の絶縁膜28と、シリコン酸化膜からなるキャップ膜30とが順次形成されている。
絶縁膜28及びキャップ膜30には、導体プラグ26に接続する第1層目の配線パターンを有する第1の配線溝32が形成されており、第1の配線溝32には、窒化チタン膜34が形成され、銅からなる第1の配線層36が埋め込まれている。
キャップ膜30の上面には、シリコン窒化膜からなる拡散防止膜38と、本発明の絶縁膜40と、シリコン窒化膜からなる拡散防止膜42とが順次形成されている。
前記絶縁膜40及び拡散防止膜42には、第1の配線層36に接続するビアホール44が形成されており、ビアホール44には、窒化チタン膜46が形成され、銅からなるビア層48が埋め込まれている。
拡散防止層42の上面には、本発明の絶縁膜50と、シリコン酸化膜からなるキャップ膜52とが順次形成されている。
絶縁膜50及びキャップ膜52には、ビア層48に接続する第2層目の配線パターンを有する第2の配線溝56が形成されている。第2の配線溝56には、窒化チタン膜46が形成され、銅からなる第2の配線層60が埋め込まれている。
Hereinafter, as an example of the electronic device of the present invention, an example of a semiconductor device in which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure will be described with reference to the drawings.
As shown in FIG. 6, the gate electrode 12 is formed on the silicon wafer 10. Source / drain diffusion layers 14 a and 14 b are formed in the silicon wafer 10 on both sides of the gate electrode 12. A transistor having a gate electrode 12 and source / drain diffusion layers 14a and 14b is formed. Note that an element isolation film 16 for separating transistors is formed on the silicon wafer 10.
An interlayer insulating film 18 and a stopper film 20 are sequentially formed on the entire surface of the silicon wafer 10 on which the transistors are formed. A contact hole 22 reaching the drain diffusion layer 14 b is formed in the interlayer insulating film 18 and the stopper film 20. A titanium nitride film 24 is formed in the contact hole 22 and a conductor plug 26 made of tungsten is embedded. Yes.
On the upper surface of the stopper film 20, an insulating film 28 of the present invention and a cap film 30 made of a silicon oxide film are sequentially formed.
A first wiring groove 32 having a first layer wiring pattern connected to the conductor plug 26 is formed in the insulating film 28 and the cap film 30, and a titanium nitride film 34 is formed in the first wiring groove 32. The first wiring layer 36 made of copper is embedded.
On the upper surface of the cap film 30, a diffusion prevention film 38 made of a silicon nitride film, an insulating film 40 of the present invention, and a diffusion prevention film 42 made of a silicon nitride film are sequentially formed.
A via hole 44 connected to the first wiring layer 36 is formed in the insulating film 40 and the diffusion prevention film 42, a titanium nitride film 46 is formed in the via hole 44, and a via layer 48 made of copper is embedded. It is.
On the upper surface of the diffusion preventing layer 42, an insulating film 50 of the present invention and a cap film 52 made of a silicon oxide film are sequentially formed.
In the insulating film 50 and the cap film 52, a second wiring groove 56 having a second-layer wiring pattern connected to the via layer 48 is formed. In the second wiring trench 56, a titanium nitride film 46 is formed, and a second wiring layer 60 made of copper is embedded.

次に、本発明の電子装置の製造方法の一例を図面を参照しながら説明する。
まず、通常の半導体装置プロセスにより、ゲート電極12とソース/ドレイン拡散層14a、14bとを有するトランジスタ、素子分離膜16を形成したシリコンウェハ10上に、層間絶縁膜18とストッパ膜20とを順次形成する。次いで、層間絶縁膜18及びストッパ膜20に、ドレイン拡散層14bに接続するコンタクトホール22を形成する。その後、スパッタ法により、コンタクトホール22に膜厚50nmの窒化チタン膜24を形成する。そして、WF6を水素と混合して還元することにより、コンタクトホール22中にタングステンからなる導体プラグ26を埋め込む。更に、CMPにより、コンタクトホール22中以外の窒化チタン膜24及び導体プラグ26を形成するために用いたタングステンを除去する(図7A参照)。
Next, an example of a method for manufacturing an electronic device according to the present invention will be described with reference to the drawings.
First, an interlayer insulating film 18 and a stopper film 20 are sequentially formed on a silicon wafer 10 on which a transistor having a gate electrode 12 and source / drain diffusion layers 14a and 14b and an element isolation film 16 are formed by a normal semiconductor device process. Form. Next, a contact hole 22 connected to the drain diffusion layer 14 b is formed in the interlayer insulating film 18 and the stopper film 20. Thereafter, a titanium nitride film 24 having a thickness of 50 nm is formed in the contact hole 22 by sputtering. Then, WF 6 is mixed with hydrogen and reduced to bury the conductor plug 26 made of tungsten in the contact hole 22. Further, the tungsten used to form the titanium nitride film 24 and the conductor plug 26 other than in the contact hole 22 is removed by CMP (see FIG. 7A).

続いて、ストッパ膜20の全面に、前記絶縁材料をスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行い、シリコンウェハを酸素濃度50ppm以下の窒素雰囲気中で210℃、3時間の焼成を行う。こうして、膜厚450nmの本発明の絶縁膜28を形成する。次いで、絶縁膜28上に、TEOS(TetraEthOxySilane)を原料とするCVD法により、膜厚50nmのシリコン酸化膜からなるキャップ膜30を積層する。   Subsequently, the insulating material is applied to the entire surface of the stopper film 20 by a spin coat method, dried, and then subjected to a heat treatment at 230 ° C. for 10 minutes in the air, and the silicon wafer is placed in a nitrogen atmosphere having an oxygen concentration of 50 ppm or less Calcination at 210 ° C. for 3 hours. Thus, the insulating film 28 of the present invention having a thickness of 450 nm is formed. Next, a cap film 30 made of a silicon oxide film with a thickness of 50 nm is laminated on the insulating film 28 by a CVD method using TEOS (TetraEthOxySilane) as a raw material.

次いで、フォトリソグラフィーにより、キャップ膜30上に、第1層目の配線パターンの形成予定領域を露出するレジスト膜62を形成した後、パターニングしたレジスト膜62をマスクとして、CF4/CHF3を用いたRIE(Reactive Ion Etching)によりキャップ膜30膜及び絶縁膜28をエッチングする。こうして、第1層目の配線パターンを有する第1の配線溝32を形成する(図7B参照)。そして、第1の配線溝32を形成した後、レジスト膜62を除去する。
続いて、全面に、スパッタ法により膜厚50nmの窒化チタン膜34と、膜厚50nmのシード銅膜(図示せず)を順次形成する。次いで、シード銅膜上に、シード銅膜を電極として電解メッキ法により膜厚600nmの銅膜64を形成する(図7C参照)。
CMPにより第1の配線溝32以外の部分に形成されている銅膜64、シード銅膜及び窒化チタン膜34を除去する。ここで、本発明による絶縁膜の形成方法により形成された絶縁膜28は高い機械的強度を有しているので、CMPにより銅膜64等を容易に除去することができる。このようにして、第1の配線溝32に埋め込まれた銅膜64からなる第1の配線層36を形成する(図7D参照)。
Next, a resist film 62 that exposes a region where a first layer wiring pattern is to be formed is formed on the cap film 30 by photolithography, and then CF 4 / CHF 3 is used using the patterned resist film 62 as a mask. The cap film 30 and the insulating film 28 are etched by RIE (Reactive Ion Etching). Thus, the first wiring groove 32 having the first layer wiring pattern is formed (see FIG. 7B). Then, after forming the first wiring groove 32, the resist film 62 is removed.
Subsequently, a 50 nm thick titanium nitride film 34 and a 50 nm thick seed copper film (not shown) are sequentially formed on the entire surface by sputtering. Next, a copper film 64 having a thickness of 600 nm is formed on the seed copper film by electrolytic plating using the seed copper film as an electrode (see FIG. 7C).
The copper film 64, the seed copper film, and the titanium nitride film 34 formed on the portion other than the first wiring trench 32 are removed by CMP. Here, since the insulating film 28 formed by the insulating film forming method according to the present invention has high mechanical strength, the copper film 64 and the like can be easily removed by CMP. In this manner, the first wiring layer 36 made of the copper film 64 embedded in the first wiring groove 32 is formed (see FIG. 7D).

次に、デュアルダマシン法により、第2の配線層60と、第1の配線層36と第2の配線層60とを接続するビア層48とを同時に形成する。まず、シランとアンモニアガスとを原料とするプラズマCVD法により、第1の配線層36を形成したシリコンウェハ10全面に、膜厚50nmのシリコン窒化膜からなる拡散防止膜38を形成する。次いで、絶縁膜28を形成した場合と同様にして、前記絶縁材料により、膜厚650nmの絶縁膜40を拡散防止膜38上に形成する。そして、絶縁膜40上に、シリコン窒化膜からなる拡散防止膜42を形成する。拡散防止膜42上に、本発明による絶縁膜の製造方法により膜厚450nmの絶縁膜50を同様に形成する。更に、絶縁膜50上に、TEOSを原料とするCVD法により膜厚50nmのシリコン酸化膜からなるキャップ膜52を形成する(図8A参照)。   Next, the second wiring layer 60 and the via layer 48 that connects the first wiring layer 36 and the second wiring layer 60 are simultaneously formed by the dual damascene method. First, a diffusion prevention film 38 made of a silicon nitride film having a thickness of 50 nm is formed on the entire surface of the silicon wafer 10 on which the first wiring layer 36 is formed by plasma CVD using silane and ammonia gas as raw materials. Next, similarly to the case where the insulating film 28 is formed, the insulating film 40 having a film thickness of 650 nm is formed on the diffusion preventing film 38 by using the insulating material. Then, a diffusion prevention film 42 made of a silicon nitride film is formed on the insulating film 40. An insulating film 50 having a thickness of 450 nm is similarly formed on the diffusion preventing film 42 by the method for manufacturing an insulating film according to the present invention. Further, a cap film 52 made of a silicon oxide film having a thickness of 50 nm is formed on the insulating film 50 by a CVD method using TEOS as a raw material (see FIG. 8A).

次いで、フォトリソグラフィーにより、キャップ膜52上にビアホール44の形成予定領域を露出するレジスト膜66を形成した後、パターニングしたレジスト膜66をマスクとして、CF4/CHF3を用いたRIEにより、キャップ膜52、絶縁膜50、拡散防止膜42、絶縁膜40、拡散防止膜38を順次エッチングする。こうして、第1の配線層36に接続するビアホール44を形成する(図8B参照)。ビアホール44を形成した後、レジスト膜66を除去する。 Next, a resist film 66 that exposes a region where the via hole 44 is to be formed is formed on the cap film 52 by photolithography, and then the cap film is formed by RIE using CF 4 / CHF 3 using the patterned resist film 66 as a mask. 52, the insulating film 50, the diffusion preventing film 42, the insulating film 40, and the diffusion preventing film 38 are sequentially etched. In this way, a via hole 44 connected to the first wiring layer 36 is formed (see FIG. 8B). After the via hole 44 is formed, the resist film 66 is removed.

次いで、フォトリソグラフィーにより、全面に、第2層目の配線パターンの形成予定領域を露出するレジスト膜68を形成した後、パターニングしたレジスト膜68をマスクとして、CF4/CHF3を用いたRIEによりキャップ膜52と絶縁膜50とを順次エッチングする。こうして、第2層目の配線パターンを有するの第2の配線溝56を形成する。(図9A参照)。第2の配線溝56を形成した後、レジスト膜68を除去する。続いて、全面に、スパッタ法により膜厚50nmの窒化チタン膜46と膜厚50nmのシード銅膜(図示せず)とを順次形成する。そして、シード銅膜上に、シード銅膜を電極として電解メッキ法により膜厚600nmの銅膜70を形成する(図9B参照)。
CMPによりビアホール44及び配線溝56以外の部分に形成されている銅膜70、シード銅膜及び窒化チタン膜46を除去する。第1の配線層36を形成したときと同様に、絶縁膜50、40は高い機械的強度を有しているので、CMPにより銅膜70等を容易に除去することができる。こうして、ビアホール44及び第2の配線溝56に埋め込まれた銅膜70からなるビア層48と第2の配線層60とを同時に形成する。
以上の工程を適宜繰り返すことにより、多層配線を形成することができる。このようにして、得られる多層配線において、100万個の連続ビアの歩留まりを90%以上とすることができる。
Next, a resist film 68 that exposes a region where a second-layer wiring pattern is to be formed is formed on the entire surface by photolithography, and then by RIE using CF 4 / CHF 3 using the patterned resist film 68 as a mask. The cap film 52 and the insulating film 50 are etched sequentially. Thus, the second wiring groove 56 having the second-layer wiring pattern is formed. (See FIG. 9A). After forming the second wiring groove 56, the resist film 68 is removed. Subsequently, a titanium nitride film 46 having a thickness of 50 nm and a seed copper film (not shown) having a thickness of 50 nm are sequentially formed on the entire surface by sputtering. Then, a 600 nm thick copper film 70 is formed on the seed copper film by electrolytic plating using the seed copper film as an electrode (see FIG. 9B).
The copper film 70, the seed copper film, and the titanium nitride film 46 formed in portions other than the via hole 44 and the wiring groove 56 are removed by CMP. As in the case where the first wiring layer 36 is formed, since the insulating films 50 and 40 have high mechanical strength, the copper film 70 and the like can be easily removed by CMP. Thus, the via layer 48 made of the copper film 70 embedded in the via hole 44 and the second wiring trench 56 and the second wiring layer 60 are simultaneously formed.
A multilayer wiring can be formed by appropriately repeating the above steps. Thus, in the obtained multilayer wiring, the yield of 1 million continuous vias can be 90% or more.

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited to the following examples.

(実施例1)
−絶縁膜の作製−
−−塗布液の調製−−
前記絶縁材料としての、図3に示す1,4エトキシ−ジメチルシリル−ジヒドロ[60]フラーレンのトルエン溶液、及び前記構造式(2)で表されるテトラエトキシシラン(TEOS)のエタノール溶液を、2:1の割合で混合し、塗布液を調製した。
Example 1
-Production of insulating film-
--- Preparation of coating liquid-
A toluene solution of 1,4 ethoxy-dimethylsilyl-dihydro [60] fullerene shown in FIG. 3 and an ethanol solution of tetraethoxysilane (TEOS) represented by the structural formula (2) shown in FIG. Was mixed at a ratio of 1: to prepare a coating solution.

−−塗布工程及び硬化工程−−
得られた塗布液を、ボロンをドーピングして導電性を付与した前記基材としてのシリコン基板上にスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行った。次いで、酸素濃度50ppm以下の窒素雰囲気中にて210℃、3時間加熱処理を行い絶縁膜(厚み:200nm)を作製した。
-Application process and curing process-
The obtained coating solution was applied by spin coating on a silicon substrate as a base material doped with boron to impart conductivity, dried, and then heat-treated at 230 ° C. for 10 minutes in the air. It was. Next, heat treatment was performed at 210 ° C. for 3 hours in a nitrogen atmosphere with an oxygen concentration of 50 ppm or less, so that an insulating film (thickness: 200 nm) was formed.

(実施例2)
−絶縁膜の作製−
−−塗布液の調製−−
前記絶縁材料としての、前記構造式(1)で表されるモノシリルジアゾメタン誘導体、C60のトルエン溶液、及び前記構造式(2)で表されるテトラエトキシシラン(TEOS)のエタノール溶液を、1:1:1.5の割合で混合し、酸素濃度10ppm以下のN雰囲気中にて50℃、3時間反応させて塗布液を調製した。
(Example 2)
-Production of insulating film-
--- Preparation of coating liquid-
As the insulating material, a monosilyldiazomethane derivative represented by the structural formula (1), a toluene solution of C60, and an ethanol solution of tetraethoxysilane (TEOS) represented by the structural formula (2) are used: The coating liquid was prepared by mixing at a ratio of 1: 1.5 and reacting at 50 ° C. for 3 hours in an N 2 atmosphere having an oxygen concentration of 10 ppm or less.

−−塗布工程及び硬化工程−−
得られた塗布液を、ボロンをドーピングして導電性を付与した前記基材としてのシリコン基板上にスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行った。次いで、酸素濃度50ppm以下の窒素雰囲気中にて210℃、3時間加熱処理を行い絶縁膜(厚み:200nm)を作製した。
-Application process and curing process-
The obtained coating solution was applied by spin coating on a silicon substrate as a base material doped with boron to impart conductivity, dried, and then heat-treated at 230 ° C. for 10 minutes in the air. It was. Next, heat treatment was performed at 210 ° C. for 3 hours in a nitrogen atmosphere with an oxygen concentration of 50 ppm or less, so that an insulating film (thickness: 200 nm) was formed.

(実施例3)
−絶縁膜の作製−
−−塗布液の調製−−
前記絶縁材料としての、図3に示す1,4エトキシ−ジメチルシリル−ジヒドロ[60]フラーレンのトルエン溶液、及び前記構造式(3)で表されるトリエトキシフルオロシランのエタノール溶液を、2:1の割合で混合し、酸素濃度10ppm以下のN雰囲気中にて50℃、3時間反応させて塗布液を調製した。
(Example 3)
-Production of insulating film-
--- Preparation of coating liquid-
As the insulating material, a toluene solution of 1,4 ethoxy-dimethylsilyl-dihydro [60] fullerene shown in FIG. 3 and an ethanol solution of triethoxyfluorosilane represented by the structural formula (3) are 2: 1. The coating solution was prepared by reacting at 50 ° C. for 3 hours in an N 2 atmosphere having an oxygen concentration of 10 ppm or less.

−−塗布工程及び硬化工程−−
得られた塗布液を、ボロンをドーピングして導電性を付与した前記基材としてのシリコン基板上にスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行った。次いで、酸素濃度50ppm以下の窒素雰囲気中にて210℃、3時間加熱処理を行い絶縁膜(厚み:200nm)を作製した。
-Application process and curing process-
The obtained coating solution was applied by spin coating on a silicon substrate as a base material doped with boron to impart conductivity, dried, and then heat-treated at 230 ° C. for 10 minutes in the air. It was. Next, heat treatment was performed at 210 ° C. for 3 hours in a nitrogen atmosphere with an oxygen concentration of 50 ppm or less, so that an insulating film (thickness: 200 nm) was formed.

(実施例4)
−絶縁膜の作製−
−−塗布液の調製−−
前記絶縁材料としての、前記構造式(1)で表されるモノシリルジアゾメタン誘導体、C60のトルエン溶液、及び前記構造式(2)で表されるテトラエトキシシラン(TEOS)のエタノール溶液を、1:1:1.5の割合で混合し、酸素濃度10ppm以下のN雰囲気中にて50℃、3時間反応させた。得られた溶液と、図3に示す1,4エトキシ−ジメチルシリル−ジヒドロ[60]フラーレンのトルエン溶液とを1:1の割合で混合して塗布液を調製した。
Example 4
-Production of insulating film-
--- Preparation of coating liquid-
As the insulating material, a monosilyldiazomethane derivative represented by the structural formula (1), a toluene solution of C60, and an ethanol solution of tetraethoxysilane (TEOS) represented by the structural formula (2) are used: The mixture was mixed at a ratio of 1: 1.5 and reacted at 50 ° C. for 3 hours in an N 2 atmosphere having an oxygen concentration of 10 ppm or less. The obtained solution was mixed with a toluene solution of 1,4 ethoxy-dimethylsilyl-dihydro [60] fullerene shown in FIG. 3 at a ratio of 1: 1 to prepare a coating solution.

−−塗布工程及び硬化工程−−
得られた塗布液を、ボロンをドーピングして導電性を付与した前記基材としてのシリコン基板上にスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行った。次いで、酸素濃度50ppm以下の窒素雰囲気中にて210℃、3時間加熱処理を行い絶縁膜(厚み:200nm)を作製した。
-Application process and curing process-
The obtained coating solution was applied by spin coating on a silicon substrate as a base material doped with boron to impart conductivity, dried, and then heat-treated at 230 ° C. for 10 minutes in the air. It was. Next, heat treatment was performed at 210 ° C. for 3 hours in a nitrogen atmosphere with an oxygen concentration of 50 ppm or less, so that an insulating film (thickness: 200 nm) was formed.

(実施例5)
−絶縁膜の作製−
−−塗布液の調製−−
前記絶縁材料としての、図4に示すビス(トリメトキシシリル−エチレン−ジメチルシリル−メタノ)[60]フラーレンのトルエン溶液、及び前記構造式(2)で表されるテトラエトキシシラン(TEOS)のエタノール溶液を、2:1の割合で混合して塗布液を調製した。
(Example 5)
-Production of insulating film-
--- Preparation of coating liquid-
As the insulating material, a toluene solution of bis (trimethoxysilyl-ethylene-dimethylsilyl-methano) [60] fullerene shown in FIG. 4 and ethanol of tetraethoxysilane (TEOS) represented by the structural formula (2) The solution was mixed at a ratio of 2: 1 to prepare a coating solution.

−−塗布工程及び硬化工程−−
得られた塗布液を、ボロンをドーピングして導電性を付与した前記基材としてのシリコン基板上にスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行った。次いで、酸素濃度40ppm以下の窒素雰囲気中にて210℃、3時間加熱処理を行い絶縁膜(厚み:200nm)を作製した。
-Application process and curing process-
The obtained coating solution was applied by spin coating on a silicon substrate as a base material doped with boron to impart conductivity, dried, and then heat-treated at 230 ° C. for 10 minutes in the air. It was. Next, heat treatment was performed at 210 ° C. for 3 hours in a nitrogen atmosphere with an oxygen concentration of 40 ppm or less, so that an insulating film (thickness: 200 nm) was formed.

(比較例1)
−絶縁膜の作製−
石英製セパラブルフラスコ中で、蒸留メチルトリメトキシシラン77.04g、蒸留テトラメトキシシラン24.05g、及び蒸留テトラキス(アセチルアセトナート)チタン0.48gを、蒸留プロピレングリコールモノプロピルエーテル290gに溶解させた後、スリーワンモーターで攪拌させ、溶液温度を60℃に安定させた。次に、イオン交換水84gを1時間かけて溶液に添加した。次いで、60℃で2時間反応させた後、蒸留アセチルアセトン25gを添加し、更に30分間反応させ、反応液を室温まで冷却した。その後、50℃にて、メタノールと水とを含む溶液を149gエバポレーションで除去し、反応液を得た。
得られた反応液50gに、フラーレンC6012gを添加し、ホモジナイザーを用いて十分攪拌した。この溶液を0.2μm孔径のテフロン(登録商標)製フィルターで濾過し、塗布液を得た。
(Comparative Example 1)
-Production of insulating film-
In a quartz separable flask, 77.04 g of distilled methyltrimethoxysilane, 24.05 g of distilled tetramethoxysilane, and 0.48 g of distilled tetrakis (acetylacetonate) titanium were dissolved in 290 g of distilled propylene glycol monopropyl ether. Thereafter, the solution was stirred with a three-one motor to stabilize the solution temperature at 60 ° C. Next, 84 g of ion-exchanged water was added to the solution over 1 hour. Subsequently, after making it react at 60 degreeC for 2 hours, 25 g of distilled acetylacetone was added, it was made to react for 30 minutes, and the reaction liquid was cooled to room temperature. Thereafter, a solution containing methanol and water was removed by 149 g evaporation at 50 ° C. to obtain a reaction solution.
To 50 g of the obtained reaction solution, 12 g of fullerene C 60 was added and sufficiently stirred using a homogenizer. This solution was filtered through a Teflon (registered trademark) filter having a pore size of 0.2 μm to obtain a coating solution.

得られた塗布液を、ボロンをドーピングして導電性を付与した前記基材としてのシリコン基板上にスピンコート法により塗布し、絶縁膜(厚み:200nm)を形成した。   The obtained coating solution was applied by spin coating on the silicon substrate as the base material doped with boron to impart conductivity, thereby forming an insulating film (thickness: 200 nm).

得られた実施例1〜5及び比較例1の絶縁膜について、比誘電率及び膜強度を測定した。結果を表1に示す。   For the obtained insulating films of Examples 1 to 5 and Comparative Example 1, the relative dielectric constant and film strength were measured. The results are shown in Table 1.

<比誘電率及び膜強度の測定>
前記比誘電率は、実施例1〜5の絶縁膜上に、一辺が1mmの正方形状金属電極(材質:Au、厚み:100nm)を真空蒸着(製膜速度0.1nm/sec)により形成し、1MHzの交流における比誘電率を測定した。
前記膜強度は、ナノインデンテーション法により、押し込み量20nmの条件で測定した。
<Measurement of relative dielectric constant and film strength>
The dielectric constant is obtained by forming a square metal electrode (material: Au, thickness: 100 nm) with a side of 1 mm on the insulating films of Examples 1 to 5 by vacuum deposition (film formation rate: 0.1 nm / sec). The relative dielectric constant at 1 MHz alternating current was measured.
The film strength was measured by a nanoindentation method under the condition of an indentation amount of 20 nm.

Figure 2006278512
Figure 2006278512

表1の結果より、本発明の絶縁膜は、低誘電率かつ高膜強度であることが判った。一方、比較例1の絶縁膜は、フラーレンを単に添加して作製したものであるため、フラーレンがSi原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物を絶縁膜中に含まず、膜強度に劣ることが判った。   From the results in Table 1, it was found that the insulating film of the present invention has a low dielectric constant and a high film strength. On the other hand, since the insulating film of Comparative Example 1 is prepared by simply adding fullerene, a network structure in which fullerene is connected via at least one of Si atoms and O atoms is included in the insulating film. It was not included and was found to be inferior in film strength.

(実施例6)
−電子装置(半導体装置)の製造−
本発明の絶縁膜を備えた本発明の電子装置(半導体装置)を以下のようにして製造した。
(Example 6)
-Manufacture of electronic devices (semiconductor devices)-
The electronic device (semiconductor device) of the present invention provided with the insulating film of the present invention was manufactured as follows.

まず、通常の半導体装置プロセスにより、ゲート電極12とソース/ドレイン拡散層14a、14bとを有するトランジスタ、素子分離膜16を形成したシリコンウェハ10上に、層間絶縁膜18とストッパ膜20とを順次形成した。次いで、層間絶縁膜18及びストッパ膜20に、ドレイン拡散層14bに接続するコンタクトホール22を形成した。その後、スパッタ法により、コンタクトホール22に膜厚50nmの窒化チタン膜24を形成した。そして、WF6を水素と混合して還元することにより、コンタクトホール22中にタングステンからなる導体プラグ26を埋め込んだ。更に、CMPにより、コンタクトホール22中以外の窒化チタン膜24及び導体プラグ26を形成するために用いたタングステンを除去した(図7A参照)。 First, an interlayer insulating film 18 and a stopper film 20 are sequentially formed on a silicon wafer 10 on which a transistor having a gate electrode 12 and source / drain diffusion layers 14a and 14b and an element isolation film 16 are formed by a normal semiconductor device process. Formed. Next, a contact hole 22 connected to the drain diffusion layer 14 b was formed in the interlayer insulating film 18 and the stopper film 20. Thereafter, a titanium nitride film 24 having a thickness of 50 nm was formed in the contact hole 22 by sputtering. A conductive plug 26 made of tungsten was embedded in the contact hole 22 by reducing WF 6 mixed with hydrogen. Further, the tungsten used to form the titanium nitride film 24 and the conductor plug 26 other than in the contact hole 22 was removed by CMP (see FIG. 7A).

続いて、ストッパ膜20の全面に、前記絶縁材料をスピンコート法により塗布し、乾燥した後、大気中にて230℃、10分間加熱処理を行い、シリコンウェハを酸素濃度50ppm以下の窒素雰囲気中で210℃、3時間の焼成を行った。こうして、膜厚450nmの本発明の絶縁膜28を形成した。次いで、絶縁膜28上に、TEOS(TetraEthOxySilane)を原料とするCVD法により、膜厚50nmのシリコン酸化膜からなるキャップ膜30を積層した。   Subsequently, the insulating material is applied to the entire surface of the stopper film 20 by a spin coat method, dried, and then subjected to a heat treatment at 230 ° C. for 10 minutes in the air, and the silicon wafer is placed in a nitrogen atmosphere having an oxygen concentration of 50 ppm or less Baked at 210 ° C. for 3 hours. Thus, the insulating film 28 of the present invention having a thickness of 450 nm was formed. Next, a cap film 30 made of a silicon oxide film having a thickness of 50 nm was laminated on the insulating film 28 by a CVD method using TEOS (TetraEthOxySilane) as a raw material.

次いで、フォトリソグラフィーにより、キャップ膜30上に、第1層目の配線パターンの形成予定領域を露出するレジスト膜62を形成した後、パターニングしたレジスト膜62をマスクとして、CF4/CHF3を用いたRIE(Reactive Ion Etching)によりキャップ膜30膜及び絶縁膜28をエッチングした。こうして、第1層目の配線パターンを有する第1の配線溝32を形成した(図7B参照)。そして、第1の配線溝32を形成した後、レジスト膜62を除去した。
続いて、全面に、スパッタ法により膜厚50nmの窒化チタン膜34と、膜厚50nmのシード銅膜(図示せず)を順次形成した。次いで、シード銅膜上に、シード銅膜を電極として電解メッキ法により膜厚600nmの銅膜64を形成した(図7C参照)。
CMPにより第1の配線溝32以外の部分に形成されている銅膜64、シード銅膜及び窒化チタン膜34を除去した。ここで、本発明の絶縁膜の製造方法により形成された絶縁膜28は高い機械的強度を有しているので、CMPにより銅膜64等を容易に除去することができた。このようにして、第1の配線溝32に埋め込まれた銅膜64からなる第1の配線層36を形成した(図7D参照)。
Next, a resist film 62 that exposes a region where a first layer wiring pattern is to be formed is formed on the cap film 30 by photolithography, and then CF 4 / CHF 3 is used using the patterned resist film 62 as a mask. The cap film 30 and the insulating film 28 were etched by RIE (Reactive Ion Etching). Thus, the first wiring groove 32 having the first-layer wiring pattern was formed (see FIG. 7B). Then, after forming the first wiring groove 32, the resist film 62 was removed.
Subsequently, a 50 nm thick titanium nitride film 34 and a 50 nm thick seed copper film (not shown) were sequentially formed on the entire surface by sputtering. Next, a copper film 64 having a thickness of 600 nm was formed on the seed copper film by electrolytic plating using the seed copper film as an electrode (see FIG. 7C).
The copper film 64, the seed copper film, and the titanium nitride film 34 formed in portions other than the first wiring trench 32 were removed by CMP. Here, since the insulating film 28 formed by the insulating film manufacturing method of the present invention has high mechanical strength, the copper film 64 and the like could be easily removed by CMP. Thus, the 1st wiring layer 36 which consists of the copper film 64 embedded in the 1st wiring groove | channel 32 was formed (refer FIG. 7D).

次に、デュアルダマシン法により、第2の配線層60と、第1の配線層36と第2の配線層60とを接続するビア層48とを同時に形成した。まず、シランとアンモニアガスとを原料とするプラズマCVD法により、第1の配線層36を形成したシリコンウェハ10全面に、膜厚50nmのシリコン窒化膜からなる拡散防止膜38を形成した。次いで、絶縁膜28を形成した場合と同様にして、前記絶縁材料により、膜厚650nmの絶縁膜40を拡散防止膜38上に形成した。そして、絶縁膜40上に、シリコン窒化膜からなる拡散防止膜42を形成した。拡散防止膜42上に、本発明による絶縁膜の形成方法により膜厚450nmの絶縁膜50を同様に形成した。更に、絶縁膜50上に、TEOSを原料とするCVD法により膜厚50nmのシリコン酸化膜からなるキャップ膜52を形成した(図8A参照)。   Next, the second wiring layer 60 and the via layer 48 that connects the first wiring layer 36 and the second wiring layer 60 were simultaneously formed by the dual damascene method. First, a diffusion prevention film 38 made of a silicon nitride film having a thickness of 50 nm was formed on the entire surface of the silicon wafer 10 on which the first wiring layer 36 was formed by plasma CVD using silane and ammonia gas as raw materials. Next, in the same manner as when the insulating film 28 was formed, an insulating film 40 having a thickness of 650 nm was formed on the diffusion preventing film 38 using the insulating material. Then, a diffusion preventing film 42 made of a silicon nitride film was formed on the insulating film 40. An insulating film 50 having a thickness of 450 nm was similarly formed on the diffusion preventing film 42 by the method for forming an insulating film according to the present invention. Further, a cap film 52 made of a silicon oxide film having a thickness of 50 nm was formed on the insulating film 50 by a CVD method using TEOS as a raw material (see FIG. 8A).

次いで、フォトリソグラフィーにより、キャップ膜52上にビアホール44の形成予定領域を露出するレジスト膜66を形成した後、パターニングしたレジスト膜66をマスクとして、CF4/CHF3を用いたRIEにより、キャップ膜52、絶縁膜50、拡散防止膜42、絶縁膜40、拡散防止膜38を順次エッチングした。こうして、第1の配線層36に接続するビアホール44を形成した(図8B参照)。ビアホール44を形成した後、レジスト膜66を除去した。 Next, a resist film 66 that exposes a region where the via hole 44 is to be formed is formed on the cap film 52 by photolithography, and then the cap film is formed by RIE using CF 4 / CHF 3 using the patterned resist film 66 as a mask. 52, the insulating film 50, the diffusion preventing film 42, the insulating film 40, and the diffusion preventing film 38 were sequentially etched. Thus, a via hole 44 connected to the first wiring layer 36 was formed (see FIG. 8B). After the via hole 44 was formed, the resist film 66 was removed.

次いで、フォトリソグラフィーにより、全面に、第2層目の配線パターンの形成予定領域を露出するレジスト膜68を形成した後、パターニングしたレジスト膜68をマスクとして、CF4/CHF3を用いたRIEによりキャップ膜52と絶縁膜50とを順次エッチングした。こうして、第2層目の配線パターンを有するの第2の配線溝56を形成した。(図9A参照)。第2の配線溝56を形成した後、レジスト膜68を除去した。続いて、全面に、スパッタ法により膜厚50nmの窒化チタン膜46と膜厚50nmのシード銅膜(図示せず)とを順次形成した。そして、シード銅膜上に、シード銅膜を電極として電解メッキ法により膜厚600nmの銅膜70を形成した(図9B参照)。
CMPによりビアホール44及び配線溝56以外の部分に形成されている銅膜70、シード銅膜及び窒化チタン膜46を除去した。第1の配線層36を形成したときと同様に、絶縁膜50、40は高い機械的強度を有しているので、CMPにより銅膜70等を容易に除去することができた。こうして、ビアホール44及び第2の配線溝56に埋め込まれた銅膜70からなるビア層48と第2の配線層60とを同時に形成した。
以上の工程を繰り返すことにより、図6に示すような多層配線構造の層間絶縁膜を有する半導体装置を製造した。以上のようにして得た半導体装置における多層配線では、100万個の連続ビアの歩留まりを90%以上とすることができた。
Next, a resist film 68 that exposes a region where a second-layer wiring pattern is to be formed is formed on the entire surface by photolithography, and then by RIE using CF 4 / CHF 3 using the patterned resist film 68 as a mask. The cap film 52 and the insulating film 50 were sequentially etched. Thus, the second wiring groove 56 having the second-layer wiring pattern was formed. (See FIG. 9A). After forming the second wiring groove 56, the resist film 68 was removed. Subsequently, a 50 nm thick titanium nitride film 46 and a 50 nm thick seed copper film (not shown) were sequentially formed on the entire surface by sputtering. Then, a 600 nm thick copper film 70 was formed on the seed copper film by electrolytic plating using the seed copper film as an electrode (see FIG. 9B).
The copper film 70, the seed copper film, and the titanium nitride film 46 formed in portions other than the via hole 44 and the wiring groove 56 were removed by CMP. As in the case where the first wiring layer 36 is formed, the insulating films 50 and 40 have high mechanical strength, so that the copper film 70 and the like can be easily removed by CMP. Thus, the via layer 48 made of the copper film 70 embedded in the via hole 44 and the second wiring trench 56 and the second wiring layer 60 were simultaneously formed.
By repeating the above steps, a semiconductor device having an interlayer insulating film having a multilayer wiring structure as shown in FIG. 6 was manufactured. In the multilayer wiring in the semiconductor device obtained as described above, the yield of 1 million continuous vias could be 90% or more.

本発明の好ましい態様を付記すると、以下の通りである。
(付記1) 中心部に空隙を有する炭素系中空構造体が、Si原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物を含むことを特徴とする絶縁膜。
(付記2) 炭素系中空構造体が、フラーレン及びカーボンナノチューブの少なくともいずれかである付記1に記載の絶縁膜。
(付記3) フラーレンがC60である付記2に記載の絶縁膜。
(付記4) 炭素系中空構造体がSi原子及びO原子を介して連結され、該Si原子及び該O原子が、シロキサン結合を形成する付記1から3のいずれかに記載の絶縁膜。
(付記5) 連結が化学結合により行われる付記1から4のいずれかに記載の絶縁膜。
(付記6) 炭素系中空構造体が、少なくとも2つのシロキサン結合の間に配置されてなる付記5に記載の絶縁膜。
(付記7) 炭素系中空構造体が、網目状構造物を形成する鎖の構成単位として含まれる付記1から6のいずれかに記載の絶縁膜。
(付記8) 炭素系中空構造体が、網目状構造の網目交点に位置してなる付記1から7のいずれかに記載の絶縁膜。
(付記9) 炭素系中空構造体が、略等間隔に位置してなる付記1から8のいずれかに記載の絶縁膜。
(付記10) Si原子に、少なくとも1つのフッ素原子が結合してなる付記1から9のいずれかに記載の絶縁膜。
(付記11) 層間絶縁膜として用いられる付記1から10のいずれかに記載の絶縁膜。
(付記12) 絶縁膜の厚みが、10〜300nmである付記1から11のいずれかに記載の絶縁膜。
(付記13) 付記1から12のいずれかに記載の絶縁膜を製造する方法であって、下記一般式(1)で表される官能基及び下記一般式(2)で表される官能基の少なくともいずれかを有する炭素系中空構造体と、下記一般式(3)で表されるシラン化合物とを含む絶縁材料を基材の表面に塗布する塗布工程と、該塗布された絶縁材料を硬化する硬化工程とを少なくとも含むことを特徴とする絶縁膜の製造方法。

Figure 2006278512
ただし、前記一般式(1)中、R及びRはアルキル基及びエーテル基のいずれかを表し、Rはアルキル基を表す。
Figure 2006278512
ただし、前記一般式(2)中、R及びRはアルキル基を表し、Rは架橋基を表し、R及びRはアルキル基及びエーテル基のいずれかを表し、Rはアルキル基を表す。
Figure 2006278512
ただし、前記一般式(3)中、Rは任意の置換基を表す。
(付記14) 一般式(2)で表される官能基を有する炭素系中空構造体が、フラーレンと下記構造式(1)で表されるモノソリルジアゾメタン誘導体とを反応させて得られる付記13に記載の絶縁膜の製造方法。
Figure 2006278512
(付記15) 付記1から12のいずれかに記載の絶縁膜を少なくとも有してなることを特徴とする電子装置。
(付記16) 絶縁膜を層間絶縁膜として有する付記15に記載の電子装置。 The preferred embodiments of the present invention are as follows.
(Additional remark 1) The insulating film characterized by the carbon-type hollow structure which has a space | gap in a center part containing the network structure connected through at least any one of Si atom and O atom.
(Supplementary note 2) The insulating film according to supplementary note 1, wherein the carbon-based hollow structure is at least one of fullerene and carbon nanotube.
(Supplementary Note 3) The insulating film according to note 2 fullerene is C 60.
(Supplementary note 4) The insulating film according to any one of supplementary notes 1 to 3, wherein the carbon-based hollow structures are connected via Si atoms and O atoms, and the Si atoms and the O atoms form a siloxane bond.
(Supplementary note 5) The insulating film according to any one of supplementary notes 1 to 4, wherein the connection is performed by a chemical bond.
(Supplementary note 6) The insulating film according to supplementary note 5, wherein the carbon-based hollow structure is disposed between at least two siloxane bonds.
(Supplementary note 7) The insulating film according to any one of supplementary notes 1 to 6, wherein the carbon-based hollow structure is included as a structural unit of a chain forming a network structure.
(Supplementary note 8) The insulating film according to any one of supplementary notes 1 to 7, wherein the carbon-based hollow structure is located at a network intersection of a network structure.
(Supplementary note 9) The insulating film according to any one of supplementary notes 1 to 8, wherein the carbon-based hollow structures are positioned at substantially equal intervals.
(Supplementary note 10) The insulating film according to any one of supplementary notes 1 to 9, wherein at least one fluorine atom is bonded to a Si atom.
(Additional remark 11) The insulating film in any one of Additional remark 1 to 10 used as an interlayer insulation film.
(Additional remark 12) The insulating film in any one of Additional remark 1 to 11 whose thickness of an insulating film is 10-300 nm.
(Additional remark 13) It is a method of manufacturing the insulating film in any one of Additional remark 1 to 12, Comprising: The functional group represented by following General formula (1) and the functional group represented by following General formula (2) An application step of applying an insulating material containing at least one of a carbon-based hollow structure and a silane compound represented by the following general formula (3) to the surface of the substrate, and curing the applied insulating material A method for producing an insulating film, comprising at least a curing step.
Figure 2006278512
However, in said general formula (1), R < 1 > and R < 2 > represents either an alkyl group and an ether group, and R < 3 > represents an alkyl group.
Figure 2006278512
However, in said general formula (2), R < 1 > and R < 2 > represents an alkyl group, R < 3 > represents a crosslinking group, R < 4 > and R < 5 > represent either an alkyl group and an ether group, and R < 6 > is alkyl Represents a group.
Figure 2006278512
However, in said general formula (3), R represents arbitrary substituents.
(Supplementary note 14) Supplementary note 13 obtained by reacting a carbon-based hollow structure having a functional group represented by the general formula (2) with a fullerene and a monosolyldiazomethane derivative represented by the following structural formula (1) The manufacturing method of the insulating film as described in 2.
Figure 2006278512
(Supplementary note 15) An electronic device comprising at least the insulating film according to any one of Supplementary notes 1 to 12.
(Additional remark 16) The electronic device of Additional remark 15 which has an insulating film as an interlayer insulation film.

本発明の絶縁膜は、低誘電率かつ高膜強度であるため、高速で高い信頼性の要求される各種のデバイス、例えば、IC、LSI等の高集積度の半導体装置等の電子装置における層間絶縁膜に好適に用いられ、本発明の電子装置に特に好適に用いることができる。
る。本発明の絶縁膜の製造方法は、本発明の前記絶縁膜の製造に特に好適である。本発明の電子装置は、本発明の前記絶縁膜を有するので、信号の高速伝播が可能であり、高性能かつ高品質であり、フラッシュメモリ、DRAM、FRAM等を初めとする各種半導体装置などの分野で好適に使用可能である。
Since the insulating film of the present invention has a low dielectric constant and a high film strength, it is used in various devices that require high speed and high reliability, for example, an interlayer in an electronic device such as a highly integrated semiconductor device such as an IC or LSI. It is suitably used for an insulating film and can be particularly suitably used for an electronic device of the present invention.
The The insulating film manufacturing method of the present invention is particularly suitable for manufacturing the insulating film of the present invention. Since the electronic device according to the present invention has the insulating film according to the present invention, it is capable of high-speed signal transmission, high performance and high quality, and various semiconductor devices such as flash memory, DRAM, and FRAM. It can be suitably used in the field.

図1は、一般式(1)で表される官能基を有する炭素系中空構造体の一例を示す概略説明図である。FIG. 1 is a schematic explanatory view showing an example of a carbon-based hollow structure having a functional group represented by the general formula (1). 図2は、一般式(2)で表される官能基を有する炭素系中空構造体の一例を示す概略説明図である。FIG. 2 is a schematic explanatory view showing an example of a carbon-based hollow structure having a functional group represented by the general formula (2). 図3は、図1の炭素系中空構造体の一具体例を示す概略説明図である。FIG. 3 is a schematic explanatory view showing a specific example of the carbon-based hollow structure of FIG. 図4は、図2の炭素系中空構造体の一具体例を示す概略説明図である。FIG. 4 is a schematic explanatory view showing a specific example of the carbon-based hollow structure of FIG. 図5は、ポリマーネットワーク構造を示す断面概略説明図である。FIG. 5 is a schematic cross-sectional explanatory view showing a polymer network structure. 図6は、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の構造を示す断面概略説明図である。FIG. 6 is a schematic cross-sectional explanatory view showing the structure of a semiconductor device in which the insulating film of the present invention is applied as an interlayer insulating film having a multilayer wiring structure. 図7Aは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その1)である。FIG. 7A is a process cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device in which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure. 図7Bは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その2)である。FIG. 7B is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device in which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure. 図7Cは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その3)である。FIG. 7C is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device in which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure. 図7Dは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その4)である。FIG. 7D is a process cross-sectional view (part 4) illustrating the method for manufacturing the semiconductor device to which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure; 図8Aは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その5)である。FIG. 8A is a process cross-sectional view (part 5) illustrating the method for manufacturing the semiconductor device to which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure. 図8Bは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その6)である。FIG. 8B is a process cross-sectional view (No. 6) showing the method for manufacturing the semiconductor device to which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure. 図9Aは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その7)である。FIG. 9A is a process cross-sectional view (No. 7) showing the method for manufacturing the semiconductor device to which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure. 図9Bは、本発明の絶縁膜を多層配線構造の層間絶縁膜として適用した半導体装置の製造方法を示す工程断面図(その8)である。FIG. 9B is a process cross-sectional view (No. 8) showing the method for manufacturing the semiconductor device to which the insulating film of the present invention is applied as an interlayer insulating film of a multilayer wiring structure.

符号の説明Explanation of symbols

10 シリコンウェハ
12 ゲート電極
14a,14b ソース/ドレイン拡散層
16 素子分離膜
18 層間絶縁膜
20 ストッパ膜
22 コンタクトホール
24,34,46 窒化チタン膜
26 導体プラグ
28,40,50 絶縁膜
30,52 キャップ膜
32 第1の配線溝
36 第1の配線膜
38,42 拡散防止膜
44 ビアホール
48 ビア層
56 第2の配線溝
60 第2の配線層
500 炭素系中空構造体
510 ポリマー鎖
DESCRIPTION OF SYMBOLS 10 Silicon wafer 12 Gate electrode 14a, 14b Source / drain diffused layer 16 Element isolation film 18 Interlayer insulating film 20 Stopper film 22 Contact hole 24, 34, 46 Titanium nitride film 26 Conductor plug 28, 40, 50 Insulating film 30, 52 Cap Film 32 First wiring groove 36 First wiring film 38, 42 Diffusion prevention film 44 Via hole 48 Via layer 56 Second wiring groove 60 Second wiring layer 500 Carbon-based hollow structure 510 Polymer chain

Claims (5)

中心部に空隙を有する炭素系中空構造体が、Si原子及びO原子の少なくともいずれかを介して連結されてなる網目状構造物を含むことを特徴とする絶縁膜。   An insulating film comprising a network structure in which a carbon-based hollow structure having a void in the center is connected through at least one of Si atoms and O atoms. 炭素系中空構造体が、フラーレン及びカーボンナノチューブの少なくともいずれかである請求項1に記載の絶縁膜。   The insulating film according to claim 1, wherein the carbon-based hollow structure is at least one of fullerene and carbon nanotube. 連結が化学結合により行われる請求項1から2のいずれかに記載の絶縁膜。   The insulating film according to claim 1, wherein the connection is performed by a chemical bond. 請求項1から3のいずれかに記載の絶縁膜を製造する方法であって、下記一般式(1)で表される官能基及び下記一般式(2)で表される官能基の少なくともいずれかを有する炭素系中空構造体と、下記一般式(3)で表されるシラン化合物とを含む絶縁材料を基材の表面に塗布する塗布工程と、該塗布された絶縁材料を硬化する硬化工程とを少なくとも含むことを特徴とする絶縁膜の製造方法。
Figure 2006278512
ただし、前記一般式(1)中、R及びRはアルキル基及びエーテル基のいずれかを表し、Rはアルキル基を表す。
Figure 2006278512
ただし、前記一般式(2)中、R及びRはアルキル基を表し、Rは架橋基を表し、R及びRはアルキル基及びエーテル基のいずれかを表し、Rはアルキル基を表す。
Figure 2006278512
ただし、前記一般式(3)中、Rは任意の置換基を表す。
A method for producing the insulating film according to claim 1, wherein at least one of a functional group represented by the following general formula (1) and a functional group represented by the following general formula (2): A coating step of applying an insulating material containing a carbon-based hollow structure having a silane compound represented by the following general formula (3) to the surface of the substrate, and a curing step of curing the applied insulating material; A method for producing an insulating film, comprising:
Figure 2006278512
However, in said general formula (1), R < 1 > and R < 2 > represents either an alkyl group and an ether group, and R < 3 > represents an alkyl group.
Figure 2006278512
However, in said general formula (2), R < 1 > and R < 2 > represents an alkyl group, R < 3 > represents a crosslinking group, R < 4 > and R < 5 > represent either an alkyl group and an ether group, and R < 6 > is alkyl Represents a group.
Figure 2006278512
However, in said general formula (3), R represents arbitrary substituents.
請求項1から3のいずれかに記載の絶縁膜を少なくとも有してなることを特徴とする電子装置。
An electronic device comprising at least the insulating film according to claim 1.
JP2005092533A 2005-03-28 2005-03-28 Insulating film and its manufacturing method, and electronic device Withdrawn JP2006278512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005092533A JP2006278512A (en) 2005-03-28 2005-03-28 Insulating film and its manufacturing method, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005092533A JP2006278512A (en) 2005-03-28 2005-03-28 Insulating film and its manufacturing method, and electronic device

Publications (1)

Publication Number Publication Date
JP2006278512A true JP2006278512A (en) 2006-10-12

Family

ID=37212989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005092533A Withdrawn JP2006278512A (en) 2005-03-28 2005-03-28 Insulating film and its manufacturing method, and electronic device

Country Status (1)

Country Link
JP (1) JP2006278512A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502461A (en) * 2008-09-08 2012-01-26 エスエヌユー アールアンドディービー ファウンデーション Nitride thin film structure and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502461A (en) * 2008-09-08 2012-01-26 エスエヌユー アールアンドディービー ファウンデーション Nitride thin film structure and method for forming the same

Similar Documents

Publication Publication Date Title
KR101158185B1 (en) Insulating film material, multilayer wiring board and process for producing the multilayer wiring board, and semiconductor apparatus and process for producing the semiconductor device
JP3596790B2 (en) Insulator for integrated circuit and manufacturing method thereof
TWI300971B (en) Semiconductor device
CN101138085B (en) Low k dielectric cvd film formation process with in-situ imbedded nanolayers to improve mechanical properties
JP3886779B2 (en) Insulating film forming material and insulating film forming method
JP2003119289A (en) Production method of low dielectric constant material, low dielectric constant material, and insulating film and semiconductor device using the material
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
KR100743440B1 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR20080018959A (en) Method for forming a dielectric film and novel precursors for implementing said method
WO2008056748A1 (en) Interlayer insulating film, wiring structure, electronic device and method for manufacturing the interlayer insulating film, the wiring structure and the electronic device
JP2004095865A (en) Semiconductor device and manufacturing method therefor
CN102915954B (en) Low k dielectric layer and pore former
JP2006278512A (en) Insulating film and its manufacturing method, and electronic device
KR20080079180A (en) Insulating film material, multilayer interconnection structure, method for manufacturing same, and method for manufacturing semiconductor device
JP2000273176A (en) Insulation film formation method and semiconductor device
KR100797499B1 (en) Method for reducing metal, multilayer interconnection structure and manufacturing method for the same, and semiconductor device and manufacturing method for the same
JP2008019436A (en) Raw material for forming low dielectric constant material
KR100545125B1 (en) Insulating layer comprising organic-inorganic complex used for semiconductor, and method for producing the same
JP3396791B2 (en) Method of forming insulating film
JP5267460B2 (en) Insulating film material, multilayer wiring board and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2003273098A (en) Composition for low dielectric constant film formation, low dielectric constant film, its manufacturing method, and semiconductor device
WO2022255290A1 (en) Method for manufacturing planarizing film, planarizing film material, and planarizing film
JP3328545B2 (en) Method for manufacturing semiconductor device
JPH10335324A (en) Semiconductor device and manufacture thereof
JP2004281535A (en) Method of manufacturing insulating film and semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603