JPWO2008004269A1 - Wireless IC tag and wireless IC tag system - Google Patents

Wireless IC tag and wireless IC tag system Download PDF

Info

Publication number
JPWO2008004269A1
JPWO2008004269A1 JP2008523551A JP2008523551A JPWO2008004269A1 JP WO2008004269 A1 JPWO2008004269 A1 JP WO2008004269A1 JP 2008523551 A JP2008523551 A JP 2008523551A JP 2008523551 A JP2008523551 A JP 2008523551A JP WO2008004269 A1 JPWO2008004269 A1 JP WO2008004269A1
Authority
JP
Japan
Prior art keywords
tag
wireless
chip
identification number
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008523551A
Other languages
Japanese (ja)
Other versions
JP4892557B2 (en
Inventor
宇佐美 光雄
光雄 宇佐美
良介 重見
良介 重見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2008004269A1 publication Critical patent/JPWO2008004269A1/en
Application granted granted Critical
Publication of JP4892557B2 publication Critical patent/JP4892557B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67Testing the correctness of wire connections in electric apparatus or circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Near-Field Transmission Systems (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

認識番号(1)18が保存された無線ICタグチップ12をケーブル端子に貼付し、認識番号(2)26が保存されたICチップ21を端子台の端子にも貼付しておく。ケーブルが端子台と結合したとき、無線ICタグチップ12はICチップ21と同時に結合する。また、ケーブルが端子台から分離したとき、無線ICタグチップ12はICチップ21から同時に分離する。リーダからの電磁波によって、選択された無線ICタグチップ12は認識番号(1)18及び認識番号(2)26をリーダへ送信する。無線ICタグチップ12とICチップ21とが結合か分離かによって異なる認識番号を送信することにより、リーダがケーブルの状況を自動的に認識することができる。これにより、ケーブルを端子台に結合、分離するときの正規性を経済的にかつ効率よく実現し、ケーブルの結合および分離の誤操作による被害を低減することができる。The wireless IC tag chip 12 storing the identification number (1) 18 is attached to the cable terminal, and the IC chip 21 storing the identification number (2) 26 is also attached to the terminal block terminal. When the cable is coupled to the terminal block, the wireless IC tag chip 12 is coupled simultaneously with the IC chip 21. Further, when the cable is separated from the terminal block, the wireless IC tag chip 12 is simultaneously separated from the IC chip 21. The selected wireless IC tag chip 12 transmits the recognition number (1) 18 and the recognition number (2) 26 to the reader by electromagnetic waves from the reader. By transmitting a different identification number depending on whether the wireless IC tag chip 12 and the IC chip 21 are coupled or separated, the reader can automatically recognize the cable status. Accordingly, normality when the cable is coupled to and separated from the terminal block can be realized economically and efficiently, and damage due to erroneous operation of coupling and separation of the cable can be reduced.

Description

本発明は、無線により認識を行う無線ICタグ技術に関し、特に、原子力発電所等のケーブルの接続を効率よく認識するものである。   The present invention relates to a wireless IC tag technology that performs wireless recognition, and in particular, efficiently recognizes connection of a cable in a nuclear power plant or the like.

原子力発電所においては、10万本以上のケーブルが中央の制御装置と原子力発電所の各部の機器を接続するために使用されている。各部の機器の定期点検や修理は、その都度、端子台に接続されたケーブルを端子台から分離して行われる。各部の機器の定期点検や修理が完了すると、もとの端子台にケーブルを接続する。これらの作業は日常頻繁に行われるが、人為的作業に依存しているために、ミスのない方法が必要とされる。   In a nuclear power plant, 100,000 or more cables are used to connect a central control device and equipment in each part of the nuclear power plant. Periodic inspections and repairs of equipment in each part are performed by separating the cable connected to the terminal block from the terminal block. When the periodic inspection and repair of the equipment in each part is completed, connect the cable to the original terminal block. Although these operations are frequently performed on a daily basis, methods that do not make mistakes are required because they depend on human operations.

本発明者が検討した技術として、ケーブル等の接続を確認する技術としては、例えば、特許文献1または特許文献2に記載された技術などがある。   As a technique examined by the inventor, as a technique for confirming connection of a cable or the like, for example, there is a technique described in Patent Document 1 or Patent Document 2.

特許文献1においては、無線IC(RFID)タグチップとそのアンテナが結合しているか分離しているかによって、ケーブルとコネクタの接続をリーダによって確認しようとするものである。   In Patent Document 1, the connection between a cable and a connector is confirmed by a reader depending on whether a wireless IC (RFID) tag chip and its antenna are coupled or separated.

特許文献2においては、無線ICタグチップにはランプが接続されていて、リーダから所定の認識番号を送信すると、無線ICタグチップがそれを認識して、ランプを点灯するというものである。
特開2005−315653号公報 特開2005−315980号公報
In Patent Document 2, a lamp is connected to a wireless IC tag chip, and when a predetermined identification number is transmitted from a reader, the wireless IC tag chip recognizes it and turns on the lamp.
JP 2005-315653 A JP 2005-315980 A

本発明は、端子台に高密度で配列された端子にケーブル端子を分離、結合するときに正規性を確認する方法について、効率よく実現する方法を提供するものである。この端子台に高密度で接続されたケーブルを分離、結合するときの課題は、誤接続等の人為的ミスを撲滅することである。端子台の端子およびケーブルの形態が同種である場合には、分離、結合時点で、人為的ミスが発生しないようなマークを人手でつけることや、検査の多重化が行われるが、これらの方法は効率的ではない。また、従来の文献では、一対一の論理的結合を効率よく確認する手法が示されていない。   The present invention provides a method for efficiently realizing a method for confirming normality when a cable terminal is separated and joined to terminals arranged at high density on a terminal block. A problem when separating and connecting cables connected to the terminal block at high density is to eliminate human error such as erroneous connection. When the terminal block and cable are of the same type, at the time of separation and connection, marks that do not cause human error or manual inspection are multiplexed. Is not efficient. Further, the conventional literature does not show a method for efficiently confirming a one-to-one logical combination.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明による無線ICタグシステムは、第1の認識番号が保存される無線ICタグチップと、第2の認識番号が保存されるICチップと、前記第1の認識番号を無線により読み取る読み取り装置とを有し、前記無線ICタグチップと前記ICチップとが電気的に接続されることにより、前記読み取り装置が、前記無線ICタグチップを介して前記第2の認識番号を読み取ることを特徴とするものである。   That is, a wireless IC tag system according to the present invention includes a wireless IC tag chip that stores a first identification number, an IC chip that stores a second identification number, and a reading device that wirelessly reads the first identification number. And the wireless IC tag chip and the IC chip are electrically connected, so that the reading device reads the second identification number via the wireless IC tag chip. It is.

また、本発明による無線ICタグは、第1の認識番号が保存され、読み取り装置と無線で通信を行う無線ICタグチップと、第2の認識番号が保存されるICチップとを有し、前記無線ICタグチップと前記ICチップとが電気的に接続されることにより、前記第1の認識番号と前記第2の認識番号とが前記読み取り装置へ送信されることを特徴とするものである。   The wireless IC tag according to the present invention includes a wireless IC tag chip that stores a first identification number and communicates wirelessly with a reading device, and an IC chip that stores a second identification number. When the IC tag chip and the IC chip are electrically connected, the first identification number and the second identification number are transmitted to the reading device.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

無線ICタグチップとICチップによって、ケーブルと端子台との分離、結合が効率的かつ自動的に確認することが可能となる。   The wireless IC tag chip and the IC chip can efficiently and automatically confirm the separation and coupling between the cable and the terminal block.

本発明の実施の形態1において、ICチップと接続するための端子をもつICタグの構成を示す図である。In Embodiment 1 of this invention, it is a figure which shows the structure of the IC tag which has a terminal for connecting with an IC chip. 本発明の実施の形態1において、ICタグチップと接続するための端子をもつICチップの構成を示す図である。In Embodiment 1 of this invention, it is a figure which shows the structure of the IC chip which has a terminal for connecting with an IC tag chip. 本発明の実施の形態1において、ICタグチップとICチップが接続された状態を示す図である。In Embodiment 1 of this invention, it is a figure which shows the state with which the IC tag chip and the IC chip were connected. 本発明の実施の形態1において、アンテナ及び接続端子を持つICタグチップの内部構成を示す図である。In Embodiment 1 of this invention, it is a figure which shows the internal structure of the IC tag chip | tip which has an antenna and a connection terminal. 本発明の実施の形態1において、ICタグチップと接続するための端子を持つICチップの内部構成を示す図である。In Embodiment 1 of this invention, it is a figure which shows the internal structure of the IC chip which has a terminal for connecting with an IC tag chip. (a),(b)は本発明の実施の形態1において、リーダによる読み取りデータのビットフォーマットを示す図である。(A), (b) is a figure which shows the bit format of the read data by a reader in Embodiment 1 of this invention. 本発明の実施の形態1において、データベース、リーダ及びICタグを含む無線ICタグシステムの構成を示す図である。In Embodiment 1 of this invention, it is a figure which shows the structure of the radio | wireless IC tag system containing a database, a reader | leader, and an IC tag. 本発明の実施の形態1において、ケーブル接続の分離、結合を確認するための無線ICタグシステムの処理フローを示す図である。In Embodiment 1 of this invention, it is a figure which shows the processing flow of the radio | wireless IC tag system for confirming isolation | separation and coupling | bonding of a cable connection. 本発明の実施の形態2において、アンテナ及び接続端子を持つICチップの内部構成を示す図である。In Embodiment 2 of this invention, it is a figure which shows the internal structure of the IC chip which has an antenna and a connection terminal. 本発明の実施の形態3において、アンテナ及び接続端子を持つICタグの実装平面図である。In Embodiment 3 of this invention, it is a mounting top view of the IC tag which has an antenna and a connection terminal. 本発明の実施の形態3において、アンテナ及び接続端子を持つICタグの実装断面図である。In Embodiment 3 of this invention, it is mounting sectional drawing of an IC tag with an antenna and a connection terminal. 本発明の実施の形態1において、ICタグチップとICチップ間の信号の波形の例を示す図である。In Embodiment 1 of this invention, it is a figure which shows the example of the waveform of the signal between an IC tag chip and an IC chip. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちピン型プラグ・ジャック結合方式を示す図である。In Embodiment 4 of this invention, it is a figure which shows a pin type plug jack connection system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちUSB型プラグ・ジャック結合方式を示す図である。In Embodiment 4 of this invention, it is a figure which shows a USB type | mold plug and jack coupling | bonding system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちレバー型結合方式を示す図である。In Embodiment 4 of this invention, it is a figure which shows a lever type coupling | bonding system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうち蓋型結合方式を示す図である。In Embodiment 4 of this invention, it is a figure which shows a cover type | mold coupling | bonding system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちピンソケット型結合方式を示す図である。In Embodiment 4 of this invention, it is a figure which shows a pin socket type coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちラグ型平面コネクタケ結合方式を示す図である。In Embodiment 4 of this invention, it is a figure which shows a lug type flat connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちケーブル圧着端子型コネクタ結合方式で4角コネクタ配置タイプを示す図である。In Embodiment 4 of this invention, it is a figure which shows a square connector arrangement | positioning type by the cable crimping | crimp terminal type connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちケーブル圧着端子型コネクタ結合方式で1列コネクタ配置タイプの圧着端子側を示す平面図である。In Embodiment 4 of this invention, it is a top view which shows the crimp terminal side of a 1 line connector arrangement type by a cable crimp terminal type connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちケーブル圧着端子型コネクタ結合方式で1列コネクタ配置タイプの圧着端子側を示す断面図である。In Embodiment 4 of this invention, it is sectional drawing which shows the crimp terminal side of a 1 line connector arrangement type by a cable crimp terminal type connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちケーブル圧着端子型コネクタ結合方式で1列コネクタ配置タイプの端子台側を示す平面図である。In Embodiment 4 of this invention, it is a top view which shows the terminal block side of a 1 row connector arrangement | positioning type by a cable crimp terminal type connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちケーブル圧着端子型コネクタ結合方式で1列コネクタ配置タイプの端子台側を示す断面図である。In Embodiment 4 of this invention, it is sectional drawing which shows the terminal block side of a 1 row connector arrangement type by a cable crimping terminal type connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態4において、端子台とケーブル端子の構造のうちケーブル圧着端子型コネクタ結合方式で1列コネクタ配置タイプの端子台とケーブル端子が結合した状態を示す断面図である。In Embodiment 4 of this invention, it is sectional drawing which shows the state which the terminal block and cable terminal of the 1 row connector arrangement | positioning type were couple | bonded by the cable crimp terminal type connector coupling system among the structures of a terminal block and a cable terminal. 本発明の実施の形態1において、輻輳制御の方法の一例を示す図である。In Embodiment 1 of this invention, it is a figure which shows an example of the method of congestion control.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

(実施の形態1)
図1は本発明の実施例の一つを示している。この図は他のICチップと接続するための端子をもつICタグの構造を示す図面である。アンテナ11はICタグチップ12に接続されていて、ICタグチップ12の内部には認識番号(1)18が保存されている。この認識番号(1)はケーブルの端子を示す認識番号である。ICタグチップ12には、接続ライン17を介して、電源端子13、クロック端子14、データ端子15、グランド端子16が接続されている。
(Embodiment 1)
FIG. 1 shows one embodiment of the present invention. This figure shows the structure of an IC tag having terminals for connecting to other IC chips. The antenna 11 is connected to the IC tag chip 12, and the identification number (1) 18 is stored in the IC tag chip 12. This identification number (1) is an identification number indicating the terminal of the cable. A power terminal 13, a clock terminal 14, a data terminal 15, and a ground terminal 16 are connected to the IC tag chip 12 through a connection line 17.

認識番号(1)18は電磁波によってリーダ(読み取り装置)により読み取りを行うことができる。電源端子13、クロック端子14、データ端子15、グランド端子16の各信号レベルは、リーダからICタグチップ12に与えられる電磁波の有無や変調信号によって、操作することが可能である。ただし、各端子が無接続状態であるときは、認識番号(1)を読み取る動作に影響をおよぼさない。本発明の実施例ではこれらの信号端子を例にして述べる。   The recognition number (1) 18 can be read by a reader (reading device) using electromagnetic waves. The signal levels of the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16 can be manipulated according to the presence or absence of electromagnetic waves applied to the IC tag chip 12 from the reader or a modulation signal. However, when each terminal is not connected, the operation of reading the identification number (1) is not affected. In the embodiment of the present invention, these signal terminals will be described as examples.

ICタグチップ12と他のICチップを接続することによる効果および技術的実施例については、本実施例のみの実現ではなく、信号本数、信号レベル、結合方法も含め他の方法も存在する。本発明では、必要に応じてICタグチップに接続端子を設けて、本実施例のみならず、他のICチップまたはICタグチップとの接続する形態自体につき、技術的先進性を主張する。   Regarding the effects and technical embodiments obtained by connecting the IC tag chip 12 and other IC chips, there are other methods including the number of signals, the signal level, and the coupling method as well as the realization of the present embodiment alone. In the present invention, a technological advance is claimed not only in this embodiment but also in a form of connection with another IC chip or an IC tag chip by providing a connection terminal on the IC tag chip as required.

図2は本発明の実施例の一つを示している。この図は他のICタグと接続するための端子をもつICチップの構造を示す図面である。ICチップ21には、接続ライン27を介して、ICチップ側の電源端子22、クロック端子23、データ端子24、グランド端子25が接続されている。また、ICチップ21の中には認識番号(2)26が保存されている。   FIG. 2 shows one embodiment of the present invention. This figure shows the structure of an IC chip having terminals for connecting to other IC tags. The IC chip 21 is connected to a power terminal 22, a clock terminal 23, a data terminal 24, and a ground terminal 25 on the IC chip side via a connection line 27. Further, the identification number (2) 26 is stored in the IC chip 21.

図3は本発明の実施例の一つを示している。この図はICタグとICチップを接続することを示す図面である。ICタグチップ12側の電源端子13、クロック端子14、データ端子15、グランド端子16と、ICチップ21側の電源端子22、クロック端子23、データ端子24、グランド端子25は、それぞれ相互に接続されている。アンテナ11にはリーダから電磁波が照射されて、リーダからの変調信号により、ICタグチップ12内の認識番号(1)18とICチップ21内の認識番号(2)26とが逐次読み出される。電源端子13,22の電圧は、電磁波がICタグチップ12のアンテナ11に照射されると上昇する。クロック端子14,23には、リーダからのクロック信号が復調されて、信号レベルのクロック信号が発生する。このクロック信号がICタグチップ12からICチップ21に送られると、ICチップ21は、内部の認識番号(2)をシリアルにデータ端子24に出力して、ICチップ21からICタグチップ12にデータ信号を送る。このデータ信号をICタグチップ12はアンテナを介してリーダに送信する。   FIG. 3 shows one embodiment of the present invention. This figure shows that an IC tag and an IC chip are connected. The power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16 on the IC tag chip 12 side, and the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25 on the IC chip 21 side are connected to each other. Yes. The antenna 11 is irradiated with electromagnetic waves from a reader, and the identification number (1) 18 in the IC tag chip 12 and the identification number (2) 26 in the IC chip 21 are sequentially read by a modulation signal from the reader. The voltage at the power terminals 13 and 22 rises when electromagnetic waves are applied to the antenna 11 of the IC tag chip 12. At the clock terminals 14 and 23, the clock signal from the reader is demodulated to generate a signal level clock signal. When this clock signal is sent from the IC tag chip 12 to the IC chip 21, the IC chip 21 serially outputs the internal identification number (2) to the data terminal 24, and sends the data signal from the IC chip 21 to the IC tag chip 12. send. The IC tag chip 12 transmits this data signal to the reader via the antenna.

図4は本発明の実施例の一つを示している。この図はアンテナを持ち、かつ接続端子をもつ構造のICタグチップ12の内部図面である。ICタグチップ12に接続したアンテナ11は整流回路41に接続されている。整流回路41は、リーダからの交流のエネルギを直流の電源電圧に変換する役割を持っている。整流回路41からの信号はクロック抽出回路42に接続されている。クロック抽出回路42は、整流回路41の出力信号からクロック信号を復調する。クロック抽出回路42からのクロック信号はカウンタ回路44に入力されて、カウンタ回路44は認識番号(1)18が格納されているメモリ回路17aを駆動して、メモリ回路17aは認識番号(1)のデータをAND回路46bへ逐次送出する。この際、カウンタ回路44は、クロック信号によりカウントアップされ、カウンタ回路44のカウント値がメモリ回路17aのメモリアドレスに相当する。メモリ回路17aからの認識番号(1)のデータは、AND回路46b、OR回路47を介して、送信回路43へ出力される。   FIG. 4 shows one embodiment of the present invention. This figure is an internal drawing of the IC tag chip 12 having a structure having an antenna and a connection terminal. The antenna 11 connected to the IC tag chip 12 is connected to a rectifier circuit 41. The rectifier circuit 41 has a role of converting AC energy from the reader into a DC power supply voltage. A signal from the rectifier circuit 41 is connected to the clock extraction circuit 42. The clock extraction circuit 42 demodulates the clock signal from the output signal of the rectifier circuit 41. The clock signal from the clock extraction circuit 42 is input to the counter circuit 44. The counter circuit 44 drives the memory circuit 17a in which the identification number (1) 18 is stored, and the memory circuit 17a has the identification number (1). Data is sequentially sent to the AND circuit 46b. At this time, the counter circuit 44 is counted up by the clock signal, and the count value of the counter circuit 44 corresponds to the memory address of the memory circuit 17a. The data of the identification number (1) from the memory circuit 17a is output to the transmission circuit 43 via the AND circuit 46b and the OR circuit 47.

カウンタ回路44にはキャリー検出回路45があって、カウンタ回路44が所定のカウントを終了したことを検出する。この終了が検出されると、インバータ48、AND回路46b、OR回路47によって、以降の認識番号(1)の送出は禁止される。なお、認識番号(1)のデータの送出信号は送信回路43とアンテナ11を介してリーダに送信される。   The counter circuit 44 has a carry detection circuit 45, which detects that the counter circuit 44 has finished a predetermined count. When this end is detected, subsequent transmission of the identification number (1) is prohibited by the inverter 48, the AND circuit 46b, and the OR circuit 47. Note that the transmission signal of the data of the identification number (1) is transmitted to the reader via the transmission circuit 43 and the antenna 11.

一方、キャリー検出回路45により、カウンタ回路44が所定のカウントを終了したことが検出されると、ANDゲート46aによってクロック抽出回路42からのクロック信号がクロック端子14に送出される。同時に、キャリー検出回路45による信号は、AND回路46cのゲートを制御して、データ端子15からのデータ信号を、OR回路47を介して送信回路43に送る。データ端子15からのデータ信号は、アンテナ11によりリーダに送信することが可能となる。リーダはメモリ回路17aにある認識番号(1)18とともにデータ端子15からのデータも受け取ることが可能となる。   On the other hand, when the carry detection circuit 45 detects that the counter circuit 44 has finished the predetermined count, the clock signal from the clock extraction circuit 42 is sent to the clock terminal 14 by the AND gate 46a. At the same time, the signal from carry detection circuit 45 controls the gate of AND circuit 46 c and sends the data signal from data terminal 15 to transmission circuit 43 via OR circuit 47. The data signal from the data terminal 15 can be transmitted to the reader by the antenna 11. The reader can receive the data from the data terminal 15 together with the identification number (1) 18 in the memory circuit 17a.

図5は本発明の実施例の一つである。この図は他のICタグと接続するための端子をもつICチップ21の内部構造を示す図面である。電源端子22からの電圧はカウンタ回路51やメモリ回路26aに供給される。メモリ回路26aの内部には、認識番号(2)26が保存されている。クロック端子23からのクロック信号はカウンタ回路51に供給される。カウンタ回路51は認識番号(2)26が格納されているメモリ回路26aを駆動して、メモリ回路26aは認識番号(2)のデータをへ逐次送出する。この際、カウンタ回路51は、クロック信号によりカウントアップされ、カウンタ回路51のカウント値がメモリ回路26aのメモリアドレスに相当する。メモリ回路26aからのデータはデータ端子24に送出される。グランド52はグランド端子25に接続されている。ICチップ21の電源端子22、クロック端子23、データ端子24、グランド端子25が、ICタグチップ12の電源端子13、クロック端子14、データ端子15、グランド端子16に接続されることによって、ICチップ21内の認識番号(2)26のデータは、ICタグチップ12を介してリーダに送信することが可能となる。   FIG. 5 shows one embodiment of the present invention. This figure shows the internal structure of the IC chip 21 having terminals for connecting to other IC tags. The voltage from the power supply terminal 22 is supplied to the counter circuit 51 and the memory circuit 26a. A recognition number (2) 26 is stored in the memory circuit 26a. A clock signal from the clock terminal 23 is supplied to the counter circuit 51. The counter circuit 51 drives the memory circuit 26a in which the identification number (2) 26 is stored, and the memory circuit 26a sequentially transmits the data of the identification number (2). At this time, the counter circuit 51 is counted up by the clock signal, and the count value of the counter circuit 51 corresponds to the memory address of the memory circuit 26a. Data from the memory circuit 26 a is sent to the data terminal 24. The ground 52 is connected to the ground terminal 25. By connecting the power terminal 22, clock terminal 23, data terminal 24, and ground terminal 25 of the IC chip 21 to the power terminal 13, clock terminal 14, data terminal 15, and ground terminal 16 of the IC tag chip 12, the IC chip 21. The data of the identification number (2) 26 can be transmitted to the reader via the IC tag chip 12.

ICタグチップ12は原子力発電所等のケーブル端子に貼付され、ICチップ21は端子台に貼付される。原子力発電所等のケーブル端子が端子台に結合されると同時に、貼付されたICタグチップ12と貼付されたICチップ21が結合される。また、原子力ケーブル端子が端子台から分離されると同時に、貼付されたICタグチップ12と貼付されたICチップ21が分離される。   The IC tag chip 12 is attached to a cable terminal of a nuclear power plant or the like, and the IC chip 21 is attached to a terminal block. At the same time as a cable terminal of a nuclear power plant or the like is coupled to the terminal block, the affixed IC tag chip 12 and the affixed IC chip 21 are coupled. Further, at the same time when the nuclear cable terminal is separated from the terminal block, the attached IC tag chip 12 and the attached IC chip 21 are separated.

貼付されたICタグチップ12と貼付されたICチップ21が結合されているとき、リーダが読み取り動作を行うと、リーダはまず、ICタグチップ12内に存在する認識番号(1)を読み取り、その後連続して、結合されているICチップ21内に存在する認識番号(2)を読み取ることが可能となる。   When the affixed IC tag chip 12 and the affixed IC chip 21 are combined, when the reader performs a reading operation, the reader first reads the identification number (1) present in the IC tag chip 12, and then continuously. Thus, it becomes possible to read the identification number (2) existing in the coupled IC chip 21.

貼付されたICタグチップ12と貼付されたICチップ21が分離されているとき、リーダが読み取り動作を行うと、リーダはまず、ICタグチップ12内に存在する認識番号(1)を読み取り、その後連続して、結合されているICチップ21内に存在する認識番号(2)を読み取ろうとするが、ICタグチップ12とICチップ21は分離されているために、ICチップ21内に存在する認識番号(2)をリーダは読み取ることができない。   If the reader performs a reading operation when the attached IC tag chip 12 and the attached IC chip 21 are separated, the reader first reads the identification number (1) existing in the IC tag chip 12, and then continuously. The identification number (2) existing in the coupled IC chip 21 is read, but since the IC tag chip 12 and the IC chip 21 are separated, the identification number (2) existing in the IC chip 21 is separated. ) Cannot be read by the reader.

図6は本発明の実施例の一つを示している。この図は読み出しのビットフォーマットを示す図面である。図6(a)は貼付されたICタグチップ12と貼付されたICチップ21が分離されているとき、リーダが読み取るデータのビットフォーマットを示している。図6(b)は貼付されたICタグチップ12と貼付されたICチップ21が結合されているとき、リーダが読み取るデータのビットフォーマットを示している。   FIG. 6 shows one embodiment of the present invention. This figure shows a read bit format. FIG. 6A shows a bit format of data read by the reader when the attached IC tag chip 12 and the attached IC chip 21 are separated. FIG. 6B shows a bit format of data read by the reader when the attached IC tag chip 12 and the attached IC chip 21 are combined.

認識番号(1)および認識番号(2)のビット数は任意であるが、32ビット、64ビット、128ビットなどのビット数が選択される。128ビットの例であれば、図6(a)では、128ビットの認識番号(1)がまず読み取られ、続けて、リーダは128ビットの認識番号(2)を読み取ろうとするが、貼付されたICタグチップ12と貼付されたICチップ21が分離されているとき、認識番号(2)はICタグチップ12から送信されないために、128ビットはすべて“0”(all 0)とリーダは認識する。このことによって、リーダは、ICタグチップ12がICチップ21と分離状態であることを自動認識することができる。図6(b)では、128ビットの認識番号(1)がまず読み取られ、続けて、リーダは128ビットの認識番号(2)を読み取る。   The number of bits of the identification number (1) and the identification number (2) is arbitrary, but the number of bits such as 32 bits, 64 bits, 128 bits, etc. is selected. In the case of a 128-bit example, in FIG. 6A, the 128-bit identification number (1) is read first, and then the reader tries to read the 128-bit identification number (2), but is pasted. When the IC tag chip 12 and the attached IC chip 21 are separated, the identification number (2) is not transmitted from the IC tag chip 12, so the reader recognizes that all 128 bits are “0” (all 0). Thus, the reader can automatically recognize that the IC tag chip 12 is separated from the IC chip 21. In FIG. 6B, the 128-bit identification number (1) is read first, and then the reader reads the 128-bit identification number (2).

図12はICタグチップ12とICチップ21間の信号の波形の例を示す図面である。この図12のクロック端子の信号は、結合したICタグチップ12からICチップ21へのクロック端子14,23の信号である。また、この図12のデータ端子の信号は、結合したICチップ21からICタグチップ12へのデータ端子24,15の信号である。図12は、クロック端子の信号に同期して、“0”、“1”、“0”、“1”、“0”が送信されている例を示している。   FIG. 12 is a diagram illustrating an example of a waveform of a signal between the IC tag chip 12 and the IC chip 21. The signals at the clock terminals in FIG. 12 are signals at the clock terminals 14 and 23 from the coupled IC tag chip 12 to the IC chip 21. Further, the signal at the data terminal in FIG. 12 is a signal at the data terminals 24 and 15 from the coupled IC chip 21 to the IC tag chip 12. FIG. 12 shows an example in which “0”, “1”, “0”, “1”, “0” are transmitted in synchronization with the signal at the clock terminal.

図7は本発明の実施例の一つを示している。この図は、データベース、リーダ、ICタグなどからなる管理システム(無線ICタグシステム)の構成を示す図面である。原子力発電所等のケーブルは高密度で端子台に結合されている。このため、一本一本のケーブルを識別するために電磁波を個別に照射することは不可能である。本実施の形態では、複数のケーブルに照射することによって、同時に効率よくケーブルの状況を認識することを行う。   FIG. 7 shows one embodiment of the present invention. This figure shows the configuration of a management system (wireless IC tag system) comprising a database, reader, IC tag, and the like. Cables for nuclear power plants and the like are coupled to the terminal block at high density. For this reason, it is impossible to individually irradiate electromagnetic waves in order to identify individual cables. In this embodiment, by irradiating a plurality of cables, the situation of the cables is recognized efficiently at the same time.

データベース71には、すべてのケーブルの論理的結合状態が登録されている。例えば、ケーブルに付されるICタグのID(認識番号)毎に結合状態を関連付けて記録しておく。リーダ72とデータベース71は有線または無線によって通信が行われる。リーダ72にはリーダアンテナ73があって、ICタグチップに電磁波を照射する機能をもっている。図7では、3本のケーブル74a〜74cが端子台に結合している状態を示している。実際には、このケーブルと端子台の結合点数は原子力発電所の装置一式では、10万点以上にのぼることがある。   In the database 71, logical connection states of all cables are registered. For example, the connection state is recorded in association with each ID (recognition number) of the IC tag attached to the cable. The reader 72 and the database 71 communicate with each other by wire or wireless. The reader 72 has a reader antenna 73 and has a function of irradiating the IC tag chip with electromagnetic waves. FIG. 7 shows a state where three cables 74a to 74c are coupled to the terminal block. In practice, the number of connection points between the cable and the terminal block may reach 100,000 or more in a set of nuclear power plant equipment.

ケーブル74aにはICタグ75aが貼付され、端子台77aにはICチップ76aが貼付されている。ケーブル74aが端子台77aに結合されると、貼付されたICタグ75aと貼付されたICチップ76aが結合する。ケーブル74bにはICタグ75bが貼付され、端子台77bにはICチップ76bが貼付されている。ケーブル74bが端子台77bに結合されると、貼付されたICタグ75bと貼付されたICチップ76bが結合する。ケーブル74cにはICタグ75cが貼付され、端子台77cにはICチップ76cが貼付されている。ケーブル74cが端子台77cに結合されると、貼付されたICタグ75cと貼付されたICチップ76cが結合する。なお、ケーブルと端子台に貼付されるICタグとICチップとを逆にしてもよい。すなわち、ケーブルにICチップを貼付し、端子台にICタグを貼付してもよい。   An IC tag 75a is affixed to the cable 74a, and an IC chip 76a is affixed to the terminal block 77a. When the cable 74a is coupled to the terminal block 77a, the affixed IC tag 75a and the affixed IC chip 76a are coupled. An IC tag 75b is attached to the cable 74b, and an IC chip 76b is attached to the terminal block 77b. When the cable 74b is coupled to the terminal block 77b, the affixed IC tag 75b and the affixed IC chip 76b are coupled. An IC tag 75c is affixed to the cable 74c, and an IC chip 76c is affixed to the terminal block 77c. When the cable 74c is coupled to the terminal block 77c, the affixed IC tag 75c and the affixed IC chip 76c are coupled. Note that the IC tag and the IC chip attached to the cable and the terminal block may be reversed. That is, an IC chip may be attached to the cable, and an IC tag may be attached to the terminal block.

リーダアンテナ73からの電磁波は、例えば、この3本のケーブル74a,74b,74cに同時に照射される。所定の輻輳制御のアルゴリズムに従って、ケーブル74a,74b,74cが逐一選択されていくと、図6(b)に従うフォーマットにより、3本のケーブルに貼付されたICタグ75aとICチップ76aの組み合わせ、ICタグ75bとICチップ76bの組み合わせ、ICタグ75cとICチップ76cの組み合わせのデータを読み取ることができる。これらのデータはデータベース71の情報と比較される。比較されたデータと異なっている場合には、結合が誤っていることが認識される。もし、ケーブルが端子台から分離されていると図6(a)のフォーマットで読まれるので、瞬時に分離していることを認識することができる。また、例えば、ある制御回路において、ケーブルが端子台と結合状態にあるにも関わらず、データベース上で特定のものが分離していると認識された場合は、全ICタグチップとICチップのうち、この特定のチップが故障していると判別することができる。   For example, the three cables 74a, 74b, and 74c are simultaneously irradiated with electromagnetic waves from the reader antenna 73. When the cables 74a, 74b, and 74c are selected one by one according to a predetermined congestion control algorithm, the combination of the IC tag 75a and the IC chip 76a attached to the three cables according to the format according to FIG. Data of the combination of the tag 75b and the IC chip 76b and the combination of the IC tag 75c and the IC chip 76c can be read. These data are compared with information in the database 71. If it is different from the compared data, it is recognized that the combination is incorrect. If the cable is separated from the terminal block, it is read in the format of FIG. 6A, so that it can be recognized that it is instantaneously separated. Also, for example, in a certain control circuit, when it is recognized that a specific item is separated on the database even though the cable is connected to the terminal block, among all the IC tag chips and IC chips, It can be determined that this particular chip is faulty.

図8は本発明の実施例の一つである。この図はケーブル接続の分離、結合を確認するための管理システム(無線ICタグシステム)の動作フローを示す図面である。この管理システムにおいて、所定の輻輳制御により、リーダ72はケーブル74a〜74cの状況をみるために、図6のフォーマットに従って、256ビットの認識番号を読み取る。このとき、後半の128ビットがすべて“0”であれば、ケーブル74a〜74cと端子台77a〜77cは分離していると認識し、後半の128ビットが“0”でないときはケーブル74a〜74cと端子台77a〜77cは結合していると認識する。   FIG. 8 shows one embodiment of the present invention. This figure shows an operation flow of a management system (wireless IC tag system) for confirming separation and coupling of cable connections. In this management system, the reader 72 reads a 256-bit identification number in accordance with the format of FIG. 6 in order to see the status of the cables 74a to 74c by predetermined congestion control. At this time, if the latter 128 bits are all “0”, it is recognized that the cables 74a to 74c and the terminal blocks 77a to 77c are separated, and if the latter 128 bits are not “0”, the cables 74a to 74c. It is recognized that the terminal blocks 77a to 77c are coupled.

次に、リーダ72が読み取ったデータとデータベース71のデータを照合する。この照合の結果、結合状態を認識してもデータベース71のデータと一致していないときは、異なったケーブルと端子台の結合であると認識して、修正作業の指示を発する。この修正作業指示は、例えば、管理システムの表示画面等に画面表示することにより行われる。その修正作業指示に従い、人手により手直しをする。なお、データベース71には、ケーブルと端子台の接続情報の外に、作業情報なども保存するようにして、その作業情報を画面表示して、それに従い作業を行うようにしてもよい。また、単にアラームを通知するなどとすることも可能である。   Next, the data read by the reader 72 and the data in the database 71 are collated. As a result of this collation, if the connection state is recognized but does not coincide with the data in the database 71, it is recognized that the connection is different between the cable and the terminal block, and a correction work instruction is issued. This correction work instruction is performed by, for example, displaying the screen on a display screen of the management system. According to the correction work instruction, it is manually reworked. The database 71 may store work information in addition to the connection information between the cable and the terminal block, display the work information on the screen, and perform the work in accordance therewith. It is also possible to simply notify an alarm.

リーダの読み取りデータとデータベースのすべての情報が一致するまで、以上の作業と読み取り動作を繰り返す。   The above operations and reading operations are repeated until the reading data of the reader matches all the information in the database.

従来の場合、データベースとの照合がキー入力や目視確認のみであったために、誤確認が発生し、非効率的であった。本発明によって、これらの確認が著しく改善することが可能となる。   In the conventional case, since collation with the database is only key input or visual confirmation, erroneous confirmation occurs, which is inefficient. The present invention can significantly improve these confirmations.

次に、輻輳制御のアルゴリズムの一例を説明する。輻輳制御とは、同一の電波エリア内の複数のICタグを読み取る制御である。なお、以下においては、これに限定されるものではないが、分りやすく説明するために、ICタグが2個の場合を例に説明する。   Next, an example of the congestion control algorithm will be described. Congestion control is control for reading a plurality of IC tags in the same radio wave area. In the following, although not limited to this, for the sake of easy understanding, a case where there are two IC tags will be described as an example.

輻輳制御方法には、タイムスロット、バイナリツリー、バイナリサーチ、周波数分割多重読み取りなどの方法がある。   Congestion control methods include time slot, binary tree, binary search, frequency division multiplex reading, and the like.

タイムスロットは、ICタグAとICタグBが時間差をとり、リーダに認識番号を送信するものである。ICタグチップ内に、擬似乱数発生回路を設け、衝突時にコマンドを受けてリトライする。   In the time slot, the IC tag A and the IC tag B take a time difference and transmit an identification number to the reader. A pseudo random number generation circuit is provided in the IC tag chip, and a command is retried upon collision.

バイナリツリーは、リーダが認識番号の区分を指定して、ICタグAまたはICタグBを単独で読み取るものである。ICタグチップ内に、区分比較回路を設け、コマンドを受けて繰り返し認識番号を送信する。   In the binary tree, an IC tag A or IC tag B is read independently by a reader specifying a classification of recognition numbers. A division comparison circuit is provided in the IC tag chip to receive a command and repeatedly transmit a recognition number.

バイナリサーチは、ICタグAとICタグBの認識番号を、1ビットずつ、重なりを排除して読み取るものである。ICタグチップ内に、1ビット単位に重なり確認制御回路を設け、認識番号を1ビット単位で送信する。   In the binary search, the identification numbers of the IC tag A and the IC tag B are read one bit at a time without overlapping. An overlap confirmation control circuit is provided in 1-bit units in the IC tag chip, and the identification number is transmitted in 1-bit units.

周波数分割多重読み取りは、ICタグAとICタグBは別の周波数帯で同時に認識番号を送信するものである。ICタグチップ内に、擬似乱数発生回路を設け、衝突時にコマンドを受けてリトライする。   In frequency division multiplex reading, IC tag A and IC tag B transmit identification numbers simultaneously in different frequency bands. A pseudo random number generation circuit is provided in the IC tag chip, and a command is retried upon collision.

図25に、具体的なICタグ、リーダにおける通信方法、輻輳制御方法を示す。この図25では、有効電波エリア内にICタグAとICタグBの2つが存在している場合を示している。また、本実施例では、分りやすく説明するため、各ICタグ内のカウンタは2ビットの場合を示している。   FIG. 25 shows a specific IC tag, a communication method in a reader, and a congestion control method. FIG. 25 shows a case where two IC tags A and B are present in the effective radio wave area. Further, in this embodiment, for the sake of easy understanding, the counter in each IC tag shows a case of 2 bits.

リーダからのクロックパルスが始まると、ICタグAとICタグBは同時に、カウンタにあらかじめ決まっているページ番号の初期値をセットする。予めこの初期値は各ICタグ間で異なるように設定しておく。この実施例においては、ページ番号は、ICタグAでは“01”、ICタグBでは“11”であった。リーダは、短い間隔のクロックパルスを出して、ICタグのメモリデータを読み出そうとするが、各ICタグ内のカウンタはまだ“00”ではないので、各ICタグはメモリデータを送出しない。すると、リーダは、データが来ないので、動作しているICタグはないものと判断して、短い間隔のクロックパルスの送出をやめて、長い間隔のクロックパルスを送出する。すると、各ICタグはページ番号を“+1”カウントアップして、ICタグAでは“10”、ICタグBでは“00”となる。このとき、ICタグBは動作切り替えフリップフロップをセットして、次に来る短い間隔のクロックパルスでメモリデータをリーダに向かって送出する。それが正常に終了すると、リーダはまた、長い間隔のクロックパルスを出し、いずれ、ICタグAのカウンタも“00”となって、ICタグAがメモリデータを送出する。   When the clock pulse from the reader starts, the IC tag A and the IC tag B simultaneously set an initial value of a predetermined page number in the counter. This initial value is set in advance so as to be different between the IC tags. In this embodiment, the page number is “01” for the IC tag A and “11” for the IC tag B. The reader issues clock pulses at short intervals and tries to read the memory data of the IC tag. However, since the counter in each IC tag is not yet “00”, each IC tag does not transmit the memory data. Then, since the data does not come, the reader determines that there is no IC tag in operation, stops sending clock pulses at short intervals, and sends clock pulses at long intervals. Then, each IC tag counts up the page number by “+1” and becomes “10” for IC tag A and “00” for IC tag B. At this time, the IC tag B sets the operation switching flip-flop, and sends the memory data to the reader by the next short-interval clock pulse. When it ends normally, the reader also issues a long-interval clock pulse, and the IC tag A counter becomes “00”, and the IC tag A sends out the memory data.

この例のように、ICタグAとICタグBは重なることなくメモリデータを送出し、リーダは長い間隔のクロックパルスにより、高速にページめくりをするような動作を行っていることになり、輻輳制御の読み取り時間の短縮を図っている。   As shown in this example, IC tag A and IC tag B send memory data without overlapping, and the reader is performing an operation of turning pages at a high speed by a clock pulse with a long interval. The control reading time is shortened.

初期値が偶然重なったときの場合に、予め初期値として設定可能な複数の値を格納しておくことにしても良い。この場合、輻輳が起きた場合にICタグ側で初期値を設定しなおせば良い。   When the initial values are accidentally overlapped, a plurality of values that can be set as initial values may be stored in advance. In this case, an initial value may be reset on the IC tag side when congestion occurs.

(実施の形態2)
本実施の形態2では、ICチップ21の変形例を説明する。このICチップ21は、無線ICタグチップとしても機能する。
(Embodiment 2)
In the second embodiment, a modification of the IC chip 21 will be described. The IC chip 21 also functions as a wireless IC tag chip.

図9は本発明の実施例の一つである。この図9は、アンテナを持ち、かつ接続端子を持つ構造のICチップの内部図面である。   FIG. 9 shows one embodiment of the present invention. FIG. 9 is an internal drawing of an IC chip having an antenna and a connection terminal.

図5に示したICチップ21は端子台に貼付されるが、ICチップ単独では、この内部に存在する認識番号(2)26を読み取ることができない。そこで、図9では、この内部に存在する認識番号(2)26をICチップ単独で無線により読み取りを行いたいときのためのICチップ内の構成を示している。   Although the IC chip 21 shown in FIG. 5 is attached to the terminal block, the identification number (2) 26 existing inside the IC chip alone cannot be read. Therefore, FIG. 9 shows a configuration in the IC chip for when the identification number (2) 26 existing in the inside is to be read wirelessly by the IC chip alone.

図9に示すように、アンテナ11が整流回路41に接続されていて、クロック抽出回路42はクロック信号を復調して、このクロック信号はOR回路47を介してカウンタ回路51に入る。カウンタ回路51はメモリ回路26aを駆動して、メモリ回路26aはメモリデータ(認識番号(2)26)を送信回路43に送る。送信回路43は、アンテナ11を介してメモリデータをリーダに送る。OR回路47は、クロック端子23からの信号も受け取ることができる機能を持っている。   As shown in FIG. 9, the antenna 11 is connected to the rectifier circuit 41, the clock extraction circuit 42 demodulates the clock signal, and this clock signal enters the counter circuit 51 via the OR circuit 47. The counter circuit 51 drives the memory circuit 26 a, and the memory circuit 26 a sends the memory data (recognition number (2) 26) to the transmission circuit 43. The transmission circuit 43 transmits memory data to the reader via the antenna 11. The OR circuit 47 has a function of receiving a signal from the clock terminal 23.

(実施の形態3)
本実施の形態3では、前記実施の形態1のICタグの実装例を説明する。
(Embodiment 3)
In the third embodiment, an example of mounting the IC tag of the first embodiment will be described.

図10は本発明の実施例の一つである。この図10は、アンテナを持ち、かつ接続端子を持つ構造のICタグの実装平面図である。   FIG. 10 shows one embodiment of the present invention. FIG. 10 is a mounting plan view of an IC tag having an antenna and a connection terminal.

図10に示すように、ICタグチップ12には6個のパッド101があり、それぞれのパッド101が、アンテナ11、電源端子13、クロック端子14、データ端子15、グランド端子16に、直接または接続ライン17を介して接続している。パッド101と接続ライン17は異方導電性接着剤、金とニッケルの共晶、ワイヤボンディング、超音波接続などが利用される。   As shown in FIG. 10, the IC tag chip 12 has six pads 101, and each pad 101 is directly or connected to the antenna 11, the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16. 17 is connected. The pad 101 and the connection line 17 are made of anisotropic conductive adhesive, eutectic of gold and nickel, wire bonding, ultrasonic connection, and the like.

図11は図10のA−A’の部分の断面図を示している。図10には図示していないが、支持フィルム111によって、接続ライン17のメタルパターンが支持されている。   FIG. 11 is a cross-sectional view taken along the line A-A ′ of FIG. Although not shown in FIG. 10, the metal pattern of the connection line 17 is supported by the support film 111.

(実施の形態4)
本実施の形態4では、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の構造例を説明する。
(Embodiment 4)
In the fourth embodiment, a structure example of a cable having the IC tag of the first to third embodiments and a terminal block having an IC chip attached will be described.

図13は、ケーブル端子504の先端に4極の制御端子をもつピン型プラグ5031を有し、端子台501側では4極の制御端子をもつピン型ジャック5071を有するコネクタの構造を示す図である。   FIG. 13 is a diagram showing the structure of a connector having a pin-type plug 5031 having a 4-pole control terminal at the end of the cable terminal 504 and having a pin-type jack 5071 having a 4-pole control terminal on the terminal block 501 side. is there.

ピン型プラグ5031には、前記実施の形態1〜3のICタグチップ12が内蔵されている。ピン型プラグ5031の4極の制御端子は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、ピン型ジャック5071には、前記実施の形態1〜3のICチップ21が内蔵されている。ピン型ジャック5071の4極の制御端子は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The pin-type plug 5031 incorporates the IC tag chip 12 of the first to third embodiments. The four-pole control terminals of the pin-type plug 5031 correspond to the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. The pin-type jack 5071 incorporates the IC chip 21 of the first to third embodiments. The four-pole control terminals of the pin-type jack 5071 correspond to the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

ピン型プラグ5031をピン型ジャック5071に結合させることにより、ケーブル端子504の穴位置が端子台501のビス穴502の位置に合わせることができ、コネクタの接続が従来のケーブル端子の端子台への接続作業時間を増やさないことが可能となる。   By connecting the pin type plug 5031 to the pin type jack 5071, the hole position of the cable terminal 504 can be adjusted to the position of the screw hole 502 of the terminal block 501, and the connection of the connector is connected to the terminal block of the conventional cable terminal. It becomes possible not to increase the connection work time.

図14は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図である。   FIG. 14 is a diagram showing another structure example of the cable having the IC tag attached to the first to third embodiments and the terminal block attached with the IC chip.

図14は、ケーブル端子504の先端に4極の制御端子をもつIEEE1394の標準プラグであるUSB型プラグ5032を有し、端子台501側では4極の制御端子をもつIEEE1394の標準ジャックであるUSB型ジャック5072を有するコネクタの構造を示す図である。   FIG. 14 shows a USB type plug 5032 which is a standard plug of IEEE1394 having a 4-pole control terminal at the end of the cable terminal 504, and a USB which is a standard jack of IEEE1394 having a 4-pole control terminal on the terminal block 501 side. It is a figure which shows the structure of the connector which has the type | mold jack 5072. FIG.

図14に示すUSB型プラグ5032には、前記実施の形態1〜3のICタグチップ12が内蔵されている。USB型プラグ5032の4極の制御端子は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、USB型ジャック5072には、前記実施の形態1〜3のICチップ21が内蔵されている。USB型ジャック5072の4極の制御端子は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The USB type plug 5032 shown in FIG. 14 incorporates the IC tag chip 12 of the first to third embodiments. The four-pole control terminals of the USB plug 5032 correspond to the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. The USB jack 5072 incorporates the IC chip 21 according to the first to third embodiments. The four-pole control terminals of the USB jack 5072 correspond to the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

USB型プラグ5032をUSB型ジャック5072に結合させることにより、ケーブル端子504の穴位置が端子台501のビス穴502の位置に合わせることができ、コネクタの接続が従来のケーブル端子の端子台への接続作業時間を増やさないことが可能となる。   By connecting the USB type plug 5032 to the USB type jack 5072, the hole position of the cable terminal 504 can be adjusted to the position of the screw hole 502 of the terminal block 501, and the connection of the connector is connected to the terminal block of the conventional cable terminal. It becomes possible not to increase the connection work time.

図15は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図である。   FIG. 15 is a diagram showing another structure example of the cable having the IC tag attached to the first to third embodiments and the terminal block attached with the IC chip.

図15は、ケーブルの心506に4極の制御端子をもつICタグチップ内蔵丸型コネクタ5081を有し、端子台501側では4極の制御端子をもち、ケーブルのICタグチップ内蔵丸型コネクタ5081と接触することができるICチップ内蔵U型コネクタ5091を有するレバー5073によりコネクタの結合と分離を実現する構造を示す図である。   FIG. 15 shows an IC tag chip built-in circular connector 5081 having a 4-pole control terminal on the cable core 506, and has a 4-pole control terminal on the terminal block 501 side. It is a figure which shows the structure which implement | achieves a coupling | bonding and isolation | separation of a connector with the lever 5073 which has IC-chip built-in U-type connector 5091 which can contact.

図15に示すICタグチップ内蔵丸型コネクタ5081には、前記実施の形態1〜3のICタグチップ12が内蔵されている。ICタグチップ内蔵丸型コネクタ5081の4極の制御端子は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、ICチップ内蔵U型コネクタ5091には、前記実施の形態1〜3のICチップ21が内蔵されている。ICチップ内蔵U型コネクタ5091の4極の制御端子は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The IC tag chip 12 of the first to third embodiments is built in a circular connector 5081 with a built-in IC tag chip shown in FIG. The four-pole control terminals of the IC tag chip built-in circular connector 5081 correspond to the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. Further, the IC chip 21 of the first to third embodiments is built in the IC chip built-in U-type connector 5091. The four-pole control terminals of the IC chip built-in U-type connector 5091 correspond to the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

レバー5073の結合、分離により人の目で結合状態を確認することができる特徴を持ち、充電部から遠い位置にタグを配置することができる。   The tag can be arranged at a position far from the charging portion, with the feature that the coupling state of the lever 5073 can be confirmed with human eyes by coupling and separation.

図16は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図である。   FIG. 16 is a diagram showing another structure example of the cable having the IC tag attached to the first to third embodiments and the terminal block attached with the IC chip.

図16は、ケーブルの心506に4極の制御端子をもつICタグチップ内蔵丸型コネクタ5081を有し、端子台501側では4極の制御端子をもち、ケーブル側のICタグチップ内蔵丸型コネクタ5081と接触することができるICチップ内蔵U型コネクタ5091を有する蓋5074によりコネクタの結合と分離を実現する構造を示す図である。   FIG. 16 has a round connector 5081 with a built-in IC tag chip having a 4-pole control terminal on the cable core 506, a 4-pole control terminal on the terminal block 501 side, and a round connector 5081 with a built-in IC tag chip on the cable side. It is a figure which shows the structure which implement | achieves the coupling | bonding and isolation | separation of a connector by the lid | cover 5074 which has U-shaped connector 5091 with a built-in IC chip which can contact.

図16に示すICタグチップ内蔵丸型コネクタ5081には、前記実施の形態1〜3のICタグチップ12が内蔵されている。ICタグチップ内蔵丸型コネクタ5081の4極の制御端子は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、ICチップ内蔵U型コネクタ5091には、前記実施の形態1〜3のICチップ21が内蔵されている。ICチップ内蔵U型コネクタ5091の4極の制御端子は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The IC tag chip 12 of the first to third embodiments is built in the circular connector 5081 with a built-in IC tag chip shown in FIG. The four-pole control terminals of the IC tag chip built-in circular connector 5081 correspond to the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. Further, the IC chip 21 of the first to third embodiments is built in the IC chip built-in U-type connector 5091. The four-pole control terminals of the IC chip built-in U-type connector 5091 correspond to the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

蓋5074の結合、分離により人の目で結合状態を確認することができ、密集する端子台において同時にコネクタの結合を実現できる。   By connecting and separating the lid 5074, the connection state can be confirmed with the human eye, and the connector can be connected at the same time in a dense terminal block.

図17は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図である。   FIG. 17 is a diagram showing another structure example of the cable having the IC tag attached to the first to third embodiments and the terminal block attached with the IC chip.

図17は、ケーブルの心506に4極の制御端子を持つICチップ内蔵ピン型コネクタ(メス)5082を有し、端子台501側にも4極の制御端子をもち、ケーブル側のICチップ内蔵ピン型コネクタ(メス)5082と結合することができるICチップ内蔵ピン型コネクタ(オス)5092とで結合を実現する構造を示す図である。   FIG. 17 shows an IC chip built-in pin type connector (female) 5082 having a 4-pole control terminal at the cable core 506, and also has a 4-pole control terminal on the terminal block 501 side. It is a figure which shows the structure which implement | achieves coupling | bonding with the pin type connector (male) 5092 with a built-in IC chip which can couple | bond with the pin type connector (female) 5082. FIG.

図17に示すICチップ内蔵ピン型コネクタ(メス)5082には、前記実施の形態1〜3のICタグチップ12が内蔵されている。ICチップ内蔵ピン型コネクタ(メス)5082の4極の制御端子は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、ICチップ内蔵ピン型コネクタ(オス)5092には、前記実施の形態1〜3のICチップ21が内蔵されている。ICチップ内蔵ピン型コネクタ(オス)5092の4極の制御端子は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The IC tag chip 12 according to the first to third embodiments is built in the IC chip built-in pin type connector (female) 5082 shown in FIG. The four-pole control terminals of the IC chip built-in pin type connector (female) 5082 correspond to the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. Further, the IC chip 21 of the first to third embodiments is built in the IC chip built-in pin type connector (male) 5092. The four-pole control terminals of the IC chip built-in pin type connector (male) 5092 correspond to the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

図18は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図である。   FIG. 18 is a diagram showing another structure example of the cable having the IC tag attached to the first to third embodiments and the terminal block attached with the IC chip.

図18は、ケーブル端子504に4極の制御端子を持つICタグチップ内蔵ラグ型平面コネクタ5083を有し、端子台501側にも4極の制御端子をもち、ケーブル側のICタグチップ内蔵ラグ型平面コネクタ5083と結合することができるICチップ内蔵端子台側平面コネクタ5093とで結合を実現する構造を示す図である。   FIG. 18 shows an IC tag chip built-in lug type flat connector 5083 having a 4-pole control terminal on the cable terminal 504, and has a 4-pole control terminal on the terminal block 501 side. It is a figure which shows the structure which implement | achieves coupling | bonding with the IC chip built-in terminal block side plane connector 5093 which can be couple | bonded with the connector 5083. FIG.

図18に示すICタグチップ内蔵ラグ型平面コネクタ5083には、前記実施の形態1〜3のICタグチップ12が内蔵されている。ICタグチップ内蔵ラグ型平面コネクタ5083の4極の制御端子は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、ICチップ内蔵端子台側平面コネクタ5093には、前記実施の形態1〜3のICチップ21が内蔵されている。ICチップ内蔵端子台側平面コネクタ5093の4極の制御端子は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The IC tag chip 12 of the first to third embodiments is built in the IC tag chip built-in lug type flat connector 5083 shown in FIG. The four-pole control terminals of the IC tag chip built-in lug type planar connector 5083 correspond to the power supply terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. Further, the IC chip 21 of the first to third embodiments is built in the IC chip built-in terminal block side planar connector 5093. The four-pole control terminals of the IC chip built-in terminal block side planar connector 5093 correspond to the power supply terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

これにより万一、コネクタの接触が悪い場合にお互いの配置を確認しながら調整することができる。   Thereby, in the unlikely event that the contact of the connector is poor, it is possible to adjust while checking the mutual arrangement.

図19は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図である。   FIG. 19 is a diagram showing another structure example of the cable having the IC tag attached to the first to third embodiments and the terminal block attached with the IC chip.

図19は、ケーブル端子504側に4極のケーブル端子側ピン接触部520を持つICタグチップ内蔵ケーブル圧着端子型コネクタ5041を有し、端子台501側にも4極の端子台側ピン接触部530を持ち、ICタグチップ内蔵ケーブル圧着端子型コネクタ5041と結合することができるICチップ内蔵ケーブル圧着端子型コネクタ5094とで結合を実現する構造を示す図である。   19 has an IC tag chip built-in cable crimping terminal type connector 5041 having a 4-pole cable terminal side pin contact portion 520 on the cable terminal 504 side, and a 4-pole terminal block side pin contact portion 530 also on the terminal block 501 side. FIG. 5 is a view showing a structure that realizes coupling with an IC chip built-in cable crimp terminal connector 5094 that can be coupled to an IC tag chip built-in cable crimp terminal connector 5041.

図19に示すICタグチップ内蔵ケーブル圧着端子型コネクタ5041には、前記実施の形態1〜3のICタグチップ12が内蔵されている。ICタグチップ内蔵ケーブル圧着端子型コネクタ5041の4極のケーブル端子側ピン接触部520は、それぞれ、電源端子13、クロック端子14、データ端子15、グランド端子16に相当する。また、ICチップ内蔵ケーブル圧着端子型コネクタ5094には、前記実施の形態1〜3のICチップ21が内蔵されている。ICチップ内蔵ケーブル圧着端子型コネクタ5094の4極の端子台側ピン接触部530は、それぞれ、電源端子22、クロック端子23、データ端子24、グランド端子25に相当する。   The IC tag chip 12 according to the first to third embodiments is built in a cable crimp terminal type connector 5041 with a built-in IC tag chip shown in FIG. The 4-pole cable terminal side pin contact portion 520 of the IC tag chip built-in cable crimp terminal connector 5041 corresponds to the power terminal 13, the clock terminal 14, the data terminal 15, and the ground terminal 16, respectively. Further, the IC chip 21 of the first to third embodiments is built in the IC chip built-in cable crimp terminal connector 5094. The four-pole terminal block side pin contact portion 530 of the IC chip built-in cable crimp terminal type connector 5094 corresponds to the power terminal 22, the clock terminal 23, the data terminal 24, and the ground terminal 25, respectively.

端子台501でのICタグチップ内蔵ケーブル圧着端子型コネクタ5041の勘合を決定することにより、相互をずれなく配置しやすくすることができる。   By determining the fitting of the IC tag chip built-in cable crimping terminal type connector 5041 in the terminal block 501, it is possible to facilitate the arrangement without deviation.

図20および図21は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図であり、図20は平面図、図21はその断面図である。   20 and 21 are diagrams showing another example of the structure of the terminal block to which the cable to which the IC tag of the first to third embodiments is attached and the IC chip are attached. FIG. 20 is a plan view, and FIG. It is sectional drawing.

この2つの図はケーブル端子の絶縁部5043を有する端子を示し、ICタグチップ12を絶縁体内部に内蔵(図示省略)し、ICタグチップ12から配線され端子台側のICチップ21と電源、クロック、データ、グランドの情報を取り合うための1列に並んだ4極のコネクタ導体部550とICタグアンテナ551を内蔵する。   These two figures show a terminal having an insulating portion 5043 of a cable terminal. The IC tag chip 12 is built in the insulator (not shown), and the IC chip 21 wired from the IC tag chip 12 and the power supply, clock, A 4-pole connector conductor portion 550 and an IC tag antenna 551 are arranged in a line for sharing data and ground information.

図22および図23は、前記実施の形態1〜3のICタグを貼付したケーブルとICチップを貼付した端子台の別の構造例を示す図であり、図22は平面図、図23はその断面図である。   22 and 23 are views showing another example of the structure of the terminal block with the IC tag attached to the cable with the IC tag attached with the first to third embodiments, FIG. 22 is a plan view, and FIG. It is sectional drawing.

図22及び図23は、端子台501側に内蔵されたICチップ21から配線された4極の端子台側コネクタ導体部561を持ち、ICタグチップ内蔵ケーブル端子のコネクタ導体部550と結合することができるICチップ内蔵ケーブル端子台の構造を示す図である。端子台501でのケーブル端子の絶縁部との勘合を決定することにより、相互をずれなく配置しやすくすることができる。またICタグアンテナ551の配置を確保し、リーダで有効に読み取りやすくすることができる。また、図24はケーブル端子が端子台に接続された状態を示す図である。   22 and 23 have a 4-pole terminal block side connector conductor portion 561 wired from the IC chip 21 built in the terminal block 501 side, and can be coupled to the connector conductor portion 550 of the cable terminal with a built-in IC tag chip. It is a figure which shows the structure of the cable terminal block with a built-in IC chip. By determining the fitting of the cable terminal with the insulating portion of the terminal block 501, it is possible to easily arrange them without deviation. Further, it is possible to secure the arrangement of the IC tag antenna 551 and make it easy to read effectively with a reader. FIG. 24 is a diagram showing a state in which the cable terminal is connected to the terminal block.

したがって、前記実施の形態1〜4によれば、原子力発電所等のケーブルと端子台の分離、結合が無線ICタグとICチップによって、効率的かつ自動的に確認することが可能となる。   Therefore, according to the first to fourth embodiments, it is possible to efficiently and automatically confirm the separation and coupling between the cable and the terminal block of a nuclear power plant or the like by the wireless IC tag and the IC chip.

また、従来は紙などの識別タグを人手でケーブル端子に取り付け、かつ取り付けた識別タグが作業環境により脱落すると、紛失経歴の管理が困難であったが、外部読み取りを定期的に一括で行うことにより、無線ICタグまたはICチップの単一故障を遠隔で連続的に監視することが可能となり、無線ICタグまたはICチップの単品の信頼性を著しく高める必要性がなくなり、コスト低減が図れる。   In the past, when an identification tag such as paper was manually attached to the cable terminal and the attached identification tag was dropped due to the work environment, it was difficult to manage the loss history. Thus, it becomes possible to continuously monitor a single failure of the wireless IC tag or IC chip remotely, eliminating the need to remarkably improve the reliability of a single wireless IC tag or IC chip, and reducing the cost.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態においては、原子力発電所等のケーブルの接続について説明したが、これに限定されるものではなく、火力発電所のケーブル、通信回線のケーブル、工場のケーブル等についても適用可能である。   For example, in the above-described embodiment, the connection of a cable for a nuclear power plant has been described. However, the present invention is not limited to this, and can be applied to a thermal power plant cable, a communication line cable, a factory cable, and the like. It is.

本発明は、原子力発電所等のケーブルの接続確認において適用可能であり、特に、ケーブルの本数が膨大になるほど本発明の効果は有効である。   The present invention can be applied in cable connection confirmation at a nuclear power plant or the like, and in particular, the effect of the present invention is more effective as the number of cables increases.

Claims (19)

第1の認識番号が保存される無線ICタグチップと、
第2の認識番号が保存されるICチップと、
前記第1の認識番号を無線により読み取る読み取り装置とを有し、
前記無線ICタグチップと前記ICチップとが電気的に接続されることにより、前記読み取り装置が、前記無線ICタグチップを介して前記第2の認識番号を読み取ることを特徴とする無線ICタグシステム。
A wireless IC tag chip in which a first identification number is stored;
An IC chip in which a second identification number is stored;
A reading device that wirelessly reads the first identification number;
The wireless IC tag system, wherein the wireless IC tag chip and the IC chip are electrically connected, whereby the reading device reads the second identification number via the wireless IC tag chip.
請求項1記載の無線ICタグシステムにおいて、
前記読み取り装置の電波エリア内に複数の無線ICタグチップが存在し、
前記読み取り装置は、前記複数の無線ICタグチップのそれぞれに保存された前記第1の認識番号を、輻輳制御の手法により読み取ることを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 1, wherein
There are a plurality of wireless IC tag chips in the radio wave area of the reading device,
The wireless IC tag system, wherein the reading device reads the first identification number stored in each of the plurality of wireless IC tag chips by a congestion control technique.
請求項1記載の無線ICタグシステムにおいて、
前記無線ICタグチップは、
前記読み取り装置からの交流のエネルギを直流の電源電圧に変換する整流回路と、
前記整流回路の出力信号からクロック信号を復調するクロック抽出回路と、
前記クロック抽出回路から出力された前記クロック信号をカウントするカウンタと、
前記カウンタの値がメモリアドレスに対応し、前記第1の認識番号が保存されるメモリと、
前記メモリ内の前記第1の認識番号を前記読み取り装置へ送信する送信回路とを有することを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 1, wherein
The wireless IC tag chip is
A rectifier circuit for converting AC energy from the reader into a DC power supply voltage;
A clock extraction circuit for demodulating a clock signal from the output signal of the rectifier circuit;
A counter that counts the clock signal output from the clock extraction circuit;
A memory in which the value of the counter corresponds to a memory address and the first identification number is stored;
A wireless IC tag system, comprising: a transmission circuit that transmits the first identification number in the memory to the reading device.
請求項1記載の無線ICタグシステムにおいて、
前記ICチップは、
前記無線ICタグチップから出力されたクロック信号をカウントするカウンタと、
前記カウンタの値がメモリアドレスに対応し、前記第2の認識番号が保存されるメモリとを有し、
前記メモリは、前記第2の認識番号を前記無線ICタグチップへ出力することを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 1, wherein
The IC chip is
A counter for counting clock signals output from the wireless IC tag chip;
The counter value corresponds to a memory address, and the second identification number is stored in a memory,
The wireless IC tag system, wherein the memory outputs the second identification number to the wireless IC tag chip.
請求項1記載の無線ICタグシステムにおいて、
前記ICチップは、整流回路と送信回路とを有し、無線ICタグチップとしても機能することを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 1, wherein
The IC chip includes a rectifier circuit and a transmission circuit, and functions as a wireless IC tag chip.
請求項1記載の無線ICタグシステムにおいて、
前記第1の認識番号及び前記第2の認識番号が保存されるデータベースを有し、
前記データベース上の前記第1の認識番号及び前記第2の認識番号と、前記読み取り装置で読み取られた前記第1の認識番号及び前記第2の認識番号とが照合されることを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 1, wherein
A database in which the first identification number and the second identification number are stored;
The wireless device characterized in that the first recognition number and the second recognition number on the database are collated with the first recognition number and the second recognition number read by the reading device. IC tag system.
請求項1記載の無線ICタグシステムにおいて、
前記無線ICタグチップはケーブルに貼付又は内蔵され、
前記ICチップは端子台に貼付又は内蔵され、
前記第1の認識番号と前記第2の認識番号とを読み取ることにより、前記ケーブルと前記端子台の接続が確認されることを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 1, wherein
The wireless IC tag chip is attached to or built in a cable,
The IC chip is attached to or built in the terminal block,
The wireless IC tag system, wherein the connection between the cable and the terminal block is confirmed by reading the first identification number and the second identification number.
請求項7記載の無線ICタグシステムにおいて、
前記読み取り装置により読み取られた前記第2の認識番号の値がゼロのとき、前記ケーブルと前記端子台とが接続されていないと認識されることを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 7, wherein
The wireless IC tag system, wherein when the value of the second identification number read by the reading device is zero, it is recognized that the cable and the terminal block are not connected.
請求項7記載の無線ICタグシステムにおいて、
前記第1の認識番号及び前記第2の認識番号が保存されるデータベースを有し、
前記データベース上の前記第1の認識番号及び前記第2の認識番号と、前記読み取り装置で読み取られた前記第1の認識番号及び前記第2の認識番号とが照合され、前記ケーブルと前記端子台の接続が確認されることを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 7, wherein
A database in which the first identification number and the second identification number are stored;
The first recognition number and the second recognition number on the database are compared with the first recognition number and the second recognition number read by the reading device, and the cable and the terminal block The wireless IC tag system is characterized in that the connection is confirmed.
請求項7記載の無線ICタグシステムにおいて、
前記無線ICタグチップと前記ICチップのそれぞれの接続端子は、ピン型圧着方式、プラグ/ジャック方式、USB型プラグ/ジャック方式、レバー方式、蓋方式のいずれかのコネクタであることを特徴とする無線ICタグシステム。
The wireless IC tag system according to claim 7, wherein
Each of the connection terminals of the wireless IC tag chip and the IC chip is a connector of any one of a pin-type crimping method, a plug / jack method, a USB-type plug / jack method, a lever method, and a lid method. IC tag system.
第1の認識番号が保存され、読み取り装置と無線で通信を行う無線ICタグチップと、
第2の認識番号が保存されるICチップとを有し、
前記無線ICタグチップと前記ICチップとが電気的に接続されることにより、前記第1の認識番号と前記第2の認識番号とが前記読み取り装置へ送信されることを特徴とする無線ICタグ。
A wireless IC tag chip that stores a first identification number and communicates wirelessly with a reader;
An IC chip in which a second identification number is stored,
The wireless IC tag, wherein the wireless IC tag chip and the IC chip are electrically connected to transmit the first identification number and the second identification number to the reading device.
請求項11記載の無線ICタグにおいて、
前記無線ICタグチップは、
前記読み取り装置からの交流のエネルギを直流の電源電圧に変換する整流回路と、
前記整流回路の出力信号からクロック信号を復調するクロック抽出回路と、
前記クロック抽出回路から出力された前記クロック信号をカウントするカウンタと、
前記カウンタの値がメモリアドレスに対応し、前記第1の認識番号が保存されるメモリと、
前記メモリ内の前記第1の認識番号を前記読み取り装置へ送信する送信回路とを有することを特徴とする無線ICタグ。
The wireless IC tag according to claim 11, wherein
The wireless IC tag chip is
A rectifier circuit for converting AC energy from the reader into a DC power supply voltage;
A clock extraction circuit for demodulating a clock signal from the output signal of the rectifier circuit;
A counter that counts the clock signal output from the clock extraction circuit;
A memory in which the value of the counter corresponds to a memory address and the first identification number is stored;
A wireless IC tag, comprising: a transmission circuit that transmits the first identification number in the memory to the reading device.
請求項11記載の無線ICタグにおいて、
前記ICチップは、
前記無線ICタグチップから出力されたクロック信号をカウントするカウンタと、
前記カウンタの値がメモリアドレスに対応し、前記第2の認識番号が保存されるメモリとを有し、
前記メモリは、前記第2の認識番号を前記無線ICタグチップへ出力することを特徴とする無線ICタグ。
The wireless IC tag according to claim 11, wherein
The IC chip is
A counter for counting clock signals output from the wireless IC tag chip;
The counter value corresponds to a memory address and the second identification number is stored.
The wireless IC tag, wherein the memory outputs the second identification number to the wireless IC tag chip.
請求項13に記載の無線ICタグにおいて、
前記ICチップは、予め記憶される所定値を上記カウンタの初期値として設定し、
該カウンタの値が所定の値にあると上記第2の識別番号の出力を行うことを特徴とする無線ICタグ。
The wireless IC tag according to claim 13, wherein
The IC chip sets a predetermined value stored in advance as an initial value of the counter,
The wireless IC tag, wherein the second identification number is output when the value of the counter is a predetermined value.
請求項11記載の無線ICタグにおいて、
前記ICチップは、整流回路と送信回路とを有し、無線ICタグチップとしても機能することを特徴とする無線ICタグ。
The wireless IC tag according to claim 11, wherein
The IC chip includes a rectifier circuit and a transmission circuit, and functions as a wireless IC tag chip.
請求項11記載の無線ICタグにおいて、
前記第1の認識番号及び前記第2の認識番号が保存されるデータベースにより、
前記データベース上の前記第1の認識番号及び前記第2の認識番号と、前記読み取り装置で読み取られた前記第1の認識番号及び前記第2の認識番号とが照合されることを特徴とする無線ICタグ。
The wireless IC tag according to claim 11, wherein
A database in which the first identification number and the second identification number are stored;
The wireless device characterized in that the first recognition number and the second recognition number on the database are collated with the first recognition number and the second recognition number read by the reading device. IC tag.
請求項11記載の無線ICタグにおいて、
前記無線ICタグチップはケーブルに貼付又は内蔵され、
前記ICチップは端子台に貼付又は内蔵され、
前記第1の認識番号と前記第2の認識番号とを読み取ることにより、前記ケーブルと前記端子台の接続が確認されることを特徴とする無線ICタグ。
The wireless IC tag according to claim 11, wherein
The wireless IC tag chip is attached to or built in a cable,
The IC chip is attached to or built in the terminal block,
The wireless IC tag is characterized in that the connection between the cable and the terminal block is confirmed by reading the first identification number and the second identification number.
請求項17記載の無線ICタグにおいて、
前記読み取り装置により読み取られた前記第2の認識番号の値がゼロのとき、前記ケーブルと前記端子台とが接続されていないと認識されることを特徴とする無線ICタグ。
The wireless IC tag according to claim 17,
The wireless IC tag, wherein when the value of the second identification number read by the reading device is zero, it is recognized that the cable and the terminal block are not connected.
請求項17記載の無線ICタグにおいて、
前記無線ICタグチップと前記ICチップのそれぞれの接続端子は、ピン型圧着方式、プラグ/ジャック方式、USB型プラグ/ジャック方式、レバー方式、蓋方式のいずれかのコネクタであることを特徴とする無線ICタグ。
The wireless IC tag according to claim 17,
Each of the connection terminals of the wireless IC tag chip and the IC chip is a connector of any one of a pin-type crimping method, a plug / jack method, a USB-type plug / jack method, a lever method, and a lid method. IC tag.
JP2008523551A 2006-07-03 2006-07-03 Wireless IC tag and wireless IC tag system Expired - Fee Related JP4892557B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/313207 WO2008004269A1 (en) 2006-07-03 2006-07-03 Wireless ic tag and wireless ic tag system

Publications (2)

Publication Number Publication Date
JPWO2008004269A1 true JPWO2008004269A1 (en) 2009-12-03
JP4892557B2 JP4892557B2 (en) 2012-03-07

Family

ID=38894249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008523551A Expired - Fee Related JP4892557B2 (en) 2006-07-03 2006-07-03 Wireless IC tag and wireless IC tag system

Country Status (2)

Country Link
JP (1) JP4892557B2 (en)
WO (1) WO2008004269A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157544A (en) * 2007-12-26 2009-07-16 Hitachi-Ge Nuclear Energy Ltd Wireless ic tag system and method for reading recognition number
JP5131100B2 (en) * 2008-09-08 2013-01-30 辰巳電子工業株式会社 Wiring inspection apparatus and wiring inspection method
CN108445324A (en) * 2018-03-26 2018-08-24 杭州讯能科技有限公司 A kind of recognition methods, system, device and readable storage medium storing program for executing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174406A (en) * 1990-08-03 1992-06-22 Nippon Telegr & Teleph Corp <Ntt> Connector with memory element
JPH05173042A (en) * 1991-12-25 1993-07-13 Nippon Telegr & Teleph Corp <Ntt> Optical connector with identification circuit and optical matrix switch using the same
JP2004165089A (en) * 2002-11-15 2004-06-10 Tokyo Tsushinki Kogyo Kk Wiring apparatus
JP2005315653A (en) * 2004-04-27 2005-11-10 Nippon Signal Co Ltd:The Mounting state inspection device
WO2005119585A1 (en) * 2004-06-02 2005-12-15 Matsushita Electric Industrial Co., Ltd. State recognition tag
JP2006190241A (en) * 2004-12-09 2006-07-20 Hokkaido Univ Radio id tag, article management method and article management system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174406A (en) * 1990-08-03 1992-06-22 Nippon Telegr & Teleph Corp <Ntt> Connector with memory element
JPH05173042A (en) * 1991-12-25 1993-07-13 Nippon Telegr & Teleph Corp <Ntt> Optical connector with identification circuit and optical matrix switch using the same
JP2004165089A (en) * 2002-11-15 2004-06-10 Tokyo Tsushinki Kogyo Kk Wiring apparatus
JP2005315653A (en) * 2004-04-27 2005-11-10 Nippon Signal Co Ltd:The Mounting state inspection device
WO2005119585A1 (en) * 2004-06-02 2005-12-15 Matsushita Electric Industrial Co., Ltd. State recognition tag
JP2006190241A (en) * 2004-12-09 2006-07-20 Hokkaido Univ Radio id tag, article management method and article management system

Also Published As

Publication number Publication date
JP4892557B2 (en) 2012-03-07
WO2008004269A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
US7663491B2 (en) Substrate damage detection mechanism using RFID tag
JP6511493B2 (en) Protocol for communication between radio frequency identification (RFID) tag and connection device and related system and method
CN104322075B (en) Communication between multiple RFID-connected tags and one or more devices and related systems and methods
RU2010138051A (en) POWER SUPPLY SYSTEM, METHOD OF ITS USE AND SUNNY MODULE
CN104009778B (en) Elementary cell and noncontact unit for non-galvanic connection
JP2008525675A (en) Sealing device
JP4892557B2 (en) Wireless IC tag and wireless IC tag system
CN103308818B (en) Testing and verifying circuit of plugging state of flying plug of initiating explosive device on satellite
JP2015512085A (en) Radio frequency identification (RFID) connection tag communication protocol and related systems and methods
CN202548576U (en) Intelligent data control terminal
CN102165665A (en) System and method for efficient association of a power outlet and device
JP2021521537A (en) Self-powered semi-active electronic tag with autonomous processing function and its communication procedure
CN105872060A (en) Communication method and system, and data collection end device
CN105575947A (en) Display substrate, a display device and identity recognition method of display device
JP2005315653A (en) Mounting state inspection device
JP4931435B2 (en) Wiring information management system
JP2009157544A (en) Wireless ic tag system and method for reading recognition number
CN101644553B (en) Monitoring and data transmission system of exploder
CN107393282A (en) A kind of Multi-functional data collector
CN203465752U (en) Management identification device based on radio frequency technology
CN109243168A (en) A kind of connection adjustment method of the circuit breaker system with infrared communication function
US6805293B2 (en) Data collection system
JP2006119910A (en) Facility patrol data gathering system of plant facility
CN217640249U (en) Electronic seal
US8476892B2 (en) Core recognition system and core recognition method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees