JPWO2007049475A1 - Test equipment, fixture board, and pin electronics card - Google Patents
Test equipment, fixture board, and pin electronics card Download PDFInfo
- Publication number
- JPWO2007049475A1 JPWO2007049475A1 JP2007542313A JP2007542313A JPWO2007049475A1 JP WO2007049475 A1 JPWO2007049475 A1 JP WO2007049475A1 JP 2007542313 A JP2007542313 A JP 2007542313A JP 2007542313 A JP2007542313 A JP 2007542313A JP WO2007049475 A1 JPWO2007049475 A1 JP WO2007049475A1
- Authority
- JP
- Japan
- Prior art keywords
- filter
- test
- device under
- under test
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスを試験する試験装置であって、被試験デバイスが出力する出力信号から、プリエンファシス回路による強調成分を除去するフィルタと、フィルタが出力する信号を計測し、計測結果に基づいて被試験デバイスの良否を判定する試験部とを備える試験装置を提供する。当該試験装置により、プリエンファシス回路を備える被試験デバイスのプリエンファシス機能を精度よく試験することができる。A test apparatus for testing a device under test including a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal, and a filter that removes an emphasis component by the pre-emphasis circuit from an output signal output by the device under test A test apparatus is provided that includes a test unit that measures a signal output from a filter and determines pass / fail of a device under test based on a measurement result. The test apparatus can accurately test the pre-emphasis function of the device under test including the pre-emphasis circuit.
Description
本発明は、半導体回路等の被試験デバイスのプリエンファシス機能を試験する試験装置、試験装置に用いられるフィクスチャボード、及びピンエレクトロニクスカードに関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願2005−315294 出願日 2005年10月28日The present invention relates to a test apparatus for testing a pre-emphasis function of a device under test such as a semiconductor circuit, a fixture board used in the test apparatus, and a pin electronics card. This application is related to the following Japanese application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
Japanese Patent Application No. 2005-315294 Filing Date October 28, 2005
従来、半導体回路等の電子デバイスにおいて、出力信号の所定の成分を強調して出力するデバイスが知られている。例えば、電子デバイスの実装時において、伝送線路における減衰分を予め補正した出力信号を出力すべく、出力信号の所定の成分を強調するプリエンファシス回路が知られている。 Conventionally, in an electronic device such as a semiconductor circuit, a device that emphasizes and outputs a predetermined component of an output signal is known. For example, when an electronic device is mounted, a pre-emphasis circuit that emphasizes a predetermined component of an output signal is known to output an output signal in which attenuation in a transmission line is corrected in advance.
プリエンファシス回路は、例えば出力信号の立ち上がり及び立ち下がりを強調した波形を出力する。当該出力信号が、実装時における伝送線路を伝搬することにより、受信側の回路では、減衰成分が補正された信号を受け取ることができる。電子デバイスがプリエンファシス回路を有する場合、当該プリエンファシス回路が正常に機能しているか否かを試験する必要がある。現在、関連する特許文献等は認識していないので、その記載を省略する。 The pre-emphasis circuit outputs, for example, a waveform that emphasizes the rise and fall of the output signal. When the output signal propagates through the transmission line at the time of mounting, the circuit on the receiving side can receive the signal whose attenuation component is corrected. When an electronic device has a pre-emphasis circuit, it is necessary to test whether the pre-emphasis circuit is functioning normally. Since related patent documents are not recognized at present, the description is omitted.
しかし、プリエンファシス回路を備える電子デバイスを試験する場合、プリエンファシス回路の機能を試験することは困難である。一般に、被試験デバイスと試験装置との間の信号伝送距離は、実装時における信号伝送距離に比べ非常に短い。このため、試験装置は、所定の成分が強調された出力信号を測定することとなり、被試験デバイスのプリエンファシス回路の機能を精度よく試験することができなかった。 However, when testing an electronic device including a pre-emphasis circuit, it is difficult to test the function of the pre-emphasis circuit. In general, the signal transmission distance between the device under test and the test apparatus is much shorter than the signal transmission distance at the time of mounting. For this reason, the test apparatus measures an output signal in which a predetermined component is emphasized, and cannot accurately test the function of the pre-emphasis circuit of the device under test.
例えば、被試験デバイスの出力信号のセットアップタイム及びホールドタイムを試験するべく、所定のタイミングにおける出力信号の論理値を検出する場合、当該所定のタイミングによっては、出力信号の強調された箇所において論理値を検出することとなり、実装時において受信回路が受け取る出力信号の論理値とは異なる値となってしまう場合がある。 For example, when detecting the logical value of an output signal at a predetermined timing in order to test the setup time and hold time of the output signal of the device under test, depending on the predetermined timing, the logical value at an emphasized portion of the output signal May be detected, which may result in a value different from the logical value of the output signal received by the receiving circuit at the time of mounting.
また、出力信号の論理値ではなく、出力信号の波形を検出して、当該波形と規定の波形とを比較することも考えられる。出力信号の波形を検出する手段として、リアルタイムオシロスコープ、サンプリングオシロスコープ、タイムインターバルアナライザ等が知られている。しかし、これらの装置を用いた場合、試験時間が長くなりデバイス量産のスループットが低下してしまう。 It is also conceivable to detect the waveform of the output signal instead of the logical value of the output signal and compare the waveform with a prescribed waveform. As means for detecting the waveform of the output signal, a real-time oscilloscope, a sampling oscilloscope, a time interval analyzer, and the like are known. However, when these apparatuses are used, the test time becomes long and the throughput of mass production of devices decreases.
また、出力信号の波形を検出する手段としてデジタイザ回路が知られているが、デジタイザ回路を用いて試験する場合、試験装置における多数の入力回路のそれぞれにデジタイザ回路を実装しなければならない。このため、試験装置のコストが多大となってしまう。 A digitizer circuit is known as means for detecting the waveform of the output signal. However, when testing using the digitizer circuit, the digitizer circuit must be mounted on each of a large number of input circuits in the test apparatus. For this reason, the cost of a test apparatus will become great.
また、従来の試験装置を用いて、ストローブタイミングを順次変化させ、出力信号の波形をプロットする方法も考えられる。しかし、試験装置は、試験周期毎にストローブタイミングを変化させるので、十分なサンプリング数で測定するには非常に時間がかかってしまう。このように、従来の試験装置は、プリエンファシス回路を備えるデバイスを精度よく試験できず、又は精度よく試験するには非常にコストがかかってしまう。 A method of plotting the waveform of the output signal by sequentially changing the strobe timing using a conventional test apparatus is also conceivable. However, since the test apparatus changes the strobe timing for each test cycle, it takes a very long time to measure with a sufficient number of samplings. As described above, the conventional test apparatus cannot accurately test the device including the pre-emphasis circuit, or it is very expensive to accurately test the device.
このため本発明の一つの側面においては、上述した課題を解決することのできる試験装置、及びフィクスチャボード、及びピンエレクトロニクスカードを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Therefore, an object of one aspect of the present invention is to provide a test apparatus, a fixture board, and a pin electronics card that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するために、本発明の第1の形態においては、出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスのプリエンファシス機能を試験する試験装置であって、被試験デバイスが出力する出力信号に対して、被試験デバイスの実装時における伝送線路において出力信号に生じる減衰と略同一の減衰を生じさせるフィルタと、フィルタが出力する信号を計測し、計測結果に基づいて被試験デバイスのプリエンファシス機能を試験する試験部とを備える試験装置を提供する。 In order to solve the above-described problem, in a first embodiment of the present invention, a test apparatus for testing a pre-emphasis function of a device under test including a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal. Measures the output signal output from the device under test, the filter that causes the same attenuation as the output signal on the transmission line when the device under test is mounted, and the signal output from the filter. And a test unit for testing the pre-emphasis function of the device under test based on the above.
フィルタは、被試験デバイスが出力する出力信号から、プリエンファシス回路による強調成分を除去することにより、当該減衰を生じさせてよい。試験装置は、プリエンファシス回路が生成すべき強調成分についての強調成分情報が予め与えられ、強調成分情報に基づいて、フィルタの信号通過特性を制御するフィルタ制御部を更に備えてよい。 The filter may cause the attenuation by removing the emphasis component by the pre-emphasis circuit from the output signal output from the device under test. The test apparatus may further include a filter control unit that is given in advance enhancement component information about the enhancement component to be generated by the pre-emphasis circuit and controls the signal pass characteristic of the filter based on the enhancement component information.
電子デバイスは、生成すべき強調成分を定める設定値を格納する設定レジスタを備え、プリエンファシス回路は、設定レジスタが格納した設定値に応じた強調成分を生成し、試験装置は、設定レジスタが格納した設定値を取得し、取得した設定値に基づいて、フィルタの信号通過特性を制御するフィルタ制御部を更に備えてよい。 The electronic device includes a setting register that stores a setting value that determines an emphasis component to be generated, the pre-emphasis circuit generates an emphasis component according to the setting value stored in the setting register, and the test apparatus stores the setting register A filter control unit that acquires the set value and controls the signal pass characteristic of the filter based on the acquired set value may be further provided.
試験部は、フィルタが出力する出力信号が、被試験デバイスに対して予め定められたセットアップタイム及びホールドタイムを満たすか否かに基づいて、被試験デバイスのプリエンファシス機能を試験してよい。 The test unit may test the pre-emphasis function of the device under test based on whether or not the output signal output from the filter satisfies a setup time and a hold time predetermined for the device under test.
フィルタは、それぞれ異なる線路長の複数の伝送線路を有し、フィルタ制御部は、出力信号を、いずれの伝送線路に通過させるかを選択することにより、信号通過特性を制御してよい。 The filter may include a plurality of transmission lines having different line lengths, and the filter control unit may control the signal passing characteristics by selecting which transmission line the output signal is to be passed through.
試験装置は、被試験デバイスを載置するパフォーマンスボードと、試験部とパフォーマンスボードとを電気的に接続するケーブルを有するフィクスチャボードとを更に備え、フィルタは、フィクスチャボードに設けられてよい。フィルタは、フィクスチャボードに設けられたケーブルを伝送線路として、出力信号を通過させてよい。 The test apparatus may further include a performance board on which the device under test is placed, and a fixture board having a cable that electrically connects the test unit and the performance board, and the filter may be provided on the fixture board. The filter may allow an output signal to pass through a cable provided on the fixture board as a transmission line.
試験装置は、被試験デバイスを載置するパフォーマンスボードと、試験部とパフォーマンスボードとを電気的に接続するケーブルを有するフィクスチャボードとを更に備え、フィルタは、試験部に設けられてよい。 The test apparatus may further include a performance board on which the device under test is placed, and a fixture board having a cable that electrically connects the test unit and the performance board, and the filter may be provided in the test unit.
試験装置は、被試験デバイスが出力する出力信号を、フィルタに入力するか、又は試験部に入力するかを切り替える切替部を更に備えてよい。試験装置は、フィルタを通過した出力信号と、フィルタを通過しない出力信号とを比較し、フィルタにおける信号通過特性が予め定められた特性と略一致するか否かを評価するフィルタ評価部を更に備えてよい。試験部は、フィルタ評価部において、特性が略一致した場合に、被試験デバイスを試験してよい。 The test apparatus may further include a switching unit that switches whether an output signal output from the device under test is input to the filter or the test unit. The test apparatus further includes a filter evaluation unit that compares an output signal that has passed through the filter with an output signal that has not passed through the filter, and evaluates whether or not the signal pass characteristic of the filter substantially matches a predetermined characteristic. It's okay. The test unit may test the device under test when the filter evaluation unit substantially matches the characteristics.
本発明の第2の形態においては、出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスのプリエンファシス機能を試験する試験装置において、被試験デバイスを載置するパフォーマンスボードと、被試験デバイスの良否を判定する試験部とを接続するフィクスチャボードであって、被試験デバイスが出力する出力信号に対して、被試験デバイスの実装時における伝送線路において出力信号に生じる減衰と略同一の減衰を生じさせるフィルタを備えるフィクスチャボードを提供する。 In the second embodiment of the present invention, in a test apparatus for testing a pre-emphasis function of a device under test having a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal, a performance board on which the device under test is mounted And a test board that determines whether the device under test is good or bad, with respect to the output signal output from the device under test, the attenuation that occurs in the output signal on the transmission line when the device under test is mounted A fixture board having a filter that produces substantially the same attenuation as the above is provided.
本発明の第3の形態においては、出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスのプリエンファシス機能を試験する試験装置において、被試験デバイスの各ピンと信号の授受を行うピンエレクトロニクスカードであって、被試験デバイスが出力する出力信号に対して、被試験デバイスの実装時における伝送線路において出力信号に生じる減衰と略同一の減衰を生じさせるフィルタを備えるピンエレクトロニクスカードを提供する。 According to a third aspect of the present invention, in a test apparatus for testing a pre-emphasis function of a device under test that includes a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal, the signals are exchanged with each pin of the device under test. A pin electronics card comprising a filter that produces substantially the same attenuation as the output signal in the transmission line when the device under test is mounted on the output signal output from the device under test I will provide a.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
10・・・切替部、20・・・フィルタ、22・・・伝送線路、24・・・回路ブロック、26・・・誘導成分、28・・・抵抗成分、30・・・試験部、32・・・回路ブロック、34・・・可変抵抗成分、36・・・可変容量成分、40・・・フィルタ制御部、50・・・パフォーマンスボード、60・・・フィクスチャボード、70・・・ピンエレクトロニクスカード、72・・・コンパレータ、100・・・試験装置、200・・・被試験デバイス、210・・・プリエンファシス回路、220・・・設定レジスタ
DESCRIPTION OF SYMBOLS 10 ... Switching part, 20 ... Filter, 22 ... Transmission line, 24 ... Circuit block, 26 ... Inductive component, 28 ... Resistance component, 30 ... Test part, 32. ..
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the claimed invention, and all combinations of features described in the embodiments are invented. It is not always essential to the solution.
図1は、被試験デバイス200を試験する試験装置100の構成の一例を示す図である。被試験デバイス200は、半導体回路等の電子デバイスであって、出力端にプリエンファシス回路210を有する。被試験デバイス200は、予め定められた仕様に適合した出力信号を生成して、プリエンファシス回路210に入力する。プリエンファシス回路210は、被試験デバイス200が出力する出力信号の所定の成分を強調して出力する。例えば、プリエンファシス回路210は、被試験デバイス200の実装時に、出力信号が伝搬する伝送線路における減衰に応じて、出力信号の立ち上がり及び立ち下がりを強調した波形を出力する。
FIG. 1 is a diagram illustrating an example of a configuration of a
プリエンファシス回路210は、出力信号の高周波成分を強調する回路であってよい。例えば、プリエンファシス回路210は、出力信号の伝送線路における高周波のインピーダンスを下げた回路であってよく、出力信号に高調波成分を重畳する回路であってもよい。このような構成により、被試験デバイス200は、実装時において出力信号を受信側の回路に伝送する場合において、伝送線路における損失を予め補正した信号を出力することができる。つまり、受信側の回路に対して、予め定められた仕様に適合した信号を伝送することができる。
The
試験装置100は、切替部(10−1及び10−2、以下10と総称する)、フィルタ20、及び試験部30を備える。フィルタ20は、被試験デバイス200が出力する出力信号に対して、被試験デバイス200の実装時における伝送線路において出力信号に生じる減衰と略同一の減衰を生じさせる。例えば、フィルタ20は、被試験デバイス200が出力する出力信号から、プリエンファシス回路210が生成すべき強調成分を除去することにより、当該減衰を生じさせる。プリエンファシス回路210が生成すべき強調成分は、被試験デバイス200の実装時における伝送線路で生じる信号の減衰量により、予め定められる。例えば、プリエンファシス回路210は、当該減衰量に応じた設計仕様、及び設定値等を有する。フィルタ20は、例えばローパスフィルタであってよい。フィルタ20における信号通過特性は、プリエンファシス回路210の特性に応じて予め定められてよい。例えば、フィルタ20における信号通過特性は、プリエンファシス回路210の設計仕様に基づいて、予め設定されてよい。
The
プリエンファシス回路210の特性は、被試験デバイス200の実装時における出力信号の伝送線路による損失に基づいて設定される。つまり、プリエンファシス回路210は、プリエンファシス回路210に入力される信号と、被試験デバイス200の実装時に受信側の回路が受け取る信号とが略同一の波形となるように、当該信号を補正する。また、フィルタ20は、プリエンファシス回路210が生成すべき強調成分を除去する。このため、プリエンファシス回路210が設計仕様及び設計値等に応じて正常に動作している場合、フィルタ20が出力する信号と、被試験デバイス200の実装時に受信側の回路が受け取る信号とは略同一の波形となる。
The characteristics of the
試験部30は、フィルタ20が出力する信号を計測して、計測結果に基づいてプリエンファシス回路210の機能を試験する。例えば試験部30は、フィルタ20が出力する信号が、被試験デバイス200に対して予め定められたセットアップタイム及びホールドタイムを満たすか否かに基づいて、プリエンファシス回路の良否を判定してよい。フィルタ20が出力する信号は、被試験デバイス200の実装時に受信側の回路が受け取る信号と略同一である。
The
このため、試験部30が受け取る信号は、被試験デバイス200に対して予め定められた仕様を満たすべき信号である。試験部30は、当該信号に基づいて、セットアップタイム及びホールドタイムの試験等の、従来行われている通常の試験を行うことにより、プリエンファシス回路210が正常に動作しているか否かを判定することができる。
For this reason, the signal received by the
切替部10は、被試験デバイス200が出力する出力信号を、フィルタ20に入力するか、又は試験部30に入力するかを切り替える。つまり切替部10は、出力信号をフィルタ20を介して試験部30へ入力して、プリエンファシス回路210を含む被試験デバイス200の試験を行うか、又は出力信号をフィルタ20を介さずに試験部30へ入力して、プリエンファシス回路210を含まない被試験デバイス200の試験を行うかを切り替えることができる。
The switching unit 10 switches whether the output signal output from the device under
切替部10は、高周波特性が良いことが好ましい。例えば切替部10は、高周波リレーであってよく、またMEMS(Micro Electro Mechanical System)リレーであってもよい。また、切替部10は、能動素子を用いず、受動素子を用いることが好ましい。 The switching unit 10 preferably has good high frequency characteristics. For example, the switching unit 10 may be a high-frequency relay or a MEMS (Micro Electro Mechanical System) relay. In addition, the switching unit 10 preferably uses a passive element without using an active element.
図2は、プリエンファシス回路210及びフィルタ20が出力する信号の波形の一例を示す図である。図2に示すように、プリエンファシス回路210は、出力信号の立ち上がり及び立ち下がりを強調して、エッジを急峻にした波形を出力する。
FIG. 2 is a diagram illustrating an example of waveforms of signals output from the
また、フィルタ20は、プリエンファシス回路210が出力する信号から、プリエンファシス回路210が生成すべき強調成分を除去して出力する。これにより、フィルタ20が出力する信号は、被試験デバイス200の実装時に受信側の回路が受け取る信号と略同一となる。
The
図3は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、図1に関連して説明した試験装置100の構成に対して、フィルタ制御部40を更に備える。また、試験装置100は、設定レジスタ220を有する被試験デバイス200を試験する。
FIG. 3 is a diagram illustrating another example of the configuration of the
フィルタ制御部40は、プリエンファシス回路210が生成すべき強調成分についての強調成分情報が予め与えられ、当該強調成分情報に基づいて、フィルタ20の信号通過特性を制御する。例えば、フィルタ制御部40は、使用者等により、当該強調成分情報が与えられてよい。当該強調成分情報は、プリエンファシス回路210の特性に関する情報であってよい。フィルタ制御部40は、当該強調成分を除去できるように、フィルタ20の特性を制御する。
The
また、設定レジスタ220は、プリエンファシス回路210が生成すべき強調成分を定める設定値を格納する。プリエンファシス回路210は、設定レジスタ220が格納した設定値に応じた強調成分を生成する。例えば、設定レジスタ220は、被試験デバイス200の実装時に信号伝送線路の減衰量を設定値として格納してよい。この場合、設定レジスタ220は、当該減衰量を、出力信号の周波数帯毎に格納してもよい。プリエンファシス回路210は、当該設定値に基づいて、信号伝送線路の減衰量を予め補正する。
The setting register 220 stores a setting value that determines an emphasis component to be generated by the
フィルタ制御部40は、設定レジスタ220が格納した設定値を予め取得して、取得した設定値に基づいて、フィルタ20の信号通過特性を制御してよい。例えば、設定値が減衰量を示す場合、フィルタ制御部40は、フィルタ20における信号の減衰量が設定値と略一致するように、フィルタ20の特性を制御する。このような構成により、プリエンファシス回路210の設定が可変である場合にも、当該設定に応じた試験ができる。また、プリエンファシス回路210が、当該強調成分情報又は当該設定値に応じて正常に機能しているかを試験することができる。
The
図4は、試験部30における試験の一例を説明する図である。本例において、試験部30は、入力される信号のセットアップタイム及びホールドタイムが、予め定められた仕様値を満たすか否かを試験する。
FIG. 4 is a diagram for explaining an example of a test in the
セットアップタイムとは、伝送されるデータの論理値が確定するタイミングが、当該データの論理値を検出するクロックのタイミングからどれだけ早いかを示す値であり、ホールドタイムとは、伝送されるデータの論理値が維持される時間が、当該データの論理値を検出するクロックのタイミングからどれだけの長さであるかを示す値である。 The setup time is a value indicating how much the timing at which the logical value of the transmitted data is determined is earlier than the clock timing for detecting the logical value of the data, and the hold time is the hold time of the transmitted data. This is a value indicating how long the logical value is maintained from the clock timing for detecting the logical value of the data.
プリエンファシス回路210は、出力信号のエッジを強調する回路であるので、試験部30は、当該信号が満たすべきセットアップタイム及びホールドタイムの規定値に応じたタイミングで、当該信号の論理値を検出することにより、プリエンファシス回路210が正常に機能しているか否かを判定することができる。
Since the
図5は、試験装置100の動作の一例を示すフローチャートである。まず、フィルタ設定段階S300において、フィルタ制御部40は、予め与えられる強調成分情報に基づいて、フィルタ20の信号通過特性を設定する。次に、第1測定段階S302において、試験部30は、切替部10を制御して、フィルタ20を通過させた出力信号を計測する。また、第2測定段階S304において、試験部30は、切替部10を制御して、フィルタ20を通過させない出力信号を計測する。
FIG. 5 is a flowchart showing an example of the operation of the
そして、信号比較段階S306において、フィルタ20を通過した出力信号と、フィルタ20を通過しない出力信号とを比較して、フィルタ20における信号通過特性が予め定められた特性と略一致するか否かを評価する。例えば、フィルタ20における信号の減衰量が、被試験デバイス200の実装時における伝送線路における信号の減衰量と略一致するか否かを評価する。実装時における伝送線路における信号の減衰量は、上述したように、使用者により予め与えられてよく、また設定レジスタ220における設定値から求めてもよい。信号比較段階S306においては、試験部30が、当該評価を行うフィルタ評価部として機能してよい。
Then, in the signal comparison step S306, the output signal that has passed through the
信号比較段階S306において、フィルタ20における信号通過特性が、所定の特性と一致しない場合、S300からS306の処理を繰り返す。このとき、フィルタ設定段階S300では、信号比較段階S306における評価結果に基づいて、フィルタ20を設定してよい。
In the signal comparison step S306, when the signal pass characteristic in the
信号比較段階S306において、フィルタ20における信号通過特性が、所定の特性と一致した場合、試験段階S308において試験部30は、プリエンファシス回路210を含む被試験デバイス200を試験する。この場合、試験部30は、切替部10を制御して、フィルタ20を通過させた出力信号に基づいて試験する。当該試験においては、上述したように、セットアップタイム及びホールドタイムを試験してよい。
In the signal comparison step S306, when the signal pass characteristic in the
当該試験の精度は、フィルタ20の特性が、実装時における伝送線路の特性と一致しているか否かに依存する。本例における試験によれば、フィルタ20の特性を、実装時における伝送線路の特性と精度よく一致させることができる。このため、被試験デバイス200のプリエンファシス機能を精度よく試験することができる。
The accuracy of the test depends on whether or not the characteristics of the
図6は、フィルタ20の構成の一例を示す図である。本例におけるフィルタ20は、それぞれ異なる線路長の複数の伝送線路(22−1〜22−3、以下22と総称する)を有する。伝送線路22の単位長さあたりの信号減衰量は、被試験デバイス200の実装時に用いられる伝送線路の単位長さあたりの信号減衰量と略同一であってよい。例えば、伝送線路22は、実装時に用いられる伝送線路と略同一の材料で形成されてよい。また、伝送線路22は、基板上に形成されるストリップライン、マイクロストリップライン、又はコプレーナ線路であってよい。
FIG. 6 is a diagram illustrating an example of the configuration of the
フィルタ制御部40は、出力信号を、いずれの伝送線路22に通過させるかを選択することにより、信号通過特性を制御する。例えば、フィルタ制御部40には、強調成分情報として、実装時に用いられる伝送線路の長さが与えられ、当該長さに応じていずれかの伝送線路22を選択してよい。いずれの伝送線路22を選択するかは、切替部10が行ってよい。また、切替部10は、2以上の伝送線路22を選択して、選択した複数の伝送線路22に、出力信号を通過させてよい。このような制御により、出力信号が通過する伝送線路22の長さを、設定すべき特性に応じて所望に選択することができる。
The
図7は、フィルタ20の構成の他の例を示す図である。本例におけるフィルタ20は、縦続接続された複数の回路ブロック24を有する。それぞれの回路ブロック24は、いわゆるLCR回路であって、誘導成分26、容量成分31、及び抵抗成分28を有する。誘導成分26及び抵抗成分28は、前後の回路ブロック24の間で直列に接続される。また、容量成分31は、容量成分31及び抵抗成分28の接続点と、接地電位との間に設けられる。切替部10は、出力信号が通過する回路ブロック24の直列数を制御できることが好ましい。これにより、フィルタ制御部40は、フィルタ20における信号通過特性を制御する。
FIG. 7 is a diagram illustrating another example of the configuration of the
図8は、フィルタ20の構成の他の例を示す図である。本例におけるフィルタ20は、縦続接続された複数の回路ブロック32を有する。それぞれの回路ブロック32は、いわゆるRC回路であって、可変抵抗成分34及び可変容量成分36を有する。可変抵抗成分34は、前後の回路ブロック32を接続する。また、可変容量成分36は、可変抵抗成分34の一端と、接地電位との間に設けられる。
FIG. 8 is a diagram illustrating another example of the configuration of the
切替部10は、出力信号が通過する回路ブロック32の直列数を制御できることが好ましい。これにより、フィルタ制御部40は、フィルタ20における信号通過特性を制御する。また、フィルタ制御部40は、可変抵抗成分34のインピーダンス、及び/又は可変容量成分36の容量値を制御することにより、フィルタ20における信号通過特性を制御してもよい。
It is preferable that the switching unit 10 can control the series number of circuit blocks 32 through which the output signal passes. Thereby, the
図7及び図8において説明した回路ブロック24又は回路ブロック32が有するそれぞれの素子は、個別に製造されたディスクリート部品であってよい。また、回路ブロック24における誘導成分26は、半導体プロセスで形成されるパターンにおける誘導成分であってよい。また、回路ブロック24における各素子の特性は、回路ブロック32における各素子の特性と同様に、可変であってもよい。
Each element included in the
図9は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、図1又は図3に関連して説明した試験装置100の構成に加え、パフォーマンスボード50、フィクスチャボード60、及びピンエレクトロニクスカード70を更に備える。
FIG. 9 is a diagram illustrating another example of the configuration of the
パフォーマンスボード50は、被試験デバイス200を載置する。例えば、パフォーマンスボード50は、いわゆるテストヘッドに設けられる。また、試験部30は、テストヘッドから分離した本体部に設けられる。
The
ピンエレクトロニクスカード70は、試験部30に設けられ、被試験デバイス200と信号の授受を行う。例えば、ピンエレクトロニクスカード70は、被試験デバイス200に信号を出力するドライバと、被試験デバイス200から信号を受け取るコンパレータ72とを有する。当該ドライバ及びコンパレータ72は、被試験デバイス200の各ピンに対応して設けられる。また、ピンエレクトロニクスカード70は、試験装置100と着脱可能に設けられてよい。
The
フィクスチャボード60は、ピンエレクトロニクスカード70を介して、試験部30とパフォーマンスボード50とを電気的に接続する。例えば、フィクスチャボード60は、テストヘッドと本体部との間に設けられ、試験部30とパフォーマンスボード50とを電気的に接続するケーブルを有する。
The
本例において、図1又は図3に関連して説明した切替部10、フィルタ20、及びフィルタ制御部40は、ピンエレクトロニクスカード70に設けられる。例えば、切替部10、フィルタ20、及びフィルタ制御部40は、コンパレータ72とフィクスチャボード60との間に、コンパレータ72毎に設けられる。
In this example, the switching unit 10, the
図10は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、図9において説明した試験装置100の構成に対して、切替部10、フィルタ20、及びフィルタ制御部40が、フィクスチャボード60に設けられる点で相違する。この場合、フィルタ20は、フィクスチャボード60に設けられるケーブルを、図6において説明した伝送線路22として用いてよい。このような構成により、フィルタ20を効率よく設けることができる。
FIG. 10 is a diagram illustrating another example of the configuration of the
図11は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、図9において説明した試験装置100の構成に対し、切替部10、フィルタ20、及びフィルタ制御部40が、パフォーマンスボード50に設けられる点で相違する。このような構成によっても、プリエンファシス回路210を備える被試験デバイス200を精度よく試験することができる。
FIG. 11 is a diagram illustrating another example of the configuration of the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
以上から明らかなように、試験装置100によれば、プリエンファシス回路を備える被試験デバイスのプリエンファシス機能を精度よく試験することができる。
As is clear from the above, according to the
Claims (14)
前記被試験デバイスが出力する前記出力信号に対して、前記被試験デバイスの実装時における伝送線路において前記出力信号に生じる減衰と略同一の減衰を生じさせるフィルタと、
前記フィルタが出力する信号を計測し、計測結果に基づいて前記被試験デバイスの前記プリエンファシス機能を試験する試験部と
を備える試験装置。A test apparatus for testing a pre-emphasis function of a device under test including a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal,
A filter that causes substantially the same attenuation as that generated in the output signal in the transmission line when the device under test is mounted on the output signal output from the device under test;
A test apparatus comprising: a test unit that measures a signal output from the filter and tests the pre-emphasis function of the device under test based on a measurement result.
請求項1に記載の試験装置。The test apparatus according to claim 1, wherein the filter causes the attenuation by removing an emphasis component to be generated by the pre-emphasis circuit from the output signal output from the device under test.
前記プリエンファシス回路は、前記設定レジスタが格納した前記設定値に応じた前記強調成分を生成し、
前記試験装置は、前記設定レジスタが格納した前記設定値を取得し、取得した前記設定値に基づいて、前記フィルタの信号通過特性を制御するフィルタ制御部を更に備える
請求項2に記載の試験装置。The device under test includes a setting register for storing a setting value for determining the emphasized component to be generated,
The pre-emphasis circuit generates the emphasis component according to the setting value stored in the setting register,
The test apparatus according to claim 2, further comprising a filter control unit that acquires the setting value stored in the setting register and controls a signal pass characteristic of the filter based on the acquired setting value. .
請求項2に記載の試験装置。The test unit performs the pre-emphasis function of the device under test based on whether or not the output signal output from the filter satisfies a setup time and hold time predetermined for the device under test. The test apparatus according to claim 2 to be tested.
前記フィルタ制御部は、前記出力信号を、いずれの前記伝送線路に通過させるかを選択することにより、前記信号通過特性を制御する
請求項3又は4に記載の試験装置。The filter has a plurality of transmission lines each having a different line length,
The test apparatus according to claim 3 or 4, wherein the filter control unit controls the signal passing characteristic by selecting which transmission line the output signal is to be passed through.
前記被試験デバイスを載置するパフォーマンスボードと、
前記試験部と前記パフォーマンスボードとを電気的に接続するケーブルを有するフィクスチャボードと
を更に備え、
前記フィルタは、前記フィクスチャボードに設けられる請求項6に記載の試験装置。The test apparatus comprises:
A performance board on which the device under test is placed;
A fixture board having a cable for electrically connecting the test unit and the performance board;
The test apparatus according to claim 6, wherein the filter is provided on the fixture board.
前記被試験デバイスを載置するパフォーマンスボードと、
前記試験部と前記パフォーマンスボードとを電気的に接続するケーブルを有するフィクスチャボードと
を更に備え、
前記フィルタは、前記試験部に設けられる
請求項2に記載の試験装置。The test apparatus comprises:
A performance board on which the device under test is placed;
A fixture board having a cable for electrically connecting the test unit and the performance board;
The test apparatus according to claim 2, wherein the filter is provided in the test unit.
請求項2に記載の試験装置。The test apparatus according to claim 2, further comprising a switching unit that switches whether the output signal output from the device under test is input to the filter or the test unit.
請求項10に記載の試験装置。A filter evaluation unit that compares the output signal that has passed through the filter with the output signal that has not passed through the filter, and evaluates whether or not a signal passing characteristic in the filter substantially matches a predetermined characteristic; The test apparatus according to claim 10 provided.
請求項11に記載の試験装置。The test apparatus according to claim 11, wherein the test unit tests the pre-emphasis function of the device under test when the characteristics are substantially matched in the filter evaluation unit.
前記被試験デバイスが出力する前記出力信号に対して、前記被試験デバイスの実装時における伝送線路において前記出力信号に生じる減衰と略同一の減衰を生じさせるフィルタを備えるフィクスチャボード。In a test apparatus for testing a pre-emphasis function of a device under test that includes a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal, a performance board on which the device under test is mounted, and whether the device under test is good or bad A fixture board that connects a test unit to be judged,
A fixture board comprising a filter that causes the output signal output from the device under test to have substantially the same attenuation as that generated in the output signal in a transmission line when the device under test is mounted.
前記被試験デバイスが出力する前記出力信号に対して、前記被試験デバイスの実装時における伝送線路において前記出力信号に生じる減衰と略同一の減衰を生じさせるフィルタを備えるピンエレクトロニクスカード。In a test apparatus for testing a pre-emphasis function of a device under test that includes a pre-emphasis circuit that emphasizes and outputs a predetermined component of an output signal, a pin electronics card that exchanges signals with each pin of the device under test,
A pin electronics card comprising a filter that causes the output signal output from the device under test to have substantially the same attenuation as that generated in the output signal in a transmission line when the device under test is mounted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007542313A JP4944789B2 (en) | 2005-10-28 | 2006-10-16 | Test equipment, fixture board, and pin electronics card |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005315294 | 2005-10-28 | ||
JP2005315294 | 2005-10-28 | ||
JP2007542313A JP4944789B2 (en) | 2005-10-28 | 2006-10-16 | Test equipment, fixture board, and pin electronics card |
PCT/JP2006/320546 WO2007049475A1 (en) | 2005-10-28 | 2006-10-16 | Testing apparatus, fixture board and pin electronics card |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007049475A1 true JPWO2007049475A1 (en) | 2009-04-30 |
JP4944789B2 JP4944789B2 (en) | 2012-06-06 |
Family
ID=37967588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007542313A Expired - Fee Related JP4944789B2 (en) | 2005-10-28 | 2006-10-16 | Test equipment, fixture board, and pin electronics card |
Country Status (6)
Country | Link |
---|---|
US (1) | US7795879B2 (en) |
JP (1) | JP4944789B2 (en) |
KR (1) | KR100949282B1 (en) |
DE (1) | DE112006003065T5 (en) |
TW (1) | TWI401441B (en) |
WO (1) | WO2007049475A1 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278412A (en) * | 2008-05-15 | 2009-11-26 | Yokogawa Electric Corp | High-speed signal transmission line, and semiconductor test device using the same |
DE102008026276B4 (en) * | 2008-06-02 | 2012-08-09 | Sartorius Weighing Technology Gmbh | Method of inspecting a printed circuit board and electronic device |
US8350583B2 (en) * | 2009-08-12 | 2013-01-08 | International Business Machines Corporation | Probe-able voltage contrast test structures |
JP5496940B2 (en) * | 2010-08-11 | 2014-05-21 | アンリツ株式会社 | Emphasis adding device and emphasis adding method |
US8399266B2 (en) | 2011-01-25 | 2013-03-19 | International Business Machines Corporation | Test structure for detection of gap in conductive layer of multilayer gate stack |
US9025652B2 (en) * | 2011-02-04 | 2015-05-05 | Tektronix, Inc. | Variable inter symbol interference generator |
US9780007B2 (en) | 2012-01-04 | 2017-10-03 | Globalfoundries Inc. | LCR test circuit structure for detecting metal gate defect conditions |
US9182440B1 (en) * | 2012-01-30 | 2015-11-10 | Marvell International Ltd. | Pressure activated high density switch array |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1541837B2 (en) | 1966-09-23 | 1977-03-31 | Siemens AG, 1000 Berlin und 8000 München | CIRCUIT ARRANGEMENT FOR MEASURING THE DAMPING OR GAIN OF AN ELECTRIC FOUR-POLE BY THE COMPARATIVE PROCEDURE |
FR2124059B1 (en) * | 1971-02-02 | 1976-05-28 | Lignes Telegraph Telephon | |
JPH09312586A (en) | 1996-05-20 | 1997-12-02 | Hitachi Denshi Ltd | Radio equipment |
JP2988375B2 (en) * | 1996-05-22 | 1999-12-13 | 日本電気株式会社 | FM communication system |
JP3209734B2 (en) | 1998-09-29 | 2001-09-17 | 松下電器産業株式会社 | Semiconductor integrated circuit and inspection method thereof |
TW495616B (en) | 1999-04-06 | 2002-07-21 | Advantest Corp | Test device and method for electrically testing electronic device |
JPWO2004023552A1 (en) * | 2002-09-05 | 2006-01-05 | 株式会社ルネサステクノロジ | Multi-chip semiconductor device, test method, and system substrate |
US7573286B2 (en) * | 2003-05-16 | 2009-08-11 | E.I. Du Pont De Nemours And Company | System and method for testing displays |
JP2005315294A (en) | 2004-04-27 | 2005-11-10 | Toyota Motor Corp | High pressure tank |
-
2006
- 2006-10-16 JP JP2007542313A patent/JP4944789B2/en not_active Expired - Fee Related
- 2006-10-16 DE DE112006003065T patent/DE112006003065T5/en not_active Withdrawn
- 2006-10-16 KR KR1020087012491A patent/KR100949282B1/en not_active IP Right Cessation
- 2006-10-16 WO PCT/JP2006/320546 patent/WO2007049475A1/en active Application Filing
- 2006-10-26 TW TW095139493A patent/TWI401441B/en active
-
2008
- 2008-04-22 US US12/107,086 patent/US7795879B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2007049475A1 (en) | 2007-05-03 |
US7795879B2 (en) | 2010-09-14 |
KR100949282B1 (en) | 2010-03-25 |
US20080218178A1 (en) | 2008-09-11 |
TW200716989A (en) | 2007-05-01 |
DE112006003065T5 (en) | 2008-09-25 |
TWI401441B (en) | 2013-07-11 |
KR20080070689A (en) | 2008-07-30 |
JP4944789B2 (en) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944789B2 (en) | Test equipment, fixture board, and pin electronics card | |
US9638742B2 (en) | Method and apparatus for testing electrical connections on a printed circuit board | |
US7208937B2 (en) | Hybrid AC/DC-coupled channel for testing | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
JPWO2008023615A1 (en) | Test apparatus and device manufacturing method using the test apparatus | |
JP2011513766A (en) | Receiver for recovering and retiming electromagnetically coupled data | |
JP2003098222A (en) | Board for inspection, inspection device and inspection method for semiconductor device | |
JP5038137B2 (en) | Semiconductor test equipment | |
JP2009071533A (en) | Differential signal transmitter and test device | |
US9015541B2 (en) | Device and method for performing timing analysis | |
US20080170610A1 (en) | High Speed Serial Test Circuits | |
JP2004061487A (en) | Jitter measurement system of high-speed data output device and total jitter measuring method | |
US20070033456A1 (en) | Integrated circuit test system and associated methods | |
CN201251781Y (en) | Signal measuring device | |
KR101225219B1 (en) | Method and apparatus for quantifying the timing error induced by crosstalk between signal paths | |
US7808291B2 (en) | Jitter generating circuit | |
JP2022076479A (en) | System, method, and device for high-speed input/output margin test | |
US7084618B2 (en) | Parallel bus debugging tool | |
JP5291289B2 (en) | Test apparatus and detection method | |
JP2011013122A (en) | Analog bist circuit and electronic system | |
JP2007218779A (en) | Test board for semiconductor tester | |
JP2015141098A (en) | Test board, integrated circuit test method, integrated circuit device, and integrated circuit test system | |
TWI414795B (en) | System and method for testing a characteristic impedance of a signal path | |
US20070139065A1 (en) | Testing high frequency signals on a trace | |
JP2008122310A (en) | Device tester, and timing calibration method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |