JPWO2005041204A1 - Phase change memory - Google Patents
Phase change memory Download PDFInfo
- Publication number
- JPWO2005041204A1 JPWO2005041204A1 JP2005515008A JP2005515008A JPWO2005041204A1 JP WO2005041204 A1 JPWO2005041204 A1 JP WO2005041204A1 JP 2005515008 A JP2005515008 A JP 2005515008A JP 2005515008 A JP2005515008 A JP 2005515008A JP WO2005041204 A1 JPWO2005041204 A1 JP WO2005041204A1
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- pulse
- recording medium
- voltage
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
メモリ素子４は、相変化型記録媒体を備えており、高抵抗状態及び低抵抗状態によって情報を記憶する。読取制御回路１１は、スイッチ回路６に制御信号を送信してメモリ素子４に電気パルスを与え、その際に発生する電圧を検知回路５により検知し、立ち上がり時の電圧変化からメモリ素子４に記憶された情報を判定する。したがって、数ナノ秒程度の高速読取処理が可能となる。また、書換処理の場合にも、書き込むべき情報が記憶された情報と一致すると判断した時点で書換処理を停止できるため無駄な消費電力が発生せず消費電力を節減できる。この相変化型メモリによって、メモリ素子に記憶された情報の高速の読取処理が可能になり、また、書換処理が効率化され、消費電力を低減することができる。The memory element 4 includes a phase change recording medium and stores information in a high resistance state and a low resistance state. The reading control circuit 11 transmits a control signal to the switch circuit 6 to give an electric pulse to the memory element 4, and the voltage generated at that time is detected by the detection circuit 5, and stored in the memory element 4 from the voltage change at the rise. Determined information is determined. Therefore, high-speed reading processing of about several nanoseconds is possible. In the case of the rewriting process, the rewriting process can be stopped when it is determined that the information to be written matches the stored information, so that unnecessary power consumption does not occur and power consumption can be reduced. This phase change memory enables high-speed reading processing of information stored in the memory element, rewrite processing is made efficient, and power consumption can be reduced.
Description
本発明は、相変化材料を記録媒体に用いた相変化型メモリに関する。 The present invention relates to a phase change memory using a phase change material as a recording medium.
近年、高度情報化社会が進むに伴い、大容量のメモリデバイスに関する需要は増大の一途をたどり、高集積化及び高速化が要求されている。さらに、携帯電話等への用途拡大に対応して消費電力を抑えることも重要視されている。
従来のメモリとしては、揮発性メモリとしてはＤＲＡＭ、ＳＲＡＭといったメモリが用いられており、高速の情報読取り及び書込みが可能であるが、電源がＯＦＦされると記憶された情報が消失してしまう欠点がある。また、不揮発性メモリとしてはフラッシュメモリ、ＦＲＡＭといったメモリが用いられており、電源ＯＦＦ時でも記憶された情報が保持されるが、読取り及び書込み速度が遅いという欠点がある。
こうしたメモリのほかに、相変化材料を記録媒体に用いた相変化型メモリが挙げられる。相変化材料には、いわゆるカルコゲン系材料を主成分とした合金が使用され、低い伝導性（高抵抗）の非晶質状態の抵抗値と、高い伝導性（低抵抗）の結晶状態の抵抗値には大きな差が存在するため、それぞれの状態（抵抗値）に例えば論理値の「０」と「１」を割り当てて、メモリ素子として使用することができる。そして、こうした相変化は、記録媒体を加熱して生じさせることができ、電源ＯＦＦ時でも相状態は維持されるため記憶された情報が消失することはない。また、相変化メモリは、相変化材料を薄膜化した場合でも相変化に伴う変形はほとんどなく、メモリ構造も単純化でき、抵抗値の変化が大きいため相変化を検知するのが容易である。したがって、高集積化可能な不揮発性メモリとして期待されているものの１つである。
相変化型メモリでは、記録媒体に通電して抵抗値を検出し記憶された情報の読取りを行っている。例えば、特開２００２−２０３３９２号公報では、相変化材料を記録媒体として用い、この記録媒体に電流パルスを印加することで記録媒体の温度を上昇させて結晶相と非晶質相との間で可逆的な相変化を起こすようにして情報を書込み、書き込んだ情報を読み出す場合には記録媒体に通電して抵抗測定器により抵抗値を測定して記録された情報を判定する点が記載されている。
上述した従来の相変化型メモリの読取方法では、記録媒体に通電し抵抗値を測定して判定するため読取速度の高速化を図ることが困難で、通電するため消費電力が大きくなる。また、書込み方法についても加熱させるための通電が必要となるため消費電力が大きく、そのため書き込まれた情報を読み出して書き込むべき情報と異なる場合に書き込み処理を行うことも考えられるが、処理時間がかかるようになってしまう。In recent years, as the advanced information society progresses, the demand for large-capacity memory devices continues to increase, and high integration and high speed are required. Furthermore, it is also important to reduce power consumption in response to expanding applications to cellular phones and the like.
As conventional memories, memories such as DRAM and SRAM are used as volatile memories, and high-speed information reading and writing are possible, but stored information is lost when the power is turned off. There is. Further, as the nonvolatile memory, a memory such as a flash memory or an FRAM is used, and the stored information is retained even when the power is turned off, but there is a disadvantage that reading and writing speeds are slow.
In addition to such a memory, a phase change type memory using a phase change material as a recording medium can be mentioned. For the phase change material, an alloy mainly composed of a so-called chalcogen-based material is used. The resistance value in the amorphous state with low conductivity (high resistance) and the resistance value in the crystalline state with high conductivity (low resistance). Since there is a large difference between them, for example, logical values “0” and “1” can be assigned to the respective states (resistance values) and used as memory elements. Such a phase change can be caused by heating the recording medium. Since the phase state is maintained even when the power is turned off, the stored information is not lost. Further, even when the phase change material is thinned, the phase change memory hardly deforms due to the phase change, the memory structure can be simplified, and the change in resistance value is large, so that it is easy to detect the phase change. Therefore, this is one of the promising nonvolatile memories that can be highly integrated.
In the phase change memory, a recording medium is energized to detect a resistance value and read stored information. For example, in Japanese Patent Application Laid-Open No. 2002-203392, a phase change material is used as a recording medium, and a current pulse is applied to the recording medium to increase the temperature of the recording medium, so that the crystal phase and the amorphous phase are changed. It is written that information is written so as to cause a reversible phase change, and when the written information is read, the recording medium is energized and the resistance value is measured by a resistance measuring device to determine the recorded information. Yes.
In the conventional reading method of the phase change type memory described above, it is difficult to increase the reading speed because the recording medium is energized and the resistance value is measured and determined, and the energization increases the power consumption. In addition, the writing method also requires energization to heat up, and thus consumes a large amount of power. For this reason, the writing process may be performed when the written information is different from the information to be read, but it takes a long processing time. It becomes like this.
本発明は、従来技術においてこうした課題があることに鑑み、メモリ素子に記憶された情報の高速の読取処理を可能にするとともに書換処理を効率化して消費電力を低減することができる相変化型メモリを提供することを目的とする。
本発明は、次の特徴を有するものである。
（１）本発明に係る相変化型メモリは、相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、前記メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した立ち上がり時又は立下り時の電圧変化に基づいて前記メモリ素子に記憶された情報を読み出す読取制御回路とを備えていることを特徴とする。
（２）本発明に係る別の相変化型メモリは、相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、参照メモリ素子と、前記メモリ素子及び前記参照メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子及び前記参照メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した両メモリ素子の立ち上がり時又は立下り時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出す読取制御回路とを備えていることを特徴とする。
（３）本発明に係るさらに別の相変化型メモリは、相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、該メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した立ち上がり時又は立下り時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定し書き込むべき情報とが一致する場合には書換処理を停止する書換制御回路とを備えていることを特徴とする。In view of the above-described problems in the conventional technology, the present invention enables a high-speed reading process of information stored in a memory element, and improves the efficiency of the rewriting process to reduce power consumption. The purpose is to provide.
The present invention has the following features.
(1) A phase change memory according to the present invention is applied to a memory element that stores information according to a difference in phase state of a phase change recording medium, and a pulse application circuit that applies a predetermined electric pulse to the memory element. A detection circuit for detecting a voltage generated in the memory element in response to the electric pulse, and reading out information stored in the memory element based on a voltage change detected at the time of rising or falling detected by the detection circuit. And a reading control circuit.
(2) Another phase change type memory according to the present invention includes a memory element that stores information according to a difference in phase state of a phase change type recording medium, a reference memory element, and a predetermined amount in the memory element and the reference memory element. A pulse applying circuit for applying an electric pulse; a detecting circuit for detecting a voltage generated in the memory element and the reference memory element in response to the applied electric pulse; and rising of both memory elements detected by the detecting circuit And a reading control circuit that compares the voltage change at the time of falling or at the time of falling and reads information stored in the memory element.
(3) Still another phase change memory according to the present invention includes a memory element that stores information according to a difference in phase state of a phase change recording medium, and a pulse application circuit that applies a predetermined electric pulse to the memory element. A detection circuit for detecting a voltage generated in the memory element in response to the applied electric pulse, and stored in the memory element based on a voltage change at the time of rising or falling detected by the detection circuit. A rewrite control circuit is provided that determines the information and stops the rewrite process when the information matches the information to be written.
図１は、本発明に用いる相変化型記録媒体の特性を示す説明図である。
図２は、相変化型記録媒体の立ち上がり時の電圧変化を示すグラフである。
図３は、図２に参照メモリ素子の電圧変化を加えたグラフである。
図４は、本発明に係る実施形態に関する回路構成図である。
図５は、本発明に係る別の実施形態に関する回路構成図である。
図６は、本発明に係るさらに別の実施形態に関する回路構成図である。
図中の符号は、それぞれ次のものを示している。１；ワードライン、２；ビットライン、３；定電圧源、４；メモリ素子、５；検知回路、６；スイッチ回路、７；書き込みスイッチ、８；消去スイッチ、９；読み出しスイッチ、１０；選択用トランジスタ、１１；読取制御回路、１２；参照抵抗素子、１３；書換制御回路。FIG. 1 is an explanatory diagram showing the characteristics of the phase change recording medium used in the present invention.
FIG. 2 is a graph showing a voltage change at the time of rising of the phase change recording medium.
FIG. 3 is a graph obtained by adding the voltage change of the reference memory element to FIG.
FIG. 4 is a circuit configuration diagram according to the embodiment of the present invention.
FIG. 5 is a circuit configuration diagram according to another embodiment of the present invention.
FIG. 6 is a circuit configuration diagram according to still another embodiment of the present invention.
The reference numerals in the figure indicate the following. DESCRIPTION OF
以下、本発明を添付図面に示す実施形態に基づいて詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。
図４は、本発明の上記（１）に係る実施形態に関する回路構成を示している。１はワードライン、２はビットラインを示し、図示されていないがそれぞれ複数本配列されており、マトリクス状になっている。ワードライン１及びビットライン２の各交点には、選択用トランジスタ１０及びメモリ素子４がそれぞれ配置されている。
選択用トランジスタ１０のゲートはワードライン１に接続され、ドレインはビットライン２に接続されており、ソースはメモリ素子４の一方の電極に接続されている。メモリ素子４は、図１に示すように１対の電極にカルコゲン系材料からなる相変化型記録媒体を挟んで構成されており、他方の電極は定電圧源３に接続されている。ビットライン２は、メモリ素子４の読取用及び書換用の電気パルスを印加するスイッチ回路６に接続されている。スイッチ回路６は、書き込みスイッチ７、消去スイッチ８及び読み出しスイッチ９から構成される。
こうした回路構成は、既存の２値情報記録用のスイッチ回路構成と同様のものである。また、接地電位と定電圧源３の電位を逆に設定することもできる。
書き込みスイッチ７がオンになると、セットパルスを印加することができ、上述したように高抵抗状態から低抵抗状態へ遷移させることができる。
また、消去スイッチ８がオンになると、リセットパルスを印加することができ、上述したように低抵抗状態から高抵抗状態へ遷移させることができる。
選択中のメモリ素子４の抵抗値は、読み出しスイッチ９をオンにしてメモリ素子４に発生する電圧が検知回路５で検知される。
読取制御回路１１は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにし、スイッチ回路６に信号を送信して読み出しスイッチ９を所定時間オンにすることで電気パルスをメモリ素子４に与える。その際にメモリ素子４に発生する電圧をビットライン２に接続した検知回路５により検知する。
読取制御回路１１は、読み出しスイッチ９がオンになった時点から所定時間（２ナノ秒程度）経過後の立ち上がり時の電圧値を検知回路５からの検知信号から求めて、その電圧値が基準電圧よりも大きい場合は、メモリ素子４に記憶された情報は低抵抗状態に対応する情報であるとして該当する情報を出力する。
逆に、電圧値が基準電圧よりも小さい場合には、高抵抗状態に対応する情報を出力する。
本発明は、上記のような構成を有することで、メモリ素子に印加された電気パルスによりメモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて読取制御を行うので、極めて短時間にメモリ素子に記憶された情報を読取ることができ、読取速度が高速化されるとともに通電に要する時間が短時間で済むので消費電力を抑えることが可能となる。
すなわち、相変化材料を記録媒体として用いた場合、電気パルスを印加すると相状態により立ち上がり時又は立下り時の電圧変化に大きな相違が生じる。例えば、相変化材料として上述したカルコゲン系材料を主成分とした合金を用いた場合結晶相と非晶質相とでは抵抗値が大きく異なるが、この抵抗値の相違が立ち上がり時又は立下り時の電圧変化に明瞭に現れてくる。
図１は、カルコゲン系材料を用いた記録媒体３の両側に上部電極２及び下部電極４を形成したメモリ素子にパルス発生器１により電気パルスを印加する回路図を示している。この場合、電気パルスを印加すると、配線部分の容量（キャパシタンス）の影響が生じるため、図１（ｂ）の等価回路に示すように、メモリ素子の抵抗Ｒ及び配線容量Ｃが接続された状態となる。電気パルスを印加されたメモリ素子に発生する電圧は、立ち上がり時にＣＲ時定数により図２のように変化する。
図２では、配線容量Ｃを１．０ｐＦとして、記録材料の抵抗Ｒを低抵抗状態で１ｋΩ、高抵抗状態で１００ｋΩと設定してシミュレーションした結果である。なお、縦軸にはＶ／Ｖｄ（Ｖ；メモリ素子に発生する電圧、Ｖｄ；供給される電気パルスの電圧）をとり、横軸には時間（ｎｓ；ナノ秒）をとっている。
メモリ素子が低抵抗状態にある場合には電圧は急速に上昇しながら立ち上がっているが、それに比べて高抵抗状態にある場合には電圧は徐々に上昇しながら立ち上がっており、両者の間には明瞭な相違が認められる。
このように立ち上がり時の電圧変化が記録媒体の相状態で大きく異なっているため、立ち上がり時の電圧変化を検知すれば極めて短い時間内に記録材料の相状態（すなわち記憶された情報）を読み取ることができるようになる。
以上の例では、立ち上がり時の電圧変化について説明したが、立下り時においても電圧変化にこのような大きな違いが生じることから、立下り時の電圧変化を検知しても同様に極めて短い時間内に記憶された情報を読み取ることが可能である。
本発明でいう立ち上がり時とは、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスを印加した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。
また、立下り時も、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスの印加が終了した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。
立ち上がり時又は立下り時の電圧変化を調べるために、該記録媒体に印加すべき電気パルスは、該記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、汎用的な範囲の一例を挙げると、該パルス電圧としては、０．０１〜０．５（Ｖ）、好ましくは０．０１〜０．１（Ｖ）が例示され、パルス幅としては１０−９秒〜１０−７秒、好ましくは、１０−９秒〜１０−８秒が例示される。
また、詳細な素子構成については後述するが、本発明の上記（３）に係る実施形態では、記録媒体の書き換えを行う際に、その記録媒体が既に書き書き換えられているかどうかを先に確認し、無駄な二重の書き換えを省略することを提案している。セット状態の記録媒体にセットパルスを加えることは、記録媒体の状態を何も変えることがなく、書き換えパルスのエネルギーと印加時間が無駄になるからである。
そして本発明では、記録媒体が既に書き書き換えられているかどうかの事前の確認を、確認専用のパルス（リードパルス）を用いず、書き換え用のパルス（セットパルス、リセットパルス）自体を用い、その立上がり時間（または立下り時間）に基づいて行なうことを提案している。
書き換えパルスを記録媒体に印加すると、記録媒体が既にセット状態であれば早く電圧が上昇する。逆に記録媒体がリセット状態であれば電圧の上昇は遅くなる。本発明では、この違いを検出して、記録媒体が既に書き換えられているかどうかの事前の確認し、書き換えを継続するかどうかを決定する。
より具体的には、セット状態の記録媒体にセットパルスを印加すると、試料電圧はすぐに立上がる。そこでパルス印加直後の電圧値を検出し、電圧がすぐに上がっていることから記録媒体がセット状態であると判断して、セットパルスの印加を中止する。
セットパルス幅を約１００ｎｓｅｃとすると、記録媒体の電圧の検出に１０ｎｓｅｃ必要だったとし、その後パルス印加を中止するために１０ｎｓｅｃ必要だとしても、８０ｎｓｅｃ（＝１００ｎｓｅｃ−１０ｎｓｅｃ−１０ｎｓｅｃ）のパルスエネルギーと時間が省略できる。これは、本来無駄印加していたエネルギーとその印加時間を、８０％省略できることになる。
記録媒体の書き換えが可能なパルスであって、かつ、書き換えをすべきかどうかの事前確認にも利用可能な書き換えパルスの電圧、パルスは、記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、汎用的な範囲の一例を挙げると次のとおりである。
セット動作の場合のセットパルス電圧としては、０．１〜１０（Ｖ）、好ましくは１〜３（Ｖ）が例示され、パルス幅としては１０−９秒〜１０−３秒、好ましくは、５×１０−８秒〜１×１０−６秒が例示される。
また、リセット動作の場合には、パルス電圧としては、１〜１５（Ｖ）、好ましくは１〜７（Ｖ）が例示され、パルス幅としては１０−１０秒〜１０−２秒、好ましくは、１０−９秒〜１０−６秒が例示される。
電圧の変化による判定の具体的な方法は、種々挙げられ、限定はされないが、主な方法としては、立ち上がり時の期間、立下り時の期間共に、次の方法が例示される。
１．期間の最後の電圧値を、単純に設定基準値と比べる。
２．期間全体の電圧値の変化グラフを積分して設定基準と比べる。この場合、期間全体にわたって変化する電圧をキャパシタに印加し、それによって充電された電荷の値を設定基準と比べる方法が簡便である。
３．期間全体の電圧値の平均をとって設定基準と比べる。
４．期間の最初と最後の電圧値の差と、設定基準とを比べる。
図５は、図４の変形例として、本発明の上記（２）に係る実施形態に関する回路構成を示している。メモリ素子のほかに参照メモリ素子を設けた態様を示す図を示している。この例では、情報を記憶するメモリ素子４以外に参照抵抗値Ｒｆを有する抵抗素子１２を備えている。参照抵抗値Ｒｆは、図３に示すように、メモリ素子４の高抵抗状態及び低抵抗状態の中間の値に設定されている。読取制御回路１１は、メモリ素子４とともに抵抗素子１２にも電気パルスを与えるようにスイッチ回路６を制御し、検知回路５は、メモリ素子４及び抵抗素子１２に発生する電圧を検知する。そして、読取制御回路１１は、所定時間経過後のメモリ素子４及び抵抗素子１２の立ち上がり時の電圧値を検知回路５の検知信号から求めて、両者を比較してその大小によりメモリ素子４に記憶された情報を判定する。すなわち、メモリ素子４の電圧値が大きい場合には低抵抗状態に対応する情報が記憶されているとし、逆の場合には高抵抗状態に対応する情報が記憶されていると判定する。
上記のように、メモリ素子のほかに参照メモリ素子を設けて、両者のメモリ素子の立ち上がり時又は立下り時の電圧変化を比較することで、メモリ素子に記憶された情報を確実に読み取ることができる。
例えば、上記のカルコゲン系材料を用いた記録媒体３のように抵抗値が相状態により大きく異なるような場合には、高抵抗状態１００ｋΩと低抵抗状態１ｋΩとの間の抵抗値１０ｋΩを参照メモリ素子に与えておけば、図３に示すように参照メモリ素子の電圧変化は、高抵抗状態の電圧変化と低抵抗状態の電圧変化との間の中間的な変化をするようになるため、メモリ素子の電圧変化を参照メモリ素子の電圧変化と比較すれば、参照メモリ素子よりも急速に上昇する場合は低抵抗状態、徐々に上昇する場合には高抵抗状態と判定することができ、確実に読み取ることができる。
参照メモリ素子は、読み取るべきメモリ素子と同様のメモリ素子であってもよいし、抵抗素子などであってもよく、いずれの態様でも、その抵抗値は、セット状態の抵抗値と、リセット状態の抵抗値との間にあるものとする。
参照メモリ素子のより具体的な態様としては、次のものが例示される。
（ａ）セット状態（低抵抗）の素子を複数個直列接続して、抵抗値をセット状態の抵抗より高くしたもの。または、リセット状態の素子を複数個並列にしたもの。
（ｂ）セット状態とリセット状態の中間的な状態にした素子。
例えば、説明のために、セット状態（結晶状態、低抵抗状態）の抵抗値を１００Ω、リセット状態（非晶質状態、高抵抗状態）の抵抗値を１００ｋとする。参照抵抗（Ｒｒｅｆ）は、例えば、１〜３ｋΩなど、セット状態の抵抗値とリセット状態の抵抗値との間にある必要がある（即ち、１００Ω＜Ｒｒｅｆ＜１００ｋΩ）。よって、セット状態（低抵抗）の素子を２個直列にした物（＝２００Ω）や１０個直列にした物（＝１ｋΩ）などが好ましい態様となる。参照抵抗値が、セット状態の抵抗値やリセット状態の抵抗値に近い場合（例えば、１１０Ωや９９ｋΩなど）、比較が困難になるので、避けることが好ましい。また参照メモリ素子の材料は、読み取るべきメモリ素子と同じ材料とする方が、温度特性が同じであるために、好ましい場合がある。
立ち上がり時又は立下り時の電圧変化を調べるために、該記録媒体に印加すべき電気パルスは、上記（１）の態様の場合と同様である。
電圧変化を判定する場合には、例えば、メモリ素子に発生した電圧の発生時点から所定時間（数ナノ秒、例えば、１ナノ秒〜３ナノ秒）経過後に検知した電圧値に基づいて判定すればよい。抵抗値を読み取る場合では定常状態になってから抵抗値を測定するため４〜５ナノ秒かかるが、図２の場合では、２ナノ秒程度の短時間で判定可能で、約２倍の読取速度を実現することができる。
図６は、本発明の上記（３）に係る実施形態に関する回路構成として、メモリ素子４の書換処理を行う場合の回路構成を示している。この例では、書換制御回路１３は、スイッチ回路６の書き込みスイッチ７又は消去スイッチ８を制御して書換え用の電気パルスをメモリ素子４に与えて書換制御を行う。
ビットライン２には、図４の場合と同様に検知回路５が接続されており、その検知信号は書換制御回路１３に送信される。書換処理を行う場合に、書換制御回路１３は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにして、書き込むべき情報に応じて書き込みスイッチ７又は消去スイッチ８をオンにするようにスイッチ回路６に制御信号を送信する。書き込みスイッチ７又は消去スイッチ８をオンにすると、電気パルスがメモリ素子４に与えられて電圧が発生し、その電圧が検知回路５により検知されて書換制御回路１３に送信される。書換制御回路１３は、書き込みスイッチ７又は消去スイッチ８がオンになった時点から所定時間（２ナノ秒程度）経過後の電圧を検知回路５の検知信号から求めて、図４の場合と同様に基準電圧と比較し、その大小によりメモリ素子４が低抵抗状態であるか高抵抗状態であるか判定する。判定されたメモリ素子４の記憶情報が書き込むべき情報と一致する場合はスイッチ回路６への制御信号を停止し、メモリ素子４への電気パルスの印加を停止し、不一致の場合にはそのまま電気パルスを印加して書換処理を行うようになる。したがって、書き込むべき情報がメモリ素子４に記憶された情報と同じ場合には書換処理を行わずに済むようになるため、書換処理が効率化し消費電力を低減することができる。
上記のように、相変化材料を用いた記録材料の相状態による立ち上がり時又は立下り時の電圧変化の相違を利用すれば、メモリ素子の書換制御を効率よく行うことができる。
例えば、カルコゲン系材料を用いた相変化型記録媒体が非晶質状態の時は、高抵抗状態となっている。この状態において、相変化型記録媒体の温度が結晶化温度以上、かつ融点以下の状態で、ある一定時間以上保たれると、低抵抗な結晶状態へ遷移するようになる。したがって、相変化型記録媒体の温度を結晶化温度以上かつ融点以下にするような熱量を発生させるエネルギーを与える電気パルスを与えることで、非晶質状態の相変化型記録媒体を結晶状態へ遷移させることができる。このような電気パルスをセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。
一方、カルコゲン系材料を用いた相変化型記録媒体が結晶状態の時は、低抵抗状態となっている。この状態において、相変化型記録媒体の温度を融点以上に加熱した後、急冷させると、相変化型記録媒体は高抵抗な非晶質状態へ遷移する。このとき、冷却速度が遅いとメモリ素子は結晶化してしまう。したがって、メモリ素子を融点以上にするような熱量を発生させるエネルギーを与える電気パルスをパルス幅を小さくして与えることで、結晶状態の相変化型記録媒体を非晶質状態へ遷移させることができる。このような電気パルスをリセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。
したがって、セットパルス又はリセットパルスを印加することで記録媒体の相状態を変化させることができるが、低抵抗状態の記録媒体にセットパルスを印加することは無駄になり、同様に高抵抗状態でリセットパルスを印加することは無駄になる。
そこで、セットパルス又はリセットパルスといった電気パルスを印加した際に、メモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて記憶された情報を判定し、書き込むべき情報と一致する場合には書換処理を停止するようにすれば、こうした無駄な書換処理を行わずに済み、その分書換処理が効率化でき、消費電力も低減することができる。
例えば、図２のグラフで示される場合では、極めて短時間（２ナノ秒程度）で記憶された情報を判定可能で、書換に必要なパルス幅（１０〜１００ナノ秒）に比べて大幅に短縮されたパルス幅（２ナノ秒〜８ナノ秒）で停止することができる。
なお、本発明では、相変化型記録媒体としては、カルコゲン系材料のように結晶状態と非晶質状態との間の相変化以外にも、融解（液相）と再結晶化（固相）、結晶状態と別の結晶状態といった相変化も含んでおり、いずれも立ち上がり時又は立下り時の電圧変化に大きな相違が生じる相変化が可能な記録媒体であれば含まれる。
カルコゲン系（カルコゲナイド系）材料を主成分とした合金の具体的な材料組成の例を次に挙げる。
（ａ）Ｔｅを含む材料、例えばＧｅｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ａｔｏｍｉｃ％以上、ｙが５ａｔｏｍｉｃ％以上、ｚが５ａｔｏｍｉｃ％以上のもの。
ａｔｏｍｉｃ％は、構成原素の原子数の比である。
（ｂ）上記（ａ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｃ）Ｔｅを含む材料、例えばＧｅｘＢｉｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ａｔｏｍｉｃ％以上、ｙが５ａｔｏｍｉｃ％以上、ｚが５ａｔｏｍｉｃ％以上のもの。
（ｄ）上記（ｃ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｅ）Ｔｅを含む材料、例えばＧｅｘＣｕｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ａｔｏｍｉｃ％以上、ｙが５ａｔｏｍｉｃ％以上、ｚが５ａｔｏｍｉｃ％以上のもの。
（ｆ）上記（ｅ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｇ）Ｔｅを含む材料、例えばＳｅｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ａｔｏｍｉｃ％以上、ｙが５ａｔｏｍｉｃ％以上、ｚが５ａｔｏｍｉｃ％以上のもの。
（ｈ）上記（ｇ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ａｓ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
（ｉ）Ｔｅを含む材料、例えばＡｓｘＳｂｙＴｅｚであって、ｘ＋ｙ＋ｚ＝１００とした場合、ｘが５ａｔｏｍｉｃ％以上、ｙが５ａｔｏｍｉｃ％以上、ｚが５ａｔｏｍｉｃ％以上のもの。
（ｊ）上記（ｉ）の材料に、添加物として、Ｎａ，Ｍｇ，Ａｌ，Ｐ，Ｓ，Ｃａ，Ｇａ，Ｓｅ，Ｃｄ，Ｉｎ，Ｓｎ，Ｉ，Ｃｓ，Ｔａ，Ｒｅ，Ｈｇ，Ｐｂ，Ａｇ，Ｗ，Ｍｏ，Ｐｔ，Ｃｏ，Ｎｉ，Ｓｉ，Ａｕ，Ｃｕ，Ｆｅ，Ｂｉ，およびＭｎから選ばれる１以上の元素が含まれた材料。
相変化型記録媒体の形状は限定されないが、小セットパルス、小リセットパルスを効果的に印加する点からは、印加電極間に配置される相変化型記録媒体の厚さ（＝電極間距離）は１ｎｍ〜１μｍ程度、特に１０ｎｍ〜２００ｎｍが好ましい値である。
産業上の利用分野
以上説明したように、本発明は、従来の回路構成を大きく変更することなく、読取速度の高速化、書換処理の効率化及び消費電力の低減を図ることが可能となる。
本出願は、日本で出願された特願２００３−３６５１４６を基礎としておりその内容は本明細書に全て包含される。Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings. The embodiments described below are preferable specific examples for carrying out the present invention, and thus various technical limitations are made. However, the present invention is particularly limited in the following description. Unless otherwise specified, the present invention is not limited to these forms.
FIG. 4 shows a circuit configuration relating to the embodiment (1) of the present invention.
The
Such a circuit configuration is similar to the existing binary information recording switch circuit configuration. Also, the ground potential and the potential of the
When the
Further, when the
As for the resistance value of the
The
The
Conversely, when the voltage value is smaller than the reference voltage, information corresponding to the high resistance state is output.
Since the present invention has the above-described configuration, reading control is performed based on a voltage change at the time of rising or falling of the voltage generated in the memory element due to the electric pulse applied to the memory element. The information stored in the memory element can be read in time, the reading speed is increased, and the time required for energization is shortened, so that power consumption can be suppressed.
That is, when a phase change material is used as a recording medium, when an electric pulse is applied, a large difference occurs in voltage change at the time of rising or falling depending on the phase state. For example, when the alloy mainly composed of the chalcogen-based material described above is used as the phase change material, the resistance value is greatly different between the crystalline phase and the amorphous phase. It appears clearly in the voltage change.
FIG. 1 is a circuit diagram in which an electric pulse is applied by a
FIG. 2 shows the result of simulation by setting the wiring capacitance C to 1.0 pF and setting the resistance R of the recording material to 1 kΩ in the low resistance state and 100 kΩ in the high resistance state. The vertical axis represents V / Vd (V: voltage generated in the memory element, Vd: voltage of supplied electric pulse), and the horizontal axis represents time (ns; nanosecond).
When the memory element is in a low resistance state, the voltage rises while rising rapidly, but when it is in a high resistance state, the voltage rises gradually and rises between them. Clear differences are observed.
As described above, since the voltage change at the time of rising is greatly different depending on the phase state of the recording medium, the phase state (that is, stored information) of the recording material can be read within a very short time if the voltage change at the time of rising is detected. Will be able to.
In the above example, the voltage change at the rise has been explained. However, since such a large difference occurs in the voltage change at the fall, even if the voltage change at the fall is detected, it is similarly within a very short time. It is possible to read the information stored in.
The time of rising as referred to in the present invention, the material of the recording medium, the structure of the memory element, varies depending on the specifications or the like of the applied pulse, is practically from the time of applying the pulse to 10 -7 seconds, in particular 10 A preferred period is up to -8 seconds.
Further, at the time of falling, it varies depending on the material of the recording medium, the structure of the memory element, the specification of the applied pulse, etc., but practically, it is 10 −7 seconds from the end of the application of the pulse, especially 10 A preferred period is up to -8 seconds.
An electric pulse to be applied to the recording medium in order to investigate a voltage change at the time of rising or falling is not limited because it varies depending on the material of the recording medium and the structure of the memory element. For example, the pulse voltage is 0.01 to 0.5 (V), preferably 0.01 to 0.1 (V), and the pulse width is 10 −9 seconds to 10 −7 seconds. Preferably, 10 −9 seconds to 10 −8 seconds are exemplified.
Further, although a detailed element configuration will be described later, in the embodiment according to the above (3) of the present invention, when rewriting the recording medium, it is first confirmed whether or not the recording medium has been rewritten. It proposes to omit useless double rewriting. The reason why the set pulse is applied to the recording medium in the set state is that the state of the recording medium is not changed, and the energy and application time of the rewrite pulse are wasted.
In the present invention, whether or not the recording medium has already been rewritten is confirmed by using a rewrite pulse (set pulse, reset pulse) itself without using a confirmation-dedicated pulse (read pulse), Propose to do based on time (or fall time).
When the rewrite pulse is applied to the recording medium, the voltage rises quickly if the recording medium is already set. On the contrary, if the recording medium is in the reset state, the voltage rise is slow. In the present invention, this difference is detected, whether or not the recording medium has already been rewritten is confirmed in advance, and it is determined whether or not to continue rewriting.
More specifically, when a set pulse is applied to a set recording medium, the sample voltage immediately rises. Therefore, the voltage value immediately after the pulse application is detected, and since the voltage is immediately increased, it is determined that the recording medium is in the set state, and the application of the set pulse is stopped.
If the set pulse width is about 100 nsec, it is assumed that 10 nsec is required to detect the voltage of the recording medium, and even if 10 nsec is necessary to stop the pulse application thereafter, the pulse energy and time of 80 nsec (= 100 nsec-10 nsec-10 nsec) Can be omitted. This means that 80% of energy that was originally wasted and its application time can be omitted.
The voltage of the rewrite pulse, which can be used for the prior confirmation of whether or not to rewrite, is a pulse that can rewrite the recording medium, and is limited because it varies depending on the material of the recording medium and the structure of the memory element. However, an example of a general-purpose range is as follows.
The set pulse voltage for the set operation is 0.1 to 10 (V), preferably 1 to 3 (V), and the pulse width is 10 −9 seconds to 10 −3 seconds, preferably 5 Examples are x10 −8 seconds to 1 × 10 −6 seconds.
In the case of the reset operation, the pulse voltage is 1 to 15 (V), preferably 1 to 7 (V), and the pulse width is 10 −10 seconds to 10 −2 seconds, preferably 10 −9 seconds to 10 −6 seconds are exemplified.
There are various specific methods for determination based on the voltage change, and the method is not limited. However, as a main method, the following methods are exemplified for both the rising time period and the falling time period.
1. The voltage value at the end of the period is simply compared with the set reference value.
2. Integrate the change graph of the voltage value over the entire period and compare it with the set standard. In this case, it is convenient to apply a voltage that changes over the entire period to the capacitor and compare the value of the charge charged thereby with the setting reference.
3. Average the voltage value over the entire period and compare it with the set criteria.
4). The difference between the voltage values at the beginning and end of the period is compared with the set standard.
FIG. 5 shows a circuit configuration relating to the embodiment (2) of the present invention as a modification of FIG. The figure which shows the aspect which provided the reference memory element other than the memory element is shown. In this example, a resistance element 12 having a reference resistance value Rf is provided in addition to the
As described above, a reference memory element is provided in addition to the memory element, and the information stored in the memory element can be reliably read by comparing the voltage change at the time of rising or falling of both memory elements. it can.
For example, in the case where the resistance value varies greatly depending on the phase state as in the
The reference memory element may be a memory element similar to the memory element to be read, may be a resistance element, and the like. In any aspect, the resistance value is the resistance value in the set state and the resistance value in the reset state. It shall be between the resistance values.
The following are illustrated as a more specific aspect of the reference memory element.
(A) A plurality of elements in a set state (low resistance) are connected in series so that the resistance value is higher than the resistance in the set state. Or, a plurality of reset devices in parallel.
(B) An element in an intermediate state between a set state and a reset state.
For example, for the sake of explanation, the resistance value in the set state (crystalline state, low resistance state) is 100Ω, and the resistance value in the reset state (amorphous state, high resistance state) is 100 k. The reference resistance (Rref) needs to be between the resistance value in the set state and the resistance value in the reset state, for example, 1 to 3 kΩ (ie, 100Ω <Rref <100 kΩ). Therefore, a preferable embodiment is a device in which two elements in a set state (low resistance) are connected in series (= 200Ω) or a device in which ten devices are connected in series (= 1 kΩ). When the reference resistance value is close to the resistance value in the set state or the resistance value in the reset state (for example, 110Ω or 99 kΩ), it is preferable to avoid the comparison because it becomes difficult to compare. In some cases, the material of the reference memory element is preferably the same as that of the memory element to be read because the temperature characteristics are the same.
In order to examine the voltage change at the time of rising or falling, the electric pulse to be applied to the recording medium is the same as in the case of the above-described aspect (1).
When determining the voltage change, for example, if it is determined based on a voltage value detected after a predetermined time (several nanoseconds, for example, 1 nanosecond to 3 nanoseconds) has elapsed from the time when the voltage generated in the memory element is generated. Good. In the case of reading the resistance value, it takes 4 to 5 nanoseconds to measure the resistance value after reaching a steady state, but in the case of FIG. 2, the determination can be made in a short time of about 2 nanoseconds, and the reading speed is about twice as fast. Can be realized.
FIG. 6 shows a circuit configuration in the case where the rewriting process of the
A
As described above, the rewrite control of the memory element can be efficiently performed by utilizing the difference in voltage change at the time of rising or falling due to the phase state of the recording material using the phase change material.
For example, when a phase change recording medium using a chalcogen-based material is in an amorphous state, it is in a high resistance state. In this state, when the temperature of the phase change recording medium is not lower than the crystallization temperature and not higher than the melting point and is maintained for a certain period of time, the crystal changes to a low resistance crystal state. Therefore, the phase change recording medium in the amorphous state is transitioned to the crystalline state by applying an electric pulse that gives energy to generate a heat quantity such that the temperature of the phase change recording medium is higher than the crystallization temperature and lower than the melting point. Can be made. Such an electric pulse is called a set pulse, and is determined by a predetermined pulse voltage and a pulse width (time) depending on conditions such as the material of the phase change recording medium and the structure of the memory element.
On the other hand, when the phase change recording medium using the chalcogen-based material is in a crystalline state, the resistance state is low. In this state, when the temperature of the phase change recording medium is heated to the melting point or higher and then rapidly cooled, the phase change recording medium transitions to a high resistance amorphous state. At this time, if the cooling rate is low, the memory element is crystallized. Therefore, the phase change type recording medium in the crystalline state can be transitioned to the amorphous state by applying an electric pulse that gives energy for generating an amount of heat that makes the memory element equal to or higher than the melting point with a reduced pulse width. . Such an electric pulse is called a reset pulse, and is determined by a predetermined pulse voltage and a pulse width (time) depending on conditions such as the material of the phase change recording medium and the structure of the memory element.
Therefore, the phase state of the recording medium can be changed by applying a set pulse or a reset pulse, but applying a set pulse to a recording medium in a low resistance state is useless, and similarly reset in a high resistance state. Applying a pulse is useless.
Therefore, when an electric pulse such as a set pulse or a reset pulse is applied, the stored information is determined based on the voltage change at the rise or fall of the voltage generated in the memory element, and matches the information to be written If the rewriting process is stopped, such a useless rewriting process can be omitted, the rewriting process can be made more efficient, and the power consumption can be reduced.
For example, in the case shown in the graph of FIG. 2, information stored in a very short time (about 2 nanoseconds) can be determined, and is significantly reduced compared to the pulse width (10 to 100 nanoseconds) required for rewriting. Can be stopped with a pulse width of 2 nanoseconds to 8 nanoseconds.
In the present invention, as a phase change recording medium, in addition to a phase change between a crystalline state and an amorphous state like a chalcogen material, melting (liquid phase) and recrystallization (solid phase) In addition, a phase change such as a crystal state and another crystal state is included, and any recording medium capable of phase change that causes a large difference in voltage change at the time of rising or falling is included.
An example of a specific material composition of an alloy mainly composed of a chalcogen-based (chalcogenide-based) material is given below.
(A) A material containing Te, for example, Ge x Sb y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more.
Atomic% is the ratio of the number of atoms of the constituent element.
(B) As an additive to the material of (a), Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb , Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, and a material containing one or more elements selected from Mn.
(C) A material containing Te, such as Ge x Bi y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more.
(D) In addition to the material of (c) above, Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb , Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, and a material containing one or more elements selected from Mn.
(E) A material containing Te, for example, Ge x Cu y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more.
(F) As an additive to the material of (e), Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb , Ag, W, Mo, Pt, Co, Ni, Si, Au, Fe, Bi, and a material containing one or more elements selected from Mn.
(G) material containing Te, for example, a Se x Sb y Te z, when the x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, z is not less than 5 atomic%.
(H) As an additive to the material of (g), Na, Mg, Al, P, S, Ca, Ga, As, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag A material containing one or more elements selected from W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, and Mn.
(I) A material containing Te, for example, As x Sb y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more.
(J) In addition to the material of (i), Na, Mg, Al, P, S, Ca, Ga, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag A material containing one or more elements selected from W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, and Mn.
The shape of the phase change recording medium is not limited, but from the viewpoint of effectively applying a small set pulse and a small reset pulse, the thickness of the phase change recording medium disposed between the applied electrodes (= interelectrode distance) Is about 1 nm to 1 μm, particularly 10 nm to 200 nm.
INDUSTRIAL APPLICABILITY As described above, the present invention can increase the reading speed, improve the efficiency of the rewriting process, and reduce the power consumption without greatly changing the conventional circuit configuration.
This application is based on Japanese Patent Application No. 2003-365146 filed in Japan, the contents of which are incorporated in full herein.
本発明は、相変化材料を記録媒体に用いた相変化型メモリに関する。 The present invention relates to a phase change memory using a phase change material as a recording medium.
近年、高度情報化社会が進むに伴い、大容量のメモリデバイスに関する需要は増大の一途をたどり、高集積化及び高速化が要求されている。さらに、携帯電話等への用途拡大に対応して消費電力を抑えることも重要視されている。 In recent years, as the advanced information society progresses, the demand for large-capacity memory devices continues to increase, and high integration and high speed are required. Furthermore, it is also important to reduce power consumption in response to expanding applications to cellular phones and the like.
従来のメモリとしては、揮発性メモリとしてはＤＲＡＭ、ＳＲＡＭといったメモリが用いられており、高速の情報読取り及び書込みが可能であるが、電源がＯＦＦされると記憶された情報が消失してしまう欠点がある。また、不揮発性メモリとしてはフラッシュメモリ、ＦＲＡＭといったメモリが用いられており、電源ＯＦＦ時でも記憶された情報が保持されるが、読取り及び書込み速度が遅いという欠点がある。 As conventional memories, memories such as DRAM and SRAM are used as volatile memories, and high-speed information reading and writing are possible, but stored information is lost when the power is turned off. There is. Further, as the nonvolatile memory, a memory such as a flash memory or an FRAM is used, and the stored information is retained even when the power is turned off, but there is a disadvantage that reading and writing speeds are slow.
こうしたメモリのほかに、相変化材料を記録媒体に用いた相変化型メモリが挙げられる。相変化材料には、いわゆるカルコゲン系材料を主成分とした合金が使用され、低い伝導性（高抵抗）の非晶質状態の抵抗値と、高い伝導性（低抵抗）の結晶状態の抵抗値には大きな差が存在するため、それぞれの状態（抵抗値）に例えば論理値の「０」と「１」を割り当てて、メモリ素子として使用することができる。そして、こうした相変化は、記録媒体を加熱して生じさせることができ、電源ＯＦＦ時でも相状態は維持されるため記憶された情報が消失することはない。また、相変化メモリは、相変化材料を薄膜化した場合でも相変化に伴う変形はほとんどなく、メモリ構造も単純化でき、抵抗値の変化が大きいため相変化を検知するのが容易である。したがって、高集積化可能な不揮発性メモリとして期待されているものの１つである。 In addition to such a memory, a phase change type memory using a phase change material as a recording medium can be mentioned. For the phase change material, an alloy mainly composed of a so-called chalcogen-based material is used. The resistance value in the amorphous state with low conductivity (high resistance) and the resistance value in the crystalline state with high conductivity (low resistance). Since there is a large difference between them, for example, logical values “0” and “1” can be assigned to the respective states (resistance values) and used as memory elements. Such a phase change can be caused by heating the recording medium. Since the phase state is maintained even when the power is turned off, the stored information is not lost. Further, even when the phase change material is thinned, the phase change memory hardly deforms due to the phase change, the memory structure can be simplified, and the change in resistance value is large, so that it is easy to detect the phase change. Therefore, this is one of the promising nonvolatile memories that can be highly integrated.
相変化型メモリでは、記録媒体に通電して抵抗値を検出し記憶された情報の読取りを行っている。例えば、特許文献１では、相変化材料を記録媒体として用い、この記録媒体に電流パルスを印加することで記録媒体の温度を上昇させて結晶相と非晶質相との間で可逆的な相変化を起こすようにして情報を書込み、書き込んだ情報を読み出す場合には記録媒体に通電して抵抗測定器により抵抗値を測定して記録された情報を判定する点が記載されている。
In the phase change memory, a recording medium is energized to detect a resistance value and read stored information. For example, in
上述した従来の相変化型メモリの読取方法では、記録媒体に通電し抵抗値を測定して判定するため読取速度の高速化を図ることが困難で、通電するため消費電力が大きくなる。また、書込み方法についても加熱させるための通電が必要となるため消費電力が大きく、そのため書き込まれた情報を読み出して書き込むべき情報と異なる場合に書き込み処理を行うことも考えられるが、処理時間がかかるようになってしまう。
本発明は、従来技術においてこうした課題があることに鑑み、メモリ素子に記憶された情報の高速の読取処理を可能にするとともに書換処理を効率化して消費電力を低減することができる相変化型メモリを提供することを目的とする。 In view of the above-described problems in the conventional technology, the present invention enables a high-speed reading process of information stored in a memory element, and improves the efficiency of the rewriting process to reduce power consumption. The purpose is to provide.
本発明は、次の特徴を有するものである。
（１）相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、参照メモリ素子と、前記メモリ素子及び前記参照メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子及び前記参照メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した両メモリ素子の立ち上がり時又は立下り時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出す読取制御回路とを、備えていることを特徴とする、相変化型メモリ。
（２）参照メモリ素子の抵抗値が、情報を記憶するメモリ素子のセット状態である高抵抗値と、リセット状態である低抵抗値との間の値に設定されている、上記（１）記載の相変化型メモリ。
（３）読取制御回路が、検知回路によって検知された両メモリ素子の立ち上がり時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出すものである、上記（１）または（２）記載の相変化型メモリ。
（４）相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、該メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した立ち上がり時又は立下り時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定し該情報と書き込むべき情報とが一致する場合には書換処理を停止する書換制御回路とを、備えていることを特徴とする、相変化型メモリ。
（５）パルス印加回路によってメモリ素子に印加される所定の電気パルスとして、メモリ素子の記録を書き換えるためのパルス自体を用いるものである、上記（４）記載の相変化型メモリ。
（６）書換制御回路が、検知回路によって検知された立ち上がり時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定するものである、上記（４）または（５）記載の相変化型メモリ。
The present invention has the following features.
( 1) A memory element that stores information according to a difference in phase state of a phase change recording medium, a reference memory element, a pulse applying circuit that applies a predetermined electric pulse to the memory element and the reference memory element, A detection circuit that detects a voltage generated in the memory element and the reference memory element in response to the electric pulse is compared with a voltage change at the time of rising or falling of both memory elements detected by the detection circuit. wherein the read control circuit reads out the information stored in the memory element, characterized in that it comprises a phase change type memory.
(2) The above (1) description, wherein the resistance value of the reference memory element is set to a value between a high resistance value that is a set state of the memory element that stores information and a low resistance value that is a reset state. Phase change memory.
(3) The above (1) or (2), wherein the read control circuit reads out the information stored in the memory element by comparing the voltage change at the rise time of both memory elements detected by the detection circuit. Phase change memory.
( 4) A memory element for storing information according to a difference in phase state of a phase change recording medium, a pulse applying circuit for applying a predetermined electric pulse to the memory element, and the memory in response to the applied electric pulse A detection circuit that detects a voltage generated in the element, and information stored in the memory element is determined based on a voltage change at the time of rising or falling detected by the detection circuit, and the information to be written matches characterized in that the rewrite control circuit for stopping the rewrite process comprises in the case of a phase-change memory.
(5) The phase change memory according to (4), wherein the pulse itself for rewriting the recording of the memory element is used as the predetermined electric pulse applied to the memory element by the pulse applying circuit.
(6) The phase change type according to (4) or (5), wherein the rewrite control circuit determines information stored in the memory element based on a voltage change at the time of rising detected by the detection circuit. memory.
本発明は、上記のような構成を有することで、メモリ素子に印加された電気パルスによりメモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて読取制御を行うので、極めて短時間にメモリ素子に記憶された情報を読取ることができ、読取速度が高速化されるとともに通電に要する時間が短時間で済むので消費電力を抑えることが可能となる。 Since the present invention has the above-described configuration, reading control is performed based on a voltage change at the time of rising or falling of the voltage generated in the memory element due to the electric pulse applied to the memory element. The information stored in the memory element can be read in time, the reading speed is increased, and the time required for energization is shortened, so that power consumption can be suppressed.
すなわち、相変化材料を記録媒体として用いた場合、電気パルスを印加すると相状態により立ち上がり時又は立下り時の電圧変化に大きな相違が生じる。例えば、相変化材料として上述したカルコゲン系材料を主成分とした合金を用いた場合結晶相と非晶質相とでは抵抗値が大きく異なるが、この抵抗値の相違が立ち上がり時又は立下り時の電圧変化に明瞭に現れてくる。 That is, when a phase change material is used as a recording medium, when an electric pulse is applied, a large difference occurs in voltage change at the time of rising or falling depending on the phase state. For example, when an alloy mainly composed of the chalcogen-based material described above is used as the phase change material, the resistance value is greatly different between the crystalline phase and the amorphous phase. It appears clearly in the voltage change.
以下、本発明を添付図面に示す実施形態に基づいて詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。 Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings. The embodiments described below are preferable specific examples for carrying out the present invention, and thus various technical limitations are made. However, the present invention is particularly limited in the following description. Unless otherwise specified, the present invention is not limited to these forms.
図４は、本発明の上記（１）に係る実施形態に関する回路構成を示している。１はワードライン、２はビットラインを示し、図示されていないがそれぞれ複数本配列されており、マトリクス状になっている。ワードライン１及びビットライン２の各交点には、選択用トランジスタ１０及びメモリ素子４がそれぞれ配置されている。
FIG. 4 shows a circuit configuration relating to the embodiment (1) of the present invention.
選択用トランジスタ１０のゲートはワードライン１に接続され、ドレインはビットライン２に接続されており、ソースはメモリ素子４の一方の電極に接続されている。メモリ素子４は、図１に示すように１対の電極にカルコゲン系材料からなる相変化型記録媒体を挟んで構成されており、他方の電極は定電圧源３に接続されている。ビットライン２は、メモリ素子４の読取用及び書換用の電気パルスを印加するスイッチ回路６に接続されている。スイッチ回路６は、書き込みスイッチ７、消去スイッチ８及び読み出しスイッチ９から構成される。
こうした回路構成は、既存の２値情報記録用のスイッチ回路構成と同様のものである。また、接地電位と定電圧源３の電位を逆に設定することもできる。
The
Such a circuit configuration is similar to the existing binary information recording switch circuit configuration. Also, the ground potential and the potential of the
書き込みスイッチ７がオンになると、セットパルスを印加することができ、上述したように高抵抗状態から低抵抗状態へ遷移させることができる。
また、消去スイッチ８がオンになると、リセットパルスを印加することができ、上述したように低抵抗状態から高抵抗状態へ遷移させることができる。
選択中のメモリ素子４の抵抗値は、読み出しスイッチ９をオンにしてメモリ素子４に発生する電圧が検知回路５で検知される。
読取制御回路１１は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにし、スイッチ回路６に信号を送信して読み出しスイッチ９を所定時間オンにすることで電気パルスをメモリ素子４に与える。その際にメモリ素子４に発生する電圧をビットライン２に接続した検知回路５により検知する。
読取制御回路１１は、読み出しスイッチ９がオンになった時点から所定時間（２ナノ秒程度）経過後の立ち上がり時の電圧値を検知回路５からの検知信号から求めて、その電圧値が基準電圧よりも大きい場合は、メモリ素子４に記憶された情報は低抵抗状態に対応する情報であるとして該当する情報を出力する。
逆に、電圧値が基準電圧よりも小さい場合には、高抵抗状態に対応する情報を出力する。
When the
Further, when the erase
As for the resistance value of the
The
The
Conversely, when the voltage value is smaller than the reference voltage, information corresponding to the high resistance state is output.
図１は、カルコゲン系材料を用いた記録媒体３の両側に上部電極２及び下部電極４を形成したメモリ素子にパルス発生器１により電気パルスを印加する回路図を示している。この場合、電気パルスを印加すると、配線部分の容量（キャパシタンス）の影響が生じるため、図１（ｂ）の等価回路に示すように、メモリ素子の抵抗Ｒ及び配線容量Ｃが接続された状態となる。電気パルスを印加されたメモリ素子に発生する電圧は、立ち上がり時にＣＲ時定数により図２のように変化する。
FIG. 1 is a circuit diagram in which an electric pulse is applied by a
図２では、配線容量Ｃを１．０ｐＦとして、記録材料の抵抗Ｒを低抵抗状態で１ｋΩ、高抵抗状態で１００ｋΩと設定してシミュレーションした結果である。なお、縦軸にはＶ／Ｖｄ（Ｖ；メモリ素子に発生する電圧、Ｖｄ；供給される電気パルスの電圧）をとり、横軸には時間（ｎｓ；ナノ秒）をとっている。 FIG. 2 shows the result of simulation by setting the wiring capacitance C to 1.0 pF and setting the resistance R of the recording material to 1 kΩ in the low resistance state and 100 kΩ in the high resistance state. The vertical axis represents V / Vd (V: voltage generated in the memory element, Vd: voltage of supplied electric pulse), and the horizontal axis represents time (ns; nanosecond).
メモリ素子が低抵抗状態にある場合には電圧は急速に上昇しながら立ち上がっているが、それに比べて高抵抗状態にある場合には電圧は徐々に上昇しながら立ち上がっており、両者の間には明瞭な相違が認められる。 When the memory element is in a low resistance state, the voltage rises while rising rapidly, but when it is in a high resistance state, the voltage rises gradually and rises between them. Clear differences are observed.
このように立ち上がり時の電圧変化が記録媒体の相状態で大きく異なっているため、立ち上がり時の電圧変化を検知すれば極めて短い時間内に記録材料の相状態（すなわち記憶された情報）を読み取ることができるようになる。 As described above, since the voltage change at the time of rising is greatly different depending on the phase state of the recording medium, the phase state (that is, stored information) of the recording material can be read within a very short time if the voltage change at the time of rising is detected. Will be able to.
以上の例では、立ち上がり時の電圧変化について説明したが、立下り時においても電圧変化にこのような大きな違いが生じることから、立下り時の電圧変化を検知しても同様に極めて短い時間内に記憶された情報を読み取ることが可能である。
本発明でいう立ち上がり時とは、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスを印加した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。
In the above example, the voltage change at the rise has been explained. However, since such a large difference occurs in the voltage change at the fall, even if the voltage change at the fall is detected, it is similarly within a very short time. It is possible to read the information stored in.
The time of rising as referred to in the present invention, the material of the recording medium, the structure of the memory element, varies depending on the specifications or the like of the applied pulse, is practically from the time of applying the pulse to 10 -7 seconds, in particular 10 A preferred period is up to -8 seconds.
また、立下り時も、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスの印加が終了した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。 Further, at the time of falling, it varies depending on the material of the recording medium, the structure of the memory element, the specification of the applied pulse, etc., but practically, it is 10 −7 seconds from the end of the application of the pulse, especially 10 A preferred period is up to -8 seconds.
立ち上がり時又は立下り時の電圧変化を調べるために、該記録媒体に印加すべき電気パルスは、該記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、汎用的な範囲の一例を挙げると、該パルス電圧としては、０．０１〜０．５（Ｖ）、好ましくは０．０１〜０．１（Ｖ）が例示され、パルス幅としては１０−９秒〜１０−７秒、好ましくは、１０−９秒〜１０−８秒が例示される。 An electric pulse to be applied to the recording medium in order to investigate a voltage change at the time of rising or falling is not limited because it varies depending on the material of the recording medium and the structure of the memory element. For example, the pulse voltage is 0.01 to 0.5 (V), preferably 0.01 to 0.1 (V), and the pulse width is 10 −9 seconds to 10 −7 seconds. Preferably, 10 −9 seconds to 10 −8 seconds are exemplified.
また、詳細な素子構成については後述するが、本発明の上記（３）に係る実施形態では、記録媒体の書き換えを行う際に、その記録媒体が既に書き書き換えられているかどうかを先に確認し、無駄な二重の書き換えを省略することを提案している。セット状態の記録媒体にセットパルスを加えることは、記録媒体の状態を何も変えることがなく、書き換えパルスのエネルギーと印加時間が無駄になるからである。 Further, although a detailed element configuration will be described later, in the embodiment according to the above (3) of the present invention, when rewriting a recording medium, it is first confirmed whether or not the recording medium has already been rewritten. It proposes to omit useless double rewriting. The reason why the set pulse is applied to the recording medium in the set state is that the state of the recording medium is not changed, and the energy and application time of the rewrite pulse are wasted.
そして本発明では、記録媒体が既に書き書き換えられているかどうかの事前の確認を、確認専用のパルス（リードパルス）を用いず、書き換え用のパルス（セットパルス、リセットパルス）自体を用い、その立上がり時間（または立下り時間）に基づいて行なうことを提案している。 In the present invention, whether or not the recording medium has already been rewritten is confirmed by using a rewriting pulse (set pulse, reset pulse) itself without using a confirmation-dedicated pulse (read pulse), and the rise of the recording medium. Propose to do based on time (or fall time).
書き換えパルスを記録媒体に印加すると、記録媒体が既にセット状態であれば早く電圧が上昇する。逆に記録媒体がリセット状態であれば電圧の上昇は遅くなる。本発明では、この違いを検出して、記録媒体が既に書き換えられているかどうかの事前の確認し、書き換えを継続するかどうかを決定する。 When the rewrite pulse is applied to the recording medium, the voltage rises quickly if the recording medium is already set. On the contrary, if the recording medium is in the reset state, the voltage rise is slow. In the present invention, this difference is detected, whether or not the recording medium has already been rewritten is confirmed in advance, and it is determined whether or not to continue rewriting.
より具体的には、セット状態の記録媒体にセットパルスを印加すると、試料電圧はすぐに立上がる。そこでパルス印加直後の電圧値を検出し、電圧がすぐに上がっていることから記録媒体がセット状態であると判断して、セットパルスの印加を中止する。 More specifically, when a set pulse is applied to a set recording medium, the sample voltage immediately rises. Therefore, the voltage value immediately after the pulse application is detected, and since the voltage is immediately increased, it is determined that the recording medium is in the set state, and the application of the set pulse is stopped.
セットパルス幅を約１００ｎsecとすると、記録媒体の電圧の検出に１０ｎsec必要だったとし、その後パルス印加を中止するために１０ｎsec必要だとしても、８０ｎsec（＝１００ｎsec−１０ｎsec−１０ｎsec）のパルスエネルギーと時間が省略できる。これは、本来無駄印加していたエネルギーとその印加時間を、８０％省略できることになる。 If the set pulse width is about 100 nsec, it is assumed that 10 nsec is required to detect the voltage of the recording medium, and even if 10 nsec is necessary to stop the pulse application thereafter, the pulse energy and time of 80 nsec (= 100 nsec-10 nsec-10 nsec) Can be omitted. This means that 80% of energy that was originally wasted and its application time can be omitted.
記録媒体の書き換えが可能なパルスであって、かつ、書き換えをすべきかどうかの事前確認にも利用可能な書き換えパルスの電圧、パルスは、記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、汎用的な範囲の一例を挙げると次のとおりである。 The voltage of the rewrite pulse, which can be used for the prior confirmation of whether or not to rewrite, is a pulse that can rewrite the recording medium, and is limited because it varies depending on the material of the recording medium and the structure of the memory element. However, an example of a general-purpose range is as follows.
セット動作の場合のセットパルス電圧としては、０．１〜１０（Ｖ）、好ましくは１〜３（Ｖ）が例示され、パルス幅としては１０−９秒〜１０−３秒、好ましくは、５×１０−８秒〜１×１０−６秒が例示される。
また、リセット動作の場合には、パルス電圧としては、１〜１５（Ｖ）、好ましくは１〜７（Ｖ）が例示され、パルス幅としては１０−１０秒〜１０−２秒、好ましくは、１０−９秒〜１０−６秒が例示される。
The set pulse voltage for the set operation is 0.1 to 10 (V), preferably 1 to 3 (V), and the pulse width is 10 −9 seconds to 10 −3 seconds, preferably 5 Examples are x10 −8 seconds to 1 × 10 −6 seconds.
In the case of the reset operation, the pulse voltage is 1 to 15 (V), preferably 1 to 7 (V), and the pulse width is 10 −10 seconds to 10 −2 seconds, preferably 10 −9 seconds to 10 −6 seconds are exemplified.
電圧の変化による判定の具体的な方法は、種々挙げられ、限定はされないが、主な方法としては、立ち上がり時の期間、立下り時の期間共に、次の方法が例示される。
１．期間の最後の電圧値を、単純に設定基準値と比べる。
２．期間全体の電圧値の変化グラフを積分して設定基準と比べる。この場合、期間全体にわたって変化する電圧をキャパシタに印加し、それによって充電された電荷の値を設定基準と比べる方法が簡便である。
３．期間全体の電圧値の平均をとって設定基準と比べる。
４．期間の最初と最後の電圧値の差と、設定基準とを比べる。
There are various specific methods for determination based on the voltage change, and the method is not limited. However, as a main method, the following methods are exemplified for both the rising time period and the falling time period.
1. The voltage value at the end of the period is simply compared with the set reference value.
2. Integrate the change graph of the voltage value over the entire period and compare it with the set standard. In this case, it is convenient to apply a voltage that changes over the entire period to the capacitor and compare the value of the charge charged thereby with the setting reference.
3. Average the voltage value over the entire period and compare it with the set criteria.
4). The difference between the voltage values at the beginning and end of the period is compared with the set standard.
図５は、図４の変形例として、本発明の上記（２）に係る実施形態に関する回路構成を示している。メモリ素子のほかに参照メモリ素子を設けた態様を示す図を示している。この例では、情報を記憶するメモリ素子４以外に参照抵抗値Ｒｆを有する抵抗素子１２を備えている。
FIG. 5 shows a circuit configuration relating to the embodiment (2) of the present invention as a modification of FIG. The figure which shows the aspect which provided the reference memory element other than the memory element is shown. In this example, a resistance element 12 having a reference resistance value Rf is provided in addition to the
参照抵抗値Ｒｆは、図３に示すように、メモリ素子４の高抵抗状態及び低抵抗状態の中間の値に設定されている。読取制御回路１１は、メモリ素子４とともに抵抗素子１２にも電気パルスを与えるようにスイッチ回路６を制御し、検知回路５は、メモリ素子４及び抵抗素子１２に発生する電圧を検知する。そして、読取制御回路１１は、所定時間経過後のメモリ素子４及び抵抗素子１２の立ち上がり時の電圧値を検知回路５の検知信号から求めて、両者を比較してその大小によりメモリ素子４に記憶された情報を判定する。すなわち、メモリ素子４の電圧値が大きい場合には低抵抗状態に対応する情報が記憶されているとし、逆の場合には高抵抗状態に対応する情報が記憶されていると判定する。
As shown in FIG. 3, the reference resistance value Rf is set to an intermediate value between the high resistance state and the low resistance state of the
上記のように、メモリ素子のほかに参照メモリ素子を設けて、両者のメモリ素子の立ち上がり時又は立下り時の電圧変化を比較することで、メモリ素子に記憶された情報を確実に読み取ることができる。
例えば、上記のカルコゲン系材料を用いた記録媒体３のように抵抗値が相状態により大きく異なるような場合には、高抵抗状態１００ｋΩと低抵抗状態１ｋΩとの間の抵抗値１０ｋΩを参照メモリ素子に与えておけば、図３に示すように参照メモリ素子の電圧変化は、高抵抗状態の電圧変化と低抵抗状態の電圧変化との間の中間的な変化をするようになるため、メモリ素子の電圧変化を参照メモリ素子の電圧変化と比較すれば、参照メモリ素子よりも急速に上昇する場合は低抵抗状態、徐々に上昇する場合には高抵抗状態と判定することができ、確実に読み取ることができる。
As described above, a reference memory element is provided in addition to the memory element, and the information stored in the memory element can be reliably read by comparing the voltage change at the time of rising or falling of both memory elements. it can.
For example, in the case where the resistance value varies greatly depending on the phase state as in the
参照メモリ素子は、読み取るべきメモリ素子と同様のメモリ素子であってもよいし、抵抗素子などであってもよく、いずれの態様でも、その抵抗値は、セット状態の抵抗値と、リセット状態の抵抗値との間にあるものとする。 The reference memory element may be a memory element similar to the memory element to be read, may be a resistance element, and the like. In any aspect, the resistance value is the resistance value in the set state and the resistance value in the reset state. It shall be between the resistance values.
参照メモリ素子のより具体的な態様としては、次のものが例示される。
（ａ）セット状態（低抵抗）の素子を複数個直列接続して、抵抗値をセット状態の抵抗より高くしたもの。または、リセット状態の素子を複数個並列にしたもの。
（ｂ）セット状態とリセット状態の中間的な状態にした素子。
The following are illustrated as a more specific aspect of the reference memory element.
(A) A plurality of elements in a set state (low resistance) are connected in series so that the resistance value is higher than the resistance in the set state. Or, a plurality of reset devices in parallel.
(B) An element in an intermediate state between a set state and a reset state.
例えば、説明のために、セット状態（結晶状態、低抵抗状態）の抵抗値を１００Ω、リセット状態（非晶質状態、高抵抗状態）の抵抗値を１００ｋとする。参照抵抗（Ｒｒｅｆ）は、例えば、１〜３ｋΩなど、セット状態の抵抗値とリセット状態の抵抗値との間にある必要がある（即ち、１００Ω＜Ｒｒｅｆ＜１００ｋΩ）。よって、セット状態（低抵抗）の素子を２個直列にした物（＝２００Ω）や１０個直列にした物（＝１ｋΩ）などが好ましい態様となる。参照抵抗値が、セット状態の抵抗値やリセット状態の抵抗値に近い場合（例えば、１１０Ωや９９ｋΩなど）、比較が困難になるので、避けることが好ましい。また参照メモリ素子の材料は、読み取るべきメモリ素子と同じ材料とする方が、温度特性が同じであるために、好ましい場合がある。 For example, for the sake of explanation, the resistance value in the set state (crystalline state, low resistance state) is 100Ω, and the resistance value in the reset state (amorphous state, high resistance state) is 100 k. The reference resistance (Rref) needs to be between the resistance value in the set state and the resistance value in the reset state, for example, 1 to 3 kΩ (ie, 100Ω <Rref <100 kΩ). Therefore, a preferable embodiment is a device in which two elements in a set state (low resistance) are connected in series (= 200Ω) or a device in which ten devices are connected in series (= 1 kΩ). When the reference resistance value is close to the resistance value in the set state or the resistance value in the reset state (for example, 110Ω or 99 kΩ), it is preferable to avoid the comparison because it becomes difficult to compare. In some cases, the material of the reference memory element is preferably the same as that of the memory element to be read because the temperature characteristics are the same.
立ち上がり時又は立下り時の電圧変化を調べるために、該記録媒体に印加すべき電気パルスは、上記（１）の態様の場合と同様である。
電圧変化を判定する場合には、例えば、メモリ素子に発生した電圧の発生時点から所定時間（数ナノ秒、例えば、１ナノ秒〜３ナノ秒）経過後に検知した電圧値に基づいて判定すればよい。抵抗値を読み取る場合では定常状態になってから抵抗値を測定するため４〜５ナノ秒かかるが、図２の場合では、２ナノ秒程度の短時間で判定可能で、約２倍の読取速度を実現することができる。
In order to examine the voltage change at the time of rising or falling, the electric pulse to be applied to the recording medium is the same as in the case of the above-described aspect (1).
When determining the voltage change, for example, if it is determined based on a voltage value detected after a predetermined time (several nanoseconds, for example, 1 nanosecond to 3 nanoseconds) has elapsed from the time when the voltage generated in the memory element is generated. Good. In the case of reading the resistance value, it takes 4 to 5 nanoseconds to measure the resistance value after reaching a steady state, but in the case of FIG. 2, the determination can be made in a short time of about 2 nanoseconds, and the reading speed is about twice as fast. Can be realized.
図６は、本発明の上記（３）に係る実施形態に関する回路構成として、メモリ素子４の書換処理を行う場合の回路構成を示している。この例では、書換制御回路１３は、スイッチ回路６の書き込みスイッチ７又は消去スイッチ８を制御して書換え用の電気パルスをメモリ素子４に与えて書換制御を行う。
FIG. 6 shows a circuit configuration in the case where a rewrite process of the
ビットライン２には、図４の場合と同様に検知回路５が接続されており、その検知信号は書換制御回路１３に送信される。書換処理を行う場合に、書換制御回路１３は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにして、書き込むべき情報に応じて書き込みスイッチ７又は消去スイッチ８をオンにするようにスイッチ回路６に制御信号を送信する。書き込みスイッチ７又は消去スイッチ８をオンにすると、電気パルスがメモリ素子４に与えられて電圧が発生し、その電圧が検知回路５により検知されて書換制御回路１３に送信される。書換制御回路１３は、書き込みスイッチ７又は消去スイッチ８がオンになった時点から所定時間（２ナノ秒程度）経過後の電圧を検知回路５の検知信号から求めて、図４の場合と同様に基準電圧と比較し、その大小によりメモリ素子４が低抵抗状態であるか高抵抗状態であるか判定する。判定されたメモリ素子４の記憶情報が書き込むべき情報と一致する場合はスイッチ回路６への制御信号を停止し、メモリ素子４への電気パルスの印加を停止し、不一致の場合にはそのまま電気パルスを印加して書換処理を行うようになる。したがって、書き込むべき情報がメモリ素子４に記憶された情報と同じ場合には書換処理を行わずに済むようになるため、書換処理が効率化し消費電力を低減することができる。
A
上記のように、相変化材料を用いた記録材料の相状態による立ち上がり時又は立下り時の電圧変化の相違を利用すれば、メモリ素子の書換制御を効率よく行うことができる。
例えば、カルコゲン系材料を用いた相変化型記録媒体が非晶質状態の時は、高抵抗状態となっている。この状態において、相変化型記録媒体の温度が結晶化温度以上、かつ融点以下の状態で、ある一定時間以上保たれると、低抵抗な結晶状態へ遷移するようになる。したがって、相変化型記録媒体の温度を結晶化温度以上かつ融点以下にするような熱量を発生させるエネルギーを与える電気パルスを与えることで、非晶質状態の相変化型記録媒体を結晶状態へ遷移させることができる。このような電気パルスをセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。
As described above, the rewrite control of the memory element can be efficiently performed by utilizing the difference in voltage change at the time of rising or falling due to the phase state of the recording material using the phase change material.
For example, when a phase change recording medium using a chalcogen-based material is in an amorphous state, it is in a high resistance state. In this state, when the temperature of the phase change recording medium is not lower than the crystallization temperature and not higher than the melting point and is maintained for a certain period of time, the crystal changes to a low resistance crystal state. Therefore, the phase change recording medium in the amorphous state is transitioned to the crystalline state by applying an electric pulse that gives energy to generate a heat quantity such that the temperature of the phase change recording medium is higher than the crystallization temperature and lower than the melting point. Can be made. Such an electric pulse is called a set pulse, and is determined by a predetermined pulse voltage and a pulse width (time) depending on conditions such as the material of the phase change recording medium and the structure of the memory element.
一方、カルコゲン系材料を用いた相変化型記録媒体が結晶状態の時は、低抵抗状態となっている。この状態において、相変化型記録媒体の温度を融点以上に加熱した後、急冷させると、相変化型記録媒体は高抵抗な非晶質状態へ遷移する。このとき、冷却速度が遅いとメモリ素子は結晶化してしまう。したがって、メモリ素子を融点以上にするような熱量を発生させるエネルギーを与える電気パルスをパルス幅を小さくして与えることで、結晶状態の相変化型記録媒体を非晶質状態へ遷移させることができる。このような電気パルスをリセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。 On the other hand, when the phase change recording medium using the chalcogen-based material is in a crystalline state, the resistance state is low. In this state, when the temperature of the phase change recording medium is heated to the melting point or higher and then rapidly cooled, the phase change recording medium transitions to a high resistance amorphous state. At this time, if the cooling rate is low, the memory element is crystallized. Therefore, the phase change type recording medium in the crystalline state can be transitioned to the amorphous state by applying an electric pulse that gives energy for generating an amount of heat that makes the memory element equal to or higher than the melting point with a reduced pulse width. . Such an electric pulse is called a reset pulse, and is determined by a predetermined pulse voltage and a pulse width (time) depending on conditions such as the material of the phase change recording medium and the structure of the memory element.
したがって、セットパルス又はリセットパルスを印加することで記録媒体の相状態を変化させることができるが、低抵抗状態の記録媒体にセットパルスを印加することは無駄になり、同様に高抵抗状態でリセットパルスを印加することは無駄になる。
そこで、セットパルス又はリセットパルスといった電気パルスを印加した際に、メモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて記憶された情報を判定し、書き込むべき情報と一致する場合には書換処理を停止するようにすれば、こうした無駄な書換処理を行わずに済み、その分書換処理が効率化でき、消費電力も低減することができる。
Therefore, the phase state of the recording medium can be changed by applying a set pulse or a reset pulse, but applying a set pulse to a recording medium in a low resistance state is useless, and similarly reset in a high resistance state. Applying a pulse is useless.
Therefore, when an electric pulse such as a set pulse or a reset pulse is applied, the stored information is determined based on the voltage change at the rise or fall of the voltage generated in the memory element, and matches the information to be written If the rewriting process is stopped, such a useless rewriting process can be omitted, the rewriting process can be made more efficient, and the power consumption can be reduced.
例えば、図２のグラフで示される場合では、極めて短時間（２ナノ秒程度）で記憶された情報を判定可能で、書換に必要なパルス幅（１０〜１００ナノ秒）に比べて大幅に短縮されたパルス幅（２ナノ秒〜８ナノ秒）で停止することができる。 For example, in the case shown in the graph of FIG. 2, information stored in a very short time (about 2 nanoseconds) can be determined, and is significantly reduced compared to the pulse width (10 to 100 nanoseconds) required for rewriting. Can be stopped with a pulse width of 2 nanoseconds to 8 nanoseconds.
なお、本発明では、相変化型記録媒体としては、カルコゲン系材料のように結晶状態と非晶質状態との間の相変化以外にも、融解（液相）と再結晶化（固相）、結晶状態と別の結晶状態といった相変化も含んでおり、いずれも立ち上がり時又は立下り時の電圧変化に大きな相違が生じる相変化が可能な記録媒体であれば含まれる。 In the present invention, as a phase change recording medium, in addition to a phase change between a crystalline state and an amorphous state like a chalcogen-based material, melting (liquid phase) and recrystallization (solid phase) In addition, a phase change such as a crystal state and another crystal state is included, and any recording medium capable of phase change that causes a large difference in voltage change at the time of rising or falling is included.
カルコゲン系（カルコゲナイド系）材料を主成分とした合金の具体的な材料組成の例を次に挙げる。
（ａ）Teを含む材料、例えばGexSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
atomic％は、構成原素の原子数の比である。
（ｂ）上記（ａ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｃ）Teを含む材料、例えばGexBiyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｄ）上記（ｃ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, およびMnから選ばれる１以上の元素が含まれた材料。
（ｅ）Teを含む材料、例えばGexCuyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｆ）上記（ｅ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｇ）Teを含む材料、例えばSexSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｈ）上記（ｇ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｉ）Teを含む材料、例えばAsxSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｊ）上記（ｉ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
An example of a specific material composition of an alloy mainly composed of a chalcogen-based (chalcogenide-based) material is given below.
(A) a material containing Te, for example, a Ge x Sb y Te z, when the x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, z is 5 atomic% or more Things.
atomic% is the ratio of the number of atoms in the constituent element.
(B) In addition to the material of (a) above, Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb A material containing one or more elements selected from Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, and Mn.
(C) A material containing Te, for example, Ge x Bi y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more. Things.
(D) In addition to the material of (c) above, Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb A material containing one or more elements selected from Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, and Mn.
(E) A material containing Te, for example, Ge x Cu y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more. Things.
(F) As an additive to the material of (e) above, Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb A material containing one or more elements selected from Ag, W, Mo, Pt, Co, Ni, Si, Au, Fe, Bi, and Mn.
(G) A material containing Te, for example, Se x Sb y Te z , where x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, and z is 5 atomic% or more. Things.
(H) As an additive to the material of (g), Na, Mg, Al, P, S, Ca, Ga, As, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag A material containing one or more elements selected from W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, and Mn.
(I) material containing Te, for example, a As x Sb y Te z, when the x + y + z = 100, x is 5 atomic% or more, y is 5 atomic% or more, z is 5 atomic% or more Things.
(J) As an additive to the material of (i) above, Na, Mg, Al, P, S, Ca, Ga, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag A material containing one or more elements selected from W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, and Mn.
相変化型記録媒体の形状は限定されないが、小セットパルス、小リセットパルスを効果的に印加する点からは、印加電極間に配置される相変化型記録媒体の厚さ（＝電極間距離）は１ｎｍ〜１μｍ程度、特に１０ｎｍ〜２００ｎｍが好ましい値である。 The shape of the phase change recording medium is not limited, but from the viewpoint of effectively applying a small set pulse and a small reset pulse, the thickness of the phase change recording medium disposed between the applied electrodes (= interelectrode distance) Is about 1 nm to 1 μm, particularly 10 nm to 200 nm.
以上説明したように、本発明は、従来の回路構成を大きく変更することなく、読取速度の高速化、書換処理の効率化及び消費電力の低減を図ることが可能となる。
本出願は、日本で出願された特願２００３−３６５１４６を基礎としておりその内容は本明細書に全て包含される。
As described above, the present invention can increase the reading speed, improve the efficiency of the rewriting process, and reduce the power consumption without greatly changing the conventional circuit configuration.
This application is based on Japanese Patent Application No. 2003-365146 filed in Japan, the contents of which are incorporated in full herein.
１ ワードライン
２ ビットライン
３ 定電圧源
４ メモリ素子
５ 検知回路
６ スイッチ回路
７ 書き込みスイッチ
８ 消去スイッチ
９ 読み出しスイッチ
１０ 選択用トランジスタ
１１ 読取制御回路
１２ 参照抵抗素子
１３ 書換制御回路
DESCRIPTION OF
Claims (3)
前記メモリ素子に所定の電気パルスを印加するパルス印加回路と、
印加された前記電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した立ち上がり時又は立下り時の電圧変化に基づいて前記メモリ素子に記憶された情報を読み出す読取制御回路とを、
備えていることを特徴とする相変化型メモリ。A memory element for storing information according to a difference in phase state of the phase change recording medium;
A pulse applying circuit for applying a predetermined electric pulse to the memory element;
A detection circuit for detecting a voltage generated in the memory element in response to the applied electric pulse;
A reading control circuit that reads information stored in the memory element based on a voltage change at the time of rising or falling detected by the detection circuit;
A phase change type memory characterized by comprising.
参照メモリ素子と、
前記メモリ素子及び前記参照メモリ素子に所定の電気パルスを印加するパルス印加回路と、
印加された前記電気パルスに応答して前記メモリ素子及び前記参照メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した両メモリ素子の立ち上がり時又は立下り時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出す読取制御回路とを、
備えていることを特徴とする相変化型メモリ。A memory element for storing information according to a difference in phase state of the phase change recording medium;
A reference memory element;
A pulse applying circuit for applying a predetermined electric pulse to the memory element and the reference memory element;
A detection circuit for detecting a voltage generated in the memory element and the reference memory element in response to the applied electric pulse;
A read control circuit that reads out information stored in the memory element by comparing voltage changes at the time of rising or falling of both memory elements detected by the detection circuit;
A phase change type memory characterized by comprising.
該メモリ素子に所定の電気パルスを印加するパルス印加回路と、
印加された前記電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した立ち上がり時又は立下り時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定し該情報と書き込むべき情報とが一致する場合には書換処理を停止する書換制御回路とを、
備えていることを特徴とする相変化型メモリ。A memory element for storing information according to a difference in phase state of the phase change recording medium;
A pulse applying circuit for applying a predetermined electric pulse to the memory element;
A detection circuit for detecting a voltage generated in the memory element in response to the applied electric pulse;
A rewrite control circuit that determines information stored in the memory element based on a voltage change at the time of rise or fall detected by the detection circuit, and stops the rewrite process when the information matches the information to be written And
A phase change type memory characterized by comprising.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003365146 | 2003-10-24 | ||
| JP2003365146 | 2003-10-24 | ||
| PCT/JP2004/015876 WO2005041204A1 (en) | 2003-10-24 | 2004-10-20 | Phase-change memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005041204A1 true JPWO2005041204A1 (en) | 2007-04-26 |
| JP3995167B2 JP3995167B2 (en) | 2007-10-24 |
Family
ID=34510151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005515008A Expired - Fee Related JP3995167B2 (en) | 2003-10-24 | 2004-10-20 | Phase change memory |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3995167B2 (en) |
| WO (1) | WO2005041204A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008745B2 (en) | 2005-05-09 | 2011-08-30 | Nantero, Inc. | Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements |
| US8102018B2 (en) | 2005-05-09 | 2012-01-24 | Nantero Inc. | Nonvolatile resistive memories having scalable two-terminal nanotube switches |
| JP5394923B2 (en) * | 2006-08-08 | 2014-01-22 | ナンテロ，インク． | Nonvolatile resistance change memory, latch circuit, and operation circuit having scalable two-terminal nanotube switch |
| US7869253B2 (en) * | 2006-08-21 | 2011-01-11 | Qimonda Ag | Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell |
| JP2010244607A (en) | 2009-04-03 | 2010-10-28 | Elpida Memory Inc | Semiconductor memory device |
| KR101614229B1 (en) * | 2011-09-09 | 2016-04-20 | 인텔 코포레이션 | Path isolation in a memory device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317375B1 (en) * | 2000-08-31 | 2001-11-13 | Hewlett-Packard Company | Method and apparatus for reading memory cells of a resistive cross point array |
| US6879525B2 (en) * | 2001-10-31 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Feedback write method for programmable memory |
-
2004
- 2004-10-20 WO PCT/JP2004/015876 patent/WO2005041204A1/en active Application Filing
- 2004-10-20 JP JP2005515008A patent/JP3995167B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005041204A1 (en) | 2005-05-06 |
| JP3995167B2 (en) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7679980B2 (en) | Resistive memory including selective refresh operation | |
| JP5539610B2 (en) | Phase change memory programming and reading methods | |
| CN1983443B (en) | Storage device and semiconductor device | |
| US8036013B2 (en) | Using higher current to read a triggered phase change memory | |
| US7126846B2 (en) | Method and driver for programming phase change memory cell | |
| US7660152B2 (en) | Method and apparatus for implementing self-referencing read operation for PCRAM devices | |
| JP4191211B2 (en) | Nonvolatile memory and control method thereof | |
| TWI437703B (en) | Bipolar switching of phase change device | |
| JP5057589B2 (en) | Storage device and process using probe (SSP) | |
| US7372718B2 (en) | Storage and semiconductor device | |
| JP4428284B2 (en) | Semiconductor memory device and writing method thereof | |
| JP2004311015A (en) | Low-current and high-speed phase-change memory device and driving method therefor | |
| KR20080099841A (en) | Reading phase change memories | |
| US8467239B2 (en) | Reversible low-energy data storage in phase change memory | |
| US8625362B2 (en) | Data sensing device non-volatile memory | |
| CN101685669B (en) | Phase change memory device and method for operating the same | |
| KR101201858B1 (en) | Semiconductor memory apparatus | |
| JP3995167B2 (en) | Phase change memory | |
| US20070238225A1 (en) | Phase change memory with improved temperature stability | |
| JP5645778B2 (en) | Information storage element | |
| US20080239788A1 (en) | Integrated circuit having a resistively switching memory and method | |
| JPWO2005031752A1 (en) | Multilevel memory and recording method for phase change recording medium therefor | |
| JP3763131B2 (en) | Phase change information recording medium | |
| Attenborough et al. | An alternative concept for phase change random access memory | |
| KR100929313B1 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20060405 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |