JPS647339Y2 - - Google Patents
Info
- Publication number
- JPS647339Y2 JPS647339Y2 JP1981044598U JP4459881U JPS647339Y2 JP S647339 Y2 JPS647339 Y2 JP S647339Y2 JP 1981044598 U JP1981044598 U JP 1981044598U JP 4459881 U JP4459881 U JP 4459881U JP S647339 Y2 JPS647339 Y2 JP S647339Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- signal
- comparator
- reference voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【考案の詳細な説明】
本考案は、抵抗体とくに低抵抗体がシヨートし
ているか、あるいはオープンしているかなど、抵
抗体の異常の有無を、少ない電流で診断する装置
に関するものである。[Detailed Description of the Invention] The present invention relates to a device for diagnosing the presence or absence of an abnormality in a resistor, such as whether a resistor, particularly a low-resistance element, is shot or open, using a small amount of current.
小レベルの信号をオペレーシヨンアンプ等で直
流増幅した場合、通常ではオペレーシヨンアンプ
のオフセツト電圧により温度による影響を受けや
すい。そのため抵抗体の測定にあたつて、小信号
を扱う場合誤差が出る。本考案は、測定時に得ら
れる信号が小レベルであつても判定を容易にする
などを目的に創案されたものである。 When a small level signal is DC amplified using an operational amplifier, etc., it is normally susceptible to temperature effects due to the offset voltage of the operational amplifier. Therefore, when measuring resistors, errors occur when dealing with small signals. The present invention was devised for the purpose of facilitating determination even when the signal obtained during measurement is of a small level.
実施例を添付図面にもとづいて説明すると、
R1は測定される抵抗体、IC１はパルス発振器で、
この発振器はパルス信号S1を送信する。C1は直
流阻止用のキヤパシタで、このキヤパシタはパル
ス信号S1を受信する。R2は、キヤパシタC1に直
列に接続されると共に、被測定の抵抗体R1は該
抵抗器R2に直列に接続され、さらに抵抗器R3は
該被測定の抵抗体R1に直列に接続される。C2は
直流阻止用のキヤパシタで、このキヤパシタは抵
抗器R3に直列に接続されると共に接地される。
したがつて、抵抗器R2、被測定の抵抗体R1、抵
抗器R3は負荷回路を構成する。なお、図中のD1，
D2は発振器IC１の保護用のクランプダイオード、
R8は抵抗器である。 The embodiment will be explained based on the attached drawings.
R 1 is the resistor to be measured, IC1 is the pulse oscillator,
This oscillator transmits a pulse signal S 1 . C1 is a capacitor for DC blocking, and this capacitor receives the pulse signal S1 . R 2 is connected in series to the capacitor C 1 , the resistor R 1 to be measured is connected in series to the resistor R 2 , and the resistor R 3 is connected in series to the resistor R 1 to be measured. connected to. C 2 is a capacitor for DC blocking, and this capacitor is connected in series with resistor R 3 and grounded.
Therefore, the resistor R 2 , the resistor to be measured R 1 , and the resistor R 3 constitute a load circuit. In addition, D 1 in the figure,
D2 is a clamp diode for protection of oscillator IC1,
R 8 is a resistor.
C3は直流阻止用のキヤパシタで、このキヤパ
シタは被測定の抵抗体R1の一端、言い換えると
パルス発振器IC１側の端部に接続される。R4は
抵抗器で、この抵抗器はキヤパシタC3に直列に
接続される。 C 3 is a DC blocking capacitor, and this capacitor is connected to one end of the resistor R 1 to be measured, in other words, to the end on the pulse oscillator IC 1 side. R 4 is a resistor, which is connected in series with the capacitor C 3 .
C4は直流阻止用のキヤパシタで、このキヤパ
シタは被測定の抵抗体R1の他端、言い換えると
接地側の端部に接続される。R5は抵抗器で、こ
の抵抗器はキヤパシタC4に直列に接続される。 C 4 is a DC blocking capacitor, and this capacitor is connected to the other end of the resistor R 1 to be measured, in other words, to the grounding end. R 5 is a resistor, which is connected in series with the capacitor C 4 .
IC２は差動増巾器で、この増巾器の非反転入
力端子（＋）には抵抗器R4が直列に接続され、
反転入力端子（−）には抵抗器R5が直列に接続
される。なお図中のR6，R7は抵抗器である。C5
は直流阻止用のキヤパシタで、このキヤパシタは
差動増巾器IC２の出力端子に接続される。 IC2 is a differential amplifier, and a resistor R4 is connected in series to the non-inverting input terminal (+) of this amplifier.
A resistor R5 is connected in series to the inverting input terminal (-). Note that R 6 and R 7 in the figure are resistors. C5
is a DC blocking capacitor, and this capacitor is connected to the output terminal of the differential amplifier IC2.
R10，R11，R12は直列に接続される基準電圧用
の抵抗器群で、電源側の抵抗器R10と隣接の抵抗
器R11との接続点Ｈは、第１の基準電圧HRを出
力し、接地側の抵抗器R12と隣接の抵抗器R11と
の接続点Ｌは、第１の基準電圧より低レベルの第
２の基準電圧LRを出力する。 R 10 , R 11 , R 12 are a group of resistors for reference voltage connected in series, and the connection point H between the resistor R 10 on the power supply side and the adjacent resistor R 11 is connected to the first reference voltage HR A connection point L between the ground side resistor R 12 and the adjacent resistor R 11 outputs a second reference voltage LR having a lower level than the first reference voltage.
IC３は第１のウインドウ形のコンパレータで、
その反転入力端子（−）には、キヤパシタC5か
らの信号S2を受信すると共に、非反転入力端子
（＋）には、接続点Ｈからの第１の基準電圧HR
を入力する。IC４は第２のウインドウ形のコン
パレータで、その非反転入力端子（＋）には、キ
ヤパシタC5からの信号S2を受信すると共に、反
転入力端子（−）には、接続点Ｌからの第２の基
準電圧LRを入力する。なお、R9は抵抗器であ
る。 IC3 is the first window type comparator,
Its inverting input terminal (-) receives the signal S2 from the capacitor C5 , and its non-inverting input terminal (+) receives the first reference voltage HR from the connection point H.
Enter. IC4 is a second window type comparator, and its non-inverting input terminal (+) receives the signal S2 from the capacitor C5 , and its inverting input terminal (-) receives the signal S2 from the connection point L. Input the reference voltage LR of 2. Note that R9 is a resistor.
IC５はアンドゲートで、このゲートはパルス
発振器IC１からの信号S1、第１のコンパレータ
IC３からの信号S3ならびに第２のコンパレータ
IC４からの信号S4をそれぞれ入力して、これら
の論理積の結果である信号S5を出力する。 IC5 is an AND gate, and this gate receives the signal S 1 from the pulse oscillator IC1, the first comparator
Signal S 3 from IC3 as well as second comparator
The signal S 4 from the IC 4 is inputted, and the signal S 5 which is the result of their logical product is outputted.
R13は抵抗器で、この抵抗器は信号S5を受信す
る。D3は整流用のダイオードで、このダイオー
ドは抵抗器R13に直列に接続される。IC６はイン
バータで、このインバータはダイオードD3に直
列に接続される。C6はダイオードD3のカソード
とアース間に接続されたキヤパシタである。R14
は抵抗器で、この抵抗器はキヤパシタCRと並列
に接続される。なお、キヤパシタC6ならびに抵
抗器R14は、積分回路INTを構成している。この
積分回路INTの出力はインバータIC６に与えら
れるようになつている。 R 13 is a resistor, which receives the signal S 5 . D 3 is a rectifier diode, which is connected in series with resistor R 13 . IC6 is an inverter, and this inverter is connected in series with diode D3 . C 6 is a capacitor connected between the cathode of diode D 3 and ground. R14
is a resistor, and this resistor is connected in parallel with the capacitor CR. Note that the capacitor C6 and the resistor R14 constitute an integrating circuit INT. The output of this integrating circuit INT is provided to an inverter IC6.
上述の構成からなる回路配置において、第２図
に示されるごとく、パルス発振器IC１からパル
ス信号S1が発信されると、被測定の抵抗体R1か
ら検出されるパルスレベルは、差動増巾器IC２
によつて増巾され、信号S2の様になる。ここで、
抵抗体R1が正常な場合、信号S2のパルスレベル
は、第２図Ａに示すように基準電圧HRとこれよ
り低い第２の基準電圧LRとの間にあるように設
定しておく。このとき、第１のコンパレータIC
３から送出される信号S3は、ハイレベルの電圧に
なり、他方、第２のコンパレータIC３から送出
される信号S4は、入力信号S2と同期した所定のレ
ベルのパルスとなる。次に、これらの信号S1，
S3，S4がアンドゲートIC5に加えられるとパルス
信号S5が得られ、積分回路INTならびにインバ
ータIC６を経て、ローレベルの信号S7が送出さ
れる。 In the circuit arrangement having the above configuration, as shown in FIG. 2, when the pulse signal S1 is transmitted from the pulse oscillator IC1, the pulse level detected from the resistor R1 to be measured is determined by the differential amplification. device IC2
is amplified by , and becomes like signal S 2 . here,
When the resistor R1 is normal, the pulse level of the signal S2 is set to be between the reference voltage HR and a lower second reference voltage LR, as shown in FIG. 2A. At this time, the first comparator IC
The signal S 3 sent out from the second comparator IC 3 becomes a high level voltage, while the signal S 4 sent out from the second comparator IC 3 becomes a pulse at a predetermined level synchronized with the input signal S 2 . Then these signals S 1 ,
When S 3 and S 4 are applied to the AND gate IC 5 , a pulse signal S 5 is obtained, and a low level signal S 7 is sent out through the integrating circuit INT and the inverter IC 6.
被測定の抵抗体R1が電気的にオープンである
ときは第２図Ｂの波形のようになる。抵抗体R1
から検出増巾される信号S2のパルスレベルが、第
１の基準電圧HRを越えることになる。したがつ
て、第１のコンパレータIC３の出力信号S3はロ
ーレベルに変化するパルスとなり、第２のコンパ
レータIC３から送出される信号S4はハイレベル
のパルスとなる。そのため、アンドゲートIC５
の出力信号S5はローレベルとなり、インバータ
IC６からはハイレベルの信号S7が送出される。 When the resistor R1 to be measured is electrically open, the waveform is as shown in FIG. 2B. Resistor R 1
The pulse level of the signal S2 detected and amplified from the first reference voltage HR exceeds the first reference voltage HR. Therefore, the output signal S 3 of the first comparator IC3 becomes a pulse that changes to low level, and the signal S 4 sent out from the second comparator IC3 becomes a pulse that changes to high level. Therefore, and gate IC5
The output signal S5 becomes low level and the inverter
A high level signal S7 is sent out from the IC6.
被測定の抵抗体R1がシヨート状態であるとき
は、第２図のＣの波形のようになる。したがつ
て、インバータIC６からは、ハイレベルの信号
S7が送出される。 When the resistor R1 to be measured is in a shot state, the waveform becomes as shown in C in FIG. Therefore, a high level signal is output from inverter IC6.
S 7 is sent.
以上の如く、本考案によれば、被測定の抵抗体
が正常であるときはローレベルの検出出力を得、
また当該抵抗体が異常であるときはハイレベルの
検出出力を得ることによつて状態を診断する。 As described above, according to the present invention, when the resistor to be measured is normal, a low level detection output is obtained;
Further, when the resistor is abnormal, the condition is diagnosed by obtaining a high level detection output.
以上説明した通り本考案は、パルス信号を抵抗
体R1へ印加し、抵抗体R1の両端に現われるパル
ス信号の波高値の差を検出するとともに、パルス
発振器IC１と抵抗体R1との間、および抵抗体R1
と差動増幅器IC２との間にそれぞれ第１、第２、
第３の直流阻止用のキヤパシタC1，C3，C4をそ
れぞれ挿入することにより、抵抗体R1にあらか
じめ直流電圧がかけられていても、その影響を受
けないで診断することができる。また、差動増幅
器IC２と第１、第２のコンパレータIC３，IC４
との間に第４の直流阻止用のキヤパシタC5を挿
入することにより、温度ドリフトの影響を受けに
くくし、少ない電流でも温度ドリフトの影響を考
慮しないで、容易に抵抗体R1を診断することが
できる効果がある。 As explained above, the present invention applies a pulse signal to the resistor R1 , detects the difference in peak value of the pulse signal appearing at both ends of the resistor R1 , and detects the difference between the pulse oscillator IC1 and the resistor R1 . , and resistor R 1
and the differential amplifier IC2, respectively.
By inserting the third DC blocking capacitors C 1 , C 3 , and C 4 , diagnosis can be performed without being affected by a DC voltage applied to the resistor R 1 in advance. Also, a differential amplifier IC2 and first and second comparators IC3 and IC4
By inserting a fourth DC blocking capacitor C 5 between the resistor R 1 and the resistor R 1 , it becomes less susceptible to the effects of temperature drift, and the resistor R 1 can be easily diagnosed even with a small current without considering the effects of temperature drift. There is an effect that can be done.
第１図は本考案の実施例を示す電子回路図、第
２図は同上の実施例を説明するタイムチヤートで
ある。
R1：被測定の抵抗体、S1：パルス信号、IC
１：パルス発振器、IC２：差動増巾器、S2：（検
出）信号、HR：第１の基準電圧、IC３：第１の
コンパレータ、LR：第２の基準電圧、IC４：第
２のコンパレータ、S3，S4，S5：信号、IC５：
（アンド）ゲート。
FIG. 1 is an electronic circuit diagram showing an embodiment of the present invention, and FIG. 2 is a time chart explaining the same embodiment. R 1 : Resistor under test, S 1 : Pulse signal, IC
1: Pulse oscillator, IC2: Differential amplifier, S2 : (detection) signal, HR: First reference voltage, IC3: First comparator, LR: Second reference voltage, IC4: Second comparator , S 3 , S 4 , S 5 : Signal, IC5:
(and) gate.
Claims (1)
ルス信号を加えるパルス発振器と、 前記抵抗体の両端に現われる信号を増幅し、検
出信号として出力する差動増幅器と、 前記検出信号と第１の基準電圧とを比較する第
１のコンパレータと、 前記検出信号と、前記第１の基準電圧よりも低
い第２の基準電圧とを比較する第２のコンパレー
タと、 前記基準パルス信号と、第１のコンパレータの
出力信号と、第２のコンパレータから得られる信
号との論理積出力を得るゲートと、 前記パルス発振器の出力端と前記抵抗体の一端
との間に挿入されている第１の直流阻止用のキヤ
パシタと、 前記抵抗体の一端と前記差動増幅器の一方の入
力端との間に挿入されている第２の直流阻止用の
キヤパシタと、 前記抵抗体の他端と前記差動増幅器の他方の入
力端との間に挿入されている第３の直流阻止用の
キヤパシタと、 前記差動増幅器の出力端と第１、第２のコンパ
レータの前記検出信号を入力する入力端との間に
挿入されている第４の直流阻止用のキヤパシタと
を有する抵抗体の診断装置。[Claims for Utility Model Registration] A pulse oscillator that applies a reference pulse signal that repeats at a constant cycle to a resistor to be measured; a differential amplifier that amplifies the signal appearing at both ends of the resistor and outputs it as a detection signal; a first comparator that compares the detection signal with a first reference voltage; a second comparator that compares the detection signal with a second reference voltage lower than the first reference voltage; and the reference voltage. a gate that obtains an AND output of the pulse signal, the output signal of the first comparator, and the signal obtained from the second comparator; and a gate that is inserted between the output end of the pulse oscillator and one end of the resistor. a second DC blocking capacitor inserted between one end of the resistor and one input end of the differential amplifier; and the other end of the resistor. and a third DC blocking capacitor inserted between the output terminal of the differential amplifier and the other input terminal of the differential amplifier, and inputting the detection signals of the first and second comparators to the output terminal of the differential amplifier. A diagnostic device for a resistor, comprising a fourth direct current blocking capacitor inserted between the input end and the fourth DC blocking capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981044598U JPS647339Y2 (en) | 1981-03-31 | 1981-03-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981044598U JPS647339Y2 (en) | 1981-03-31 | 1981-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57159174U JPS57159174U (en) | 1982-10-06 |
| JPS647339Y2 true JPS647339Y2 (en) | 1989-02-27 |
Family
ID=29841520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981044598U Expired JPS647339Y2 (en) | 1981-03-31 | 1981-03-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS647339Y2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3728745B2 (en) * | 1999-04-12 | 2005-12-21 | 横河電機株式会社 | Measuring device |
| JP6571031B2 (en) * | 2016-03-16 | 2019-09-04 | アルプスアルパイン株式会社 | Open / short inspection circuit and load driving device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5471347A (en) * | 1978-05-22 | 1979-06-07 | Mazda Motor Corp | State detector |
-
1981
- 1981-03-31 JP JP1981044598U patent/JPS647339Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5471347A (en) * | 1978-05-22 | 1979-06-07 | Mazda Motor Corp | State detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57159174U (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315854B1 (en) | Measurement method for moisture content in the skin and apparatus therefor | |
| US6879164B2 (en) | Method and device for insulation monitoring of a DC network | |
| JPS60222068A (en) | Pace and pulse detection apparatus | |
| JPH0720185A (en) | Electric leakage detector | |
| WO1993008477A1 (en) | SELF DIAGNOSTIC pH SENSOR | |
| JPS647339Y2 (en) | ||
| US6184695B1 (en) | Diagnostic circuit for potentiometric sensors | |
| KR940007922B1 (en) | Insulation resistance detecting apparatus | |
| JP3992509B2 (en) | A / F sensor current detection circuit | |
| KR100550360B1 (en) | Apparatus for diagnosing status of electric power converter | |
| JPH0568663B2 (en) | ||
| JPH0240542Y2 (en) | ||
| CN212988621U (en) | Motor temperature detection device | |
| CN213581144U (en) | High-sensitivity ground wire impedance detection circuit | |
| CN216748022U (en) | Isolation detection circuit for isolating power supply | |
| JP2655533B2 (en) | Sensor connection judgment circuit in constant potential electrolysis type gas measurement device | |
| US5440229A (en) | Fundamental voltmeter | |
| JPH0636009B2 (en) | Sensor disconnection detection device | |
| JP3034651B2 (en) | Diagnosis method for insulation of CV cable | |
| JP2002176327A (en) | Method and device for detecting excessive negative offset of sensor | |
| KR0177361B1 (en) | A telephone line test device using differential amplifier | |
| JP2873697B2 (en) | Monitoring method for insulation deterioration of ungrounded circuit | |
| JP2657279B2 (en) | How to determine the polarity of electrolytic capacitors | |
| JPH0831823B2 (en) | Optical reception level monitor circuit | |
| JPS6142239Y2 (en) |