JPS646580B2 - - Google Patents

Info

Publication number
JPS646580B2
JPS646580B2 JP16028884A JP16028884A JPS646580B2 JP S646580 B2 JPS646580 B2 JP S646580B2 JP 16028884 A JP16028884 A JP 16028884A JP 16028884 A JP16028884 A JP 16028884A JP S646580 B2 JPS646580 B2 JP S646580B2
Authority
JP
Japan
Prior art keywords
loop
message
transmission
register
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16028884A
Other languages
Japanese (ja)
Other versions
JPS6062765A (en
Inventor
Kinji Mori
Koichi Ihara
Makoto Nomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16028884A priority Critical patent/JPS6062765A/en
Publication of JPS6062765A publication Critical patent/JPS6062765A/en
Publication of JPS646580B2 publication Critical patent/JPS646580B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ループ状の伝送線路を介して、複数
の装置間でデータ伝送を行なうためのループ伝送
システムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a loop transmission system for transmitting data between a plurality of devices via a loop-shaped transmission line.

〔発明の背景〕[Background of the invention]

従来のループ伝送路を用いる伝送システムにお
いては、ループに接続された複数の伝送制御装置
の各々におけるデータの送受信のタイミングの決
定およびループの部分的故障対策の実行のため
に、伝送制御装置の1つをマスタ伝送制御装置と
し、他の伝送制御装置をスレーブ伝送制御装置と
し、前者により、ループ全体の伝送状況の把握を
行ない、これにより上述の送受信タイミングの決
定ならびにループの故障対策を行なつていた。こ
のため、マスタ伝送制御装置が大型の装置になる
とともに、マスタ伝送制御装置が故障した場合に
は、伝送が全く不可能になるという問題を有す
る。
In a transmission system using a conventional loop transmission path, one of the transmission control devices is used to determine the timing of data transmission and reception in each of the plurality of transmission control devices connected to the loop, and to take measures against partial loop failures. One transmission control device is used as a master transmission control device, and the other transmission control device is used as a slave transmission control device, and the former grasps the transmission status of the entire loop, thereby determining the above-mentioned transmission/reception timing and taking measures against loop failures. Ta. Therefore, there is a problem that the master transmission control device becomes a large-sized device, and if the master transmission control device breaks down, transmission becomes completely impossible.

〔発明の目的〕[Purpose of the invention]

本発明は、このような問題点をなくし、マスタ
伝送制御装置を用いないで伝送路の故障や拡張に
対処し得る柔軟性の高いループ伝送システムの構
造を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate such problems and provide a highly flexible loop transmission system structure that can cope with transmission path failures and expansions without using a master transmission control device.

〔発明の概要〕[Summary of the invention]

このような目的を達成するために、本発明で
は、互いに逆方向に情報を伝送する第1および第
2のループ状伝送路を介して機器間で情報の伝送
を行なうループ伝送システムにおいて、それぞれ
の機器は、 (A) 第1のループ状伝送路上のメツセージの送・
受信を行ない、かつ、隣接する第1の機器から
第1のループ状伝送路を介して送られて来るメ
ツセージを隣接する第2の機器に中継するため
の第1のインタフエース手段と、 (B) 第2のループ状伝送路上のメツセージの送・
受信を行ない、かつ隣接する第2の機器から第
2のループ状伝送路を介して送られて来るメツ
セージを隣接する第1の機器に中継するための
第2のインタフエース手段とを備え、チエツク
メツセージを第1のインタフエース手段を介し
て第1のループ状伝送路を介して隣接する第2
の機器に送出し、該送出後に、隣接する第2の
機器から第2のループ状伝送路を介して第2の
インタフエース手段で受信したメツセージを監
視して、第1のループ状伝送路を含む経路の故
障の有無を判断し、故障と判断した時、第1の
ループ状伝送路からのメツセージを第2のルー
プ状伝送路に迂回するように制御することを特
徴とする。
In order to achieve such an object, the present invention provides a loop transmission system in which information is transmitted between devices via first and second loop-shaped transmission paths that transmit information in opposite directions. The device (A) transmits and transmits messages on the first loop-shaped transmission path;
(B ) Message transmission on the second loop-shaped transmission path
a second interface means for receiving and relaying a message sent from an adjacent second device via a second loop transmission path to an adjacent first device; A message is transmitted via the first interface means to the adjacent second via the first loop transmission path.
After sending the message to the second device, the second interface unit monitors the message received from the adjacent second device via the second loop-shaped transmission path, and sends the message to the first loop-shaped transmission path. It is characterized in that it is determined whether or not there is a failure in the included path, and when it is determined that there is a failure, the message from the first loop-shaped transmission path is controlled to be detoured to the second loop-shaped transmission path.

〔発明の実施例〕[Embodiments of the invention]

以下、実施例に基づき本発明を説明する。 The present invention will be explained below based on Examples.

第1図に示すループ伝送システムは、反時計回
り方向にデータを伝送するループ1と、時計回り
方向にデータを伝送するループ2とを有し、ルー
プ1には伝送制御装置11,12,13が接続さ
れ、ループ2には、これらの装置11,12,1
3の各々と対をなす伝送制御装置21,22,2
3が接続されている。各対の装置11と21,1
2と22,13と23はそれぞれ双方向にデータ
を伝送可能な迂回用伝送路100,200,30
0により接続されるとともに、送受信端末31,
32,33に、それぞれ双方向にデータを伝送可
能な線311〜313,321〜323により接
続されている。送受信端末31,32,33は、
装置11,12,13およびループ1ならびに装
置21〜23およびループ2のみが正常時には、
これらの装置11〜13およびループ1と、装置
21〜23およびループ2を用いて、相互にデー
タの交換をする。これらの装置又はループに故障
がある場合、たとえば装置11〜13、ループ1
のいずれかに故障があると、これらの端末31〜
33は、装置11〜13とループ1の正常な部分
装置21〜23、迂回用伝送路100,200,
300およびループ2を用いて相互にデータの交
換を行なう装置21〜23、ループ2のいずれか
に故障がある場合も同様にデータの交換を行な
う。
The loop transmission system shown in FIG. 1 has a loop 1 that transmits data in a counterclockwise direction and a loop 2 that transmits data in a clockwise direction. are connected, and loop 2 includes these devices 11, 12, 1
Transmission control devices 21, 22, 2 paired with each of 3.
3 is connected. Each pair of devices 11 and 21,1
2 and 22, 13 and 23 are detour transmission lines 100, 200, and 30, respectively, which can transmit data in both directions.
0, and the transmitting/receiving terminal 31,
32 and 33 by lines 311 to 313 and 321 to 323, respectively, which are capable of bidirectionally transmitting data. The transmitting/receiving terminals 31, 32, 33 are
When only devices 11, 12, 13 and loop 1 and devices 21 to 23 and loop 2 are normal,
These devices 11 to 13 and loop 1 and devices 21 to 23 and loop 2 are used to mutually exchange data. If there is a failure in these devices or loops, e.g. devices 11-13, loop 1
If there is a failure in any of these terminals 31~
33 indicates the devices 11 to 13, the normal partial devices 21 to 23 of the loop 1, the detour transmission lines 100, 200,
If there is a failure in any of the devices 21 to 23 or loop 2, which mutually exchange data using 300 and loop 2, data is exchanged in the same way.

このため、伝送制御装置11,12,13は、
正常時には、ループ1上にデータを送信するとと
もに、ループ1上のデータを受信する機能と、ル
ープ1の伝送系に異常があるときには、それぞ
れ、迂回路100,200,300上のデータを
送信するとともに、この迂回路上のデータを受信
する機能とを有するように構成される。装置21
〜23も全く同様に構成されている。
Therefore, the transmission control devices 11, 12, 13
During normal operation, the function transmits data on loop 1 and receives data on loop 1, and when there is an abnormality in the transmission system of loop 1, it transmits data on detour routes 100, 200, and 300, respectively. It is also configured to have a function of receiving data on this detour route. Device 21
-23 are constructed in exactly the same way.

第2図は、伝送制御装置11の内部の回路ブロ
ツクを示したものである。他の伝送制御装置も全
く同一の構造を有する。装置11は、ループ1と
データの授受を行なうインタフエース51と、迂
回用伝送路100および線311とデータの授受
を行なうインタフエース61と、これらのインタ
フエース51,61をそれぞれ介して受信したメ
ツセージをストアするための第1、第2の受信バ
ツフア71,73と、これらのインタフエース5
1,61を介して送信するためのメツセージをス
トアするための送信バツフア81と、これらのメ
ツセージの送受信を制御するための処理装置41
およびタイマー90〜92ならびにレジスタ93
〜95とを有する。伝送制御装置11のうち、イ
ンタフエース51,61以外の部分は、マイクロ
コンピユータにより実現される。
FIG. 2 shows the internal circuit blocks of the transmission control device 11. Other transmission control devices also have exactly the same structure. The device 11 includes an interface 51 for exchanging data with the loop 1, an interface 61 for exchanging data with the detour transmission line 100 and the line 311, and messages received via these interfaces 51 and 61, respectively. first and second receiving buffers 71 and 73 for storing
1 and 61, and a processing device 41 for controlling the transmission and reception of these messages.
and timers 90 to 92 and register 93
~95. Portions of the transmission control device 11 other than the interfaces 51 and 61 are realized by a microcomputer.

第3図は、インタフエース51の詳細ブロツク
図であり、第4図は、インタフエース61のう
ち、迂回用伝送路100に接続される部分を示
す。インタフエース61の内、線311に接続さ
れる部分の構成は、第4図と全く同一なので図示
されていない。第4図において、第3図に示す参
照記号にプライム(′)につけて示したものは、
第3図のものと全く同一のものである。インタフ
エース61のうち、線311に接続される部分
は、第3図の対応する部分の参照番号に2つのプ
ライム(″)をつけて必要に応じて引用すること
にする。
FIG. 3 is a detailed block diagram of the interface 51, and FIG. 4 shows a portion of the interface 61 connected to the detour transmission line 100. The configuration of the portion of the interface 61 connected to the line 311 is not shown because it is exactly the same as that in FIG. 4. In Figure 4, the reference symbols shown in Figure 3 with a prime (') attached are:
It is exactly the same as the one in Figure 3. The portions of interface 61 that are connected to line 311 will be referred to as appropriate by adding a double prime ('') to the reference numeral of the corresponding portion in FIG.

第4図の回路は、ゲート61〜64、レジスタ
65を有しない点で第3図の回路と異なるのみで
ある。
The circuit of FIG. 4 differs from the circuit of FIG. 3 only in that it does not include gates 61-64 and register 65.

以下、第2図〜第4図を用いて、この装置11
の動作を説明する。
Hereinafter, this device 11 will be described using FIGS. 2 to 4.
Explain the operation.

このループ1の伝送系に異常がない場合には、
後述のごとく、レジスタ93〜95には“0”が
セツトされている。このとき、装置11は、端末
31からのデータを次のようにして、他の端末、
たとえば、端末33へ送信する。
If there is no abnormality in the transmission system of loop 1,
As will be described later, "0" is set in registers 93-95. At this time, the device 11 transmits the data from the terminal 31 to other terminals as follows.
For example, it is transmitted to the terminal 33.

送信すべきデータは第5図に示すメツセージの
形で伝送される。すなわち、メツセージ500
は、メツセージの開始部であることを示すフラグ
領域F501と、受信すべき伝送制御装置を特定
するためのデータである受信アドレス領域RA5
02と、メツセージを発信する伝送制御装置を表
示するためのデータである送信アドレス領域SA
503と、伝送すべきデータの領域D504と、
メツセージの誤り検知用データ領域FCS505
と、メツセージの終了部であることを示すフラグ
領域F506からなる。
The data to be transmitted is transmitted in the form of a message as shown in FIG. That is, message 500
is a flag area F501 indicating that it is the start part of a message, and a reception address area RA5 which is data for specifying the transmission control device that should receive the message.
02 and the sending address area SA, which is data for displaying the transmission control device that sends the message.
503, a data area D504 to be transmitted,
Data area for message error detection FCS505
and a flag area F506 indicating that this is the end of the message.

まず、送信すべきメツセージは、端末31か
ら、インタフエース61を介して処理装置41に
より受信され、処理装置41の制御のもとに送信
バツフア81にストアされる。
First, a message to be transmitted is received by the processing device 41 from the terminal 31 via the interface 61, and stored in the transmission buffer 81 under the control of the processing device 41.

この送信バツフア81内には、このメツセージ
は、その送信回数を示すデータと一体にして、ス
トアされる。今のように、端末31から入力され
て今だ送信されていないメツセージについては、
この送信回数は“0”である。
This message is stored in the transmission buffer 81 together with data indicating the number of times the message has been transmitted. For messages that have been input from terminal 31 and have not yet been sent, as is the case now,
This number of transmissions is "0".

処理装置41は、自己が定めた時刻において、
第1、第2受信バツフア71,73、送信バツフ
ア81内に送信すべきメツセージがないかを探
す。今の場合、送信バツフア81内に送信すべき
メツセージがあることを検出すると、処理装置4
1は、線65Aを介して、インタフエース51内
のレジスタ65に“1”をセツトし、送信中であ
ることを表示するとともに、インタフエース51
内のレジスタ59に、送るべきメツセージのうち
の先頭8ビツトを線59Aを介して入力するとと
もに線60Aを介して、カウンタ60をリセツト
する。
At the time determined by itself, the processing device 41
A search is made to see if there is a message to be sent in the first and second receiving buffers 71, 73 and sending buffer 81. In this case, when it is detected that there is a message to be transmitted in the transmission buffer 81, the processing device 4
1 sets "1" in the register 65 in the interface 51 via the line 65A to indicate that the transmission is in progress, and the interface 51
The first eight bits of the message to be sent are input to the register 59 in the memory via line 59A, and the counter 60 is reset via line 60A.

レジスタ59内の8ビツトのデータはクロツク
発生器CLK58からのクロツクに応答して、シ
リアルに出力される。アンドゲート62は、レジ
スタ65の出力が“1”なので開状態にある。従
つて、レジスタ59の出力は、このアンドゲート
62およびオアゲート64を介して送信器53に
送られ、ループ1に出力される。このとき、オア
ゲート64へのもう一方の入力はない。アンドゲ
ート63が、インバータ61の出力“0”により
閉状態にあるからである。カウンタ60はCLK
58の出力をカウントする3ビツトのカウンタで
あり、8ビツト分のクロツクをカウントすると、
線60B上にオーバフロー信号を出力する。処理
装置41は、このオーバフロー信号に応答して、
送信バツフア81内の送るべきメツセージの次の
8ビツトをレジスタ59に送出する。このような
動作を繰り返し、所定の長さのメツセージをルー
プ1に送出することができる。こうして、送信バ
ツフア81内の送信すべきメツセージの送信が終
了すると、そのメツセージの送信回路データを
“1”とするとともに、レジスタ65に“0”を
セツトする。また、処理装置41は、タイマー9
0をセツトする。タイマー90のセツト時間は、
ループ1上をメツセージが1巡するに要する時間
より幾分大きな値に定められている。
The 8-bit data in register 59 is output serially in response to a clock from clock generator CLK58. AND gate 62 is in an open state because the output of register 65 is "1". Therefore, the output of register 59 is sent to transmitter 53 via AND gate 62 and OR gate 64, and output to loop 1. At this time, there is no other input to OR gate 64. This is because the AND gate 63 is in a closed state due to the output "0" of the inverter 61. Counter 60 is CLK
It is a 3-bit counter that counts 58 outputs, and when counting 8-bit clocks,
Outputs an overflow signal on line 60B. In response to this overflow signal, the processing device 41
The next 8 bits of the message to be sent in the transmission buffer 81 are sent to the register 59. By repeating this operation, a message of a predetermined length can be sent to loop 1. In this way, when the transmission of the message to be transmitted in the transmission buffer 81 is completed, the transmission circuit data of the message is set to "1", and the register 65 is set to "0". The processing device 41 also includes a timer 9
Set to 0. The set time of the timer 90 is
It is set to a value somewhat larger than the time required for a message to make one round on loop 1.

この装置11から送出されたメツセージが装置
12の受信器52に達すると、同期信号検出器5
4が、この受信メツセージのビツトシーケンスを
検出し、このビツトシーケンスの各ビツトに同期
した同期信号を出力する。受信器52による受信
データは、8ビツトのレジスタ56へ、この同期
信号に同期してストアされる。カウンタ55は、
3ビツトのカウンタであり、同期信号を8個計数
すると、オーバフロー信号を線55A上に出力す
る。装置12内の処理装置41は、このオーバフ
ロー信号に応答して、レジスタ56内のメツセー
ジを第1の受信バツフア71にストアする。
When the message sent from this device 11 reaches the receiver 52 of the device 12, the synchronization signal detector 5
4 detects the bit sequence of this received message and outputs a synchronization signal synchronized with each bit of this bit sequence. Data received by the receiver 52 is stored in an 8-bit register 56 in synchronization with this synchronization signal. The counter 55 is
It is a 3-bit counter, and when it counts eight synchronizing signals, it outputs an overflow signal on line 55A. Processor 41 within device 12 stores the message in register 56 in first receive buffer 71 in response to this overflow signal.

もし、このとき、装置12がメツセージの送信
中でないときには、レジスタ65には“0”がス
トアされている。従つて、アンドゲート63は開
状態にあるので、この受信したメツセージは、そ
のまま、アンドゲート63、オアゲート64を介
して送信器53に送られ、再びループ1上に転送
される。
If the device 12 is not transmitting a message at this time, "0" is stored in the register 65. Therefore, since the AND gate 63 is in the open state, the received message is sent as is to the transmitter 53 via the AND gate 63 and the OR gate 64, and then transferred onto the loop 1 again.

処理装置41は、このメツセージの受信に際し
て、受信されたメツセージ内の送信アドレスを受
信したとき、この送信アドレスが自己のアドレス
か否かを解読する。自己のアドレスでないことを
検知した場合は、上述の8ビツトごとのデータの
取り込みをつづける。この受信したメツセージ
は、すでに、ループ1上に転送されているので、
処理装置41は、再びこのメツセージをループ1
に転送する必要がない。この転送不要を示すため
に、レジスタ65の内容を線65Bより取り込
み、これを受信したメツセージに付随するデータ
として第1の受信バツフアにストアする。この送
信アドレスが自己のアドレスであることを検知し
た場合は、処理装置41は、線65Aを介して、
レジスタ65に、ただちに“0”をセツトし、受
信器52から送信器53へメツセージの残りの部
分の転送を停止させたうえで、この残りの部分を
第1受信バツフア71にストアする。1メツセー
ジ全文を受信し終つたことを、メツセージ内のフ
ラグ領域506(第5図)を解読して知ると、処
理装置41は、レジスタ65に再び“0”をセツ
トする。
Upon receiving this message, the processing device 41 decodes the sending address in the received message to determine whether or not it is its own address. If it is detected that the address is not its own address, it continues to capture data in units of 8 bits as described above. This received message has already been transferred onto loop 1, so
The processing device 41 again sends this message to loop 1.
There is no need to transfer to. In order to indicate that this transfer is unnecessary, the contents of register 65 are fetched from line 65B and stored in the first reception buffer as data accompanying the received message. If the processing device 41 detects that this transmission address is its own address, the processing device 41 sends the message via the line 65A.
The register 65 is immediately set to "0", the transfer of the remaining part of the message from the receiver 52 to the transmitter 53 is stopped, and this remaining part is stored in the first receiving buffer 71. When the processor 41 learns by decoding the flag area 506 (FIG. 5) in the message that the entire message has been received, it sets the register 65 to "0" again.

もし、装置12がメツセージ送信中の場合は、
レジスタ65に“1”がセツトされている。従つ
て、受信器52により受信されたメツセージは送
信器53に送られることなく、第1の受信バツフ
ア71にストアされる。
If device 12 is sending a message,
The register 65 is set to "1". Therefore, the message received by the receiver 52 is stored in the first receiving buffer 71 without being sent to the transmitter 53.

もし、この受信したメツセージの送信アドレス
が自己のものでないときには、このメツセージ
は、再びループ1に転送されねばならない。この
必要性を示すために、レジスタ65の内容“1”
が第1の受信バツフア71にストアされる。
If the sending address of the received message is not its own, the message must be forwarded to loop 1 again. To indicate this necessity, the content of register 65 is “1”.
is stored in the first receiving buffer 71.

メツセージを受信した装置12は、第1の受信
バツフア内のメツセージの受信アドレスが自己の
ものか否かを解読する。自己のものであるなら
ば、このメツセージを端末32に送信するととも
に、このメツセージを消去する。一方、今の例の
ように、このメツセージの受信アドレスが自己の
ものでないならば、このメツセージに付随する送
信必要、不必要を示すビツトが“1”という条件
で、再びループ1に、自己の定めた送信時刻に送
信したうえで、このメツセージを第1の受信バツ
フア71から消去する。もし、このビツトが
“0”のときには、このメツセージを受信するこ
となく、消去する。このループ1上に送出された
メツセージが装置13のインタフエース51に到
達すると、先に装置12に関して述べたのと同じ
ように、端末13内の第1の受信バツフア71に
ストアされ、受信アドレスを処理装置41により
判別され、今の例のように、端末33に送るべき
メツセージであると判別すると、自己が定めた送
信時刻に、この第1の受信バツフア71内のメツ
セージを端末33およびループ1へそれぞれイン
タフエース61,51を介して送出する。こうし
て端末11からデータが、端末33に送信される
とともに、このメツセージはループ1上に転送さ
れる。ループ1に装置13から送出されたメツセ
ージはループ1を伝送し、装置11に到達する。
装置11はこのメツセージを、インタフエース5
1を介して受信して、第1の受信バツフア71に
ストアする。装置11では、この受信バツフア7
1内のメツセージ内の送信アドレスが自己を指定
するものであることを検出し、この第1の受信バ
ツフア内のメツセージおよび送信バツフア81内
の元のメツセージは、消去され、ループ1には転
送されない。処理装置41はタイマー90をリセ
ツトする。
The device 12 that has received the message decodes whether the receiving address of the message in the first receiving buffer is its own. If the message is one's own, the message is sent to the terminal 32 and deleted. On the other hand, as in the current example, if the receiving address of this message is not the own's, the bit associated with this message indicating whether transmission is necessary or not is “1”, and the message is sent to loop 1 again. After transmitting the message at the predetermined transmission time, the message is deleted from the first reception buffer 71. If this bit is "0", this message is deleted without being received. When the message sent out on this loop 1 reaches the interface 51 of the device 13, it is stored in the first receiving buffer 71 in the terminal 13 and the receiving address is stored in the same way as described above regarding the device 12. When the processing device 41 determines that the message is to be sent to the terminal 33 as in the present example, the message in the first receiving buffer 71 is sent to the terminal 33 and the loop 1 at the sending time determined by the processing device 41. The data is sent to the interfaces 61 and 51, respectively. In this way, data is transmitted from terminal 11 to terminal 33, and this message is transferred onto loop 1. A message sent from device 13 to loop 1 is transmitted through loop 1 and reaches device 11.
The device 11 sends this message to the interface 5.
1 and stored in the first receiving buffer 71. In the device 11, this reception buffer 7
It is detected that the sending address in the message in the first loop 1 specifies the self, and the message in the first receiving buffer and the original message in the sending buffer 81 are erased and are not transferred to the loop 1. . Processing device 41 resets timer 90.

何らかの理由で、装置11にメツセージが戻ら
ない場合、タイマー90がタイムアツプする。処
理装置41は、タイマー90のタイムアツプ信号
に応答して、送信バツフア81にストアしてい
た、先に送信したメツセージを再びループ1に送
信する。この再送信のたびに、このメツセージに
付随する、送信バツフア81内の送信回数データ
をカウントアツプする。この再送信は、所定の一
巡時間内に装置11が送信したメツセージが装置
11により受信されないかぎり、所定回数、くり
返される。
If for some reason the message is not returned to device 11, timer 90 times up. In response to the time-up signal from the timer 90, the processing device 41 transmits the previously transmitted message stored in the transmission buffer 81 to the loop 1 again. Each time this message is retransmitted, the number of transmission data in the transmission buffer 81 that accompanies this message is counted up. This retransmission is repeated a predetermined number of times unless the message sent by the device 11 is received by the device 11 within a predetermined cycle time.

装置11が所定回数、同一メツセージを繰り返
し発信しても、このメツセージがループ1を1巡
して、装置11に返送されなかつたことを、送信
バツフア81内の送信回数データが所定値をこえ
たことにより知つた場合には、処理装置41はル
ープ異常と判断し、迂回路形成のための処理を開
始する。この処理を第6図を用いて説明する。第
6図において、第1図と同一の参照数字は同一の
ものを示す。第6図では、第1図のシステムにさ
らに、伝送制御装置14,15,16および2
4,25,26および迂回用伝送路400,50
0,600が付加されている。これらの付加され
た装置の構成は、第1図の装置と同一である。ま
た第6図においては、伝送制御装置11と21,
12と22,13と23,14と24,15と2
5,16と26にそれぞれ接続された送受信端末
は簡単化のために、図示されていない。
Even if the device 11 repeatedly transmits the same message a predetermined number of times, the message has gone through loop 1 and has not been returned to the device 11. If the number of transmission data in the transmission buffer 81 exceeds a predetermined value, If this is detected, the processing device 41 determines that there is a loop abnormality and starts processing for forming a detour. This process will be explained using FIG. 6. In FIG. 6, the same reference numerals as in FIG. 1 indicate the same things. In FIG. 6, transmission control devices 14, 15, 16 and 2 are added to the system of FIG.
4, 25, 26 and detour transmission lines 400, 50
0,600 is added. The configuration of these added devices is the same as the device in FIG. In addition, in FIG. 6, the transmission control devices 11 and 21,
12 and 22, 13 and 23, 14 and 24, 15 and 2
The transmitting and receiving terminals connected to 5, 16 and 26, respectively, are not shown for the sake of simplicity.

ループ伝送系の異常を検出した装置11では、
処理装置41が伝送可否チエツク要求を受けたこ
とを示すレジスタ93に“1”をセツトしたうえ
で伝送可否のチエツクコマンドと、ループ1上の
隣接伝送制御装置12を指定する受信アドレス
と、装置11、自身のアドレスからなる送信アド
レスとを含む第1のメツセージをループ1上に送
信する。それとともに、装置21を指定する受信
アドレスと伝送可否のチエツク要求コマンドと、
自己のアドレスを有する送信アドレスとを含む第
2のメツセージを迂回用伝送線100上に送出す
る。さらに、タイマー91をセツトする。タイマ
ー91のセツト時間は、装置11,12,22,
21を含む小ループ201上をメツセージが1巡
するに要する時間よりも幾分大きめにされる。
In the device 11 that detected an abnormality in the loop transmission system,
The processing device 41 sets "1" in the register 93 indicating that it has received a transmission permission check request, and then sends a transmission permission check command, a reception address specifying the adjacent transmission control device 12 on loop 1, and the device 11. , and a sending address consisting of its own address, on loop 1. At the same time, a receiving address specifying the device 21 and a check request command for whether or not transmission is possible;
A second message including a sending address having its own address is sent onto the detour transmission line 100. Furthermore, a timer 91 is set. The set time of the timer 91 is set by the devices 11, 12, 22,
The time required for a message to make one round on the small loop 201 including 21 is made somewhat longer.

この第1のメツセージで指定された装置12で
は、この第1のメツセージを第1の受信バツフア
71に受信し、処理装置41は受信アドレスが自
己のアドレスであることを検出し、この第1のメ
ツセージ内のコマンドおよび送信アドレスを解読
する。解読の結果、このコマンドが、伝送可否の
チエツクコマンドであり、送信アドレスが自己の
ものでないことを知ると、装置12内の処理装置
41は、装置22を指定する受信アドレスと、送
られてきたコマンドおよび送信アドレスとからな
るメツセージを迂回路用伝送線200上に送出す
る。装置22では、線200上から信号がインタ
フエース61に入力されたことを検出すると、こ
の検出結果に応答して、処理装置41は線200
上のメツセージを第2の受信バツフア73に取り
込む。この取り込まれたメツセージ内の受信アド
レスが自己のアドレスであることを検知し、この
メツセージ内のコマンドが伝送可否のチエツク要
求であり、かつ、送信アドレスが自己のものでな
いことを検知し、このメツセージの受信アドレス
を装置21を指定するアドレスにかえた後のメツ
セージをループ2上に送出する。このメツセージ
がループ2を通つて、装置21に到達すると、こ
の装置21では、インタフエース51を介して、
第1の受信バツフア71にこのメツセージをスト
アする。処理装置41は、このメツセージ内の受
信アドレスが自己のものであること、およびこの
メツセージ内のコマンドが伝送可否のチエツクを
要求するコマンドであることおよび送信アドレス
が自己のものでないことを検出し、このメツセー
ジをインタフエース61を介して迂回用線路10
0に送出する。装置11ではこの線100を介し
てメツセージが入力されたことを検出すると、こ
のメツセージを第1の受信バツフア71内に取り
込み、このメツセージ内の受信アドレスが自己の
ものであることを検出し、送られたメツセージ内
のコマンドおよび送信アドレスを解読し、送信ア
ドレスが自己のものであることより、装置11,
12,22,11を結ぶ小ループ201が正常で
あることを知る。その後、タイマー91をリセツ
トするとともに、レジスタ94に“1”をセツト
し、伝送可否チエツクズミであることを示す。レ
ジスタ95の中は、ループ1が使用可であること
を示すため、ビツト“0”のままとする。
The device 12 specified by this first message receives this first message in the first receiving buffer 71, and the processing device 41 detects that the received address is its own address, and Decoding commands and sending addresses in messages. As a result of decoding, the processing device 41 in the device 12 learns that this command is a check command to check whether transmission is possible and that the sending address is not its own. A message consisting of a command and a sending address is sent onto the detour transmission line 200. When the device 22 detects that a signal is input to the interface 61 from the line 200, in response to this detection result, the processing device 41 changes the signal from the line 200 to the interface 61.
The above message is taken into the second receiving buffer 73. It detects that the receiving address in this captured message is its own address, the command in this message is a request to check whether transmission is possible, and it detects that the sending address is not its own, and sends this message. After changing the reception address of , to an address specifying device 21, the message is sent onto loop 2. When this message passes through the loop 2 and reaches the device 21, the device 21 sends the message via the interface 51.
This message is stored in the first receiving buffer 71. The processing device 41 detects that the receiving address in this message is its own, that the command in this message is a command requesting to check whether transmission is possible, and that the sending address is not its own, This message is sent to the detour line 10 via the interface 61.
Send to 0. When the device 11 detects that a message has been input via this line 100, it takes this message into the first receiving buffer 71, detects that the receiving address in this message is its own, and sends the message. The device 11 decodes the command and sending address in the received message and finds that the sending address is its own.
It is known that the small loop 201 connecting 12, 22, and 11 is normal. Thereafter, the timer 91 is reset and the register 94 is set to "1" to indicate that the transmission is being checked. The bit in register 95 remains at "0" to indicate that loop 1 is available.

一方、装置11から線100上に送出された第
2のメツセージを、装置21が受信すると、装置
21では、処理装置41が、この第2のメツセー
ジを第2の受信バツフア73にストアした後、こ
のメツセージ内の受信アドレスが自己のものであ
ることを検出すると、このメツセージ内のコマン
ドおよび送信アドレスを解読する。解読の結果、
このコードが伝送可否のチエツクを要求するもの
であり、装置21の接続されたループ2と異なる
ループ上の装置21と対をなす装置11から送信
されたメツセージであることを知と、処理装置4
1は、伝送可否チエツク要求を受けたことを示す
ために、レジスタ93に“1”をセツトしたうえ
で、自己を示す送信アドレスと、装置26を示す
受信アドレスと、伝送可否チエツク要求を示すコ
マンドとを含むメツセージをループ2上に送出す
る。さらに、タイマー91をセツトする。このタ
イマーのセツト時間は、装置21,26,16,
11を結ぶ小ループ106上をメツセージが1巡
するより幾分長い時間にセツトされる。装置2
6,16,11において、先に装置12,22,
21について述べたのと同じ処理がなされ、小ル
ープ106が正常のとき、装置21には、この装
置のアドレスを受信アドレス、送信アドレスとす
る、伝送可否チエツク要求を示すコマンドを含む
メツセージが迂回用伝送路100より入力され、
装置21は、このメツセージを解読し、小ループ
106が正常であり、迂回路100を使用する必
要がないことを示すために、レジスタ95は
“0”のままとするとともに、伝送可否チエツク
終了ずみを示すためにレジスタ94に“1”をセ
ツトし、タイマー91をリセツトする。
On the other hand, when the device 21 receives the second message sent on the line 100 from the device 11, the processing device 41 stores the second message in the second reception buffer 73, and then When it detects that the received address in this message is its own, it decodes the command and sending address in this message. As a result of deciphering,
Knowing that this code requests a check to see if transmission is possible, and that it is a message sent from the device 11 that is paired with the device 21 on a loop different from the loop 2 to which the device 21 is connected, the processing device 4
1 sets "1" in the register 93 to indicate that a transmission check request has been received, and then sends a sending address indicating itself, a receiving address indicating the device 26, and a command indicating a transmission check request. A message containing the following is sent onto loop 2. Furthermore, a timer 91 is set. The set time of this timer is
The time is set to be somewhat longer than the time it takes for the message to make one round on the small loop 106 connecting the nodes 11 and 11. Device 2
6, 16, 11, the devices 12, 22,
When the same processing as described for 21 is performed and the small loop 106 is normal, the device 21 receives a message for detouring that includes a command indicating a request to check whether transmission is possible or not, with the address of this device as the receiving address and the sending address. Input from the transmission line 100,
The device 21 decodes this message and leaves the register 95 at "0" to indicate that the small loop 106 is normal and there is no need to use the detour 100, and indicates that the transmission possibility check has been completed. The register 94 is set to "1" to indicate this, and the timer 91 is reset.

こうして小ループ201,106の伝送可否チ
エツクが終了する。
In this way, the transmission possibility check of the small loops 201 and 106 is completed.

小ループ106の伝送可否チエツク処理に関し
て、メツセージの転送に関与する装置26,1
6,11のうち、伝送可否チエツクコマンドを発
した装置21と同一のループ上にある装置21
は、その中の、伝送可否チエツク要求を示すコマ
ンドを含むメツセージを受けたときに、このこと
を示すために、レジスタ93に“1”をセツトす
る。
Regarding the transmission possibility check process of the small loop 106, the device 26,1 involved in message transfer
Among devices 6 and 11, the device 21 that is on the same loop as the device 21 that issued the transmission check command
When receiving a message including a command indicating a transmission check request, it sets "1" in register 93 to indicate this.

小ループ201の、伝送可否チエツク処理に関
して、メツセージの転送に関与する装置12,2
2,21の内、伝送可否チエツクコマンドを含む
メツセージを発した装置11と同じループ上にあ
る装置12は、その中のレジスタ93に、“1”
をセツトする。
Regarding the transmission possibility check process in the small loop 201, the devices 12 and 2 involved in message transfer
Of the devices 2 and 21, the device 12 that is on the same loop as the device 11 that issued the message containing the transmission check command has “1” written in its register 93.
Set.

以上の処理の結果、装置12,26のレジスタ
93には“1”がセツトされ、レジスタ94には
“1”がセツトされていない。このように、レジ
スタ93に“1”がセツトされ、レジスタ94に
“1”がセツトされていない装置は、自からを送
信元として、伝送可否チエツク要求を示すコマン
ドを含むメツセージを発信させる。
As a result of the above processing, "1" is set in the registers 93 of the devices 12 and 26, but "1" is not set in the registers 94. In this way, a device whose register 93 is set to "1" and whose register 94 is not set to "1" transmits a message including the command indicating a transmission possibility check request, with itself as the transmission source.

たとえば、装置26は、装置21がしたのと全
く同じようにして、装置26,25,15,16
を結ぶ小ループ605の伝送可否チエツクし、チ
エツク後、伝送可であることを判明するとレジス
タ94に“1”をセツトし、レジスタ95は
“0”のままとする。
For example, device 26 does exactly what device 21 did, and devices 26, 25, 15, 16
After checking, if it is found that transmission is possible, the register 94 is set to "1", and the register 95 is left at "0".

装置12も、装置21,26と全く同じように
装置12,13,23,22を結ぶ小ループの伝
送可否をチエツクする。この場合、装置13が故
障しているとすると、装置12から発せられた伝
送可否チエツクを要求を示すコマンドを含むメツ
セージは、タイマー91がタイムアツプした時点
では装置12に戻つてこない。装置12は、この
とき、上述の伝送可否チエツクのためのメツセー
ジを所定回数繰り返し発信し、それでも、このル
ープが伝送可であることを検出できなかつたとき
には、レジスタ94に“1”をセツトし、伝送可
否チエツクが終了済みであることを示すととも
に、レジスタ95に“1”を示し、この小ループ
が異常であり、迂回用伝送路200を使用すべき
ことを示す。
Device 12 also checks whether transmission is possible in the small loop connecting devices 12, 13, 23, and 22 in exactly the same way as devices 21 and 26. In this case, if the device 13 is out of order, a message containing a command requesting a transmission check issued by the device 12 will not be returned to the device 12 when the timer 91 times up. At this time, the device 12 repeatedly transmits the above-mentioned message for checking the possibility of transmission a predetermined number of times, and if it still cannot detect that the loop is capable of transmission, it sets "1" in the register 94, This indicates that the transmission availability check has been completed, and also indicates "1" in the register 95, indicating that this small loop is abnormal and that the detour transmission path 200 should be used.

さらに、装置26からの伝送可否チエツクコマ
ンドを含むメツセージを受信した伝送制御装置2
5も同じように、自から伝送可否チエツクを行な
う。
Furthermore, the transmission control device 2 which received the message including the transmission availability check command from the device 26
5 also checks whether transmission is possible on its own.

第6図の例では、装置25は、装置24が故障
のため、迂回用伝送路500を使用すべきことを
示すために、レジスタ95に“1”をセツトす
る。
In the example of FIG. 6, the device 25 sets "1" in the register 95 to indicate that the detour transmission path 500 should be used because the device 24 is out of order.

このようにして、各伝送制御装置は、迂回用伝
送線を使用すべきかどうかをレジスタ95をみて
判別する。たとえば、第6図においては、装置1
2,25は、それぞれ迂回用伝送路を使用すべき
ことを知る。このように、レジスタ95に“1”
がセツトされた装置は、レジスタ65に“1”を
セツトするとともに、ループ1又は2より受信し
たメツセージを、第1の受信バツフア71に取り
込んだのち、迂回用伝送路200又は500にそ
れぞれ、このメツセージを転送する。一方、装置
22,15では、迂回用伝送路より入力されたメ
ツセージは、第2の受信バツフア73にストア
し、この第2の受信バツフア73のメツセージの
送信アドレスが自己のものでないときはすべてル
ープ2又は1に転送する。自己のものであるとき
には、転送しない。いずれの場合も、この第2の
受信バツフアの内容はその後消去する。この結
果、装置12に入力されたメツセージは、迂回用
伝送路200、装置22を介してループ2上に転
送され、装置25において、再び迂回用信号路5
00、装置15を介してループ1上に転送されう
ち。こうして、図の太線4で示す閉じた伝送路が
形成される。
In this way, each transmission control device checks the register 95 to determine whether or not to use the detour transmission line. For example, in FIG.
2 and 25 each know that they should use the detour transmission path. In this way, “1” is set in register 95.
The device that has been set sets "1" in the register 65, takes in the message received from loop 1 or 2 into the first reception buffer 71, and then sends the message to the detour transmission path 200 or 500, respectively. Forward messages. On the other hand, in the devices 22 and 15, messages input from the detour transmission path are stored in the second receiving buffer 73, and if the sending address of the message in the second receiving buffer 73 is not the own, all messages are looped. Transfer to 2 or 1. Do not transfer if it is your own. In either case, the contents of this second receive buffer are then erased. As a result, the message input to the device 12 is transferred to the loop 2 via the detour transmission path 200 and the device 22, and then transferred to the detour signal path 5 again in the device 25.
00, transferred onto loop 1 via device 15. In this way, a closed transmission path shown by thick line 4 in the figure is formed.

なお、以上の動作において、伝送可否チエツク
の要求を受けつけ、自から発信元として、伝送可
否チエツクコマンドを発信した伝送制御装置は、
この発信時にタイマーー92をセツトする。この
タイマーのセツト時間は、伝送可否チエツクコマ
ンドが正常なループ1又は2をそれぞれ一巡する
時間よりも幾分大きめにセツトされる。各伝送制
御装置は、このタイマーがタイムアツプする前
に、同一ループ上の隣接する伝送制御装置からの
伝送可否チエツクコマンドを含むメツセージを受
けたときには、自からを発信元として、伝送可否
チエツクコマンドを含むメツセージの送信をしな
い。こうして、ループ1が一時的に異常となつた
後、正常に復した場合、この伝送可否チエツクの
処理が永久的にくり返されるのを防ぐ。
In addition, in the above operation, the transmission control device that received the request to check the transmission availability and issued the transmission availability check command as the sender,
At the time of this transmission, a timer 92 is set. The time set for this timer is set to be somewhat longer than the time it takes for the transmission check command to go through normal loops 1 and 2, respectively. When each transmission control device receives a message containing a transmission possibility check command from an adjacent transmission control device on the same loop before this timer expires, each transmission control device sends a message including the transmission possibility check command with itself as the source. Do not send messages. In this way, when loop 1 returns to normal after temporarily becoming abnormal, this transmission possibility check process is prevented from being repeated permanently.

また、レジスタ95に“1”をセツトした装置
12,25の内ループ1にある装置12は、定期
的にループ故障回復チエツクコマンドを含むメツ
セージをループ1に伝送する。このメツセージの
受信アドレス、送信アドレスはともに自己のアド
レスとする。これを受信した他の装置13は、正
常であるならば、このメツセージを、ループ1上
に再送出する。迂回用伝送路300には送出しな
い。以下の装置14,15,16,11は正常で
あるので、このメツセージは装置12に戻るの
で、装着12は、レジスタ93〜95をすべて
“0”にセツトする。しかし、装置13の故障回
復がなされていないとき、この故障回復チエツク
コマンドを含むメツセージが装置12に戻らない
ので、ループ1の異常と判断し、レジスタ93〜
95はそのままとする。このとき、装置12は伝
送可否チエツクコマンドを含むメツセージを定期
的に装置13,23,22,12を含むループに
伝送し、もし、仮りに装置13,23,22がす
べて正常になつていたときには、レジスタ95を
“0”にセツトする。以上は、ループ1に接続さ
れた伝送制御装置がループ1の伝送系の異常を検
出した場合のシステムの動作説明であるが、ルー
プ2に接続された伝送制御装置がループの伝送時
の異常を検出した場合も同様である。
Also, of the devices 12 and 25 whose register 95 is set to "1", the device 12 in loop 1 periodically transmits a message containing a loop failure recovery check command to loop 1. The receiving address and sending address of this message are both your own address. The other device 13 that receives this message resends this message on loop 1 if it is normal. It is not sent to the detour transmission line 300. Since the following devices 14, 15, 16, and 11 are normal, this message is returned to device 12, so mounting 12 sets all registers 93-95 to "0". However, when the failure of the device 13 has not been recovered, the message containing this failure recovery check command is not returned to the device 12, so it is determined that there is an abnormality in loop 1, and registers 93 to
95 will remain as is. At this time, the device 12 periodically transmits a message including a transmission check command to the loop including the devices 13, 23, 22, and 12, and if the devices 13, 23, and 22 are all in normal condition, , sets register 95 to "0". The above is an explanation of the system operation when the transmission control device connected to loop 1 detects an abnormality in the transmission system of loop 1. However, the transmission control device connected to loop 2 detects an abnormality during loop transmission. The same applies when detected.

以上のようにループ1,2上の各伝送制御装置
は、それぞれループ1,2の伝送路が異常である
と、自から小ループの伝送可否チエツクコマンド
を含むメツセージを発信する。また、ループ1,
2上の各伝送制御装置は、伝送可否チエツクコマ
ンドを含むメツセージを受信した場合には、これ
を転送するとともに、自から、伝送可否のチエツ
クコマンドを発信し、自からを起点とする小ルー
プの伝送可否のチエツクを行なう。このように、
各伝送制御装置により、ループ1,2の一部分の
伝送可否をチエツクさせることにより、ループ
1,2の一部に故障が生じても、マスタステーシ
ヨンを用いずに、迂回路の形成ができる。
As described above, each transmission control device on loops 1 and 2 sends a message containing a small loop transmission availability check command if the transmission path of loops 1 and 2 is abnormal. Also, loop 1,
When each transmission control device above 2 receives a message containing a transmission permission check command, it forwards the message, and also sends a transmission permission check command from itself and starts a small loop starting from itself. Check whether transmission is possible. in this way,
By having each transmission control device check whether a portion of loops 1 and 2 can be transmitted, a detour can be formed without using a master station even if a failure occurs in a portion of loops 1 and 2.

以上一方向性ループ状伝送路の場合について説
明したが本発明はこれに限らず同一の思想で双方
向性伝送路の場合にも適用出来るものである。
Although the case of a unidirectional loop-shaped transmission line has been described above, the present invention is not limited to this, but can also be applied to a bidirectional transmission line with the same idea.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば各伝送制御
装置が皆平等の機能を備えたものであり、相互の
関係も平等であり特にシステムを管理するマスタ
ー制御装置もない場合にも柔軟に対処し得るルー
プ伝送システムである。その場合、各伝送制御装
置の独自性が高く、ローカルな判断にもとづいて
迂回路伝送路等の伝送線路を選択し、自在にネツ
トワークの形態を形成することを可能とする。伝
送路内に故障や、異常が生じた際、他の装置に殆
ど影響を与えることなく迂回したネツトワークを
構成したり、新たな伝送制御装置を追加したり、
削除、保守等の際も臨機応変に対応し、ネツトワ
ーク全体としての耐故障性(Fault tolerance)
が高く、必要な形態ネツトワークを各伝送制御装
置により自律的に形成することを可能とする。
As explained above, according to the present invention, each transmission control device is equipped with equal functions, their mutual relationships are equal, and the system can be flexibly handled even when there is no master control device to manage the system. It is a loop transmission system. In this case, each transmission control device is highly unique, and it is possible to select a transmission line such as a detour transmission path based on local judgment, and to freely form a network configuration. When a failure or abnormality occurs in the transmission path, it is possible to configure a detour network with little impact on other devices, add a new transmission control device,
We can respond flexibly to deletion, maintenance, etc., and the fault tolerance of the entire network is maintained.
This allows each transmission control device to autonomously form the required network configuration.

以上のように本発明によれば各ノードの自立
性、独自性が高く、且つ平等であるにも拘らず高
度な信頼性と柔軟性の富んだ分数処理システムを
可能とするものである。
As described above, according to the present invention, it is possible to provide a highly reliable and flexible fraction processing system in which each node has high independence, uniqueness, and equality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるループ状伝送システムの
概略ブロツク図、第2図は、第1図のシステムに
用いる伝送制御装置のより詳細にブロツク図、第
3図、第4図はインタフエース51,61のより
詳細ブロツク図、第5図は伝送されるメツセージ
のフオーマツトを示す図、第6図は、第1図のシ
ステムにおける故障時の迂回路形成処理を説明す
るための図である。 1,2…ループ、11〜16,21〜26…伝
送制御装置、31…送受信端末、41…処理装
置、51,61…インタフエース、71…第1受
信バツフア、73…第2受信バツフア、81…送
信バツフア、90〜92…タイマー、93…伝送
可否チエツク要求を受付けたことを示すためのレ
ジスタ、94…伝送可否チエツクを終了したここ
とを示すためのレジスタ、95…伝送可否チエツ
ク結果を示すためのレジスタ、100,200,
300,400,500,600…迂回用伝送
線。
FIG. 1 is a schematic block diagram of a loop transmission system according to the present invention, FIG. 2 is a more detailed block diagram of a transmission control device used in the system of FIG. 1, and FIGS. 61 is a more detailed block diagram, FIG. 5 is a diagram showing the format of a message to be transmitted, and FIG. 6 is a diagram for explaining the process of forming a detour in the event of a failure in the system of FIG. 1. 1, 2...Loop, 11-16, 21-26...Transmission control device, 31...Transmission/reception terminal, 41...Processing device, 51, 61...Interface, 71...First reception buffer, 73...Second reception buffer, 81 ...Transmission buffer, 90-92...Timer, 93...Register for indicating that the transmission possibility check request has been accepted, 94...Register for indicating that the transmission possibility check has been completed, 95...Indicating the result of the transmission possibility check. registers for 100, 200,
300, 400, 500, 600...Detour transmission line.

Claims (1)

【特許請求の範囲】 1 互いに逆方向に情報を伝送する第1および第
2のループ状伝送路を介して機器間で情報の伝送
を行なうループ伝送システムにおいて、それぞれ
の機器は、 (A) 上記第1のループ状伝送路上のメツセージの
送・受信を行ない、かつ、隣接する第1の機器
から上記第1のループ状伝送路を介して送られ
て来るメツセージを隣接する第2の機器に中継
するための第1のインタフエース手段と、 (B) 上記第2のループ状伝送路上のメツセージの
送・受信を行ない、かつ隣接する第2の機器か
ら上記第2のループ状伝送路を介して送られて
来るメツセージを隣接する第1の機器に中継す
るための第2のインタフエース手段とを備え、
チエツクメツセージを上記第1のインタフエー
ス手段を介して上記第1のループ状伝送路を介
して隣接する第2の機器に送出し、該送出後
に、隣接する第2の機器から上記第2のループ
状伝送路を介して上記第2のインタフエース手
段で受信した上記メツセージに対する応答を監
視して、上記第1のループ状伝送路を含む経路
の故障の有無を判断し、故障と判断した時、上
記第1のループ状伝送路からのメツセージを上
記第2のループ状伝送路に迂回するように制御
することを特徴とするループ伝送システムにお
ける伝送制御方法。
[Claims] 1. In a loop transmission system in which information is transmitted between devices via first and second loop-shaped transmission paths that transmit information in opposite directions, each device: (A) Sends and receives messages on a first loop-shaped transmission path, and relays messages sent from an adjacent first device via the first loop-shaped transmission path to an adjacent second device. (B) a first interface means for transmitting and receiving messages on the second loop-shaped transmission path, and transmitting and receiving messages from an adjacent second device via the second loop-shaped transmission path; and second interface means for relaying the incoming message to the adjacent first device,
A check message is sent to an adjacent second device via the first loop transmission path through the first interface means, and after the sending, the check message is sent from the adjacent second device to the second loop. monitoring the response to the message received by the second interface means via the loop-shaped transmission line, determining whether there is a failure in the route including the first loop-shaped transmission line, and determining that there is a failure; A transmission control method in a loop transmission system, comprising controlling a message from the first loop transmission path to be detoured to the second loop transmission path.
JP16028884A 1984-08-01 1984-08-01 Loop transmission system Granted JPS6062765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16028884A JPS6062765A (en) 1984-08-01 1984-08-01 Loop transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16028884A JPS6062765A (en) 1984-08-01 1984-08-01 Loop transmission system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP54115300A Division JPS5847111B2 (en) 1979-09-10 1979-09-10 loop transmission system

Publications (2)

Publication Number Publication Date
JPS6062765A JPS6062765A (en) 1985-04-10
JPS646580B2 true JPS646580B2 (en) 1989-02-03

Family

ID=15711741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16028884A Granted JPS6062765A (en) 1984-08-01 1984-08-01 Loop transmission system

Country Status (1)

Country Link
JP (1) JPS6062765A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5360104A (en) * 1976-11-10 1978-05-30 Toshiba Corp Loop-type data highway system
JPS5440005A (en) * 1977-09-06 1979-03-28 Fujitsu Ltd Loop-type data transmission system

Also Published As

Publication number Publication date
JPS6062765A (en) 1985-04-10

Similar Documents

Publication Publication Date Title
US4354267A (en) Data transmission system utilizing loop transmission lines between terminal units
JPS5947906B2 (en) loop transmission system
US5301186A (en) High speed transmission line interface
JPS5943862B2 (en) Information transmission method of loop transmission system
JPH0656994B2 (en) Checkpoint / frame number reduction method
JPH0654911B2 (en) Method and apparatus for transferring mastership
JPS646580B2 (en)
JPH0318379B2 (en)
JPS6412144B2 (en)
JPH0318380B2 (en)
JPS5819058A (en) Constitution control system in dataway system
JPH06252895A (en) Data transmission system
JPH0126213B2 (en)
JP2677895B2 (en) Multiplex transmission method
JPH06112972A (en) Packet re-transmission system
JP3035949B2 (en) Switching control method of master device
JP4087070B2 (en) Broadcast / ACK transmission method
JPS6145423B2 (en)
JPS59210751A (en) Node failure recovering system of network
JPH0738593A (en) Cyclic data transmitting method
JPH07295950A (en) Virtual shared memory device
JP2000286881A (en) Ring type network system and its transmission controller
JPH0568902B2 (en)
JPS6059837A (en) Transmission confirming system
JPH01264428A (en) System for setting resending time