JPS645776B2 - - Google Patents

Info

Publication number
JPS645776B2
JPS645776B2 JP57143733A JP14373382A JPS645776B2 JP S645776 B2 JPS645776 B2 JP S645776B2 JP 57143733 A JP57143733 A JP 57143733A JP 14373382 A JP14373382 A JP 14373382A JP S645776 B2 JPS645776 B2 JP S645776B2
Authority
JP
Japan
Prior art keywords
signal
key
output
data
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57143733A
Other languages
Japanese (ja)
Other versions
JPS5933941A (en
Inventor
Kazuyuki Umebayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinsangyo Kaihatsu KK
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Shinsangyo Kaihatsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Shinsangyo Kaihatsu KK filed Critical Aisin Seiki Co Ltd
Priority to JP57143733A priority Critical patent/JPS5933941A/en
Priority to US06/523,299 priority patent/US4614839A/en
Publication of JPS5933941A publication Critical patent/JPS5933941A/en
Publication of JPS645776B2 publication Critical patent/JPS645776B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02Terminal devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/26Devices for calling a subscriber
    • H04M1/27Devices whereby a plurality of signals may be stored simultaneously
    • H04M1/274Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc
    • H04M1/2745Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/26Devices for calling a subscriber
    • H04M1/27Devices whereby a plurality of signals may be stored simultaneously
    • H04M1/274Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc
    • H04M1/2745Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips
    • H04M1/27495Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips implemented by means of discrete electronic components, i.e. neither programmable nor microprocessor-controlled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/56Arrangements for indicating or recording the called number at the calling subscriber's set
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/72Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724User interfaces specially adapted for cordless or mobile telephones

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Telephone Set Structure (AREA)

Description

【発明の詳細な説明】 本発明は、車輌に電話装置を備えて、その電話
装置のダイアル入力をステアリングホイール近傍
のステアリング操作ボードに備えたダイアルキー
で行なう車上電話装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an on-vehicle telephone device in which a vehicle is equipped with a telephone device, and dial input to the telephone device is performed using a dial key provided on a steering operation board near the steering wheel.

車輌において、ステアリングホイールは最もド
ライバに近く、しかもドライバの手に近いので操
作性の向上をはかるためには、車上機器の制御指
示用のキースイツチ類を装備した操作ボードを、
ステアリングホイールの中央部に装備するのが好
ましい。
In a vehicle, the steering wheel is the closest to the driver, and it is also closest to the driver's hands, so in order to improve operability, it is necessary to install an operation board equipped with key switches for controlling the on-board equipment.
It is preferable to install it in the center of the steering wheel.

しかしながら、ホイールの回転を操舵シヤフト
に伝達するステアリング機構が複雑であるため、
ステアリングホイールの中央に装備する操作ボー
ド(ステアリング操作ボード)と固定制御ユニツ
トを結ぶ信号ケーブルの配線が困難であり、配線
を容易にするためには、ステアリング機構に更
に、配線用のパイプおよび又は結線用のスリツプ
リングを、ステアリング機構の動作を妨げない形
で配架する必要があり、ステアリング機構部に割
り当てられる占有空間が限られるため、これらの
配線はかなり困難である。
However, because the steering mechanism that transmits wheel rotation to the steering shaft is complex,
It is difficult to wire the signal cable that connects the operation board installed in the center of the steering wheel (steering operation board) and the fixed control unit. It is necessary to arrange the slip rings for the steering mechanism in a manner that does not interfere with the operation of the steering mechanism, and wiring these is quite difficult because the space allotted to the steering mechanism is limited.

そこで本出願人は、スリツプリングと刷子を用
いて操作ボードと固定制御ユニツトを結び、その
ラインを介して電力の伝送と信号の伝送を行なう
ようにする方式(特願昭56−132926号)を提案し
た。これによれば多数の線を用いることなく、操
作ボードに供給する電力と操作ボードから発生す
る多数の情報を伝送しうる。
Therefore, the applicant proposed a method (Japanese Patent Application No. 132926/1982) in which the operating board and the fixed control unit are connected using a slip ring and a brush, and power and signals are transmitted through the line. Proposed. According to this, the power supplied to the operation board and the large amount of information generated from the operation board can be transmitted without using many lines.

ところで、車上に電話装置を備える場合、助手
席あるいは後部座席の人にも電話が使えるよう
に、一般に電話機は運転席と助手席との中央等に
配置されている。しかし、ドライバが電話機のダ
イアル操作をしようとすると、受話器を片手で持
ち、もう一方の手でダイアル操作をすることにな
るので、車輌の運転をしながらのダイアル操作は
できない。そこで本出願人は、ステアリングホイ
ール近傍のステアリング操作ボードにダイアルキ
ーを設けて、ドライバのダイアル操作を容易にし
た、ステアリング操作ボードダイアル信号伝送方
式(特願昭56−188723号)を提案した。しかしな
がら、これを用いる場合でも、車輌の運転中は、
ダイアル操作を手さぐりで行なう必要があり、誤
つたダイアル操作をしやすい。電話機のダイアル
操作ミスは相手に迷感をかけるので、やはりダイ
アル操作は車輌を止めた状態で行なうのが好まし
い。
By the way, when a telephone device is installed on a vehicle, the telephone is generally placed in the center between the driver's seat and the passenger seat so that the person in the passenger seat or the rear seat can also use the telephone. However, when a driver attempts to dial a telephone, he or she must hold the receiver with one hand and dial with the other hand, making it impossible to dial while driving the vehicle. Therefore, the present applicant proposed a steering operation board dial signal transmission system (Japanese Patent Application No. 188723/1982) in which a dial key is provided on the steering operation board near the steering wheel to facilitate dial operations by the driver. However, even when using this, while driving the vehicle,
It is necessary to manually operate the dials, and it is easy to operate the dials incorrectly. If you make a mistake in dialing the telephone, it will make the other party feel lost, so it is preferable to dial the dial while the vehicle is stopped.

本発明は、ドライバが車輌の運転中でも安全に
かつ誤りなくダイアル操作しうる車上電話装置を
提供することを第1の目的とし、ダイアル操作の
内容を確認しうる車上電話装置を供給することを
第2の目的とし、受話器を持つことなく通話しう
る車上電話装置を提供することを第3の目的とす
る。
The first object of the present invention is to provide an on-board telephone device that allows a driver to operate dials safely and without error while driving a vehicle, and to provide an on-board telephone device that allows the driver to check the details of dial operations. The second object is to provide an on-board telephone device that allows you to talk without having to hold the handset.

上記の目的を達成するために、本発明において
は、ステアリングホイール上の操作ボードにダイ
アルキーを配置して、そのキー操作に応じたダイ
アルコードを電話装置に印加するとともに、ダイ
アルコードに応じたデータ、すなわち相手先デー
タを記憶する相手先データ記憶手段、および音声
合成手段を備えて、ダイアルコードに応じて、相
手先のデータを音声出力する。つまり、たとえば
相手先の名前の音声データを予め相手先データ記
憶手段に登録しておけば、ダイアル操作をするこ
とにより相手先の名前が音声出力される。これに
よれば、これから電話をかけようとする相手先を
耳で確認しうるので、ダイアルキー操作の際に、
ドライバは操作するキーを目で確認する必要がな
い。したがつて、ドライバは車輌を運転しながら
でも安全に、相手先をまちがえることなく電話装
置のダイアル操作を行ないうる。
In order to achieve the above object, in the present invention, a dial key is arranged on the operation board on the steering wheel, and a dial code corresponding to the key operation is applied to the telephone device, and data corresponding to the dial code is applied. In other words, it includes a destination data storage means for storing destination data, and a voice synthesizing means, and outputs the destination data as voice in accordance with the dial code. That is, for example, if voice data of the name of the other party is registered in advance in the other party's data storage means, the name of the other party will be outputted as a voice by performing a dial operation. According to this, you can hear the person you are about to call, so when you use the dial keys,
The driver does not need to visually confirm which key to operate. Therefore, the driver can safely dial the telephone device while driving the vehicle without making a mistake.

ドライバが車上電話のダイアル操作をする場
合、ドライバは手さぐりでダイアル操作をするの
で、キー操作回数の少ない短縮ダイアルを多く使
用することになる。そこで本発明の1つの好まし
い態様においては、短縮ダイアルについて相手先
データ登録および音声出力を行なう。
When the driver dials the in-vehicle telephone, the driver does so by groping, and therefore often uses speed dialing, which requires fewer keystrokes. Therefore, in one preferred embodiment of the present invention, destination data registration and voice output are performed for speed dialing.

相手先データはユーザにより様々に異なり、ユ
ーザ全ての要求を満たす相手先データを予め相手
先データ記憶手段に記憶させるためには膨大なメ
モリを要する。また、文字単位で音声データを備
える場合には、出力される音声の文字と文字との
つながりが不自然になるので音声を聴きとり難
い。そこで本発明の1つの態様においては、相手
先データ記憶手段を不揮発性の読み書きメモリと
し、マイクロホン等の音響−電気変換手段を設け
て、ユーザの声をデータとして相手先データ記憶
手段に入力できるようにする。
The destination data varies depending on the user, and a huge amount of memory is required to store in advance the destination data that satisfies all the user's requests in the destination data storage means. Furthermore, when audio data is provided for each character, the connections between characters in the output audio become unnatural, making it difficult to hear the audio. Therefore, in one aspect of the present invention, the destination data storage means is a non-volatile read/write memory, and an acoustic-to-electric conversion means such as a microphone is provided so that the user's voice can be inputted as data into the destination data storage means. Make it.

以下、図面を参照して本発明の一実施例を説明
する。第1図に一実施例の構成概略を示す。第1
図を参照して説明する。この例では、ステアリン
グホイール操作ボードには、定電圧電源装置7
0、送信制御装置であるマイクロコンピユータユ
ニツト80、キースイツチ90、第2の変調回路
すなわちFM変調回路95、第1の変調回路すな
わちFSK変調回路100、FSK復調回路110、
音響−電気変換手段すなわちマイクロホンMC
1,MC2、差動増幅器DFAおよびリレーRL1
が備わつている。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a schematic configuration of an embodiment. 1st
This will be explained with reference to the figures. In this example, the steering wheel operation board includes a constant voltage power supply 7.
0, a microcomputer unit 80 which is a transmission control device, a key switch 90, a second modulation circuit or FM modulation circuit 95, a first modulation circuit or FSK modulation circuit 100, an FSK demodulation circuit 110,
Acoustic-to-electrical conversion means, i.e. microphone MC
1, MC2, differential amplifier DFA and relay RL1
It's equipped.

マイクロホンMC1とMC2は同一方向(ドラ
イバの口の方向)に向けて、所定間隔をおいて配
置してあり、両者の出力端は差動増幅器DFAの
それぞれ異なる入力端に接続してある。これによ
り、マイクロホンMC1に印加される音響とMC
2に印加される音響の差をDFAで増幅するので、
MC1とMC2の配列方向すなわちドライバの方
向からの音響に対して大きな出力信号が得られ
る。つまり、側方からの雑音が相殺され、ドライ
バの音声に対応する信号のみが大きく増幅されて
FM変調回路95に印加される。
The microphones MC1 and MC2 are placed facing the same direction (toward the driver's mouth) at a predetermined interval, and their output ends are connected to different input ends of the differential amplifier DFA. As a result, the sound applied to microphone MC1 and MC
Since the difference in the sound applied to the two is amplified by the DFA,
A large output signal can be obtained for sound coming from the direction in which MC1 and MC2 are arranged, that is, from the direction of the driver. In other words, noise from the side is canceled out, and only the signal corresponding to the driver's voice is greatly amplified.
It is applied to the FM modulation circuit 95.

車輌本体側の制御ユニツトには、この実施例で
は定電圧電源装置120、マイクロコンピユータ
ユニツト130、FSK変調回路150、FSK復
調回路160、FM復調回路170、電話機
TEL、移動機すなわち電話機用の無線通信機
TRX、接続切換手段すなわちブランチ接続回路
180、相手先データ記憶手段および音声合成手
段を含む音声出力ユニツト200、増幅器AMP、
スピーカSP、リレーRL2等が備わつている。
In this embodiment, the control unit on the vehicle body side includes a constant voltage power supply 120, a microcomputer unit 130, an FSK modulation circuit 150, an FSK demodulation circuit 160, an FM demodulation circuit 170, and a telephone set.
TEL, radio communication equipment for mobile devices, i.e. telephones
TRX, connection switching means or branch connection circuit 180, audio output unit 200 including destination data storage means and voice synthesis means, amplifier AMP,
Equipped with speaker SP, relay RL2, etc.

FSK変調回路100の出力端、FSK復調回路
110の入力端およびFM変調回路95の出力端
はスリツプリングSA1に接続してあり、FSK変
調回路150の出力端、FSK復調回路160の
入力端およびFM復調回路170の入力端はスリ
ツプリングSA2に接続してある。スリツプリン
グSA1とSA2は、刷子BA1およびBA2を介
して互いに電気的に接続されている。もう1系統
の伝送路すなわちスリツプリングSB1,SB2お
よび刷子BB1,BB2には、イグニツシヨンキ
ースイツチSWを介して車上バツテリが接続され
ている。音声出力ユニツト200はマイクロコン
ピユータ130で制御される。
The output end of the FSK modulation circuit 100, the input end of the FSK demodulation circuit 110, and the output end of the FM modulation circuit 95 are connected to the slip ring SA1. The input end of demodulation circuit 170 is connected to slip ring SA2. Slip rings SA1 and SA2 are electrically connected to each other via brushes BA1 and BA2. An on-vehicle battery is connected to the other transmission line, that is, the slip rings SB1, SB2 and the brushes BB1, BB2, via an ignition key switch SW. Audio output unit 200 is controlled by microcomputer 130.

第2a図に、第1図に示す装置を搭載した車輌
の運転席の近傍を示し、第2b図にステアリング
ホイール部分の外観を示す。第2a図および第2
b図を参照して説明する。ドライバシート1の左
方に電話機2(TEL)を設置してあり、その前
方にスピーカSPを配置してある。ステアリング
ホイール3の中央部にはステアリングホイール3
から浮かせて配置した操作パネルが備わつてい
る。操作パネルには、プツシユホンと同一の12個
のキースイツチ0〜9、*および#、両サイドの
ホーンスイツチHS1,HS2、クリアキーCLR、
ライト(書込み)キーWRT、ホールドキー
HOLD、コール/オフキーCALL/OFFおよび
マイクロホンMC1が備わつている。マイクロホ
ンMC1の下方にMC2が配置されている。
Fig. 2a shows the vicinity of the driver's seat of a vehicle equipped with the device shown in Fig. 1, and Fig. 2b shows the appearance of the steering wheel portion. Figures 2a and 2
This will be explained with reference to figure b. A telephone 2 (TEL) is installed on the left side of the driver seat 1, and a speaker SP is placed in front of it. The steering wheel 3 is located in the center of the steering wheel 3.
It is equipped with an operation panel that floats from the top. The operation panel has 12 key switches 0 to 9, * and #, same as the pushphone, horn switches HS1 and HS2 on both sides, clear key CLR,
Write key WRT, hold key
Equipped with HOLD, call/off key CALL/OFF and microphone MC1. MC2 is placed below microphone MC1.

第2c図に、ステアリングホイール3およびス
テアリング操作ボードと車輌本体との取付け構造
を示す。第2c図を参照して説明する。サポート
38はサポート41に固定されており、歯車39
を回動自在に支持している。歯車39は車輌本体
に固定してある。サポート41は操舵シヤフト4
0に固着してあり、ステアリングホイール3はサ
ポート41に結合してある。サポート41は歯車
39および42を回動自在に支持している。43
は、両端に歯数の等しい歯車43aおよび43b
を有する連結部材であり、サポート41に回動自
在に支持されている。歯車43aおよび43bは
それぞれ歯車39および42と噛合つている。ス
テアリング操作ボードのプリント基板44および
操作パネル31は歯車42に固着してある。歯車
39と42の歯数は等しくしてある。このような
構成にすると、ステアリングホイールの回動操作
に伴つて操作パネル31等が回動しない。この実
施例の場合、ステアリングホイール3を回動する
と、サポート41および操舵シヤフト40が回動
してステアリング操作が行なわれるが、歯車43
aと43bおよび39と42はそれぞれ歯数が等
しいため、サポート41の回動による連結部材4
3の円弧状の移動によつて生ずるサポート41と
歯車39の相対移動量(角度)、およびサポート
41と歯車42の相対移動量は等しくなり、歯車
39が固定であり歯車42が歯車39に対して回
動しないため、結果的にはステアリングホイール
3が回動しても操作パネル31は回動しない。4
5は、車輌本体と固着したデイスクであり、ステ
アリングホイール3側の面に、金属性のスリツプ
リングSA2およびSB2を同心円状に形成してあ
る。46は、ステアリング操作ボードと固着した
デイスクであり、歯車42側の面に、金属性のス
リツプリングSA1およびSB1を同心円状に形成
してある。ステアリングホイール3には、スリツ
プリングSA1,SA2,SB1およびSB2と対向
する位置に、それぞれ刷子BA1,BA2,BB1
およびBB2を固着してある。刷子BA1とBA2
および刷子BB1とBB2は電気的に接続してあ
る。各々の刷子BA1,BA2,BB1およびBB
2は、圧縮コイルスプリングの力で各々の対向す
るスリツプリングと接触している。スリツプリン
グSA1,SB1とステアリング操作ボードはリー
ド線で接続してある。操舵シヤフト40は接地し
てあり、ステアリング操作ボードの接地ラインと
操舵シヤフト40は電気的に接続してある。
FIG. 2c shows an attachment structure between the steering wheel 3 and the steering operation board and the vehicle body. This will be explained with reference to FIG. 2c. The support 38 is fixed to the support 41 and the gear 39
is rotatably supported. The gear 39 is fixed to the vehicle body. Support 41 is steering shaft 4
0, and the steering wheel 3 is connected to the support 41. Support 41 rotatably supports gears 39 and 42. 43
are gears 43a and 43b with the same number of teeth at both ends.
It is a connecting member having a structure, and is rotatably supported by the support 41. Gears 43a and 43b mesh with gears 39 and 42, respectively. The printed circuit board 44 of the steering operation board and the operation panel 31 are fixed to the gear 42. The gears 39 and 42 have the same number of teeth. With such a configuration, the operation panel 31 and the like do not rotate as the steering wheel is rotated. In this embodiment, when the steering wheel 3 is rotated, the support 41 and the steering shaft 40 are rotated to perform steering operation.
Since a and 43b and 39 and 42 have the same number of teeth, the connection member 4 due to rotation of the support 41
The relative movement amount (angle) between the support 41 and the gear 39 caused by the arc-shaped movement of the gear 39 and the relative movement amount between the support 41 and the gear 42 are equal, and the gear 39 is fixed and the gear 42 is fixed relative to the gear 39. As a result, even if the steering wheel 3 rotates, the operation panel 31 does not rotate. 4
5 is a disk fixed to the vehicle body, and metal slip rings SA2 and SB2 are formed concentrically on the surface facing the steering wheel 3. 46 is a disk fixed to the steering operation board, and metal slip rings SA1 and SB1 are formed concentrically on the surface on the gear 42 side. The steering wheel 3 has brushes BA1, BA2, BB1 at positions facing the slip rings SA1, SA2, SB1 and SB2, respectively.
And BB2 is fixed. Brush BA1 and BA2
And brushes BB1 and BB2 are electrically connected. Each brush BA1, BA2, BB1 and BB
2 is in contact with each opposing slip ring by the force of a compression coil spring. The slip rings SA1, SB1 and the steering operation board are connected with lead wires. The steering shaft 40 is grounded, and the ground line of the steering operation board and the steering shaft 40 are electrically connected.

第3a図および第3b図に、ステアリング操作
ボード上の電気回路の構成を示す。まず、第3a
図を参照して説明する。キースイツチ90は、マ
イクロコンピユータ80の5つの出力ポートP1
〜P5および4つの入力ポートP6〜P9に、マ
トリクス状に接続された多数のスイツチで構成し
てある。これらのスイツチの接点は、前記操作パ
ネル31上の所定部分を操作することで開閉す
る。FSK変調回路100は、入力側をマイクロ
コンピユータ80の3つの出力ポートP10,P
11およびP12に接続してあり、出力端をスリ
ツプリングSA1に接続してある。FSK変調回路
100は、カウンタCO1、Dタイプフリツプフ
ロツプF1,F2、ナンドゲートNA1〜NA5、
インバータIN1〜IN5、トランジスタQ1,Q
2等で構成してある。
Figures 3a and 3b show the configuration of the electric circuit on the steering operation board. First, 3rd a
This will be explained with reference to the figures. The key switch 90 connects the five output ports P1 of the microcomputer 80.
-P5 and four input ports P6-P9 are configured with a large number of switches connected in a matrix. The contacts of these switches are opened and closed by operating predetermined portions on the operation panel 31. The FSK modulation circuit 100 has an input side connected to three output ports P10 and P of the microcomputer 80.
11 and P12, and its output end is connected to slip ring SA1. The FSK modulation circuit 100 includes a counter CO1, D-type flip-flops F1 and F2, NAND gates NA1 to NA5,
Inverter IN1 to IN5, transistor Q1, Q
It is composed of 2nd class.

FSK復調回路110は、入力端をスリツプリ
ングSA1に接続してあり、出力端をマイクロコ
ンピユータ80の入力ポートP13に接続してあ
る。FSK復調回路110は、シユミツトトリガ
ST1(モトローラ社製MC14583)、カウンタCO
2(モトローラ社製MC14018)、CO3、ナンド
ゲートNA6〜NA19、インバータIN6〜IN2
2等で構成してある。FSK復調回路110は機
能別に分けると、ST1,F3,F4,F5,F
6,NA6,NA7,IN6〜IN10等でなる波形
整形・微分回路、F7,CO2,F8,NA8〜
NA16およびIN11〜IN17でなる外部入力
優先回路、F9,F10,NA17,IN18およ
びIN19でなる参照信号発生回路、ならびにF
11,F12,CO3,NA18,NA19および
IN20〜IN22でなる周波数弁別回路で構成さ
れている。
The FSK demodulation circuit 110 has an input end connected to the slip ring SA1, and an output end connected to the input port P13 of the microcomputer 80. The FSK demodulation circuit 110 has a Schmitt trigger
ST1 (Motorola MC14583), counter CO
2 (Motorola MC14018), CO3, NAND gate NA6 to NA19, inverter IN6 to IN2
It is composed of 2nd class. The FSK demodulation circuit 110 is divided into functions: ST1, F3, F4, F5, F
6. Waveform shaping/differentiation circuit consisting of NA6, NA7, IN6~IN10, etc., F7, CO2, F8, NA8~
An external input priority circuit consisting of NA16 and IN11 to IN17, a reference signal generation circuit consisting of F9, F10, NA17, IN18 and IN19, and F
11, F12, CO3, NA18, NA19 and
It is composed of a frequency discrimination circuit consisting of IN20 to IN22.

マイクロコンピユータ80の出力ポートP14
にはインバータを介してブザーBZを接続してあ
り、出力ポートP15にはインバータを介してリ
レーRL1を接続してある。
Output port P14 of microcomputer 80
A buzzer BZ is connected to the output port P15 via an inverter, and a relay RL1 is connected to the output port P15 via an inverter.

第3b図を参照して説明すると、前記のリレー
RL1の接点の一方は、スリツプリングSB1から
の電源ラインに接続してあり、接点のもう一方
は、定電圧回路RE2,RE3,RE4およびRE5
に接続してある。3端子定電圧回路RE1等とコ
ンデンサでなる電源回路の出力端は、第3a図の
電気回路の電源ラインに直接接続してある。なお
RE3はスイツチング式の定電圧回路(CP4801)
であり、演算増幅器用の±12Vの安定した電圧を
発生する。マイクロホンMC1およびMC2は、
演算増幅器で構成した差動増幅器DFAに接続し
てある。差動増幅器DFAの出力端には、演算増
幅器を用いて構成したハイパスフイルタHPFを
接続してある。HPFの出力端には演算増幅器を
用いて構成したローパスフイルタLPFを接続し
てある。ローパスフイルタLPFの出力信号は、
増幅器AMRで増幅し、コンデンサを介してFM
変調器FMMの入力端Audio inに印加してある。
FMMの入力端Audio inには、可変抵抗器VR1
で所定の直流バイアス電圧を印加してある。可変
抵抗器VR1は、FM変調波の中心周波数を設定
するものである。FM変調器FMMは、1つの集
積回路でできており、FM変調回路95はFMM
とその各端子に接続された電気コイル、コンデン
サ、抵抗器等で構成してある。FM変調器FMM
の出力端Cは、コンデンサを介してスリツプリン
グSA1に接続してある。
Referring to FIG. 3b, the above-mentioned relay
One of the contacts of RL1 is connected to the power line from the slip ring SB1, and the other contact is connected to the constant voltage circuits RE2, RE3, RE4 and RE5.
It is connected to. The output end of the power supply circuit consisting of the three-terminal constant voltage circuit RE1 etc. and a capacitor is directly connected to the power supply line of the electric circuit shown in FIG. 3a. In addition
RE3 is a switching type constant voltage circuit (CP4801)
It generates a stable voltage of ±12V for operational amplifiers. Microphones MC1 and MC2 are
It is connected to a differential amplifier DFA made up of operational amplifiers. A high-pass filter HPF configured using an operational amplifier is connected to the output terminal of the differential amplifier DFA. A low-pass filter LPF configured using an operational amplifier is connected to the output end of the HPF. The output signal of the low pass filter LPF is
Amplified by amplifier AMR and FM via capacitor
It is applied to the input terminal Audio in of the modulator FMM.
At the FMM input terminal Audio in, there is a variable resistor VR1.
A predetermined DC bias voltage is applied. The variable resistor VR1 sets the center frequency of the FM modulated wave. The FM modulator FMM is made of one integrated circuit, and the FM modulation circuit 95 is the FMM.
It consists of an electric coil, capacitor, resistor, etc. connected to each terminal. FM modulator FMM
The output terminal C of is connected to the slip ring SA1 via a capacitor.

第4a図、第4b図および第4c図に、車輌本
体側の装置の電気回路を示す。まず第4a図を参
照すると、マイクロコンピユータ130には、
FSK変調回路150およびFSK復調回路160
を接続してある。FSK変調回路150の出力端
およびFSK復調回路160の入力端は、スリツ
プリングSA2に接続してある。FSK変調回路1
50およびFSK復調回路160の構成は、それ
ぞれ前記のFSK変調回路100およびFSK復調
回路110と同一にしてある。
4a, 4b and 4c show the electrical circuit of the device on the vehicle body side. First, referring to FIG. 4a, the microcomputer 130 includes:
FSK modulation circuit 150 and FSK demodulation circuit 160
is connected. The output end of the FSK modulation circuit 150 and the input end of the FSK demodulation circuit 160 are connected to a slip ring SA2. FSK modulation circuit 1
The configurations of FSK demodulation circuit 50 and FSK demodulation circuit 160 are the same as those of FSK modulation circuit 100 and FSK demodulation circuit 110, respectively.

第4b図を参照して説明する。定電圧電源回路
120は高周波阻止用の電気コイルCHCを備え
ており、CHCの一端はイグニツシヨンキースイ
ツチSWを介して車上バツテリに、もう一端はス
リツプリングSB2に接続してある。
This will be explained with reference to FIG. 4b. The constant voltage power supply circuit 120 includes an electric coil CHC for high frequency blocking, one end of the CHC is connected to the on-vehicle battery via the ignition key switch SW, and the other end is connected to the slip ring SB2.

FM復調回路170の入力端はスリツプリング
SA2に接続してある。FM復調回路170は、
セラミツクフイルタCFT、FM信号復調用の集調
回路FMD、低周波増幅器AM1等で構成してあ
る。FM復調回路170の電源は、リレーRL2
の接点を介して供給される。FM復調回路170
の出力端はリレーR7の接点に接続してある。ス
ピーカSPに接続した増幅器AMPは、クリツパ
CLP、低周波幅器AM2および電力増幅器PAで
構成してある。電力増幅器PAは出力トランスレ
ス(OTL)構成になつている。増幅器AMPの入
力端は、リレーR2の1つの接点に接続してあ
る。増幅器AM2の出力端と電力増幅器PAの入
力端は、リレーR7の1つの接点を介して接続し
てある。VG1は、音声出力ユニツト200に含
まれる音声合成ボードである。音声合成ボード
VG1は数値0〜9の音声を出力するユニツトで
あり、VG1のアドレスライン、SDラインおよび
BUSYラインはマイクロコンピユータ130に
接続してある。音声合成ボードVG1の音声信号
出力端OUTは、リレーR8およびR7の接点を
介して、電力増幅器PAの入力端に接続してある。
マイクロコンピユータ130の複数のポートDB
は、音声合成ボードVG1のアドレスラインの他
に第4c図に示す回路を接続してある。
The input terminal of the FM demodulation circuit 170 is a slip ring.
It is connected to SA2. The FM demodulation circuit 170 is
It consists of a ceramic filter CFT, a concentrating circuit FMD for FM signal demodulation, a low frequency amplifier AM1, etc. The power supply of the FM demodulation circuit 170 is relay RL2.
is supplied through the contacts. FM demodulation circuit 170
The output end of is connected to the contact of relay R7. The amplifier AMP connected to speaker SP is
It consists of a CLP, a low frequency amplifier AM2, and a power amplifier PA. The power amplifier PA has an output transformerless (OTL) configuration. The input of amplifier AMP is connected to one contact of relay R2. The output terminal of amplifier AM2 and the input terminal of power amplifier PA are connected through one contact of relay R7. VG1 is a voice synthesis board included in the voice output unit 200. speech synthesis board
VG1 is a unit that outputs the audio of numerical values 0 to 9, and the VG1 address line, SD line and
The BUSY line is connected to the microcomputer 130. The audio signal output terminal OUT of the speech synthesis board VG1 is connected to the input terminal of the power amplifier PA via the contacts of relays R8 and R7.
Multiple port DB of microcomputer 130
In addition to the address line of the voice synthesis board VG1, the circuit shown in FIG. 4c is connected.

マイクロコンピユータ130の他のポートに
は、ブランチ接続回路180、ホーン駆動用のリ
レーR6を制御するトランジスタ、リレーR7を
駆動するトランジスタ、リレーR8を駆動するト
ランジスタおよびブザーBZを駆動するインバー
タを接続してある。ブランチ接続回路180に
は、電話機TEL、移動機TRX、FM復調回路1
70および増幅器AMPを接続してある。電話機
TELのブロツクにおいて、DIはダイアルコード
出力端、CPは1200ボーのクロツクパルス出力端、
PSは電源オン/オフ制御入力端、CIは規制指示
信号(「0」:通話可、「1」:通話不能)入力端、
HKはフツク信号(オンフツク/オフフツク)出
力端、Tは送信音声信号出力端、Rは受信音声信
号入力端、POWは電源端である。移動機TRXに
おいてHK1およびHK2は、ともにフツク信号
入力端である。ブランチ接続回路180にはリレ
ーR1,R2,R3(RL2),R4およびR5が
備わつており、これらがマイクロコンピユータ1
30で制御される。
The other ports of the microcomputer 130 are connected to a branch connection circuit 180, a transistor that controls a horn drive relay R6, a transistor that drives a relay R7, a transistor that drives a relay R8, and an inverter that drives a buzzer BZ. be. The branch connection circuit 180 includes a telephone TEL, a mobile device TRX, and an FM demodulation circuit 1.
70 and an amplifier AMP are connected. telephone
In the TEL block, DI is the dial code output terminal, CP is the 1200 baud clock pulse output terminal,
PS is the power on/off control input terminal, CI is the regulation instruction signal (“0”: call possible, “1”: call disabled) input terminal,
HK is a hook signal (on-hook/off-hook) output terminal, T is a transmission audio signal output terminal, R is a reception audio signal input terminal, and POW is a power supply terminal. In the mobile device TRX, both HK1 and HK2 are hook signal input terminals. The branch connection circuit 180 is equipped with relays R1, R2, R3 (RL2), R4, and R5, which are connected to the microcomputer 1.
Controlled by 30.

第4c図を参照して説明する。第4c図には、
音声合成ボードVG1を除く音声出力ユニツト2
00の電気回路を示してある。第4c図の回路の
概略構成を説明すると、音声分析および音声合成
の機能を備える集積回路VG2、音声メモリ
RAM1、ダイアルコードメモリRAM2、電圧
検出回路VDE、8ビツトのアナログ/デジタル
変換器ADC、シリアルイン−パラレルアウトタ
イプのシフトレジスタSR1、タイミング回路
TM、ローパスフイルタを含む増幅器AM3、カ
ウンタCO4、デコーダDE1、ラツチLA1等で
なつている。
This will be explained with reference to FIG. 4c. In Figure 4c,
Voice output unit 2 excluding voice synthesis board VG1
00 electrical circuit is shown. To explain the schematic configuration of the circuit in FIG. 4c, there is an integrated circuit VG2 equipped with voice analysis and voice synthesis functions, a voice memory
RAM1, dial code memory RAM2, voltage detection circuit VDE, 8-bit analog/digital converter ADC, serial in-parallel out type shift register SR1, timing circuit
TM, an amplifier AM3 including a low-pass filter, a counter CO4, a decoder DE1, a latch LA1, etc.

ダイアルコードメモリRAM2は、2つの256
×4ビツト構成のCMOS−RAMで構成してあ
る。ダイアルコードメモリRAM2のアドレスラ
インはラツチLA1の出力端に接続してあり、ラ
ツチLA1の入力端はマイクロコンピユータ13
0のポートDBに接続してある。ダイアルコード
メモリRAM2は、所定のアドレスに、短縮ダイ
アルの数値を記憶する。
Dial code memory RAM2 has two 256
It is composed of CMOS-RAM with a ×4 bit configuration. The address line of the dial code memory RAM2 is connected to the output terminal of the latch LA1, and the input terminal of the latch LA1 is connected to the microcomputer 13.
It is connected to port DB of 0. The dial code memory RAM2 stores speed dial numbers at predetermined addresses.

アナログ−デジタル信号変換器ADCのアナロ
グ信号入力端VINはリレーR7の接点を介して
FM復調回路170の出力端に接続してある。
ADCの8ビツトの出力端はシフトレジスタSR1
の入力端に接続してあり、SR1のシリアル信号
出力端Q8は集積回路VG2の入力端ADSIに接
続してある。集積回路VG2の音声分折・音声合
成の機能を選択する分/合入力端はマイクロコン
ピユータ130の出力ポートに接続してある。
VG2の音声信号出力端DAOUTは、増幅器AM
3、リレーR8およびR7を介して電力増幅器
PAの入力端に接続してある。
The analog signal input terminal VIN of the analog-to-digital signal converter ADC is connected through the contacts of relay R7.
It is connected to the output end of the FM demodulation circuit 170.
The 8-bit output terminal of the ADC is shift register SR1.
The serial signal output terminal Q8 of SR1 is connected to the input terminal ADSI of the integrated circuit VG2. A minute/combination input terminal for selecting the voice splitting/speech synthesis function of the integrated circuit VG2 is connected to an output port of the microcomputer 130.
The audio signal output terminal DAOUT of VG2 is the amplifier AM
3. Power amplifier through relays R8 and R7
It is connected to the input end of the PA.

音声メモリRAM1は、1つのユニツトを8つ
の4KビツトCMOS−RAM等で構成してある。
RAM1のデータラインは4ビツト構成にしてあ
り、前記の集積回路VG2のデータラインD0〜
D3に接続してある。各メモリチツプのアドレス
ラインは全て共通に接続してあり、カウンタCO
4の出力端Q1〜Q12に接続してある。上側の
4つのメモリチツプと下側の4つのメモリチツプ
は、カウンタCO4の出力端Q13で選択される。
図面では、音声メモリRAM1の1ユニツトのみ
を示してあるが、実際には全部で16ユニツトの音
声メモリが備わつている。各音声メモリユニツト
は、デコーダDE1の各出力端S0〜S15に接
続されている。したがつてデコーダDE1の入力
端D1〜D4に印加される信号に応じて、音声メ
モリユニツトRAM1のいずれか1つが選択され
る。音声メモリユニツトRAM1と前記のダイア
ルコードメモリRAM2は、定電圧電源又は装置
に内蔵したバツテリから常時電源が供給され、メ
モリ内容が消えないようになつている。
One unit of the audio memory RAM 1 is composed of eight 4K-bit CMOS-RAMs.
The data line of RAM1 has a 4-bit configuration, and includes data lines D0 to D0 of the integrated circuit VG2.
It is connected to D3. The address lines of each memory chip are all connected in common, and the counter CO
It is connected to the output terminals Q1 to Q12 of 4. The upper four memory chips and the lower four memory chips are selected by the output terminal Q13 of the counter CO4.
In the drawing, only one unit of audio memory RAM 1 is shown, but in reality, a total of 16 units of audio memory are provided. Each audio memory unit is connected to a respective output S0 to S15 of the decoder DE1. Therefore, one of the audio memory units RAM1 is selected depending on the signals applied to the input terminals D1 to D4 of the decoder DE1. The audio memory unit RAM1 and the dial code memory RAM2 are constantly supplied with power from a constant voltage power supply or a battery built into the device, so that the memory contents are not erased.

電圧検出回路VDEは、電源電圧が所定値より
も低いと、ダイアルコードメモリRAM2のチツ
プセレクトを禁止して誤書込みを防止するととも
に、マイクロコンピユータ130にリセツトをか
けて誤動作を防止する。
When the power supply voltage is lower than a predetermined value, the voltage detection circuit VDE inhibits chip selection of the dial code memory RAM 2 to prevent erroneous writing, and also resets the microcomputer 130 to prevent erroneous operation.

タイミング回路TMは、マイクロコンピユータ
130からのクロツクパルス等に同期して、アナ
ログ−デジタル変換器ADC、シフトレジスタSR
1および集積回路VG2に所定のタイミングパル
スを印加する。
The timing circuit TM synchronizes with the clock pulse etc. from the microcomputer 130 and converts the analog-to-digital converter ADC and the shift register SR.
A predetermined timing pulse is applied to the integrated circuit VG1 and the integrated circuit VG2.

集積回路VG2は、音声分析モードでは、入力
端ADSIに印加されるシリアルデータを分析し
て、ADPCM(適応差分パルス符号変調)方式で
符号化した音声データを所定の音声メモリRAM
1にストアし、音声合成モードでは、音声メモリ
RAM1から符号化した音声データを順次と読み
出し、そのデータに基づいて音声のアテログ信号
を合成し、それを出力端DAOUTに出力する。
In the audio analysis mode, the integrated circuit VG2 analyzes the serial data applied to the input terminal ADSI, and stores the audio data encoded using the ADPCM (adaptive differential pulse code modulation) method in a predetermined audio memory RAM.
1, and in speech synthesis mode, the speech memory
The encoded audio data is sequentially read out from the RAM 1, an audio alogue signal is synthesized based on the data, and it is output to the output terminal DAOUT.

第3a図を参照してFSK変調回路100(1
50も同一)の概略動作を説明する。FSK変調
回路100の入力端には、マイクロコンピユータ
80の出力ポートP10から定周期(T/4)の
パルス信号が印加される。カウンタCO1はこの
パルスを分周し、出力端Q2に周期Tのパルス、
出力端Q3に周期2Tのパルス信号を発生する。
周期2Tのパルス信号は、後述するFSK復調回路
110にも印加される。マイクロコンピユータ8
0の出力ポートP11が伝送するデータの出力端
である。フリツプフロツプF1は、クロツク入力
端CLKに印加される周期2Tのパルス信号の立ち
上がりに同期してポートP11からのデータに応
じたレベル(データ「1」で高レベルH、、デー
タ「0」で低レベルL)を出力端Qにセツトす
る。したがつてデータが「1」であると、F1の
出力端QがHとなり、ナンドゲートNA1を介し
てナンドゲートNA3の出力端に、CO1のQ2
からのT周期のパルス信号が現われ、データが
「0」であると、F1の出力端QがLとなり、ナ
ンドゲートNA2を介してナンドゲートNA3の
出力端に、CO1のQ3からの2T周期のパルス信
号が現われる。マイクロコンピユータ80の出力
ポートP12は、FSK信号の伝送路への出力許
可/禁止を制御する信号を出力する。ポートP1
2が高レベルHのとき、CO1の出力する周期2T
のパルスに同期して、フリツプフロツプF2の出
力端Qが高レベルHになる。これにより、ゲート
NA4,NA5が開き、NA3の出力端からのT
又は2T周期の信号が、NA4,IN5、およびIN
4,NA5を介してそれぞれトランジスタQ1お
よびQ2に印加される。その信号の立ち上がり又
は立ち下がりにおいて、トランジスタQ1又はQ
2のいずれかがオンし、コンデンサC1の電荷を
充放電する。これにより、スリツプリングSA1
には、パルス信号の立ち上がりと立ち下がりで、
正極性および負極性のパルス状の信号が生ずる。
ポートP12が低レベルLであると、F2のQが
Lとなり、ゲートNA4およびNA5が閉じて、
トランジスタQ1およびQ2に低レベルLおよび
高レベルHがそれぞれ印加される。この状態にお
いてはトランジスタQ1およびQ2はともにオフ
となり、スリツプリングSA1に信号を出力しな
い。
Referring to FIG. 3a, the FSK modulation circuit 100 (1
50) will be explained briefly. A constant period (T/4) pulse signal is applied to the input end of the FSK modulation circuit 100 from the output port P10 of the microcomputer 80. Counter CO1 divides this pulse and outputs a pulse with period T to output terminal Q2.
A pulse signal with a period of 2T is generated at the output terminal Q3.
The pulse signal with a period of 2T is also applied to an FSK demodulation circuit 110, which will be described later. microcomputer 8
The output port P11 of 0 is the output end of the data to be transmitted. Flip-flop F1 outputs a level corresponding to the data from port P11 in synchronization with the rise of a pulse signal with a period of 2T applied to the clock input terminal CLK (data "1" is a high level H, data "0" is a low level). L) is set to the output terminal Q. Therefore, when the data is "1", the output terminal Q of F1 becomes H, and the output terminal Q2 of CO1 is passed through the NAND gate NA1 to the output terminal of the NAND gate NA3.
When a pulse signal with T period appears from Q3 of CO1 and the data is "0", the output terminal Q of F1 becomes L, and a pulse signal with period T of 2T from Q3 of CO1 is sent to the output terminal of NAND gate NA3 via NAND gate NA2. appears. The output port P12 of the microcomputer 80 outputs a signal that controls permission/inhibition of output of the FSK signal to the transmission path. Port P1
When 2 is high level H, CO1 output period 2T
In synchronization with this pulse, the output terminal Q of flip-flop F2 becomes high level H. This allows the gate
NA4 and NA5 open, and T from the output end of NA3
Or the 2T period signal is NA4, IN5, and IN
4 and NA5 to transistors Q1 and Q2, respectively. At the rising or falling edge of that signal, transistor Q1 or Q
2 turns on, charging and discharging the charge in the capacitor C1. As a result, slip spring SA1
At the rise and fall of the pulse signal,
Pulsed signals of positive and negative polarity are generated.
When port P12 is at low level L, Q of F2 becomes L, gates NA4 and NA5 close,
A low level L and a high level H are applied to transistors Q1 and Q2, respectively. In this state, transistors Q1 and Q2 are both turned off and do not output a signal to slip ring SA1.

第5a図に、第3a図および第4a図のFSK
周波数弁別回路の概略のタイミングを示す。第5
a図を参照しながらこの回路の動作を説明する。
フリツプフロツプF11およびカウンタCO3の
クロツク入力端CKには、常時、マイクロコンピ
ユータのポートP10からの1/4T周期のクロツ
クパルスが印加される。外部からのFSK信号は、
F11のJ入力端、フリツプフロツプF12のク
ロツク入力端等に印加される。この実施例におい
ては、FSK信号はデータ「1」(高レベルH)の
とき周期がT、データ「0」(低レベルL)のと
き周期が2Tとなるように設定してある。初期状
態においては、カウンタCO3はリセツトされて
いる。FSK信号が到来してF11のJ入力端が
高レベルになると、クロツク(T/4)に同期し
て、F11のQ出力端がH、F11の出力端が
Lにセツトされる。これによりカウンタCO3、
のリセツトが解除され、カウンタCO3はクロツ
ク(T/4)のカウントを開始する。FSK信号
がT周期であると、カウンタCO3が0、1、2、
3とカウントしたところでFSK信号がHとなり、
カウンタCO3は再びリセツトされる。またそれ
と同時に、フリツプフロツプF12は入力端Dの
レベルすなわちHを出力端Qにセツトするので、
F12の出力端には、復調出力信号として、デー
タ「1」に対応する高レベルHが出力される。
FSK信号が2T周期であると、カウンタCO3は
0、1、2、3、4、5とカウントし、カウント
5で、ナンドゲートNA19およびインバータIN
22を介して、フリツプフロツプF11にリセツ
ト信号を印加する。F11はこれによつてリセツ
トされ、出力端QをL、出力端をHとする。こ
れによりカウンタCO3はリセツトされる。そし
て次にFSK信号が高レベルHになると、フリツ
プフロツプF12は、F11の出力レベルLを出
力端Qすなわち復調出力端にセツトする。したが
つて、所定のFSK信号を印加すると、この回路
はその信号を復調してデータを出力する。
Figure 5a shows the FSK of Figures 3a and 4a.
The approximate timing of the frequency discrimination circuit is shown. Fifth
The operation of this circuit will be explained with reference to FIG.
A 1/4T cycle clock pulse from the microcomputer port P10 is always applied to the flip-flop F11 and the clock input terminal CK of the counter CO3. The external FSK signal is
It is applied to the J input terminal of F11, the clock input terminal of flip-flop F12, etc. In this embodiment, the FSK signal is set so that the period is T when the data is "1" (high level H) and the period is 2T when the data is "0" (low level L). In the initial state, counter CO3 is reset. When the FSK signal arrives and the J input terminal of F11 becomes high level, the Q output terminal of F11 is set to H and the output terminal of F11 is set to L in synchronization with the clock (T/4). This allows the counter CO3,
The reset is released, and counter CO3 starts counting the clock (T/4). When the FSK signal has T period, counter CO3 is 0, 1, 2,
When the count reaches 3, the FSK signal becomes H,
Counter CO3 is reset again. At the same time, the flip-flop F12 sets the level of the input terminal D, that is, H, to the output terminal Q.
A high level H corresponding to data "1" is outputted to the output terminal of F12 as a demodulated output signal.
When the FSK signal has a 2T period, counter CO3 counts 0, 1, 2, 3, 4, 5, and at count 5, NAND gate NA19 and inverter IN
22, a reset signal is applied to flip-flop F11. F11 is thereby reset, and the output terminal Q is set to L and the output terminal is set to H. This resets the counter CO3. Then, when the FSK signal becomes high level H, the flip-flop F12 sets the output level L of F11 to the output terminal Q, that is, the demodulation output terminal. Therefore, when a predetermined FSK signal is applied, this circuit demodulates the signal and outputs data.

しかし、仮にT周期のFSK信号と類似のノイ
ズ等が周波数弁別回路に印加されると、そのノイ
ズに応答してフリツプフロツプF5のQがHにセ
ツトされ復調出力信号として高レベルHが出力さ
れる。そして、その後に信号およびノイズが印加
されない場合、フリツプフロツプF12のQ出力
端は高レベルHにセツトされたままの状態を保持
するこの状態が所定時間以上続くと、復調回路に
接続されるマイクロコンピユータ80(又は13
0)は、データが到来したと判別して誤まつてデ
ータの読取を開始する。この実施例においては、
これを防止するために参照信号発生回路および外
部入力優先回路が備わつている。
However, if noise similar to the T-period FSK signal is applied to the frequency discrimination circuit, the Q of flip-flop F5 is set to H in response to the noise, and a high level H is output as a demodulated output signal. If no signal or noise is applied after that, the Q output terminal of the flip-flop F12 remains set at high level H. If this state continues for a predetermined time or more, the microcomputer 80 connected to the demodulation circuit (or 13
0) determines that data has arrived and mistakenly starts reading the data. In this example,
To prevent this, a reference signal generation circuit and an external input priority circuit are provided.

第5b図に参照信号発生回路の動作タイミング
を示す。第5b図を参照して説明する。ポートP
10からのT/4周期のクロツクパルスは、フリ
ツプフロツプF9,F10のクロツク入力端CK
に印加され、またFSK変調回路100(又は1
50)のカウンタCO1で8分周された周期2Tの
パルス信号はF9のJ入力端等に印加される。フ
リツプフロツプF9,F10等は微分回路として
動作し、インバータIN19の出力端には、パル
ス幅(高レベルHの期間)がT/4で、周期が
2Tの参照信号が得られる。この参照信号は周期
が2Tなので、これを前記の周波数弁別回路に印
加すると、周波数弁別回路はこの信号をデータ
「0」と判別し、復調出力信号を低レベルLにセ
ツトする。
FIG. 5b shows the operation timing of the reference signal generation circuit. This will be explained with reference to FIG. 5b. Port P
The clock pulse of T/4 period from 10 is applied to the clock input terminal CK of flip-flops F9 and F10.
is applied to the FSK modulation circuit 100 (or 1
A pulse signal with a period of 2T whose frequency is divided by 8 by the counter CO1 of 50) is applied to the J input terminal of F9, etc. Flip-flops F9, F10, etc. operate as a differentiating circuit, and the output terminal of inverter IN19 has a pulse width (period of high level H) of T/4 and a period of
A 2T reference signal is obtained. Since this reference signal has a period of 2T, when it is applied to the frequency discrimination circuit, the frequency discrimination circuit discriminates this signal as data "0" and sets the demodulated output signal to a low level L.

第5c図に外部入力優先回路の動作タイミング
を示す。第5c図を参照しながら説明する。波形
整形・微分回路からのFSK信号(NA7の出力す
る信号)は、インバータIN10およびナンドゲ
ートNA8に印加される。インバータIN10の出
力信号は、フリツプフロツプF7,F8およびナ
ンドゲートNA13に印加され、ナンドゲート
NA8からの出力信号はカウンタCO2のリセツ
ト入力端Rに印加される。カウンタCO2および
フリツプフロツプF7のクロツク入力端CKには、
T/4周期のクロツクパルスが印加される。
FIG. 5c shows the operation timing of the external input priority circuit. This will be explained with reference to FIG. 5c. The FSK signal from the waveform shaping/differentiation circuit (signal output from NA7) is applied to inverter IN10 and NAND gate NA8. The output signal of the inverter IN10 is applied to the flip-flops F7, F8 and the NAND gate NA13.
The output signal from NA8 is applied to the reset input R of counter CO2. At the clock input terminal CK of counter CO2 and flip-flop F7,
A clock pulse of T/4 period is applied.

FSK信号が外部入力優先回路に印加され、イ
ンバータIN10の入力端が低レベルLになると、
T/4周期のクロツクパルスに同期して、フリツ
プフロツプF7の出力端Qおよびが、それぞれ
HおよびLにセツトされる。F7の出力端Qおよ
びからの信号は、それぞれナンドゲートNA1
4およびNA15に印加される。ナンドゲート
NA14,NA15およびNA16は信号を選択
する回路であり、フリツプフロツプF7の出力端
Qおよびの状態に応じて、FSK信号、又は前
記参照信号発生回路からの参照信号を選択的に、
前記の周波数弁別回路に印加する。フリツプフロ
ツプF7のQがHにセツトされると、周波数弁別
回路には、インバータIN17からのFSK信号が
印加される。また、F7の出力端がLにセツト
されると、カウンタCO2のリセツトが解除され、
CO2はクロツクのカウントを開始する。
When the FSK signal is applied to the external input priority circuit and the input terminal of inverter IN10 becomes low level L,
In synchronization with the T/4 period clock pulse, output terminals Q and of flip-flop F7 are set to H and L, respectively. The signals from the output terminals Q and F7 are respectively connected to the NAND gate NA1.
4 and NA15. nand gate
NA14, NA15, and NA16 are circuits for selecting signals, and depending on the state of the output terminal Q of the flip-flop F7, the FSK signal or the reference signal from the reference signal generation circuit is selectively selected.
It is applied to the frequency discrimination circuit described above. When the Q of flip-flop F7 is set to H, the FSK signal from inverter IN17 is applied to the frequency discrimination circuit. Furthermore, when the output terminal of F7 is set to L, the reset of counter CO2 is canceled,
CO2 starts the clock counting.

FSK信号の周期がTの場合、カウンタCO2は
0、1、2、3とカウントしたところで、次の
FSK信号の状態変化により再びリセツトされ、
再度0、1、2、3とカウントを行なう。FSK
信号の周期が2Tの場合、フリツプフロツプF7
がセツトされた後に、カウンタCO2は0、1、
2、3、4、5、6とカウントしてリセツトされ
る。つまり、FSK信号がある時には、FSK信号
の周期がTおよび2Tのいずれであつても、フリ
ツプフロツプF7のリセツト入力端Rにはリセツ
ト信号Hが印加されないので、F7は出力端Qお
よびをそれぞれHおよびLの状態に保持する。
またその状態で、フリツプフロツプF8の出力端
Qには、所定のタイミングで高レベルHが出力さ
れるので、インバータIN10に入力されるFSK
信号は、ナンドゲートNA13よびインバータIN
17を介してナンドゲートNA14に印加され
る。ここでナンドゲートNA14のもう一方の入
力端には高レベルHが印加されるので、FSK信
号はNA14およびNA16を介して周波数弁別
回路に印加される。またこのとき、ナンドゲート
NA15の一方の入力端が低レベルLなので、参
照信号発生回路からの参照信号は、NA15から
出力されない。
When the period of the FSK signal is T, the counter CO2 counts 0, 1, 2, 3, and then the next
It is reset again due to a change in the state of the FSK signal.
Count again 0, 1, 2, 3. FSK
If the signal period is 2T, flip-flop F7
After is set, the counter CO2 will be 0, 1,
It counts 2, 3, 4, 5, 6 and is reset. That is, when there is an FSK signal, no matter whether the period of the FSK signal is T or 2T, the reset signal H is not applied to the reset input terminal R of flip-flop F7, so F7 output terminals Q and 2T respectively. Hold in L state.
Also, in this state, a high level H is output to the output terminal Q of the flip-flop F8 at a predetermined timing, so that the FSK input to the inverter IN10 is
The signal is NAND gate NA13 and inverter IN
17 to the NAND gate NA14. Here, since a high level H is applied to the other input terminal of the NAND gate NA14, the FSK signal is applied to the frequency discrimination circuit via NA14 and NA16. At this time, Nand Gate
Since one input terminal of the NA 15 is at a low level L, the reference signal from the reference signal generation circuit is not output from the NA 15.

FSK信号が印加されなくなると、カウンタCO
2に、カウント6でのリセツトがかからなくなる
ので、カウンタCO2は、0、1、2、3、4、
5、6、7、8、9とカウントを続行する。CO
2のカウント値が9、すなわちカウント開始から
3Tを経過すると、ナンドゲートNA9およびイ
ンバータIN16を介して、フリツプフロツプF
7のリセツト入力端Rに高レベル(リセツトレベ
ル)Hが印加され、F7がリセツトされる。これ
により、フリツプフロツプF7の出力端Qおよび
Qが、それぞれLおよびHに反転する。F7の
がHになると、カウンタCO2にリセツト信号が
印加される。このリセツト信号は、次にインバー
タIN10に低レベルLが印加されてF7のが
Lに再びセツトされるまで継続する。フリツプフ
ロツプF7の出力端Qおよびのレベルが反転す
ると、ナンドゲートNA14が閉じ、かわりに
NA15が開いて、インバータIN19からの参照
信号が、ナンドゲートNA16を介して周波数弁
別回路に印加される。
When the FSK signal is no longer applied, the counter CO
2, the reset at count 6 is no longer applied, so counter CO2 is 0, 1, 2, 3, 4,
Continue counting 5, 6, 7, 8, 9. C.O.
The count value of 2 is 9, that is, from the start of counting
After 3T, the flip-flop F is connected via NAND gate NA9 and inverter IN16.
A high level (reset level) H is applied to the reset input terminal R of F7, and F7 is reset. As a result, output terminals Q and Q of flip-flop F7 are inverted to L and H, respectively. When F7 becomes H, a reset signal is applied to counter CO2. This reset signal continues until the next low level L is applied to inverter IN10, causing F7 to be set to L again. When the levels of output terminals Q and of flip-flop F7 are inverted, NAND gate NA14 closes and instead
NA15 is opened and the reference signal from inverter IN19 is applied to the frequency discrimination circuit via NAND gate NA16.

第6図に、装置全体の概略の信号波形を示す。
第6図を参照しながら、第3a図および第3b図
に示すステアリング操作ボードから、第4a図お
よび第4b図に示す装置に信号を送る場合につい
て説明する。前記のように、マイクロコンピユー
タ80の出力ポートP12に高レベルHを出力
し、P10にT/4周期のクロツクパルスを出力
した状態で、出力ポートP11に伝送するデータ
に応じたレベルH又はLをセツトすると、そのレ
ベルに応じて周期がT又は2Tのパルス信号、す
なわちFSK信号がインバータIN5の出力端等に
生じ、これにより、FSK信号の立ち上がりおよ
び立ち下がりの際に、スリツプリングSA1を含
む伝送路に正極性および負極性の信号が生ずる。
FIG. 6 shows a schematic signal waveform of the entire device.
Referring to FIG. 6, a case will be described in which signals are sent from the steering operation board shown in FIGS. 3a and 3b to the devices shown in FIGS. 4a and 4b. As mentioned above, while outputting a high level H to the output port P12 of the microcomputer 80 and outputting a T/4 cycle clock pulse to P10, the level H or L is set depending on the data to be transmitted to the output port P11. Then, a pulse signal with a period of T or 2T depending on the level, that is, an FSK signal, is generated at the output terminal of the inverter IN5, etc., and as a result, when the FSK signal rises and falls, the transmission line including the slip ring SA1 Signals of positive and negative polarity are generated.

一方、マイクロホンMC1,MC2に音声を入
力すると、音声信号が差動増幅器DFAで増幅さ
れ、ハイパスフイルタHPF、ローパスフイルタ
LPFおよび増幅器AMPを介して、FM変調器
FMMのAudio inに印加される。これにより、
FM変調回路95の出力端には音声信号で周波数
変調された比較的振幅の小さい正弦波信号が現わ
れ、この信号がコンデンサを介してスリツプリン
グSA1を含む伝送路に印加される。
On the other hand, when audio is input to the microphones MC1 and MC2, the audio signal is amplified by the differential amplifier DFA, and then passed through the high-pass filter HPF and low-pass filter.
FM modulator via LPF and amplifier AMP
Applied to FMM's Audio in. This results in
At the output end of the FM modulation circuit 95, a relatively small amplitude sine wave signal frequency-modulated with the audio signal appears, and this signal is applied to the transmission path including the slip ring SA1 via a capacitor.

したがつて、伝送路には、FSK信号と、音声
信号で変調された正弦波状のFM信号とが重畳し
た信号が現われる。この信号は、スリツプリング
SA2を介して車輌本体上の装置に印加される。
その信号は、FSK復調回路160に印加される。
FSK復調回路160はその信号からシユミツト
トリガST1で正極性パルスおよび負極性パルス
の成分のみを2値的に取り出して、FSK信号に
変換した後、FSK信号の周期的に応じて、FSK
信号をデータ「1」又は「0」に復調し、そのデ
ータはマイクロコンピユータ130の入力ポート
P13に印加する。
Therefore, a signal in which the FSK signal and the sinusoidal FM signal modulated by the audio signal are superimposed appears on the transmission path. This signal is a slip-spring
It is applied to the device on the vehicle body via SA2.
The signal is applied to FSK demodulation circuit 160.
The FSK demodulation circuit 160 extracts only the positive polarity pulse and negative polarity pulse components from the signal in binary form using the Schmitt trigger ST1 and converts it into an FSK signal.
The signal is demodulated into data "1" or "0", and the data is applied to the input port P13 of the microcomputer 130.

一方、伝送路からの信号はFM復調回路170
に印加される。FM復調回路170は、セラミツ
クフイルタCFTでFM変調信号のみを取り出し
て、それをFM復調用の集積回路FMDに印加す
る。FMDは、FM変調波から元の音声信号を復
調して、その音声信号を増幅器AM1に印加す
る。
On the other hand, the signal from the transmission line is transmitted to the FM demodulation circuit 170.
is applied to The FM demodulation circuit 170 uses a ceramic filter CFT to extract only the FM modulation signal and applies it to the FM demodulation integrated circuit FMD. The FMD demodulates the original audio signal from the FM modulated wave and applies the audio signal to the amplifier AM1.

第7図に、実施例のFSK変調回路100およ
び150にマイクロコンピユータ80および13
0が印加する信号の構成を示す。第7図を参照し
て説明すると、その信号は、先頭の10ビツトのマ
ーク信号(高レベル:「1」)、それに続く1ビツ
トのスタートビツト、8ビツトのデータおよび8
ビツトのBCCコードでなつている。8ビツトの
データは、ビツト0〜ビツト4がキーの種別を示
し、ビツト5がキーのオン/オフ(「1」でオン、
「0」でオフ)を示し、ビツト6および7がキー
のグループを示す。この実施例ではキーのグルー
プを、「00」で示されるA、「01」で示されるBお
よび「10」で示されるCの3グループに分けてあ
る。第2b図を参照して説明すると、キーグルー
プAは、数値キー(0〜9)、#、*、クリアキ
ーCLRおよびホールドキーHOLDであり、キー
グループBはホーンキーHS1およびHS2であ
り、キーグループCはライトキーWRTおよびコ
ール/オフキーCALL/OFFである。
FIG. 7 shows microcomputers 80 and 13 in FSK modulation circuits 100 and 150 of the embodiment.
0 shows the configuration of the applied signal. To explain with reference to FIG. 7, the signal consists of the first 10-bit mark signal (high level: "1"), followed by 1-bit start bit, 8-bit data, and 8-bit mark signal (high level: "1").
It is written in BCC code of bit. In the 8-bit data, bits 0 to 4 indicate the type of key, and bit 5 indicates key on/off (“1” indicates on/off,
Bits 6 and 7 indicate the key group. In this embodiment, the key groups are divided into three groups: A, indicated by "00", B, indicated by "01", and C, indicated by "10". Referring to Figure 2b, key group A is numeric keys (0-9), #, *, clear key CLR and hold key HOLD, key group B is horn keys HS1 and HS2, and key group B is horn keys HS1 and HS2. C is the light key WRT and the call/off key CALL/OFF.

第8図に、ステアリング操作ボードから車上電
話の発信操作を行なう場合の装置動作、受信操作
を行なう場合の装置動作、および短縮ダイアルお
よびその相手先音声データの登録動作の概略を示
す。第8図を参照して説明する。
FIG. 8 schematically shows the operation of the device when making a call from the on-board telephone from the steering operation board, the operation of the device when making a reception operation, and the operation of registering speed dial and voice data of the other party. This will be explained with reference to FIG.

発信動作 相手先の電話番号をステアリングホイール操作
ボード上の数値キー、*および#を用いて入力す
る。これでマイクロコンピユータがキー入力され
た電話番号を記憶する。この各キー入力の際、数
値キー0〜9のいずれかが操作されると、そのつ
ど、マイクロコンピユータ130が音声合成ボー
ドVG1に音声出力を指示し、スピーカSPから、
操作されたキーに応じて、「4」、「3」……等と
それぞれの数値に対応した音声が出力される。ま
た予め「登録」の操作を行なつてある場合には、
ダイアルキー入力を終えると、その入力したダイ
アルキーに対応する相手先の名前等を音声で報知
する。
Making a call Enter the telephone number of the other party using the numeric keys, * and # on the steering wheel operation board. The microcomputer now stores the keyed-in telephone number. When any of the numerical keys 0 to 9 is operated during each key input, the microcomputer 130 instructs the voice synthesis board VG1 to output voice, and the speaker SP outputs the voice.
Depending on the operated key, a voice corresponding to each numerical value, such as "4", "3", etc., is output. Also, if you have performed the "registration" operation in advance,
When the dial key input is completed, the name of the other party corresponding to the input dial key is announced by voice.

コールオフキーCALL/OFFが押されるのを待
つ。
Wait for the call-off key CALL/OFF to be pressed.

コールオフキーCALL/OFFが操作されると、
記憶した電話番号の相手先を自動的に呼出す。
When the call-off key CALL/OFF is operated,
Automatically call the recipient of the memorized phone number.

呼出しをした相手先が受話機を上げる(オフフ
ツク)と、ハンドフリー通話のできる状態にな
る。なおここでホールドキーHOLDを操作する
と、リレーR5が動作して、送話器すなわちステ
アリングホイール上のマイクロホンMC1および
MC2が移動機TRXから遮断され、車輌から音
声が送信されなくなる。
When the called party picks up the receiver (off-hook), hands-free communication becomes possible. If you operate the hold key HOLD at this point, relay R5 will operate and the microphone MC1 and
MC2 is cut off from the mobile TRX and audio is no longer transmitted from the vehicle.

再度、コールオフキーCALL/OFFが操作され
ると、通話終了と判別し、通信を終了する。
When the call-off key CALL/OFF is operated again, it is determined that the call has ended and the communication is terminated.

受信動作 相手先から車上電話機に呼出しがあると、呼出
し音が鳴る。
Receiving operation When the other party calls the on-board telephone, a ring tone sounds.

コールオフキーCALL/OFFが操作されるのを
待つ。
Waits for the call-off key CALL/OFF to be operated.

コールオフキーCALL/OFFが操作されると、
通常の受話器を持ち上げた状態と同様になり、相
手先の音声がスピーカSPから出力され、ステア
リング操作ボード上のマイクロホンMC1および
MC2が送信器として車上電話機に接続される。
When the call-off key CALL/OFF is operated,
The state is the same as when the handset is lifted normally, and the other party's voice is output from speaker SP, and microphone MC1 and microphone on the steering control board are output.
MC2 is connected to the on-board telephone as a transmitter.

再度、コールオフキーCALL/OFFが操作され
ると、通話終了と判別し、通信を終了する。
When the call-off key CALL/OFF is operated again, it is determined that the call has ended and the communication is terminated.

登録動作 フエーズ1 ライトキーWRTが操作されるのを待つ。Registration operation Phase 1 Wait for light key WRT to be operated.

登録する相手先の電話番号を数値キーで入力す
る。
Enter the phone number of the person you want to register using the numeric keys.

確認のためのブザー音が鳴る。 A buzzer sounds for confirmation.

フエーズ2 プリセツトする短縮ダイアルの数値を入力す
る。この際、キー入力の度にキーに対応付けられ
た数値が音声出力される。
Phase 2 Enter the speed dial value to be preset. At this time, each time a key is input, the numerical value associated with the key is output as voice.

ライトキーWRTが操作されるのを待つ。 Wait for light key WRT to be operated.

フエーズ3 確認のためにブザーが鳴る。phase 3 A buzzer will sound for confirmation.

ステアリング操作ボード上のマイクロホンMC
1,MC2に、登録したい相手先の名前等を音声
で入力する。
Microphone MC on the steering control board
1. Enter the name of the person you want to register into the MC2 by voice.

確認のために、登録する相手先の電話番号、短
縮ダイアル数値および相手先の名前等が順次と音
声で出力される。
For confirmation, the phone number, speed dial number, name, etc. of the person to be registered are sequentially output in voice.

出力された内容で登録してもいいかチエツクす
る。修正する場合にはフエーズ1に戻る。
Check whether you can register using the output content. If you wish to make any corrections, return to Phase 1.

第9a図および第9b図に、第3a図および第
3b図のステアリング操作ボードの動作を示す。
第9a図および第9b図を参照して、ステアリン
グ操作ボードの各テツプの動作を説明する。
Figures 9a and 9b illustrate the operation of the steering operation board of Figures 3a and 3b.
The operation of each step of the steering operation board will be explained with reference to FIGS. 9a and 9b.

S1 メモリの内容を初期値とし、マイクロコン
ピユータ80の各出力ポートの状態を初期レベ
ルに設定する。この処理により、出力ポートP
12は低レベルLになり、FSK信号の出力が
禁止される。
S1 The contents of the memory are set as initial values, and the status of each output port of the microcomputer 80 is set to the initial level. With this process, the output port P
12 becomes a low level L, and output of the FSK signal is prohibited.

S2 キー読取信号出力ポートすなわちP1〜P
5に出力するデータを初期値にセツトする。こ
の初期データは、読取り開始するキーマトリク
スの行ラインに接続した出力ポートに対応する
ビツトを「0」(すなわち低レベルL)としそ
の他のビツトを「1」(すなわち高レベルH)
とする値にしてある。この実施例では、初期セ
ツトでポートP1に対応するビツトを「0」、
ポートP2,P3,P4およびP5に対応する
ビツトを「1」とするようになつている。
S2 key reading signal output port i.e. P1~P
5. Set the data to be output to the initial value. In this initial data, the bit corresponding to the output port connected to the row line of the key matrix to start reading is set to "0" (that is, low level L), and the other bits are set to "1" (that is, high level H).
The value is set to . In this embodiment, the bit corresponding to port P1 is set to "0" in the initial setting.
Bits corresponding to ports P2, P3, P4 and P5 are set to "1".

S3 所定のデータをポートP1〜P5に出力す
る。これにより、ポートP1〜P5のいずれか
のポートが低レベルL、その他のポートが高レ
ベルHとなる。
S3 Output predetermined data to ports P1 to P5. As a result, one of the ports P1 to P5 becomes a low level L, and the other ports become a high level H.

S4 キーマトリクスの列ラインに接続した入力
ポートP6〜P9のレベルを読取る。第3a図
を参照すると入力ポートP6〜P9は抵抗器を
介して電源ラインVccにプルアツプされてお
り、出力ポートP1〜P5と入力トランジスタ
P6〜P9の間に各々のキーがマトリクス状に
接続されているので、たとえば、キーマトリク
ス90のキー0が押されると、出力ポートP1
に低レベルLが設定されるタイミングで、入力
ポートP6,P7,P8およびP9のレベル
は、それぞれ、L、H、HおよびHとなる。
S4 Read the levels of input ports P6 to P9 connected to the column lines of the key matrix. Referring to FIG. 3a, input ports P6 to P9 are pulled up to the power supply line Vcc via resistors, and each key is connected in a matrix between output ports P1 to P5 and input transistors P6 to P9. For example, when key 0 of key matrix 90 is pressed, output port P1
At the timing when the low level L is set, the levels of the input ports P6, P7, P8, and P9 become L, H, H, and H, respectively.

S5 ステツプS4で読取つたデータの各ビツトの
1/0を反転する。すなわち補数をとる。
S5 Inverts 1/0 of each bit of the data read in step S4. In other words, take the complement.

S6 ステツプS5で得たキー読取りデータを数値
0と比較する。数値0であればキー入力がない
のでステツプS13に進み、それ以外であれば、
ステツプS7に進む。
S6 Compare the key reading data obtained in step S5 with the numerical value 0. If the value is 0, there is no key input, so proceed to step S13; otherwise,
Proceed to step S7.

S7 キー読取りデータを所定のメモリにセーブ
(ストア)する。
S7 Save key reading data to specified memory.

S8 キー接点の機械的な振動すなわちチヤタリ
ングの影響をなくするため、振動がおさまるの
に必要な所定時間(たとえば10msec)時間待
ちする。
S8 To eliminate the influence of mechanical vibrations, that is, chattering, on the key contacts, wait a predetermined time (for example, 10 msec) for the vibrations to subside.

S9 ポートP6〜P9のレベルを再度読取る。S9 Read the levels of ports P6 to P9 again.

S10 ステツプS9で読取つて値とステツプS7でメ
モリにセーブしておいた値との各々のビツトの
論理和を演算する。
S10 Calculate the logical OR of each bit of the value read in step S9 and the value saved in the memory in step S7.

S11 ステツプS10の演算結果が0でないかどう
かチエツクする。0でなければ、キー入力がな
かつたものとしてステツプS13に進み、そうで
なければS12に進む。
S11 Check whether the calculation result in step S10 is not 0. If it is not 0, it is assumed that no key input has been made and the process proceeds to step S13; otherwise, the process proceeds to S12.

S12 出力ポートP1〜P5に出力するキー読取
行信号データのデータ「0」のビツトと、ポー
トP6〜P9から読取つたデータから、押され
たキーに対応する8ビツトのキーコードを生成
する。
S12 Generates an 8-bit key code corresponding to the pressed key from the data "0" bit of the key reading line signal data output to the output ports P1 to P5 and the data read from the ports P6 to P9.

S13 出力ポートP1〜P5に出力するキー読取
行信号データのデータ「0」のビツトを、1ビ
ツト隣りのビツトにシフトする。
S13 Shift the data "0" bit of the key reading row signal data output to the output ports P1 to P5 to the adjacent bit by one bit.

S14 1回のキー読取り走査が終了したかどうか
チエツクする。終了してなければ、ステツプ
S3からの処理に戻る。
S14 Check whether one key reading scan is completed. If not finished, step
Return to processing from S3.

S15 キー入力がなかつたので、8ビツトコード
00H(16進表示)をキーコードとする。
S15 Since there was no key input, the 8-bit code
The key code is 00H (hexadecimal display).

S16 前回のキー読取走査時のキーコードをメモ
リからロードする。
S16 Load the key code from the previous key reading scan from memory.

S17 ステツプS16でロードした旧キーコードと
今回のキー読取走査で得られた新キーコードと
の各ビツト単位の論理和を演算する。
S17 Calculate the logical OR of each bit between the old key code loaded in step S16 and the new key code obtained by the current key reading scan.

S18 演算結果が0かどうかチエツクする。0す
なわちキー操作なしにの場合にはステツプS2
に戻り、それ以外の場合にはステツプS19に進
む。
S18 Check whether the calculation result is 0. If 0, that is, no key operation, step S2
Otherwise, proceed to step S19.

S19 新たに生成されたキーコードを所定アドレ
スのメモリにストアする。
S19 Store the newly generated key code in the memory at a predetermined address.

S20 キーコードは、キーグループAに属するも
のかどうかチエツクする。
S20 Check whether the key code belongs to key group A.

S21 キーが押されたのか離されたのかをチエツ
クする。グループAのキー、すなわち数値キ
ー、*キー、#キー、クリアキーCLRホール
ドキーHOLDは押されたときにのみに有効と
するため、キーが離された場合にはステツプ
S2にジヤンプする。
S21 Checks if key is pressed or released. The keys of group A, namely numeric keys, * key, # key, clear key CLR hold key HOLD, are valid only when pressed, so when the key is released, the step
Jump to S2.

S22 キー入力確認のために、ブザーを1回鳴動
させる。
S22 The buzzer sounds once to confirm key input.

S23 押されたキーがグループBに属するかどう
かチエツクする。グループBのキーすなわちホ
ーンキーHS1およびHS2は、押されたときと
離されたときの両方を有効とする。
S23 Check whether the pressed key belongs to group B. The keys of group B, namely the horn keys HS1 and HS2, are enabled both when pressed and when released.

S24 生成されたキーコードのデータを伝送路に
送り出し、車輌本体側の装置にキー入力があつ
たことを知らせる。この処理については後で詳
細に説明する。
S24 Sends the generated key code data to the transmission line and notifies the device on the vehicle body that a key input has been made. This process will be explained in detail later.

S25 ステツプS24のデータ伝送で、データが正
しく送られたかどうかをチエツクする。
S25 Check whether the data was sent correctly in the data transmission in step S24.

S26 押されたキーがグループCに属するのかど
うかをチエツクする。グループCのキーすなわ
ちライトキーWRTおよびコールオフキー
CALL/OFFついては、キーが押される度に、
キーのオン/オフを反転したデータを伝送す
る。
S26 Check whether the pressed key belongs to group C. Group C keys i.e. light key WRT and call-off key
For CALL/OFF, each time a key is pressed,
Transmits data that inverts key on/off.

S27 メモリから、コールオフキーCALL/OFF
のオン/オフ状態を示すデータをロードする。
S27 From memory, call-off key CALL/OFF
Load data indicating the on/off status of the

S28 キーコードと、ステツプS27でロードした
データから、ライトキーWRT又はコールオフ
キーCALL/OFFのオン/オフ状態を反転して
新たなキーコードを生成する。たとえば、前回
の操作でコールオフキーの状態がオンになつて
いれば、今回のキー操作ではコールオフキーの
オフを示すキーコードデータが生成される。
S28 From the key code and the data loaded in step S27, a new key code is generated by reversing the on/off state of the light key WRT or call-off key CALL/OFF. For example, if the call-off key was turned on in the previous operation, key code data indicating that the call-off key is turned off is generated in the current key operation.

S29 ステツプ24と同様 S30 ステツプS29のデータ伝送で、データが正
しく送られたかどうかチエツクする。
S29 Similar to step 24, S30 checks whether the data was sent correctly in the data transmission of step S29.

S31 ライトキーWRT又はコールオフキー
CALL/OFFのオン/オフ状態を記憶するメモ
リの内容を反転する。
S31 Light key WRT or call-off key
Inverts the contents of the memory that stores the on/off status of CALL/OFF.

S32 コールオフキーCALL/OFFの状態に応じ
て、マイクロコンピユータ80の出力ポートP
15に接続したリレーRL1のオン/オフ制御
を行なう。これにより、FM変調回路95等が
制御される。
S32 Depending on the state of the call-off key CALL/OFF, the output port P of the microcomputer 80
On/off control of relay RL1 connected to 15 is performed. As a result, the FM modulation circuit 95 and the like are controlled.

S33 データ伝送でエラーが生じたので、ブザー
BZを2回鳴らしてエラー発生をドライバに報
知する。
S33 An error occurred in data transmission, so the buzzer
Sounds BZ twice to notify the driver that an error has occurred.

S34 キー読取りエラーが生じたので、ブザーBZ
を3回鳴らしてエラー発生をドライバに報知す
る。
S34 A key reading error occurred, so the buzzer BZ
sounds three times to notify the driver that an error has occurred.

第10a図、第10b図、第10c図および第
10d図に、第4a図および第4b図に示す車輌
本体上の装置の動作を示す。第10a図、第10
b図、第10c図および第10d図を参照して各
動作ステツプを説明する。
10a, 10b, 10c and 10d illustrate the operation of the device on the vehicle body shown in FIGS. 4a and 4b. Figure 10a, 10th
Each operation step will be explained with reference to Figures b, 10c and 10d.

S51 メモリの内容を初期値とし、マイクロコン
ピユータ130の各出力ポートの状態を初期レ
ベルに設定する。この処理により、出力ポート
P12が低レベルLになつて、FSK信号の出
力が禁止される。
S51 The contents of the memory are set as initial values, and the status of each output port of the microcomputer 130 is set to the initial level. Through this process, the output port P12 becomes low level L, and output of the FSK signal is prohibited.

S52 電話機TELの受話機がはずれているかどう
かチエツクする。
S52 Check whether the telephone receiver is off the hook.

S53 電話機TELの受話器がはずれているので、
出力ポートHK20にHを出力してリレ−R4
をオンし、出力ポートHK10にHを出力し、
出力ポートAudioにLを出力してリレーR2お
よびR3(RL2)をオフにセツトする。これ
で、通常の車上電話器と同様の操作で電話機
TELを使用できる。
S53 The telephone receiver is off the hook, so
Output H to output port HK20 and relay R4
Turn on, output H to output port HK10,
Output L to the output port Audio to set relays R2 and R3 (RL2) to OFF. Now you can use the phone in the same way as a normal car phone.
You can use TEL.

S54 ステアリングホイール操作ボードからのハ
ンドフリー通話指示を記憶するメモリの内容を
ロードする。
S54 Loads the contents of the memory that stores hands-free call instructions from the steering wheel operation board.

S55 ハンドフリー通話指定かどうかチエツクす
る。初期状態ではハンドフリー通話が指定され
ていないのでステツプS57に進むが、ステアリ
ングホイール操作ボードのコールオフキー
CALL/OFFがオン(CALL)に設定される
と、ハンドフリー通話指定となりステツプS56
に進む。
S55 Check whether hands-free calling is specified. In the initial state, hands-free calling is not specified, so proceed to step S57, but if the call-off key on the steering wheel operation board
When CALL/OFF is set to on (CALL), hands-free calling is specified and step S56
Proceed to.

S56 出力ポートHK20にHを出力してリレー
R4をオンし、出力ポートHK10にHをセツ
トし、出力ポートAudioにHを出力してリレー
R2およびR3(RL2)をオンし、出力ポー
トPSにLを出力してリレーR1をオにセツト
する。これで、電話機TELおよび移動機TRX
の電源がオンし、FM復調回路170の電源が
オンし、移動機TRXの音声受信ラインに増幅
器AMPが接続される。
S56 Output H to output port HK20 to turn on relay R4, set H to output port HK10, output H to output port Audio to turn on relays R2 and R3 (RL2), and set L to output port PS. output and set relay R1 to OFF. Now the phone TEL and mobile TRX
is turned on, the power of the FM demodulation circuit 170 is turned on, and the amplifier AMP is connected to the audio reception line of the mobile device TRX.

S57 出力ポートHOLDにLを出力してリレーR
5をオフし、出力HK20にLを出力してリレ
ーRをオフし、出力ポートHK10をLにセツ
トし、出力AudioにLを出力してリレーR2お
よびR3(RL2)をオフし、出力ポートPSに
Hを出力してリレーR1をオフにセツトする。
これで電話機TEL、移動機TRXおよびFM復
調回路170の電源がオフとなり、電話機
TELと移動機TRXが接続される。
S57 Output L to output port HOLD and relay R
5, outputs L to output HK20 to turn off relay R, sets output port HK10 to L, outputs L to output Audio to turn off relays R2 and R3 (RL2), and outputs L to output port PS. Outputs H to set relay R1 off.
This turns off the power to the telephone TEL, mobile device TRX, and FM demodulation circuit 170, and the telephone
TEL and mobile device TRX are connected.

S58 ステアリング操作ボードからのデータを受
信する。これについては後で詳細に説明する。
S58 Receive data from steering operation board. This will be explained in detail later.

S59 ステアリング操作ボード上でのキー操作に
よつて発生するデータ送信が、ステアリング操
作ボードからあつたかどうかを判別する。
S59 Determines whether data transmission generated by key operations on the steering operation board is received from the steering operation board.

S60 送られたデータは、グループAのキーコー
ドかどうか判別する。
S60 Determine whether the sent data is a group A key code.

S61 キーコードは数値キー、*キー又は#キー
かどうかを判別する。
S61 Key code determines whether it is a numeric key, * key, or # key.

S62 キーコードはホールドキーHOLDかどうか
を判別する。
S62 key code determines whether the hold key is HOLD.

S63 キーコードはクリアキーCLRかどうかを判
別する。
S63 Key code determines whether it is a clear key CLR.

S64 それまでに送られた数値キーのキーコード
をストアするメモリのアドレスカウンタをクリ
アする。つまり、それまでの数値キー入力をキ
ヤンセルする。
S64 Clears the memory address counter that stores the key codes of the numeric keys sent so far. In other words, the previous numeric key input is canceled.

S65 キーコードはグループBのものかどうか判
別する。
S65 Determine whether the key code belongs to group B.

S66 キーコードはホーンキーHS1,HS2に対
応するものかどうか判別する。
S66 Determine whether the key code corresponds to the horn keys HS1 and HS2.

S67 キーコードはキースイツチオンか? S68 ホーンキーが離されたのでホーンをオフに
セツトする。
Is the S67 key code a key switch? S68 The horn key has been released, so set the horn to OFF.

S69 ホーンキーが押されたのでホーンをオンに
セツトする。
S69 The horn key was pressed, so set the horn on.

S70 キーコードはグループCのものかどうかを
チエツクする。
S70 Check whether the key code is from group C.

S71 データとして受信されたキーコードがグル
ープA、BおよびCのいずれでもないので、デ
ータ受信エラーとして処理し、ブザーBZを3
回鳴らす。
S71 Since the key code received as data is not one of groups A, B, or C, it is treated as a data reception error and the buzzer BZ is set to 3.
Ring twice.

S72 ステアリング操作ボードからのハンドフリ
ー通話指示を記憶するメモリの内容をロードす
る。
S72 Loads the contents of the memory that stores hands-free call instructions from the steering operation board.

S73 S72でロードしたデータがハンドフリー通
話を指定するものかどうかをチエツクする。
S73 Check whether the data loaded on S72 specifies hands-free calling.

S74 ホールドキーHOLDによる指示を記憶する
メモリの内容をロードする。
S74 Loads the contents of the memory that stores instructions by the HOLD key.

S75 S74でロードしたデータの1/0(オン/オ
フ)を反転し、それを元のメモリにストアす
る。したがつて前にホールド指示がなければ、
データの所定ビツトを「1」すなわちホールド
指定にセツトする。
S75 Inverts the 1/0 (on/off) of the data loaded in S74 and stores it in the original memory. Therefore, if there is no previous hold instruction,
A predetermined bit of the data is set to "1", that is, a hold designation.

S76 ホールド指定かどうかチエツクする。S76 Check whether hold is specified.

S77 ホールド解除が指定されたので、出力ポー
トHOLDにLを出力してリレーR5をオフに
セツトする。これでFM復調回路170の信号
出力端が移動機TRXの送信音声入力端Tに接
続され、ステアリングホイール上のマイクロホ
ンMC1,MC2で通話できるようになる。
S77 Since hold release is specified, output L to the output port HOLD and set relay R5 to OFF. The signal output terminal of the FM demodulation circuit 170 is now connected to the transmission audio input terminal T of the mobile device TRX, and it becomes possible to talk using the microphones MC1 and MC2 on the steering wheel.

S78 ホールドが指定されたので、出力ポート
HOLDにHを出力してリレーR5をオンにセ
ツトする。これでFM復調回路170の出力端
と移動機TRXとが切り離される。
Since S78 hold was specified, the output port
Output H to HOLD and set relay R5 to ON. This disconnects the output end of the FM demodulation circuit 170 from the mobile device TRX.

S79 数値キーのキーコードが到来したので、そ
のコードを、数値キーの数値に対応するBCD
(Binary Coded Decimal)コードに変換して
それを所定アドレスのメモリにストアする。
S79 The key code for the numeric key has arrived, so enter that code into the BCD corresponding to the numeric key value.
(Binary Coded Decimal) code and store it in memory at a specified address.

S80 数値キーのBCDコードを記憶するメモリの
アドレスを指定するカウンタの内容をインクリ
メントする。
S80 Increments the contents of the counter that specifies the memory address that stores the BCD code of the numeric key.

S150 リレーR3およびリレーR7をオンし、
音声合成ボードVG1に電源を供給するととも
に、音声合成ボードVG1の信号出力端OUTを
電力増幅器PAの入力端に接続する。
S150 Turn on relay R3 and relay R7,
Power is supplied to the voice synthesis board VG1, and the signal output terminal OUT of the voice synthesis board VG1 is connected to the input terminal of the power amplifier PA.

S151 ROM内のBCD−音声コードアドレス変換
テーブルを参照し、ステツプS79で得たキーの
BCDコードから、音声合成ボードVG1に出力
すべき音声コードのアドレスを生成する。
S151 Refer to the BCD-audio code address conversion table in the ROM and enter the key obtained in step S79.
From the BCD code, generate the address of the voice code to be output to the voice synthesis board VG1.

S152 ステツプS151で得たアドレスコードを音
声合成ボードVG1に送出する。
S152 The address code obtained in step S151 is sent to the voice synthesis board VG1.

S153 音声出力ボードVG1からの信号ライン
BUSYのレベルをチエツクし、それがBUSY
(すなわち音声出力指令受付不可)でなくなる
まで待つ。
S153 Signal line from audio output board VG1
Check the level of BUSY, it is BUSY
(In other words, the voice output command cannot be accepted).

S154 信号ラインSDを音声出力指令レベルにセ
ツトする。これで音声出力ボードVG1は、指
定されたアドレスに対応付けてある音声のデー
タを読み出して、それをアナログ音声信号に変
換して出力端OUTに出力する。
S154 Set the signal line SD to the audio output command level. The audio output board VG1 now reads the audio data associated with the specified address, converts it into an analog audio signal, and outputs it to the output terminal OUT.

S155 リレーR3およびリレーR7をオフにし
て、音声合成ボードVG1の電源をオフにする
とともに、電力増幅器PAの入力端を増幅器
AM2の出力端に接続する。
S155 Turn off relay R3 and relay R7, turn off the power to voice synthesis board VG1, and connect the input terminal of power amplifier PA to the amplifier.
Connect to the output end of AM2.

S156 キー入力された数値に対応する登録コー
ドをロードする。
S156 Load the registration code corresponding to the key-entered value.

S157 フエーズ0(すなわち登録動作のフエーズ
以外)であるかどうかをチエツクする。
S157 Check whether it is phase 0 (ie, other than the phase of registration operation).

S158 リレーR3,R7およびR8をオンにセ
ツトし、各回路に電源を供給するとともに、増
幅器AM3の出力端を電力増幅器PAの入力端
に接続する。
S158 Set relays R3, R7, and R8 on to supply power to each circuit and connect the output terminal of amplifier AM3 to the input terminal of power amplifier PA.

S159 予め登録してある、登録コードに対応す
る相手先名を音声出力する。これについては後
が詳細に説明する。
S159 Outputs the name of the destination corresponding to the registration code, which has been registered in advance, by voice. This will be explained in detail later.

S160 相手先名の音声出力を終了したので、リ
レーR3,R7およびR8をオフにセツトし
て、各回路の電源を遮断する。
S160 Since the audio output of the destination name has been completed, relays R3, R7 and R8 are set to OFF and the power to each circuit is cut off.

S161 フエーズ1かどうかチエツクする。S161 Check if it is phase 1.

S162 フエーズ1なので、確認のためにブザー
を所定時間鳴動する。
S162 Since it is Phase 1, the buzzer will sound for a predetermined period of time for confirmation.

S163 フエーズ1が終了したので、現在の登録
コードをセツトしてフエーズ2に進む。
S163 Phase 1 has ended, so set the current registration code and proceed to Phase 2.

S180 キーコードはライトキーWRTに対応する
ものかどうかをチエツクする。
S180 Check whether the key code is compatible with Light Key WRT.

S181 ライトキーWRTが操作されたので、指定
された登録コードをロードする。
S181 Since the light key WRT was operated, the specified registration code will be loaded.

S182 フエーズ0かどうかチエツクする。S182 Check if phase is 0.

S183 フエーズ0でライトキーWRTが操作され
たので、現在の登録コードをセツトしてフエー
ズ1に進む。
S183 Since the light key WRT was operated in phase 0, set the current registration code and proceed to phase 1.

S184 フエーズ2かどうかチエツクする。S184 Check if it is phase 2.

S185 フエーズ2でライトキーWRTが操作され
たので、フエーズ3に進む。まず、セツトされ
た相手先の数値より、プリセツトダイアルデー
タのセーブアドレスを生成し、そのアドレスに
プリセツトダイアルデータをセーブ(ストア)
し、相手先の音声データを登録するメモリのア
ドレスを生成する。
S185 Light key WRT was operated in phase 2, so proceed to phase 3. First, a save address for the preset dial data is generated from the set destination value, and the preset dial data is saved (stored) at that address.
and generates a memory address in which to register the voice data of the other party.

S186 リレーR3,R7およびR8をオンにセ
ツトし、各回路に電源を供給し増幅器AM3の
出力端(すなわち相手先名音声信号の出力端)
を電力増幅器PAの入力端に接続し、FA復調回
路170の出力端をアナログ−デジタル信号変
換器ADCの入力端VINに接続する。
S186 Set relays R3, R7, and R8 to ON, supply power to each circuit, and connect the output terminal of amplifier AM3 (i.e., the output terminal of the destination name audio signal).
is connected to the input terminal of the power amplifier PA, and the output terminal of the FA demodulation circuit 170 is connected to the input terminal VIN of the analog-to-digital signal converter ADC.

S187 確認のためにブザーを2回鳴動させる。S187 Sounds the buzzer twice for confirmation.

S188 相手先名等の音声データを入力し、登録
する。これについては後で詳細に説明する。
S188 Enter and register voice data such as destination name. This will be explained in detail later.

S189 リレーR8をオフにセツトして、電力増
幅器PAの入力端に、音声合成ボードVG1の
音声信号出力端OUTを切換接続する。
S189 Set relay R8 to OFF and switch to connect the audio signal output terminal OUT of the speech synthesis board VG1 to the input terminal of the power amplifier PA.

S190 登録する短縮ダイアルの数値を音声出力
する。これについては後で詳細に説明する。
S190 Outputs the speed dial value to be registered. This will be explained in detail later.

S191 リレーR8をオンにセツトして、電力増
幅器PAの入力端に増幅器AM3の出力端を切
換接続する。
S191 Set relay R8 on and switch connect the output end of amplifier AM3 to the input end of power amplifier PA.

S192 入力した相手先の音声データを、確認の
ために再生出力する。これについては後で詳細
する。
S192 The input voice data of the other party is played back and output for confirmation. More on this later.

S193 リレーR3,R7およびR8をオフにセ
ツトして、各回路の電源を遮断する。
S193 Set relays R3, R7 and R8 off to cut off power to each circuit.

S194 登録コードをクリアする。S194 Clear registration code.

S81 ステアリング操作ボードから到来したキー
コードがコールオフキーCALL/OFFの操作を
示すものかどうかチエツクする。
S81 Checks whether the key code received from the steering operation board indicates operation of the call-off key CALL/OFF.

S82 キーコードはコールオフキーのオン
(CALL)状態を示すものかどうかを判別する。
Determine whether the S82 key code indicates the on (CALL) state of the call-off key.

S83 コールオフキーがOFFにセツトされたの
で、ハンドフリー通話指定を記憶するメモリの
内容を「0」(ハンドフリー通話解除)にする。
S83 Since the call-off key has been set to OFF, the contents of the memory that stores the hands-free call designation are set to "0" (hands-free call cancellation).

S84 コールオフキーがCALLにセツトされたの
で、ハンドフリー通話指定を記憶するメモリの
内容を「1」(ハンドフリー通話指指定)にす
る。
S84 Since the call-off key is set to CALL, the contents of the memory storing the hands-free call designation are set to "1" (hands-free call designation).

S85 電話機TELの受話器がTELからはずれてい
るかどうかをチエツクする。
S85 Check whether the telephone receiver is disconnected from the telephone.

S86 出力ポートHK20にHを出力してリレー
R4をオンし、出力ポートHK10にHをセツ
トし、出力ポートAudioにHを出力してリレー
R2およびR3(RL2)をオンし、出力ポー
トPSにLを出力してリレーR1をオンにセツ
トする。これで、電話機TELおよび移動機
TRXの電源がオンし、FM復調回路170の
電源がオンし、移動機TRXの音声受信ライン
に増幅器AMPが接続される。
S86 Outputs H to output port HK20 to turn on relay R4, sets H to output port HK10, outputs H to output port Audio to turn on relays R2 and R3 (RL2), and sets L to output port PS. output and set relay R1 on. Now the phone TEL and mobile phone
The power of the TRX is turned on, the power of the FM demodulation circuit 170 is turned on, and the amplifier AMP is connected to the audio receiving line of the mobile device TRX.

S87 リレーの動作時間および移動機が電源オン
から所定の動作状態となるのに要する時間だけ
待つ。
S87 Waits for the relay operating time and the time required for the mobile device to enter the specified operating state after power-on.

S88 移動機TRXの電源がオンかどうかチエツ
クする。
S88 Check whether the mobile unit TRX is powered on.

S89 車輌が通信可能な位置にあるかどうか(電
波が届くかどうか)をチエツクする。これは、
TRXの出力端CIが通話可を示すレベルかどう
かをみて判別する。
S89 Check whether the vehicle is in a position where it can communicate (whether radio waves can be received). this is,
This is determined by checking whether the TRX output terminal CI is at a level that indicates that a call is possible.

S90 故障発生もしくは通信不能な位置に車輌が
あるので、ブザーを2回鳴らしてエラーが発生
したことをドライバに知らせる。
S90 Since the vehicle is in a location where a failure has occurred or communication is not possible, the buzzer sounds twice to notify the driver that an error has occurred.

S91 ハンドフリー通話の指定を記憶するメモリ
の内容を「0」(ハンドフリー通話解除)にセ
ツトする。
S91 Set the contents of the memory that stores the hands-free call designation to "0" (hands-free call cancellation).

S92 数値キーで入力された数値の4ビツトBCD
コードを記憶するメモリの内容を、数値ポイン
タ(アドレスカウンタ)で指定される番地から
読出して所定のレジスタにロードする。
S92 4-bit BCD of numerical value input using numerical keys
The contents of the memory storing the code are read from the address specified by the numerical pointer (address counter) and loaded into a predetermined register.

S93 ステツプS92で得たBCDコードを電話機
TELが発生するダイアルコードと同一のコー
ドに変換する。
S93 Transfer the BCD code obtained in step S92 to the phone.
Convert to the same code as the dial code that generates TEL.

S94 移動機TRXのCP端から出力されるパルス
信号に同期して、S93で得たダイアルコードを
順次とDI端に出力する。
S94 Synchronizing with the pulse signal output from the CP end of the mobile device TRX, output the dial code obtained in S93 sequentially to the DI end.

S95 数値ポインタの値を1回インクリメントす
る。
S95 Increment the value of the numerical pointer once.

S96 BCDコードをメモリから全て読出したかど
うかチエツクする。これは、数値ポインタの値
をみて判別する。終了でなければ、ステツプ
S92に戻つて次の数値ポインタからBCDコード
を読出す。
S96 Check whether all BCD codes have been read from memory. This is determined by looking at the value of the numerical pointer. If not finished, step
Return to S92 and read the BCD code from the next numerical pointer.

ステツプS188の相手名音声録音サブルーチン
を説明する。
The subroutine for recording the other party's name voice in step S188 will be explained.

S201 入力された相手先数値から記憶を開始す
る音声メモリのアドレスを生成する。このアド
レスは16ユニツトの音声メモリRAM1のいず
れを選択するかに対応する。
S201 Generates the address of the voice memory to start storing from the input destination value. This address corresponds to which of the 16 units of audio memory RAM 1 is selected.

S202 S201で得たデータをデコーダDEに出力す
る。ここでたとえばデータが0であれば、デコ
ーダDE1の出力端Soにメモリ選択信号が出力
される。
S202 Output the data obtained in S201 to the decoder DE. Here, for example, if the data is 0, a memory selection signal is output to the output terminal So of the decoder DE1.

S203 集積回路VG2の分/合入力端に信号を印
加して音声分析機能を選択する。
S203 Select the voice analysis function by applying a signal to the minute/sum input terminal of the integrated circuit VG2.

S204 出力ポートP20を所定のレベルにセツ
トして、各回路のリセツトを解除する。
S204 Set the output port P20 to a predetermined level and release the reset of each circuit.

S205 集積回路VG2の出力端V・CKが「1」
(高レベルH)になるのを待つ。
S205 Output terminal V・CK of integrated circuit VG2 is “1”
Wait until it reaches (high level H).

S206 所定時間、時間待ちする。S206 Wait for a predetermined time.

S207 音声メモリRAM1に書込みパルスを出力
する。これで、分析されて符号化されたデータ
が音声メモリRAM1の所定番地に書み込まれ
る。
S207 Output write pulse to audio memory RAM1. The analyzed and encoded data is now written to a predetermined location in the audio memory RAM1.

S208 選択した音声メモリの全てのアドレスに
データの書込みを終了したかどうかをチエツク
する。
S208 Check whether data has been written to all addresses of the selected audio memory.

S209 集積回路VG2のV・CKが「0」となる
のを待つ。
S209 Wait for VCK of integrated circuit VG2 to become "0".

S210 ポートP20をリセツトのレベルに設定
する。
S210 Set port P20 to reset level.

ステツプS190のプリセツトダイアル音声再生
サブルーチンを説明する。
The preset dial audio reproduction subroutine of step S190 will be explained.

S221 短縮ダイアルのBCDコードをロードする。S221 Load speed dial BCD code.

S222 テーブルを参照し、S221で得たBCDコー
ドから数値音声出力データのアドレスを生成す
る。
S222 Refer to the table and generate the address of the numerical audio output data from the BCD code obtained in S221.

S223 S222で得たアドレスデータを音声合成ボ
ードVG1に出力する。
S223 Output the address data obtained in S222 to the voice synthesis board VG1.

S224 VG1のBUSYラインが信号受付許可レベ
ルとなるのを待つ。
S224 Wait for the VG1 BUSY line to reach the signal acceptance permission level.

S225 SDラインに、音声出力信号を送出する。S225 Sends the audio output signal to the SD line.

S226 プリセツトデータの読出しアドレスを指
示するメモリ(ポインタ)の内容をインクリメ
ントする。
S226 Increment the contents of the memory (pointer) that indicates the read address of the preset data.

S227 プリセツトデータの読出しアドレスを指
示するメモリの内容をチエツクして、全てのデ
データの読出しを終了したかどうかをチエツク
する。
S227 Checks the contents of the memory indicating the read address of the preset data, and checks whether reading of all data has been completed.

ステツプS192の相手名音声再生サブルーチン
を説明する。
The subroutine for reproducing the other party's name voice in step S192 will be explained.

S241 入力された相手先の数値から、音声メモ
リRAM1のどのユニツトを選択するかを示す
データを生成する。
S241 Generates data indicating which unit of the audio memory RAM1 to select from the input numerical value of the other party.

S242 S241で得たデータをデコーダDE1に出力
する。
S242 Output the data obtained in S241 to the decoder DE1.

S243 集積回路VG2の分/合入力端に音声合成
機能選択信号を印加する。
S243 Apply a speech synthesis function selection signal to the minute/combined input terminal of integrated circuit VG2.

S244 出力ポートP20をリセツト解除レベル
にセツトする。
S244 Set output port P20 to reset release level.

S245 指定した音声メモリRAM1からのデータ
を全て読み出し、音声信号を出力し終えるまで
待つ。
S245 Read all data from the specified audio memory RAM1 and wait until output of the audio signal is finished.

S246 出力ポートP20をリセツトのレベルに
設定する。
S246 Set output port P20 to reset level.

第11a図に、マイクロコンピユータ80のデ
ータ伝送(送信)動作の詳細を示す。第11a図
を参照して各ステツプの動作を説明する。
FIG. 11a shows details of the data transmission (transmission) operation of the microcomputer 80. The operation of each step will be explained with reference to FIG. 11a.

S101 伝送するデータに対する8ビツトのCRC
チエツクキヤラクタBCCを生成する。
S101 8-bit CRC for transmitted data
Generate check character BCC.

S102 データ伝送回数を制限するリミツトカウ
ンタに所定値をセツトする。
S102 Set a predetermined value to a limit counter that limits the number of data transmissions.

S103 出力ポートP12をHにセツトしてFSK
信号の出力ががきるようにし、マーク、スター
トビツト、送信データおよびBCCコードの各
ビツトデータをクロツクに同期して順次と出力
ポートP11にセツトする。
S103 Set output port P12 to H and FSK
The signal output is made stable, and the mark, start bit, transmission data, and BCC code bit data are sequentially set to the output port P11 in synchronization with the clock.

S104 出力ポートP12にLをセツトしてFSK信号
の出力を禁止する。
S104 Set L to output port P12 to prohibit output of FSK signal.

S105 相手側のFSK変調回路から、データ入力
があるかどうかをチエツクする。データ入力が
なければ、ステツプS107に進む。
S105 Check whether there is data input from the other party's FSK modulation circuit. If there is no data input, the process advances to step S107.

S106 相手側から送られたデータがデータ受信
確認を示すアクノリツジACK0かどうかチエツ
クする。後で説明するように、データを送信す
ると受信側は送信側に対してACK0を出力す
る。
S106 Check whether the data sent from the other party is an acknowledgment ACK0 indicating data reception confirmation. As explained later, when data is sent, the receiving side outputs ACK0 to the sending side.

S107 リミツトカウンタの値をデクリメントし、
その結果が0かどうかを判別する。0でなけれ
ばS103に戻り、0ならばS113に進む。
S107 Decrement the limit counter value and
It is determined whether the result is 0 or not. If it is not 0, the process returns to S103, and if it is 0, the process proceeds to S113.

S108 再度、出力ポートP12にHをセツトし
てFSK信号を出力できるようにし、マーク、
スタートビツトおよびACK0の確認を示すアク
ノリツジACK1の各ビツトをクロツクに同期し
て連続的に出力する。
S108 Set H to output port P12 again to enable output of FSK signal, mark,
The start bit and each bit of acknowledge ACK1 indicating confirmation of ACK0 are output continuously in synchronization with the clock.

S109 出力ポートP12にLをセツトして、
FSK信号の出力を禁止する。
S109 Set L to output port P12,
Prohibits FSK signal output.

S110 相手側(受信側)からFSK信号が来たか
どうかチエツクする。後で説明するように、受
信側は、アクノリツジACK0を出力した後で送
信側からのアクノリツジACK1が来ると、そこ
でFSK信号を出力しなくなるが、ACK1を受け
とらないと再度ACK0を含むFSK信号を出力す
る。したがつてここで受信側からFSK信号が
来るということは、送信側からのデータACK1
が受信側に受けとられていないことを意味す
る。
S110 Check whether an FSK signal has arrived from the other party (receiving side). As explained later, if the receiving side receives acknowledgment ACK1 from the transmitting side after outputting acknowledgment ACK0, it will stop outputting the FSK signal, but if it does not receive ACK1, it will output the FSK signal including ACK0 again. do. Therefore, the fact that the FSK signal comes from the receiving side means that the data ACK1 from the transmitting side is received.
This means that the message is not received by the receiving side.

S111 ACK1が受信側で受けとられていないの
で、リミツトカウンタの値を1回デクリメント
して、その値が0かどうかをチエツクする。0
でなければステツプS106に戻つて再度ACK1を
伝送し、0であればステツプS113に進む。
S111 Since ACK1 has not been received on the receiving side, the value of the limit counter is decremented once and checked to see if the value is 0. 0
If not, the process returns to step S106 and transmits ACK1 again, and if it is 0, the process proceeds to step S113.

S112 リミツトカウンタにセツトした所定回数
以内でデータ伝送を完了したので、伝送結果コ
ードに“OK”をセツトする。
S112 Since data transmission is completed within the predetermined number of times set in the limit counter, "OK" is set in the transmission result code.

S113 リミツトカウンタにセツトした所定回数
のデータ伝送を行なつても、正常にデータおよ
びアクノリツジACK1が伝送されないので、伝
送結果コードに“NG”をセツトする。
S113 Even if data is transmitted the predetermined number of times set in the limit counter, data and acknowledgment ACK1 are not transmitted normally, so "NG" is set in the transmission result code.

第11b図に、マイクロコンピユータ130の
データ受信動作の詳細を示す。第11b図を参照
して各ステツプの動作を説明する。
FIG. 11b shows details of the data receiving operation of the microcomputer 130. The operation of each step will be explained with reference to FIG. 11b.

S121 FSK信号が受信されたか、すなわち入力
ポートP13にデータが入力されたかどうかを
チエツクする。
S121 Check whether the FSK signal has been received, that is, whether data has been input to the input port P13.

S122 入力ポートP13にデータが来ないので、
データ受信なしに対応するコードをデータ受信
メモリにセツトする。
S122 Since no data comes to input port P13,
Set the code corresponding to no data reception in the data reception memory.

S123 1回のデータ伝送のデータ受信動作回数
を制限するリミツトカウンタに所定値をセツト
する。
S123 A predetermined value is set in a limit counter that limits the number of data reception operations for one data transmission.

S124 受信データからCRCチエツクキヤラクタ
BCCを生成する。
S124 CRC check character from received data
Generate BCC.

S125 受信データのBCCとステツプS124で生成
したBCCの値を比較する。両者が等しければ
データは正しく受信されたと判断して、ステツ
プS128に進み、そうでなければS126に進む。
S125 Compare the BCC value of the received data and the BCC value generated in step S124. If the two are equal, it is determined that the data has been received correctly and the process proceeds to step S128; otherwise, the process proceeds to S126.

S126 エラーが生じたので、リミツトカウンタ
を1回デクリメントして、その結果が0かどう
かチエツクする。0でなければS127に戻り、
0であればS134に進む。
S126 Since an error has occurred, the limit counter is decremented once and checked to see if the result is 0. If it is not 0, return to S127,
If it is 0, proceed to S134.

S127 データ入力があるかどうかチエツクする。
受信データがあればS124に進み、なければ
S126に進む。
S127 Check if there is data input.
If there is received data, proceed to S124, otherwise
Proceed to S126.

S128 正常にデータを受信したので、出力ポー
トP12にHをセツトしてFSK信号を出力で
きるようにし、マーク、スタートビツトおよび
アクノリツジACK0の各ビツトをクロツクに同
期して連続的に出力する。
S128 Since the data has been received normally, H is set to the output port P12 so that the FSK signal can be output, and the mark, start bit, and acknowledge ACK0 bits are output continuously in synchronization with the clock.

S129 出力ポートP12にLをセツトして、
FSK信号の出力を禁止する。
S129 Set L to output port P12,
Prohibits FSK signal output.

S130 受信側にFSK信号が受信されたかどうか
をチエツクする。
S130 Check whether the FSK signal is received on the receiving side.

S131 受信されたデータが、受信側からのアク
ノリツジACK0に応答して出される送信側から
のアクノリツジACK1かどうかをチエツクす
る。ACK1ならばS133に進み、そうでなければ
S132に進む。
S131 Check whether the received data is the acknowledgment ACK1 from the transmitting side issued in response to the acknowledgment ACK0 from the receiving side. If ACK1, proceed to S133, otherwise
Proceed to S132.

S132 リミツトカウンタの内容を1回デクリメ
ントして、その結果が0かどうかをチエツクす
る。0でなければS128に戻り、0ならS134に
進む。
S132 Decrement the contents of the limit counter once and check whether the result is 0. If it is not 0, the process returns to S128, and if it is 0, the process proceeds to S134.

S133 リミツトカウンタにセツトした所定回数
以内でデータ伝送が完了したので、伝送結果コ
ードに“OK”をセツトする。
S133 Since data transmission is completed within the predetermined number of times set in the limit counter, "OK" is set in the transmission result code.

S134 リミツトカウンタにセツトした所定回数
のデータ伝送を行なつても、正常にデータおよ
びアクノリツジACK1が伝送されないので、伝
送結果コードに“NG”をセツトする。
S134 Even if data is transmitted the predetermined number of times set in the limit counter, data and acknowledgment ACK1 are not transmitted normally, so "NG" is set in the transmission result code.

以上の実施例においては、相手先データ記憶手
段を読み書きメモリとして、ユーザが任意に相手
先データを声で登録するようにしたが、予め音節
単位でデータを記憶させたROMを用いて、音節
単位の音声データの編集を行なつて音声を合成す
るようにしてもよいし、あるいは、音韻の組合せ
を単位として音声データを記憶させたROMを用
いてもよい。
In the above embodiment, the destination data storage means is a read/write memory, and the user arbitrarily registers the destination data by voice. The voice data may be edited to synthesize the voice, or a ROM may be used in which voice data is stored in units of phoneme combinations.

以上のとおり本発明によれば、電話をかける相
手先の名前等が予め音声で報知されるので、キー
操作ミス等による、まちがい電話の発生をなくし
うる。
As described above, according to the present invention, since the name of the person to be called is announced in advance by voice, it is possible to eliminate the occurrence of mistaken calls due to key operation errors and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例の車上電話装置の
概略ブロツク図、第2a図は第1図の装置を搭載
した自動車のステアリングホイールおよびドライ
バシートの近傍を示す斜視図、第2b図は第2a
図のステアリングホイールを示す正面図、第2c
図は第2a図のステアリングホイール部分の取付
構造を示す側面の断面図、第3a図および第3b
図は、第1図の装置のステアリングホイール上の
操作ボードに備わつている電気回路を示すブロツ
ク図、第4a図、第4b図および第4c図は第1
図の装置の車輌本体側に備わつている電気回路を
示すブロツク図、第5a図、第5b図および第5
c図は第1図のFSK復調回路110,160の
動作を示すタイミングチヤート、第6図は第1図
の装置の各部の概略の信号波形を示す波形図、第
7図は第1図の装置が伝送する信号(FSK)の
データ列の構成を示す平面図、第8図は第1図の
装置により電話機で通話をする場合の発信動作受
信動作および登録動作の概略を示すフローチヤー
ト、第9a図および第9b図は第1図のマイクロ
コンピユータ80の動作を示すフローチヤート、
第10a図、第10b図、第10c図および第1
0d図は第1図のマイクロコンピユータ130の
動作を示すフローチヤート、第11a図は第1図
のマイクロコンピユータ80のデータ伝送(送
信)動作を示すフローチヤート、第11b図はマ
イクロコンピユータ130のデータ受信動作を示
すフローチヤートである。 1:ドライバシート、2:電話機(TEL)、
3:ステアリングホイール、31:操作パネル、
38,41:サポート、39,42:歯車、4
0:操舵シヤフト、43:連結部材、44:プリ
ント基板、70,120:定電圧電源、80:マ
イクロコンピユータ(第1の制御手段)、90:
キースイツチ(スイツチ手段)、95:FM変調
回路(第2の変調手段)、100:FSK変調回路
(第1の変調手段)、110:FSK復調回路、1
30:マイクロコンピユータ(第2の制御手段)、
150:FSK変調回路、160:FSK復調回路
(第1の復調手段)、170:FM復調回路(第2
の復調手段)、180:ブランチ接続回路、MC
1,MC2:マイクロホン(音響−電気変換手
段)、SA1,SA2,SB1,SB2:スリツプリ
ング、BA1,BA2,BB1,BB2:刷子、
TRX:移動機(移動電話装置)、DFA:差動増
幅器、SP:スピーカ、RAM1:音声メモリ(相
手先データ記憶手段)、VG2:集積回路(音声
合成手段)、ADC:アナログ−デジタル変換器、
SR1:シフトレジスタ、DE1:デコーダ、CO
1,CO2,CO3,CO4:カウンタ、LA1:ラ
ツチ、RAM2:ダイアルコードメモリ。
Fig. 1 is a schematic block diagram of an on-board telephone device according to an embodiment of the present invention, Fig. 2a is a perspective view showing the vicinity of the steering wheel and driver seat of an automobile equipped with the device of Fig. 1, and Fig. 2b is the second a
Front view showing the steering wheel in Figure 2c.
The figures are a side sectional view showing the mounting structure of the steering wheel part in Figure 2a, Figures 3a and 3b.
1 is a block diagram showing the electric circuit provided on the operation board on the steering wheel of the apparatus shown in FIG. 1, and FIGS. 4a, 4b, and 4c are
A block diagram showing the electric circuit provided on the vehicle body side of the device shown in the figure, Figures 5a, 5b, and 5.
Figure c is a timing chart showing the operation of the FSK demodulation circuits 110 and 160 in Figure 1, Figure 6 is a waveform diagram showing schematic signal waveforms of each part of the device in Figure 1, and Figure 7 is the device in Figure 1. FIG. 8 is a plan view showing the structure of a data string of a signal (FSK) transmitted by the device; FIG. 8 is a flowchart showing an outline of the outgoing, receiving, and registering operations when making a telephone call using the device shown in FIG. 1; FIG. 9a and FIG. 9b are flowcharts showing the operation of the microcomputer 80 of FIG.
Figures 10a, 10b, 10c and 1
0d is a flowchart showing the operation of the microcomputer 130 in FIG. 1, FIG. 11a is a flowchart showing the data transmission (sending) operation of the microcomputer 80 in FIG. This is a flowchart showing the operation. 1: Driver seat, 2: Telephone (TEL),
3: Steering wheel, 31: Operation panel,
38, 41: Support, 39, 42: Gear, 4
0: Steering shaft, 43: Connection member, 44: Printed circuit board, 70, 120: Constant voltage power supply, 80: Microcomputer (first control means), 90:
Key switch (switch means), 95: FM modulation circuit (second modulation means), 100: FSK modulation circuit (first modulation means), 110: FSK demodulation circuit, 1
30: Microcomputer (second control means),
150: FSK modulation circuit, 160: FSK demodulation circuit (first demodulation means), 170: FM demodulation circuit (second
demodulation means), 180: branch connection circuit, MC
1, MC2: Microphone (acoustic-electric conversion means), SA1, SA2, SB1, SB2: Slip ring, BA1, BA2, BB1, BB2: Brush,
TRX: Mobile device (mobile telephone device), DFA: Differential amplifier, SP: Speaker, RAM1: Voice memory (recipient data storage means), VG2: Integrated circuit (speech synthesis means), ADC: Analog-to-digital converter,
SR1: Shift register, DE1: Decoder, CO
1, CO2, CO3, CO4: Counter, LA1: Latch, RAM2: Dial code memory.

Claims (1)

【特許請求の範囲】 1 ステアリングホイール上もしくはステアリン
グホイールの近傍に装備した、ダイアルキースイ
ツチ、フツクキースイツチ、第1の変調手段、お
よびキースイツチの操作に応じた信号を第1の変
調手段に印加する第1の制御手段を備えるステア
リング操作ボード; 第1の変調手段からの信号を復調する第1の復
調手段、移動電話装置、ダイアルコードに対応付
けたデータを記憶する相手先データ記憶手段、相
手先データ記憶手段からのデータに応じた音声を
発生する音声合成手段、および第1の復調手段で
復調される信号からステアリング操作ボードのキ
ー動作を判別し、ダイアルコードを生成してその
ダイアルコードを移動電話装置に印加するととも
に、ダイアルコードに対応付けた音声の発生を音
声合成手段に指示する第2の制御手段を備える、
車輌本体側に装備された固定制御ユニツト;およ
び ステアリング操作ボードと固定制御ユニツトと
を、電気的手段、光学的手段および磁気的手段の
うちの少なくとも1つで結合する信号伝送手段; を備える車上電話装置。 2 第2の制御手段は、ダイアルコードが短縮ダ
イアルであると、ダイアルコードに対応付けた音
声の発生を音声合成手段に指示する、前記特許請
求の範囲第1項記載の車上電話装置。 3 相手先データ記憶手段は読み書きメモリであ
り、第2の制御手段は、所定のスイツチ操作に応
じて、音響−電気変換手段からの信号に応じたデ
ータを生成して、そのデータを相手先データ記憶
手段の所定のアドレスにメモリする、前記特許請
求の範囲第1項記載の車上電話装置。 4 ステアリング操作ボードは、少なくとも1つ
の音響−電気変換手段および音響−電気変換手段
からの信号で変調を行なう第2の変調手段を備
え、固定制御ユニツトは、第2の変調手段で変調
した信号を復調する第2の復調手段を備え、第2
の制御手段は第1の復調手段からの信号に応じ
て、第2の復調手段の出力する信号に応じたデー
タを生成してそれを相手先データ記憶手段にメモ
リする、前記特許請求の範囲第3項記載の車上電
話装置。 5 第2の制御手段は、第1の復調手段からの信
号に応じて、第2の復調手段の出力する信号を移
動電話装置に印加する、前記特許請求の範囲第4
項記載の車上電話装置。 6 伝送手段は、スリツプリングとそれに接触す
る刷子を含む、前記特許請求の範囲第1項記載の
車上電話装置。 7 スリツプリングおよび刷子は複数であり、そ
れらはステアリング操作シヤフトを中心として同
心円状に形成されている、前記特許請求の範囲第
6項記載の車上電話装置。 8 第1の変調手段の出力端、第2の変調手段の
出力端、第1の復調手段の入力端および第2の復
調手段の入力端は第1組のスリツプリングおよび
刷子に接続されており、車上バツテリーは第2組
のスリツプリングおよび刷子に接続されている、
前記特許請求の範囲第7項記載の車上電話装置。 9 第1の変調手段はFSK変調回路、第2の変
調手段は周波数変調回路である、前記特許請求の
範囲第4項記載の車上電話装置。 10 ステアリング操作ボードは第3の復調手段
を含み、車上制御装置は第3の変調手段を含む、
前記特許請求の範囲第1項、第2項、第3項、第
4項、第5項、第6項、第7項、第8項又は第9
項記載の車上電話装置。
[Claims] 1. A dial key switch, a hook key switch, a first modulating means, installed on the steering wheel or near the steering wheel, and applying a signal according to the operation of the key switch to the first modulating means. A steering operation board comprising a first control means; a first demodulation means for demodulating the signal from the first modulation means; a mobile telephone device; a destination data storage means for storing data associated with a dial code; A voice synthesizing means generates a voice according to data from the data storage means, and a first demodulating means determines the key operation of the steering operation board from the signal demodulated, generates a dial code, and moves the dial code. a second control means for applying the voltage to the telephone device and for instructing the voice synthesis means to generate a voice associated with the dial code;
A fixed control unit installed on the vehicle body; and a signal transmission means for coupling the steering operation board and the fixed control unit by at least one of electrical means, optical means, and magnetic means. Telephone device. 2. The on-board telephone device according to claim 1, wherein the second control means instructs the voice synthesis means to generate a voice associated with the dial code when the dial code is a speed dial. 3. The destination data storage means is a read/write memory, and the second control means generates data corresponding to the signal from the acoustic-electric conversion means in response to a predetermined switch operation, and stores the data as the destination data. The on-board telephone device according to claim 1, wherein the information is stored in a predetermined address of the storage means. 4. The steering operation board includes at least one acousto-electric transducer and a second modulation means for modulating the signal from the acousto-electric transducer, and the fixed control unit modulates the signal modulated by the second modulation means. a second demodulating means for demodulating;
The control means according to the signal from the first demodulation means generates data according to the signal output from the second demodulation means and stores it in the destination data storage means. The on-board telephone device according to item 3. 5. The second control means applies the signal output from the second demodulation means to the mobile telephone device in response to the signal from the first demodulation means.
On-board telephone device as described in section. 6. The on-board telephone device according to claim 1, wherein the transmission means includes a slip ring and a brush in contact with the slip ring. 7. The on-board telephone device according to claim 6, wherein a plurality of slip rings and brushes are formed concentrically around the steering shaft. 8 The output end of the first modulation means, the output end of the second modulation means, the input end of the first demodulation means and the input end of the second demodulation means are connected to the first set of slip rings and brushes. , the on-board battery is connected to a second set of slip rings and brushes;
An on-board telephone device according to claim 7. 9. The on-board telephone device according to claim 4, wherein the first modulation means is an FSK modulation circuit and the second modulation means is a frequency modulation circuit. 10. The steering operation board includes a third demodulating means, and the on-vehicle control device includes a third modulating means.
Claims 1, 2, 3, 4, 5, 6, 7, 8 or 9
On-board telephone device as described in section.
JP57143733A 1982-08-19 1982-08-19 Telephone set on car Granted JPS5933941A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57143733A JPS5933941A (en) 1982-08-19 1982-08-19 Telephone set on car
US06/523,299 US4614839A (en) 1982-08-19 1983-08-12 Road-vehicle telephone apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57143733A JPS5933941A (en) 1982-08-19 1982-08-19 Telephone set on car

Publications (2)

Publication Number Publication Date
JPS5933941A JPS5933941A (en) 1984-02-24
JPS645776B2 true JPS645776B2 (en) 1989-01-31

Family

ID=15345739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57143733A Granted JPS5933941A (en) 1982-08-19 1982-08-19 Telephone set on car

Country Status (1)

Country Link
JP (1) JPS5933941A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6257455U (en) * 1985-09-27 1987-04-09
JPS6268343U (en) * 1985-10-18 1987-04-28
JPS6399662A (en) * 1986-10-16 1988-04-30 Oki Electric Ind Co Ltd Line switching control system for car telephone equipment
JPS63306747A (en) * 1987-06-09 1988-12-14 Toshiba Corp Dial number storage device
JPH08195801A (en) * 1995-01-18 1996-07-30 Nec Corp Telephone set with communicating destination name informing function

Also Published As

Publication number Publication date
JPS5933941A (en) 1984-02-24

Similar Documents

Publication Publication Date Title
US4629828A (en) Signal transmission apparatus for steering operation board
US4638287A (en) Vehicle-loaded display device
US4614839A (en) Road-vehicle telephone apparatus
CN1307843C (en) Method for controlling mobile phone to output audio signals and alert sounds through external audio player
JPS645777B2 (en)
JPS6366461B2 (en)
EP0900483A1 (en) Method and apparatus for automatically configuring a control program for a mobile radio communication device
KR19990073234A (en) MP3 data transmission and reception device
US4885762A (en) Telephone apparatus
JPS645778B2 (en)
WO1994024774A1 (en) A live voice device for cellular phones particularly operable in combination with radio receiver apparatus in motor vehicles
JPS645776B2 (en)
GB1570695A (en) Remote control system
JPS6361222B2 (en)
JPS5936438A (en) Communication controller on car
JPS629671Y2 (en)
JPS59160329A (en) Transmitter for steering operation board signal
JPS6117165B2 (en)
JPH0566050B2 (en)
JPH0339974Y2 (en)
JPH0279648A (en) Telephone system
KR100372201B1 (en) A recording and playing apparatus in a doll
JP2960814B2 (en) Infrared remote control device
EP0533935A1 (en) Telephone set
KR940006098Y1 (en) Interface circuit between computer and telephone