JPS643098B2 - - Google Patents
Info
- Publication number
- JPS643098B2 JPS643098B2 JP17169283A JP17169283A JPS643098B2 JP S643098 B2 JPS643098 B2 JP S643098B2 JP 17169283 A JP17169283 A JP 17169283A JP 17169283 A JP17169283 A JP 17169283A JP S643098 B2 JPS643098 B2 JP S643098B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase pulse
- cycle
- noise
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 8
- 238000012935 Averaging Methods 0.000 claims description 7
- 230000008034 disappearance Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/5416—Methods of transmitting or receiving signals via power distribution lines by adding signals to the wave form of the power source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は、低圧配電線、専用線の交流電圧波に
注入された位相パルス信号により情報伝送を行う
に先立つて、送信器と受信器との間で、位相パル
ス同期信号を送受信する位相パルス信号同期方法
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides phase pulse synchronization between a transmitter and a receiver before transmitting information using a phase pulse signal injected into an AC voltage wave of a low-voltage power distribution line or dedicated line. The present invention relates to a phase pulse signal synchronization method for transmitting and receiving signals.
従来の位相パルス信号検出方法は、平均ノイズ
レベル以上の受信スレシヨルドレベルを設定し、
この受信スレシヨルドレベルを越えたものを位相
パルス信号として検出するものであつた。したが
つて、送信器と受信器との間で同期をとる必要は
ない。一方、交流電圧波にノイズが多くのつてい
る場合には、位相パルス信号の受信レベルが受信
スレシヨルドレベル以下となることがあり、位相
パルス信号を検出することができない。この問題
を解決するために、本願出願人は第１図に示され
る位相パルス信号搬送方法を開発し、先に出願し
ている。 Traditional phase pulse signal detection methods set a reception threshold level above the average noise level,
Anything exceeding this reception threshold level was detected as a phase pulse signal. Therefore, there is no need for synchronization between the transmitter and receiver. On the other hand, if there is a lot of noise in the AC voltage wave, the reception level of the phase pulse signal may fall below the reception threshold level, making it impossible to detect the phase pulse signal. In order to solve this problem, the applicant of the present application has developed a phase pulse signal conveying method shown in FIG. 1 and has previously filed an application.
第１図について説明すると、交流電圧波１の低
ノイズ域２に、複数の、例えば10のチヤンネル
CH１〜CH１０が設定されるのは従来通りであ
るが、交流電圧波１のサイクルに、信号サイクル
３と、ノイズ検出サイクル４とが、交互に設定さ
れる。送信器は、信号サイクル３でのみチヤンネ
ルCH１〜CH１０に受信器アドレスコード（第
１図では1000100000）の位相パルス信号５を注入
し、ノイズ検出サイクル４では位相パルス信号５
を注入しない。受信器は、信号サイクル３では、
交流電圧波１からノイズを含む位相パルス信号５
の受信波形６を分離し、各チヤンネルCH１〜
CH１０を細分する位相単位Ｕ１〜Ｕ１０毎に受
信波形６をデイジタル値D1に変換し、これらの
デイジタル値D1をメモリにより記憶する。次に
ノイズ検出サイクル４では、ノイズ波形７を検出
し、位相単位Ｕ１〜Ｕ１０毎にノイズ波形７をデ
イジタル値D2に変換し、これらのデイジタル値
D2をメモリにより記憶する。ノイズ検出サイク
ル４の終りに、演算器により同一チヤンネルの同
一位相単位毎に、受信波形６のデイジタル値D1
からノイズ波形７のデイジタル値D2を減算し、
これらの減算値をメモリにより記憶する。これに
より定在ノイズ成分が除去される。このような動
作を所定数サイクル２Ｓにわたつて繰り返し、同
一チヤンネルの同一位相単位毎にＳ個の減算値を
メモリに蓄積したところで、演算器によりＳ個の
減算値を平均する。これによりランダムノイズ成
分が除去され、位相パルス信号５のみが抽出され
る。 To explain Fig. 1, there are multiple channels, for example 10, in the low noise region 2 of the AC voltage wave 1.
CH1 to CH10 are set as before, but signal cycle 3 and noise detection cycle 4 are set alternately in the cycle of AC voltage wave 1. The transmitter injects the phase pulse signal 5 of the receiver address code (1000100000 in FIG.
Do not inject. In signal cycle 3, the receiver:
Phase pulse signal 5 including noise from AC voltage wave 1
The received waveform 6 is separated and each channel CH1~
The received waveform 6 is converted into digital values D1 for each phase unit U1 to U10 that subdivides CH10, and these digital values D1 are stored in a memory. Next, in noise detection cycle 4, noise waveform 7 is detected, and noise waveform 7 is converted into digital value D2 for each phase unit U1 to U10, and these digital values are
D 2 is stored in memory. At the end of the noise detection cycle 4, the digital value D 1 of the received waveform 6 is calculated by the arithmetic unit for each same phase unit of the same channel.
Subtract the digital value D2 of noise waveform 7 from
These subtracted values are stored in memory. This removes standing noise components. Such an operation is repeated for a predetermined number of cycles 2S, and after S subtracted values are accumulated in the memory for each same phase unit of the same channel, the S subtracted values are averaged by the arithmetic unit. As a result, random noise components are removed and only the phase pulse signal 5 is extracted.
上記方法を用いる場合、受信器は何時送信器が
位相パルス信号５を送つてくるかわからないの
で、メモリに蓄積する前記減算値の個数Ｓを100
とすれば、第２図に示されるように、減算値８を
常に、同一チヤンネルの同一位相単位毎に100個
（今回をｎ回とすると、今回では（ｎ−99）回か
らｎ回まで）、更新しながら記憶しておかなけれ
ばならない。そのため、メモリの容量が非常に大
きくなつてしまう。また、対となる信号サイクル
３とノイズ検出サイクル４が終る毎に平均演算を
行い、今回の平均値と前回の平均値とを比較演算
するので、演算回数が多くなつてしまう。同期信
号を用いれば、この問題は解決されるが、同期信
号とノイズとの分離や、同期信号送信時間の長さ
が新たな問題点となる。 When using the above method, the receiver does not know when the transmitter will send the phase pulse signal 5, so the number S of the subtracted values stored in the memory is set to 100.
Then, as shown in Figure 2, the subtraction value 8 is always 100 times for each same phase unit of the same channel (if this time is n times, this time from (n-99) times to n times) , must be remembered while updating. Therefore, the memory capacity becomes extremely large. Furthermore, each time the paired signal cycle 3 and noise detection cycle 4 are completed, the average calculation is performed and the current average value and the previous average value are compared and calculated, which increases the number of calculations. Although this problem can be solved by using a synchronization signal, new problems arise such as the separation of the synchronization signal from noise and the length of the synchronization signal transmission time.
本発明の目的は、上述した問題点を解決し、位
相パルス同期信号を確実に検出することができ、
位相パルス同期信号の送信時間を短縮することが
できる位相パルス信号同期方法を提供することで
ある。 The purpose of the present invention is to solve the above-mentioned problems, to be able to reliably detect a phase pulse synchronization signal, and to
It is an object of the present invention to provide a phase pulse signal synchronization method capable of shortening the transmission time of a phase pulse synchronization signal.
この目的を達成するために、本発明は、位相パ
ルス信号が注入されるべき複数のチヤンネルが定
められた交流電圧波のサイクルに、信号サイクル
と、信号サイクルの間のノイズ検出サイクルとを
設定し、位相パルス信号による情報伝送に先立つ
て、送信器は、信号サイクルのすべてのチヤンネ
ルに位相パルス同期信号を注入し、ノイズ検出サ
イクルには位相パルス同期信号を注入せず、受信
器は、信号サイクルで受信した受信波形からその
直前または直後のノイズ検出サイクルで検出した
ノイズ波形を減算し、各チヤンネルの前記減算値
を平均することによつて、位相パルス同期信号を
検出し、その後の位相パルス同期信号の消失を検
出することによつて同期をかけるようにし、以
て、前記減算により定在ノイズを除去し、チヤン
ネル間の前記平均によりランダムノイズを除去す
ることを特徴とする。 To achieve this objective, the invention sets the signal cycles and the noise detection cycles between the signal cycles into cycles of an alternating voltage wave in which a plurality of channels are defined into which the phase pulse signals are to be injected. , prior to information transmission by phase pulse signals, the transmitter injects phase pulse synchronization signals into all channels of the signal cycle, does not inject phase pulse synchronization signals in the noise detection cycle, and the receiver injects phase pulse synchronization signals into all channels of the signal cycle. The phase pulse synchronization signal is detected by subtracting the noise waveform detected in the noise detection cycle immediately before or after the reception waveform received by the receiver, and averaging the subtracted values for each channel. The present invention is characterized in that synchronization is performed by detecting signal disappearance, and standing noise is removed by the subtraction, and random noise is removed by the averaging between channels.
以下、本発明を第３〜６図によつて詳細に説明
する。 Hereinafter, the present invention will be explained in detail with reference to FIGS. 3 to 6.
第３〜６図は本発明の一実施例を説明する図で
ある。第１図と同様な部分は同一符号にて示す。
第３図において、交流電圧波１のサイクルに、信
号サイクル３と、ノイズ検出サイクル４とが、交
互に設定される。情報伝送に先立つて、送信器
は、時間T1（第５図）の間、同期モードに切り換
えられ、信号サイクル３ではすべてのチヤンネル
CH１〜CH１０に位相パルス信号５と同じ位相
パルス同期信号９を注入し、ノイズ検出サイクル
４では位相パルス同期信号９を注入しない。受信
器は、信号サイクル３及びノイズ検出サイクル４
で受信動作を行う。第４図は受信器の一例を示
し、第６図はその動作のフローチヤートを示す。 3 to 6 are diagrams explaining one embodiment of the present invention. Components similar to those in FIG. 1 are designated by the same reference numerals.
In FIG. 3, a signal cycle 3 and a noise detection cycle 4 are alternately set in the cycle of the AC voltage wave 1. Prior to information transmission, the transmitter is switched to synchronous mode for a time T 1 (FIG. 5), and in signal cycle 3 all channels are
The same phase pulse synchronization signal 9 as the phase pulse signal 5 is injected into CH1 to CH10, and the phase pulse synchronization signal 9 is not injected in the noise detection cycle 4. The receiver receives signal cycle 3 and noise detection cycle 4.
Performs reception operation. FIG. 4 shows an example of the receiver, and FIG. 6 shows a flowchart of its operation.
まず、信号サイクル３での動作を説明すると、
入力端子１０に入力する交流電圧波１からフイル
タ１１がノイズを含む位相パルス同期信号９の受
信波形１２（第３図）を分離する。各チヤンネル
CH１〜CH１０は、第３図に示されるように、
位相単位Ｕ１〜Ｕ１０にそれぞれ細分されてお
り、Ａ／Ｄ変換器１３は、制御回路１４からの指
令により位相単位Ｕ１〜Ｕ１０毎にフイルタ１１
のアナログ出力である受信波形１２をデイジタル
値D3に変換し、これらのデイジタル値D3をメモ
リ１５が記憶する。 First, to explain the operation in signal cycle 3,
A filter 11 separates a received waveform 12 (FIG. 3) of a phase pulse synchronization signal 9 containing noise from an AC voltage wave 1 input to an input terminal 10. Each channel
CH1 to CH10 are as shown in Figure 3,
The A/D converter 13 is subdivided into phase units U1 to U10, and the A/D converter 13 controls the filter 11 for each phase unit U1 to U10 according to a command from the control circuit 14.
The received waveform 12, which is the analog output of , is converted into digital values D3 , and these digital values D3 are stored in the memory 15.
次にノイズ検出サイクル４では、フイルタ１１
はノイズ波形１６を検出し、Ａ／Ｄ変換器１３は
位相単位Ｕ１〜Ｕ１０毎にノイズ波形１６をデイ
ジタル値D4に変換し、これらのデイジタル値D4
をメモリ１５が記憶する。 Next, in noise detection cycle 4, the filter 11
detects the noise waveform 16, and the A/D converter 13 converts the noise waveform 16 into digital values D4 for each phase unit U1 to U10, and these digital values D4
is stored in the memory 15.
ノイズ検出サイクル４の終りに、演算器１７
は、同一チヤンネルの同一位相単位毎に、受信波
形１２のデイジタル値D3からノイズ波形１６の
デイジタル値D4を減算し、これらの減算値をチ
ヤンネルCH１〜CH１０間で加算平均する。減
算により定在ノイズが除去され、平均によりラン
ダムノイズが除去される。但し、一回の平均値で
は10チヤンネル分の平均にしかならないので、ラ
ンダムノイズが多い場合には除去しきれないこと
がある。そこで、その平均値をメモリ１５に記憶
し、時間T1に相当する所定回数の平均値を蓄積
し、それらを更に平均する。蓄積される平均値
は、第２図に示されるものと同様に、常に更新さ
れる。演算器１７は今回の平均値と前回の平均値
とを比較し、今回の平均値が前回の平均値以上の
時には、判別回路１８は同期が終了していないと
判断する。 At the end of noise detection cycle 4, arithmetic unit 17
subtracts the digital value D 4 of the noise waveform 16 from the digital value D 3 of the received waveform 12 for each same phase unit of the same channel, and averages these subtracted values between channels CH1 to CH10. Subtraction removes standing noise, and averaging removes random noise. However, since one average value is only the average of 10 channels, if there is a lot of random noise, it may not be able to be removed completely. Therefore, the average value is stored in the memory 15, and the average value is accumulated a predetermined number of times corresponding to time T1 , and these are further averaged. The accumulated average value is constantly updated, similar to that shown in FIG. The arithmetic unit 17 compares the current average value with the previous average value, and when the current average value is greater than or equal to the previous average value, the discrimination circuit 18 determines that synchronization has not been completed.
時間T1後に、位相パルス同期信号９の送出が
停止されると、今回の平均値は前回の平均値より
下がるので、判別回路１８は同期が終了したと判
断する。これにより受信器は情報伝送の受信準備
を行い、時間T2（第５図）経過後、位相パルス信
号５の受信を開始する。 When the transmission of the phase pulse synchronization signal 9 is stopped after time T1 , the current average value is lower than the previous average value, so the determination circuit 18 determines that the synchronization has ended. As a result, the receiver prepares to receive information transmission, and starts receiving the phase pulse signal 5 after time T 2 (FIG. 5) has elapsed.
一方、送信器は、第５図に示されるように、同
期終了から時間T2後に情報伝送モードに切り換
えられ、時間T3の間、情報伝送状態に入る。 On the other hand, the transmitter is switched to the information transmission mode after time T 2 after the end of synchronization, and enters the information transmission state for time T 3 , as shown in FIG.
送信器は、信号サイクル３では、情報として受
信器アドレスコードを送る場合には、アドレスコ
ードに応じてチヤンネルCH１〜CH１０に位相
パルス信号５を注入し、ノイズ検出サイクル４で
は位相パルス信号５を注入しない。受信器は、信
号サイクル３では、入力端子１０に入力する交流
電圧波１からフイルタ１１がノイズを含む位相パ
ルス信号５の受信波形６（第１図）を分離する。
Ａ／Ｄ変換器１３は、制御回路１４からの指令に
より位相単位Ｕ１〜Ｕ１０毎にフイルタ１１のア
ナログ出力である受信波形６をデイジタル値D1
に変換し、これらのデイジタル値D1をメモリ１
５が記憶する。 In signal cycle 3, when transmitting the receiver address code as information, the transmitter injects phase pulse signal 5 into channels CH1 to CH10 according to the address code, and in noise detection cycle 4, injects phase pulse signal 5. do not. In the receiver, in the signal cycle 3, the filter 11 separates the received waveform 6 (FIG. 1) of the phase pulse signal 5 containing noise from the AC voltage wave 1 input to the input terminal 10.
The A/D converter 13 converts the received waveform 6, which is the analog output of the filter 11, into a digital value D1 for each phase unit U1 to U10 according to a command from the control circuit 14.
Convert these digital values D 1 to memory 1
5 remembers.
次にノイズ検出サイクル４では、フイルタ１１
はノイズ波形７を検出し、Ａ／Ｄ変換器１３は位
相単位Ｕ１〜Ｕ１０毎にノイズ波形７をデイジタ
ル値D2に変換し、これらのデイジタル値D2をメ
モリ１５が記憶する。 Next, in noise detection cycle 4, the filter 11
detects the noise waveform 7, the A/D converter 13 converts the noise waveform 7 into digital values D2 for each phase unit U1 to U10, and the memory 15 stores these digital values D2.
ノイズ検出サイクル４の終りに、演算器１７
は、同一チヤンネルの同一位相単位毎に、受信波
形６のデイジタル値D1からノイズ波形７のデイ
ジタル値D2を減算し、これらの減算値をメモリ
１５が記憶する。この減算によつて、定在ノイズ
成分が除去される。 At the end of noise detection cycle 4, arithmetic unit 17
subtracts the digital value D 2 of the noise waveform 7 from the digital value D 1 of the received waveform 6 for each same phase unit of the same channel, and the memory 15 stores these subtracted values. This subtraction removes standing noise components.
このような動作を時間T3に相当する所定数サ
イクル２Ｓにわたつて繰り返し、同一チヤンネル
の同一位相単位毎の減算値を順次加算し、この加
算値をメモリ１５が記憶する。所定数サイクル２
Ｓが経過すると、演算器１７は、時間T4内で、
加算された減算値を平均する。これによりランダ
ムノイズ成分が除去され、位相パルス信号５のみ
が抽出される。判別回路１８は、抽出された位相
パルス信号５のアドレスコードが自己のアドレス
コードに一致しているかどうかを判別し、一致し
た時には出力端子１９から出力パルスを送り出
す。 Such an operation is repeated over a predetermined number of cycles 2S corresponding to time T3 , and subtracted values for each same phase unit of the same channel are sequentially added, and the memory 15 stores this added value. Predetermined number of cycles 2
After S has elapsed, the calculator 17 calculates, within time T4 ,
Average the added and subtracted values. As a result, random noise components are removed and only the phase pulse signal 5 is extracted. The determining circuit 18 determines whether the address code of the extracted phase pulse signal 5 matches its own address code, and when they match, outputs an output pulse from the output terminal 19.
本実施例によれば、同期モードでは、すべての
チヤンネルCH１〜CH１０に位相パルス同期信
号９を注入し、チヤンネル間で減算値を平均する
ようにしたから、位相パルス同期信号９の送信時
間T1を、情報伝送モードでの位相パルス信号５
の送信時間T3に比べて、チヤンネル数分の一に
短縮することができる。即ち、平均する減算値の
個数を100とすれば、チヤンネル数が10なら、信
号サイクル数は10でよいので、交流電圧波１の周
波数が50Hzであれば、送信時間T1は0.4秒に短縮
される。それに比して、送信時間T3は同じ条件
ならば、４秒となる。また、減算及び平均により
定在ノイズ及びランダムノイズを除去することが
できるから、位相パルス同期信号９を確実に受信
器において検出することができる。 According to this embodiment, in the synchronization mode, the phase pulse synchronization signal 9 is injected into all channels CH1 to CH10, and the subtracted values are averaged between the channels, so that the transmission time T 1 of the phase pulse synchronization signal 9 is , the phase pulse signal 5 in the information transmission mode
The transmission time can be reduced to a fraction of the number of channels compared to T3 . In other words, if the number of subtracted values to be averaged is 100, and the number of channels is 10, the number of signal cycles only needs to be 10. Therefore, if the frequency of AC voltage wave 1 is 50 Hz, the transmission time T 1 is shortened to 0.4 seconds. be done. In comparison, the transmission time T 3 is 4 seconds under the same conditions. Furthermore, since standing noise and random noise can be removed by subtraction and averaging, the phase pulse synchronization signal 9 can be reliably detected in the receiver.
更に、情報伝送モードにおいては、時間T3中
は、減算値を加算し、それを記憶するのみで、減
算値の平均演算及び記憶や、平均値の比較演算
を、信号サイクル毎に行う必要はないので、メモ
リ１５の容量を縮小し、演算器１７の演算回数を
減らすことができる。 Furthermore, in the information transmission mode, during time T3 , only the subtracted values are added and stored, and there is no need to average and store the subtracted values, or to compare the average values every signal cycle. Therefore, the capacity of the memory 15 can be reduced and the number of operations performed by the arithmetic unit 17 can be reduced.
なお、ランダムノイズがそれ程多くない場合、
或いは１サイクル中にチヤンネル数を多くとれる
場合には、同期モードにおける信号サイクル３及
びノイズ検出サイクル４をそれぞれ１サイクルと
することができ、位相パルス同期信号９の送信時
間が著しく短縮される。また、信号サイクル３と
ノイズ検出サイクル４とは交互に設けられること
に限定されるものではない。例えば、定在ノイズ
は安定している場合が多いので、信号サイクル３
を数サイクル続け、その後に、即ち、数サイクル
毎にノイズ検出サイクル５を設けるようにしても
よい。更に、受信波形６，１２のデイジタル値か
ら減算するノイズ波形７，１６のデイジタル値Ｄ
は、信号サイクル３の直前のノイズ検出サイクル
４から得たものでもよい。メモリ１５及び演算器
１７にアナログ値で記憶し、演算するものを用い
れば、Ａ／Ｄ変換器１３は不要となる。 Furthermore, if there is not that much random noise,
Alternatively, if a large number of channels can be provided in one cycle, the signal cycle 3 and noise detection cycle 4 in the synchronization mode can each be one cycle, and the transmission time of the phase pulse synchronization signal 9 can be significantly shortened. Further, the signal cycle 3 and the noise detection cycle 4 are not limited to being provided alternately. For example, standing noise is often stable, so signal cycle 3
may be continued for several cycles, and then the noise detection cycle 5 may be provided every several cycles. Furthermore, the digital value D of the noise waveforms 7 and 16 to be subtracted from the digital value of the received waveforms 6 and 12.
may be obtained from noise detection cycle 4 immediately before signal cycle 3. If analog values are stored in the memory 15 and the arithmetic unit 17 and used for calculation, the A/D converter 13 becomes unnecessary.
情報伝送モードにおける信号搬送方法は図示実
施例のものには限定されない。例えば、同期終了
後、信号サイクル３を100サイクル連続して加算
平均し、その後、ノイズ検出サイクル４を100サ
イクル連続して加算平均し、両方の平均値の差を
とるようにしてもよい。 The signal transmission method in the information transmission mode is not limited to that of the illustrated embodiment. For example, after the synchronization ends, the signal cycle 3 may be added and averaged for 100 consecutive cycles, and then the noise detection cycle 4 may be added and averaged for 100 consecutive cycles, and the difference between the two average values may be calculated.
以上説明したように、本発明によれば、位相パ
ルス信号が注入されるべき複数のチヤンネルが定
められた交流電圧波のサイクルに、信号サイクル
と、信号サイクルの間のノイズ検出サイクルとを
設定し、位相パルス信号による情報伝送に先立つ
て、送信器は、信号サイクルのすべてのチヤンネ
ルに位相パルス同期信号を注入し、ノイズ検出サ
イクルには位相パルス同期信号を注入せず、受信
器は、信号サイクルで受信した受信波形からその
直前または直後のノイズ検出サイクルで検出した
ノイズ波形を減算し、各チヤンネルの前記減算値
を平均することによつて、位相パルス同期信号を
検出し、その後の位相パルス同期信号の消失を検
出することによつて同期をかけるようにし、以
て、前記減算により定在ノイズを除去し、チヤン
ネル間の前記平均によりランダムノイズを除去す
るようにしたから、位相パルス同期信号を確実に
検出することができ、位相パルス同期信号の送信
時間を短縮することができる。 As explained above, according to the present invention, the signal cycle and the noise detection cycle between the signal cycles are set in the cycle of the AC voltage wave in which a plurality of channels into which phase pulse signals are to be injected are determined. , prior to information transmission by phase pulse signals, the transmitter injects phase pulse synchronization signals into all channels of the signal cycle, does not inject phase pulse synchronization signals in the noise detection cycle, and the receiver injects phase pulse synchronization signals into all channels of the signal cycle. The phase pulse synchronization signal is detected by subtracting the noise waveform detected in the noise detection cycle immediately before or after the reception waveform received by the receiver, and averaging the subtracted values for each channel. Since synchronization is achieved by detecting the disappearance of the signal, standing noise is removed by the subtraction, and random noise is removed by the averaging between channels, the phase pulse synchronization signal is Detection can be performed reliably, and the transmission time of the phase pulse synchronization signal can be shortened.
第１図は先願の位相パルス信号搬送方法を説明
する波形図、第２図は第１図の方法における減算
値の蓄積状態を示す図、第３図は本発明の一実施
例を説明する波形図、第４図は本発明の一実施例
を実施する受信器の一例を示すブロツク図、第５
図は同期モードと情報伝送モードの時間的進行を
示すタイムチヤート、第６図は第４図の受信器の
動作を説明するフローチヤートである。
１……交流電圧波、３……信号サイクル、４…
…ノイズ検出サイクル、５……位相パルス信号、
９……位相パルス同期信号、１１……フイルタ、
１２……受信波形、１３……Ａ／Ｄ変換器、１４
……制御回路、１５……メモリ、１６……ノイズ
波形、１７……演算器、１８……判別回路、CH
１〜CH１０……チヤンネル、Ｕ１〜Ｕ１０……
位相単位、D1〜D4……デイジタル値。
FIG. 1 is a waveform diagram explaining the phase pulse signal transport method of the prior application, FIG. 2 is a diagram showing the accumulation state of subtracted values in the method of FIG. 1, and FIG. 3 is a diagram explaining an embodiment of the present invention. FIG. 4 is a waveform diagram, and FIG. 5 is a block diagram showing an example of a receiver implementing an embodiment of the present invention.
The figure is a time chart showing the temporal progression of the synchronization mode and the information transmission mode, and FIG. 6 is a flow chart explaining the operation of the receiver of FIG. 4. 1...AC voltage wave, 3...signal cycle, 4...
...Noise detection cycle, 5...Phase pulse signal,
9... Phase pulse synchronization signal, 11... Filter,
12... Received waveform, 13... A/D converter, 14
... Control circuit, 15 ... Memory, 16 ... Noise waveform, 17 ... Arithmetic unit, 18 ... Discrimination circuit, CH
1~CH10...Channel, U1~U10...
Phase unit, D1 to D4 ...Digital value.
Claims (1)
ンネルが定められた交流電圧波のサイクルに、信
号サイクルと、信号サイクルの間のノイズ検出サ
イクルとを設定し、位相パルス信号による情報伝
送に先立つて、送信器は、信号サイクルのすべて
のチヤンネルに位相パルス同期信号を注入し、ノ
イズ検出サイクルには位相パルス同期信号を注入
せず、受信器は、信号サイクルで受信した受信波
形からその直前または直後のノイズ検出サイクル
で検出したノイズ波形を減算し、各チヤンネルの
前記減算値を平均することによつて、位相パルス
同期信号を検出し、その後の位相パルス同期信号
の消失を検出することによつて同期をかけるよう
にした位相パルス信号同期方法。1. A signal cycle and a noise detection cycle between the signal cycles are set in a cycle of an AC voltage wave in which a plurality of channels into which phase pulse signals are to be injected are defined, and prior to information transmission by the phase pulse signal, The transmitter injects a phase pulse synchronization signal into all channels of a signal cycle, does not inject a phase pulse synchronization signal in the noise detection cycle, and the receiver injects a phase pulse synchronization signal into all channels of the signal cycle, and the receiver injects a phase pulse synchronization signal into every channel of the signal cycle, Detect the phase pulse synchronization signal by subtracting the noise waveform detected in the noise detection cycle and averaging the subtracted values for each channel, and synchronize by detecting the subsequent disappearance of the phase pulse synchronization signal. A phase pulse signal synchronization method that applies .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17169283A JPS6062737A (en) | 1983-09-17 | 1983-09-17 | Phase pulse signal synchronizing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17169283A JPS6062737A (en) | 1983-09-17 | 1983-09-17 | Phase pulse signal synchronizing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6062737A JPS6062737A (en) | 1985-04-10 |
| JPS643098B2 true JPS643098B2 (en) | 1989-01-19 |
Family
ID=15927919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17169283A Granted JPS6062737A (en) | 1983-09-17 | 1983-09-17 | Phase pulse signal synchronizing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062737A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452595U (en) * | 1990-09-06 | 1992-05-06 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5205957B2 (en) | 2007-12-27 | 2013-06-05 | ソニー株式会社 | Piezoelectric pump, cooling device and electronic device |
-
1983
- 1983-09-17 JP JP17169283A patent/JPS6062737A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452595U (en) * | 1990-09-06 | 1992-05-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6062737A (en) | 1985-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745392A (en) | Noise reduction in signal transmission system over building power distribution wiring | |
| JPS643098B2 (en) | ||
| EP0082575A1 (en) | An energy-synchronised demodulator circuit | |
| JP2947074B2 (en) | Frame synchronization detection circuit | |
| EP0106924B1 (en) | Noise reduction in signal transmission system over building power distribution wiring | |
| JPS6055751A (en) | Signal carrier method | |
| JPH0233214B2 (en) | HANSOSHINGONONOIZUBUNRIHOHO | |
| JPS6260858B2 (en) | ||
| JPH0226424B2 (en) | ||
| JP2540118B2 (en) | Distribution line transportation method | |
| EP0258920B1 (en) | Noise reduction in signal transmission system over building power distribution wiring | |
| JPH03139068A (en) | Digital circuit device detecting synchronous pulse | |
| JPH0722265B2 (en) | Signal carrying method | |
| JPS59160338A (en) | Noise separating method of phase pulse signal | |
| RU2074512C1 (en) | Pulse sequence generator | |
| JPH05219011A (en) | Sliding correlator | |
| JP2793726B2 (en) | Horizontal sync signal detector | |
| JPH0486570A (en) | Detection of peak point for ac signal | |
| JP3280705B2 (en) | Distribution line carrier receiving method and device | |
| JP3199218B2 (en) | Disable tone detector | |
| JPH0120573B2 (en) | ||
| JPS59223030A (en) | Signal detecting method | |
| SU1042200A1 (en) | Device for synchronizing pseudorandom signals | |
| KR100215461B1 (en) | Detecting device and method of synchronous signal | |
| JPH11155082A (en) | Circuit and method for discriminating synchronizing signal |