JPS642269B2 - - Google Patents

Info

Publication number
JPS642269B2
JPS642269B2 JP55106940A JP10694080A JPS642269B2 JP S642269 B2 JPS642269 B2 JP S642269B2 JP 55106940 A JP55106940 A JP 55106940A JP 10694080 A JP10694080 A JP 10694080A JP S642269 B2 JPS642269 B2 JP S642269B2
Authority
JP
Japan
Prior art keywords
signal
circuit
encoding
synchronization
dpcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55106940A
Other languages
Japanese (ja)
Other versions
JPS5731266A (en
Inventor
Hiroshi Iijima
Hiroaki Aiko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10694080A priority Critical patent/JPS5731266A/en
Publication of JPS5731266A publication Critical patent/JPS5731266A/en
Publication of JPS642269B2 publication Critical patent/JPS642269B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Facsimile Transmission Control (AREA)

Description

【発明の詳細な説明】 本発明は、生じる時間間隔が不定な水平同期信
号を有する画像信号を符号化する画像信号伝送シ
ステムに用いられる同期信号伝送方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a synchronization signal transmission system used in an image signal transmission system that encodes an image signal having horizontal synchronization signals whose occurrence time intervals are indefinite.

近年、カセツトVTR(ビデオ・テープ・レコー
ダ)などの市販ビデオ機器が普及しつつある。こ
れら一般のビデオ機器は、同期周波数の安定度が
必ずしも十分ではなく、特に、VTRは録画、再
生過程で回転ムラによる同期間隔の伸縮が避けら
れない。このため、このような同期間隔を補正す
る装置が使用されているが、高価なためITV(工
業用テレビ)など一般のビデオサービスにおい
て、このような同期周波数安定度の不十分な画像
信号をそのまま利用している。
In recent years, commercially available video equipment such as cassette VTRs (video tape recorders) have become popular. These general video devices do not necessarily have sufficient synchronization frequency stability, and in particular, in VTRs, the synchronization interval inevitably expands or contracts due to uneven rotation during the recording and playback process. For this reason, devices are used to correct such synchronization intervals, but because they are expensive, in general video services such as ITV (industrial television), image signals with insufficient synchronization frequency stability are not used as they are. We are using.

一方、このような画像信号は、符号化のための
クロツクを画像信号に位相同期させ符号化を行な
う方式いわゆるフレーム同期符号化方式には適用
できないため、前記画像信号とは独立なクロツク
系により符号化を行なう方式いわゆるフレーム非
同期符号化方式により行なわれている。
On the other hand, such image signals cannot be encoded using the so-called frame synchronization encoding method, which performs encoding by synchronizing the phase of the encoding clock with the image signal, so it is encoded using a clock system independent of the image signal. This is done using a so-called frame asynchronous encoding method.

一般に、前述のフレーム同期および非同期符号
化方式においては、送信装置からの符号を受信側
で正確に復号するために送信側では符号の区切り
を示すワード同期ビツトを所定の周期で符号化信
号に挿入し、受信側において前記ワード同期ビツ
トを検出してワード同期を確立している。しか
し、このようなワード同期に対処するために受信
装置においてワード同期ビツトを検出してワード
同期を確立するためのハードが複になりしかもワ
ード同期確立に時間がかかるという欠点がある。
Generally, in the above-mentioned frame synchronous and asynchronous encoding systems, in order for the receiving side to accurately decode the code from the transmitting device, the transmitting side inserts word synchronization bits indicating code breaks into the encoded signal at a predetermined period. However, the word synchronization bit is detected on the receiving side to establish word synchronization. However, in order to deal with such word synchronization, the hardware for detecting the word synchronization bit and establishing word synchronization in the receiving device becomes complicated, and there are disadvantages in that it takes time to establish word synchronization.

本発明の目的は上述の欠点を除去し容易にワー
ド同期の確立が行える画像伝送システム用同期信
号伝送方式を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a synchronization signal transmission method for an image transmission system that eliminates the above-mentioned drawbacks and allows word synchronization to be easily established.

次に図面を参照して本発明を詳細に説明する。
第1図は本発明の一実施例を説明するための符号
化装置のブロツク図で第2図は第1図に示す回路
の動作波形図である。第1図において、符号化装
置は、生ずる時間間隔の不定な水平同期信号を含
む複号画像信号を受ける入力端子1と、複号画像
信号より水平同期信号を分離出力する同期分離回
路2と、入力された画像信号をPCM(パルス符号
変調)信号に変換するアナログ・デジタル(A/
D)変換回路3と、PCM信号を差分符号化する
DPCM(差分符号変調)符号化回路4と、信号線
21から与えられる水平同期信号に応答して信号
線51および52にワード同期用の特殊符号
(語)および符号化停止信号を発生する制御回路
5と、信号線31から入力されるPCM信号の符
号化停止直前の値を保持する保持回路6と、
DPCM符号化出力に伝送路符号(語)を割てる
変換回路7と、伝送路への送出データを切替える
切替回路8と、信号線80から入力される符号語
を直列の符号系列に変換して送出する並列−直列
変換回路(S/P変換回路)9と、内蔵のクロツ
ク源より信号線11及び12に標本化クロツク及
び伝送路クロツクを供給するクロツク発生回路1
0とから構成されている。なお、S/P変換回路
に不等長符号化回路を設け、切替回路8の出力を
さらに符号化することも可能である。なお、ここ
では、DPCM符号化回路4として、第8図aに
示すように、メモリ44と加算器45とからなる
構成を有するDPCM符号化回路が使用されてい
る。このような構成のDPCM符号化回路では、
第8図bに示すDPCM復号化回路において受信
信号を元の画像信号に正確に復号するために、
DPCM符号化回路のメモリ44の内容とDPCM
復号化回路メモリ44′の内容とを一致させる必
要がある。このため、第1図の符号化装置では、
後述するように、メモリ44の内容とメモリ4
4′の内容とを一致させるためにPCM信号を送出
している。
Next, the present invention will be explained in detail with reference to the drawings.
FIG. 1 is a block diagram of an encoding device for explaining one embodiment of the present invention, and FIG. 2 is an operational waveform diagram of the circuit shown in FIG. 1. In FIG. 1, the encoding device includes an input terminal 1 that receives a decoded image signal including a horizontal synchronization signal with an indefinite time interval, and a synchronization separation circuit 2 that separates and outputs the horizontal synchronization signal from the decoded image signal. Analog/digital (A/D) converts the input image signal into a PCM (pulse code modulation) signal.
D) Differentially encode the PCM signal with the conversion circuit 3
A DPCM (differential code modulation) encoding circuit 4 and a control circuit that generates a special code (word) for word synchronization and an encoding stop signal on signal lines 51 and 52 in response to a horizontal synchronization signal applied from a signal line 21. 5, a holding circuit 6 that holds the value of the PCM signal input from the signal line 31 immediately before the encoding is stopped;
A conversion circuit 7 that divides the transmission line code (word) into the DPCM encoded output, a switching circuit 8 that switches the data sent to the transmission line, and a conversion circuit 8 that converts the code word input from the signal line 80 into a serial code series. A parallel-to-serial conversion circuit (S/P conversion circuit) 9 for sending signals, and a clock generation circuit 1 for supplying a sampling clock and a transmission line clock to signal lines 11 and 12 from a built-in clock source.
It is composed of 0. Note that it is also possible to provide an unequal length encoding circuit in the S/P conversion circuit and further encode the output of the switching circuit 8. Here, as the DPCM encoding circuit 4, a DPCM encoding circuit having a configuration consisting of a memory 44 and an adder 45 as shown in FIG. 8a is used. In a DPCM encoding circuit with such a configuration,
In order to accurately decode the received signal into the original image signal in the DPCM decoding circuit shown in FIG. 8b,
Contents of memory 44 of DPCM encoding circuit and DPCM
It is necessary to match the contents of the decoding circuit memory 44'. Therefore, in the encoding device shown in FIG.
As will be described later, the contents of the memory 44 and the memory 4
A PCM signal is sent to match the contents of 4'.

次に第1図の符号化装置の動作を説明する。 Next, the operation of the encoding device shown in FIG. 1 will be explained.

画像信号を符号化しているときは、切替回路8
は接点83が閉路しており、入力端子1に加わつ
た画像信号はA/D変換回路3によりPCM信号
に変換されたのち、DPCM符号器4に与えられ
る。DPCM符号器4の符号化出力は変換回路7
により伝送路符号に変換され、切替回路8を介し
て並列−直列変換回路9に与えられ、直列データ
として出力端子91へ供給される。入力端子1に
水平同期信号が入力すると、同期分離回路2によ
り水平同期信号が分離されて制御回路5に与えら
れる。制御回路5は水平同期信号を受信すると信
号線91のクロツクにより所定の符号化停止期間
を設定して信号線52を介して符号化停止信号を
DPCM符号化回路4のスイツチ42および43
(第8図a)に供給すると同時にワード同期用の
特殊符号語を信号線51に出力する。このときの
PCM信号値は、保持回路6に与えられ、後述す
るように、所定時間後信号線61を介して接点8
2に与えられる。切替回路8は特殊符号が信号線
51に到来すると、直ちに接点81を選択し、特
殊符号語が出力線80へ送出される。ワード同期
符号の送出が完了すると、接点82が選択され、
PCM信号値が出力線80に出力される。
When the image signal is being encoded, the switching circuit 8
The contact 83 is closed, and the image signal applied to the input terminal 1 is converted into a PCM signal by the A/D conversion circuit 3 and then applied to the DPCM encoder 4. The encoded output of the DPCM encoder 4 is sent to the conversion circuit 7
The signal is converted into a transmission line code, provided to the parallel-to-serial conversion circuit 9 via the switching circuit 8, and supplied to the output terminal 91 as serial data. When a horizontal synchronizing signal is input to the input terminal 1, the horizontal synchronizing signal is separated by the synchronization separation circuit 2 and is provided to the control circuit 5. When the control circuit 5 receives the horizontal synchronization signal, it sets a predetermined encoding stop period using the clock on the signal line 91 and sends the encoding stop signal via the signal line 52.
Switches 42 and 43 of DPCM encoding circuit 4
(FIG. 8a), and at the same time, a special code word for word synchronization is output to the signal line 51. At this time
The PCM signal value is given to the holding circuit 6, and after a predetermined time, it is sent to the contact 8 via the signal line 61.
given to 2. When the special code arrives on the signal line 51, the switching circuit 8 immediately selects the contact 81, and the special code word is sent to the output line 80. When the sending of the word synchronization code is completed, contact 82 is selected,
The PCM signal value is output on output line 80.

第2図を参照して第1図の回路の動作をさらに
説明する。波形101は端子1に入力される画像
信号波形であり、波形511,611及び711
は各々第1図の信号線51,61及び71の波形
である。波形801は出力線80の出力波形をあ
らわす。
The operation of the circuit of FIG. 1 will be further explained with reference to FIG. Waveform 101 is an image signal waveform input to terminal 1, and waveforms 511, 611 and 711
are the waveforms of signal lines 51, 61 and 71 in FIG. 1, respectively. A waveform 801 represents the output waveform of the output line 80.

入力端子1に波形101の水平同期信号が到来
すると、水平同期信号底部にて信号線52の制御
によりDPCM符号器41の符号化を停止すると
同時に、信号線51、接点81を介して波形51
1に示す特殊符号Sが送出される。次に、波形6
11に示すPCM信号値Pが信号線61を介して
DPCM符号化回路4のスイツチ42(第8図a)
および接点82を介して送出される。これらの信
号の送出が完了すると接点83が選択されると同
時に符号器4が符号化を再開するため、波形71
1に示す符号化データが信号線71および接点8
3を介して出力される。
When the horizontal synchronization signal of waveform 101 arrives at the input terminal 1, the encoding of the DPCM encoder 41 is stopped by the control of the signal line 52 at the bottom of the horizontal synchronization signal, and at the same time, the waveform 51 is transmitted via the signal line 51 and contact 81.
A special code S shown in 1 is sent out. Next, waveform 6
The PCM signal value P shown in 11 is transmitted via the signal line 61.
Switch 42 of DPCM encoding circuit 4 (Fig. 8a)
and is sent out via contact 82. When the transmission of these signals is completed, the contact 83 is selected and at the same time the encoder 4 resumes encoding, so the waveform 71
The encoded data shown in 1 is transmitted to the signal line 71 and the contact point 8.
3.

以上説明したように、通常は接点83が選択さ
れて符号化された画像信号データが出力される
が、水平同期信号が到来する毎に接点は83→8
1→82→83と一巡してもどり信号線80には
波形511,611及び711を合成した波形8
01が送出され、並列−直列変換回路9を介して
伝送路へ送出される。
As explained above, normally the contact 83 is selected and encoded image signal data is output, but each time a horizontal synchronization signal arrives, the contact changes from 83 to 8.
1 → 82 → 83 and return signal line 80 has waveform 8 which is a combination of waveforms 511, 611 and 711.
01 is sent out and sent out to the transmission line via the parallel-to-serial conversion circuit 9.

第3図は制御回路5の具体的回路を示し、第4
図はその波形図である。信号線21に入力される
水平同期信号は、信号線11のクロツク111に
よりシフトレジスタ50に読込まれ、2個の
NANDゲートと組合わせて、信号線51及び5
2へ特殊符号発生パルス511−0及び符号化停
止パルス521を発生する。信号線53,54及
び55の波形を第4図の531,541及び55
1に示す。ここに示す例においては、PCM信号
は1標本化あたり8ビツト、DPCM符号器出力
は1標本化あたり4ビツトと仮定し、PCM及び
DPCMの出力符号にて特定符号(例えばPCMに
て「00000000」、DPCMにて「0000」)の割当て
を禁止したうえ、例えば111100…001111の24ビツ
トの符号を特殊符号として利用する。一標本化期
間当りの送出ビツト数をDPCMに合わせて4ビ
ツトとすれば、この特殊符号はシフトレジスタ5
0の初段から6段までのタツプ出力によつて制御
されるパターン発生器56により、4ビツト並列
符号(511−1〜4)として6標本化期間に信
号線51−1−4に出力される。PCM信号の送
出に2標本化期間を割当てると、符号化停止期間
は合計8標本化期間となる。
FIG. 3 shows a specific circuit of the control circuit 5, and the fourth
The figure is a waveform diagram. The horizontal synchronizing signal input to the signal line 21 is read into the shift register 50 by the clock 111 of the signal line 11, and the two
In combination with the NAND gate, signal lines 51 and 5
2, a special code generation pulse 511-0 and an encoding stop pulse 521 are generated. The waveforms of signal lines 53, 54 and 55 are shown as 531, 541 and 55 in FIG.
Shown in 1. In the example shown here, we assume that the PCM signal has 8 bits per sampling and the DPCM encoder output has 4 bits per sampling.
In addition to prohibiting the assignment of specific codes (for example, "00000000" for PCM and "0000" for DPCM) as output codes of DPCM, for example, 24-bit codes of 111100...001111 are used as special codes. If the number of bits to be sent per sampling period is 4 bits to match the DPCM, this special code will be transferred to the shift register 5.
A pattern generator 56 controlled by tap outputs from the first stage to the sixth stage of 0 outputs it to the signal line 51-1-4 as 4-bit parallel codes (511-1 to 511-4) during six sampling periods. . If two sampling periods are allocated to transmitting the PCM signal, the encoding stop period will be a total of eight sampling periods.

次に保持回路6の構成とその波形図を第5図お
よび第6図に示す。8ビツト並列の信号線31に
与えられるPCM信号311は、信号線52に供
給される符号停止制御パルス521の前縁にて8
ビツト並列のレジスタ60に記憶され、信号線6
1に保持されたPCM信号611が出力される。
Next, the configuration of the holding circuit 6 and its waveform diagram are shown in FIGS. 5 and 6. The PCM signal 311 applied to the 8-bit parallel signal line 31 is 8-bit at the leading edge of the code stop control pulse 521 applied to the signal line 52.
bits are stored in parallel registers 60 and signal line 6
A PCM signal 611 held at 1 is output.

第7図は切替回路8の具体的回路図である。特
殊符号(8ビツト)、PCM信号(8ビツト)及び
DPCM符号(4ビツト)を受信して4ビツト並
列信号を出力する動作を行なう。4ビツトの出力
線(80−1〜80−4)には各々4入力から1
入力を選択する(1out of4)切替器が設けられて
いる。通常は接点83−1〜83−4が選択され
て信号線71より供給される4ビツトのDPCM
符号が標本化周期にて出力線80−1〜80−4
に連続的に出力されるが信号線51−0へ特殊符
号511−0が入力されると、接点81−1〜8
1−4が選択されて順次「1111」、「0000」、
「0000」、「0000」、「0000」、「1111」を送出する。
次の標本化期間には、接点82−1a〜82−4
aが選択されてPCM信号の上位4ビツトが送出
され、次の標本化期間に接点82−1b〜82−
4bが選択されて下位4ビツトが送出される。
FIG. 7 is a specific circuit diagram of the switching circuit 8. Special code (8 bits), PCM signal (8 bits) and
It receives a DPCM code (4 bits) and outputs a 4-bit parallel signal. The 4-bit output lines (80-1 to 80-4) each have one input from the four inputs.
A switch is provided to select the input (1 out of 4). Normally, contacts 83-1 to 83-4 are selected and 4-bit DPCM is supplied from signal line 71.
Output lines 80-1 to 80-4 whose code is the sampling period
However, when the special code 511-0 is input to the signal line 51-0, the contacts 81-1 to 8
1-4 are selected and sequentially "1111", "0000",
Send "0000", "0000", "0000", "1111".
In the next sampling period, the contacts 82-1a to 82-4
a is selected, the upper 4 bits of the PCM signal are sent out, and the contacts 82-1b to 82- are selected during the next sampling period.
4b is selected and the lower 4 bits are sent out.

第8図aおよびbはDPCM符号器および復号
器を示すブロツク図である。DPCM符号器およ
び復号器の原理は良く知られているため、ここで
は詳細な説明は省略する。この中で、切替回路4
2,43について補足する。通常は切替回路42
は42aが閉路し、記憶回路44、加算回路45
により(受信側では各々のダツシユ番号が対応す
る)積分動作を行なうが、信号線52の符号化停
止信号により接点42bが閉路し、信号線61よ
り保持されたPCM信号値が記憶回路44に入力
される。受信部においても同様な動作がなされ、
積分器は送信部と同一レベルにリセツトされる。
切替回路43も信号線52により制御され、符号
化停止期間の符号送出は停止する。
Figures 8a and 8b are block diagrams showing a DPCM encoder and decoder. The principles of the DPCM encoder and decoder are well known, so a detailed explanation will be omitted here. Among these, switching circuit 4
I would like to add some additional information regarding 2.43. Usually the switching circuit 42
42a is closed, the memory circuit 44 and the addition circuit 45
(each dart number corresponds to the other on the receiving side). However, the contact 42b is closed by the encoding stop signal on the signal line 52, and the PCM signal value held through the signal line 61 is input to the storage circuit 44. be done. A similar operation is performed in the receiving section,
The integrator is reset to the same level as the transmitter.
The switching circuit 43 is also controlled by the signal line 52, and code transmission is stopped during the coding stop period.

なお、受信側においてはシフトレジスタと、ゲ
ート回路から構成される特殊符号発生回路とを設
け、符号化装置から送出されてきた符号化出力を
シフトレジスタに入力し、入力された符号化出力
と前記特殊符号発生回路からの特殊符号とを比較
することにより容易に特殊符号が検出でき、これ
によりワード同期が確立できる。また、符号化出
力からPCM信号を抽出し、このPCM信号により
第8図bの復号化回路のメモリ44′の内容をリ
セツトすることにより、DPCM符号化回路のメ
モリ44とDPCM復号化回路44′のメモリの内
容を一致させることができる。
Note that on the receiving side, a shift register and a special code generation circuit composed of a gate circuit are provided, and the encoded output sent from the encoding device is input to the shift register, and the input encoded output and the above coded output are input to the shift register. The special code can be easily detected by comparing it with the special code from the special code generating circuit, and word synchronization can thereby be established. Furthermore, by extracting a PCM signal from the encoded output and resetting the contents of the memory 44' of the decoding circuit shown in FIG. The contents of memory can be matched.

以上のべた実施例では、DPCM符号化回路4
を使用したが、このDPCM符号化回路の代りに、
DPCM符号化回路のメモリ44の前段に加算器
45の出力に係数を乗ずる乗算器を設けた構成を
有するDPCM符号化回路を使用できる。この場
合には、第2図の波形611に示すような符号化
回路メモリ44の内容と復号化回路メモリ44′
の内容との一致をとるための前述のようなPCM
信号を送出する必要はない。また、DPCM符号
化回路4を用いずに、A/D変換回路3の出力信
号を特殊符号語の後に直接送出することも可能で
ある。
In the above embodiment, the DPCM encoding circuit 4
but instead of this DPCM encoding circuit,
It is possible to use a DPCM encoding circuit having a configuration in which a multiplier for multiplying the output of the adder 45 by a coefficient is provided before the memory 44 of the DPCM encoding circuit. In this case, the contents of the encoding circuit memory 44 and the decoding circuit memory 44' as shown in the waveform 611 of FIG.
PCM as described above to match the contents of
There is no need to send out a signal. It is also possible to directly send out the output signal of the A/D conversion circuit 3 after the special code word without using the DPCM encoding circuit 4.

以上のように、本発明では、水平同期信号の入
力時に特殊符号語を送出し受信側でこの特殊符号
語を検出することにより簡単にワード同期が確立
できる。
As described above, in the present invention, word synchronization can be easily established by transmitting a special code word when a horizontal synchronization signal is input and detecting this special code word on the receiving side.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は本発明の一実施例を説明
するためのブロツク図およびその動作波形図、第
3図および第4図は第1図の装置に使用される制
御回路の具体的回路図およびその動作波形図、第
5図および第6図は第1図の装置に使用される保
持回路の具体的回路図およびその動作波形図、第
7図および第8図aおよびbは第1図の装置に使
用される切替回路およびDPCM符号化復号化回
路の具体的回路図である。 第1図において、2……同期分離回路、3……
A/D変換回路、4……DPCM符号化回路、5
……制御回路、6……保持回路、7……変換回
路、8……切替回路、9……並列−直列変換回
路。
1 and 2 are block diagrams and operational waveform diagrams for explaining one embodiment of the present invention, and FIGS. 3 and 4 are specific circuits of the control circuit used in the device shown in FIG. 1. 5 and 6 are specific circuit diagrams and operation waveform diagrams of the holding circuit used in the device of FIG. 1, and FIGS. 7 and 8 a and b are FIG. 3 is a specific circuit diagram of a switching circuit and a DPCM encoding/decoding circuit used in the device shown in the figure. In FIG. 1, 2... synchronous separation circuit, 3...
A/D conversion circuit, 4...DPCM encoding circuit, 5
... Control circuit, 6 ... Holding circuit, 7 ... Conversion circuit, 8 ... Switching circuit, 9 ... Parallel-serial conversion circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 生じる時間間隔が不定な水平同期信号を含む
画像信号を、この信号の水平走査周期とは独立な
クロツク源から発生させた第1のクロツクに応答
して標本化および符号化し、複数の符号語からな
る符号化データを前記クロツク源から発生させた
第2のクロツクに応答して伝送路に送出する画像
信号伝送システム用同期信号伝送方式において、
送信側において前記画像信号の水平同期信号が現
われたときに前記符号化データを形成する各語と
は異なる特殊符号語を伝送システム用同期信号と
して伝送し、受信側において前記特殊符号語を検
出して送信側との同期を確立するようにしたこと
を特徴とする画像信号伝送システム用同期信号伝
送方式。
1. An image signal containing a horizontal synchronization signal with an indefinite time interval is sampled and encoded in response to a first clock generated from a clock source independent of the horizontal scanning period of this signal, and a plurality of code words are sampled and encoded. In a synchronizing signal transmission method for an image signal transmission system, the encoded data consisting of:
When the horizontal synchronization signal of the image signal appears on the transmitting side, a special code word different from each word forming the encoded data is transmitted as a synchronization signal for the transmission system, and the receiving side detects the special code word. A synchronous signal transmission method for an image signal transmission system, characterized in that synchronization with a transmitting side is established by
JP10694080A 1980-08-04 1980-08-04 Synchronous signal transmitting system for picture signal transmitting system Granted JPS5731266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10694080A JPS5731266A (en) 1980-08-04 1980-08-04 Synchronous signal transmitting system for picture signal transmitting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10694080A JPS5731266A (en) 1980-08-04 1980-08-04 Synchronous signal transmitting system for picture signal transmitting system

Publications (2)

Publication Number Publication Date
JPS5731266A JPS5731266A (en) 1982-02-19
JPS642269B2 true JPS642269B2 (en) 1989-01-17

Family

ID=14446375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10694080A Granted JPS5731266A (en) 1980-08-04 1980-08-04 Synchronous signal transmitting system for picture signal transmitting system

Country Status (1)

Country Link
JP (1) JPS5731266A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325770A (en) * 1976-08-23 1978-03-09 Nissan Motor Co Ltd Oil pressure anti-skid device

Also Published As

Publication number Publication date
JPS5731266A (en) 1982-02-19

Similar Documents

Publication Publication Date Title
US4216460A (en) Transmission and/or recording of digital signals
US4750173A (en) Method of transmitting audio information and additional information in digital form
US4396906A (en) Method and apparatus for digital Huffman encoding
JPS61147689A (en) Highly efficient tv signal encoding device
US4072987A (en) Digital storage systems
EP0765082A3 (en) Subtitle signal encoding/decoding
US4472803A (en) Digital transmitting system
GB2110509A (en) Apparatus for and methods of processing digital data
EP0234354B1 (en) Apparatus for decoding a digital signal
US4698811A (en) Method and apparatus for generating error correction codes for digitized picture signal recording/reproducing
JPS6016777B2 (en) Signal transmission method
JP2930339B2 (en) Data transmission device and transmission and reception unit for the device
JPS642269B2 (en)
US3394312A (en) System for converting two-level signal to three-bit-coded digital signal
JPH0345592B2 (en)
US5361066A (en) Data processing device using data correlation
JPH0361395B2 (en)
JP4740428B2 (en) Encoder and decoder for recording and reading binary data sequences by a digital video recorder
JPH0355902B2 (en)
JPH0360225B2 (en)
JPH0552693B2 (en)
KR100230423B1 (en) Subcode queue channel interface in a digital multi-functional disc system
JPH0123016B2 (en)
JP2000101440A (en) Coding/transmission method and device thereof
JPS641988B2 (en)