JPS641755B2 - - Google Patents

Info

Publication number
JPS641755B2
JPS641755B2 JP1479479A JP1479479A JPS641755B2 JP S641755 B2 JPS641755 B2 JP S641755B2 JP 1479479 A JP1479479 A JP 1479479A JP 1479479 A JP1479479 A JP 1479479A JP S641755 B2 JPS641755 B2 JP S641755B2
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
time
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1479479A
Other languages
Japanese (ja)
Other versions
JPS55106488A (en
Inventor
Hiroshi Myasaka
Yoshito Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Watch Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP1479479A priority Critical patent/JPS55106488A/en
Publication of JPS55106488A publication Critical patent/JPS55106488A/en
Publication of JPS641755B2 publication Critical patent/JPS641755B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、エレクトロクロミツク(以下ECと
略す)表示部を有する時計において、電池を取り
去る時にEC表示部のメモリ内容を消去する構成
を設けたエレクトロクロミツク表示部の駆動回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a timepiece having an electrochromic (hereinafter abbreviated as EC) display section, which is provided with a structure for erasing the memory contents of the EC display section when the battery is removed. Regarding drive circuits.

近年電子時計の表示部に、視野角が広く着色性
がよい等の利点をもつEC表示物質を用いた方法
が開発されている。しかしEC表示物質は、電圧
が印加されて発色すると電圧を切つても一定時間
メモリ作用があるため表示が消えず、消色するに
は逆電圧を印加しなければならないという特徴が
ある。この特徴があるため、使用者が電池を抜き
取つてもEC表示部にはそのメモリ作用によつて
そのときの時刻が表示されたままになり、再び電
池を入れた時IC内の時計回路で計時される時刻
とEC表示部のメモリ内容により表示されている
時刻とが必ずしも一致しなくなる。もしこのまま
で時刻表示を行なえば、EC表示部の各セグメン
トに蓄積される電荷にアンバランスが生じて表示
の書き込み、消去が正常に行なわれなくなつて以
後の時刻表示が正常に行なわれなくなる恐れがあ
つた。これは時計の表示部にEC表示物質を用い
る実施に対して大きな問題となつていた。これに
対して従来では、例えば特開昭52−73688号公報
に記載されている様に、電池の投入を検出し、こ
の時に表示を一度消去する信号を表示部に供給す
ることが提案されているが、この技術によつても
上記問題は十分に解決はされなかつた。すなわ
ち、電池を取り出した後に表示を消去せずに長時
間放置しておくと、表示状態にあるセグメントの
EC物質の種類によつては化学変化を起こし、こ
のあとに消去用パルスを供給しても完全に消去で
きなくなつたり、また電池投入時までに表示状態
にあるセグメントから徐々に電荷が放電してしま
い、ここで新たに消去用パルスを供給すると、
EC物質の種類によつては消去用の電荷が残つて
しまつて次に書き込み用パルスを供給しても十分
な表示ができなくなつたりしていた。またさら
に、従来のものでは電池交換時に表示を消去する
ために外部操作部材をいちいち操作しなければな
らない不便さがあつた。
In recent years, methods have been developed that use EC display materials, which have advantages such as a wide viewing angle and good coloring properties, in the display section of electronic watches. However, EC display materials have the characteristic that once a voltage is applied and the display develops a color, it has a memory effect for a certain period of time even when the voltage is turned off, so the display does not disappear, and a reverse voltage must be applied to erase the color. Because of this feature, even if the user removes the battery, the current time will remain displayed on the EC display due to its memory function, and when the battery is inserted again, the clock circuit inside the IC will continue to display the current time. The measured time does not necessarily match the displayed time depending on the memory contents of the EC display section. If the time is displayed in this state, there is a risk that an imbalance will occur in the charges accumulated in each segment of the EC display section, and the display will not be written or erased correctly, making it impossible to display the time correctly thereafter. It was hot. This has been a major problem with the implementation of using EC display materials in the display section of watches. In contrast, conventionally, as described in Japanese Patent Application Laid-Open No. 52-73688, it has been proposed to detect the insertion of a battery and at this time supply a signal to the display section to once erase the display. However, even with this technology, the above problem has not been solved satisfactorily. In other words, if you leave the display for a long time without erasing the display after removing the battery, the segments that are displayed may
Depending on the type of EC substance, chemical changes may occur and the eraser cannot be completely erased even if a subsequent eraser pulse is supplied, or the charge may gradually discharge from the displaying segment by the time the battery is inserted. If you supply a new erasing pulse here,
Depending on the type of EC material, erasing charges may remain, making it impossible to display a sufficient display even when a writing pulse is supplied next time. Furthermore, in the conventional device, there was the inconvenience of having to operate an external operating member each time to erase the display when replacing the battery.

そこで本発明は、この従来の問題点を解決する
ため、時計の電池を取り去つた時にEC表示部の
メモリ内容を消去させて表示をクリアにし、再び
電池を入れた時に正常な時刻表示ができるように
したものである。
Therefore, in order to solve this conventional problem, the present invention erases the memory contents of the EC display section when the battery is removed from the watch to clear the display, and when the battery is reinserted, the time can be displayed normally. This is how it was done.

以下図面に基づいて詳細に説明する。 A detailed explanation will be given below based on the drawings.

第1図は本発明の実施例を示すブロツク図であ
る。発振器2は時刻用基準信号を発生し、分周器
4は発振器2からの信号を所要周波数まで分周す
る回路である。計時回路6は、分周器4からの出
力信号を受けて時刻を計時する回路である。そし
て計時回路6で計時された時刻信号は、デコーダ
8でEC表示部10のセグメントを表示する信号
に変換され、駆動回路12に入力する。
FIG. 1 is a block diagram showing an embodiment of the present invention. The oscillator 2 generates a time reference signal, and the frequency divider 4 is a circuit that divides the signal from the oscillator 2 to a required frequency. The clock circuit 6 is a circuit that receives the output signal from the frequency divider 4 and measures time. The time signal clocked by the clock circuit 6 is converted by the decoder 8 into a signal for displaying segments on the EC display section 10, and is input to the drive circuit 12.

そして計時回路6から、本実施例では10秒毎の
パルスを出力する信号がアンドゲート14,16
の入力の一方に入力し、アンドゲート14,16
のもう一方の入力には主電源検出回路18の出力
線19が接続されている。主電源検出回路18
は、時計を動作させるための電源電池20電圧を
検出し、その電圧が0になつたときは出力線19
にLレベルの信号を出力し、電圧がある一定の値
以上になつたときは出力線19にHレベルの信号
を出力する回路である。そして主電源検出回路1
8の出力線19はまたインバータ22を介してワ
ンシヨツト回路24に接続されている。ワンシヨ
ツト回路24はHレベルの信号が入力すると計時
回路6からアンドゲート14に入力するパルスと
同じパルス幅を持つパルスを1個オアゲート26
に出力する回路である。
In this embodiment, a signal that outputs a pulse every 10 seconds is sent from the clock circuit 6 to the AND gates 14 and 16.
input to one of the inputs of and gates 14, 16
The output line 19 of the main power detection circuit 18 is connected to the other input. Main power detection circuit 18
detects the voltage of the power supply battery 20 for operating the clock, and when the voltage reaches 0, the output line 19
This circuit outputs an L level signal to the output line 19, and outputs an H level signal to the output line 19 when the voltage exceeds a certain value. And main power detection circuit 1
The output line 19 of 8 is also connected to a one-shot circuit 24 via an inverter 22. When the one-shot circuit 24 receives an H level signal, it outputs one pulse having the same pulse width as the pulse input from the clock circuit 6 to the AND gate 14.
This is a circuit that outputs to.

一方アンドゲート16の出力は書き込み信号回
路28に接続される。書き込み信号回路28はア
ンドゲート16からの信号を受けて、駆動回路1
2にEC表示部10を発色させる回路であり、そ
の構成は、例えば特開昭53−130996号に示すよう
に、入力信号の変化を消去用パルス幅分だけ遅延
させ、この遅延された信号の変化に応答してパル
ス信号を発生させるワンシヨツト回路から成る。
またアンドゲート14の出力はオアゲート26の
入力の一方に入力する。オアゲート26のもう一
方の入力には前記ワンシヨツト回路24の出力が
入力する。そしてオアゲート26の出力は消去信
号回路30に接続され、該消去信号回路30は、
オアゲート26からの信号によりEC表示部10
を消色させるための消去用パルスを駆動回路12
に出力する回路であり、この構成も、前述の特開
昭53−130996号に示すように、入力信号の変化に
応答してパルス信号を発生させるワンシヨツト回
路から成る。駆動回路12は、デコーダからの出
力信号に対応して書き込み信号回路28からの書
き込み用パルスと消去信号回路30からの消去用
パルスを、EC表示部10を消去、書き込みさせ
る信号にまで増幅する回路である。
On the other hand, the output of the AND gate 16 is connected to a write signal circuit 28. The write signal circuit 28 receives the signal from the AND gate 16 and writes the drive circuit 1
2 is a circuit that causes the EC display section 10 to develop color. Its configuration, for example, as shown in Japanese Patent Laid-Open No. 53-130996, changes in the input signal are delayed by the erasing pulse width, and the delayed signal is It consists of a one-shot circuit that generates a pulse signal in response to changes.
Further, the output of the AND gate 14 is inputted to one of the inputs of the OR gate 26. The output of the one-shot circuit 24 is input to the other input of the OR gate 26. The output of the OR gate 26 is connected to an erase signal circuit 30, and the erase signal circuit 30
The EC display section 10 receives a signal from the OR gate 26.
The drive circuit 12 sends an erasing pulse to erase the color of the
As shown in the above-mentioned Japanese Patent Laid-Open No. 53-130996, this circuit is composed of a one-shot circuit that generates a pulse signal in response to a change in an input signal. The drive circuit 12 is a circuit that amplifies the write pulse from the write signal circuit 28 and the erase pulse from the erase signal circuit 30 in response to the output signal from the decoder to a signal that causes the EC display section 10 to erase and write. It is.

一方電源電池20は補助電源32及び出力線3
3を介して各回路に接続されている。補助電源3
2は電源電池20が取り去られた時に電源電池2
0の代わりに出力線33を介して各回路に電圧を
供給する回路である。
On the other hand, the power supply battery 20 is connected to the auxiliary power supply 32 and the output line 3.
3 to each circuit. Auxiliary power supply 3
2 is the power supply battery 2 when the power supply battery 20 is removed.
This circuit supplies voltage to each circuit via the output line 33 instead of 0.

以下この回路について動作を説明する。 The operation of this circuit will be explained below.

通常は計時回路6からの10秒毎のパルスがアン
ドゲート16を介して書き込み信号回路28に入
力し、またアンドゲート14、オアゲート26を
介して消去信号回路30に入力する。そして書き
込み信号回路28からは書き込み用パルスが出力
し、消去信号回路30からは消去用パルスが出力
する。該書き込み用パルス、消去用パルスは駆動
回路12を介してEC表示部10に入力し、EC表
示部10に10秒毎に時刻の書き込み、消去が行な
われる。
Normally, pulses every 10 seconds from the clock circuit 6 are inputted to the write signal circuit 28 via the AND gate 16, and are also inputted to the erase signal circuit 30 via the AND gate 14 and the OR gate 26. The write signal circuit 28 outputs a write pulse, and the erase signal circuit 30 outputs an erase pulse. The writing pulse and erasing pulse are input to the EC display section 10 via the drive circuit 12, and time is written and erased on the EC display section 10 every 10 seconds.

ここで電源電池20が収納部から取り出される
と、電圧は0Vになり、各回路は補助電源32に
より出力線33を介して電源が供給される。主電
源検出回路18は電源電池20が0Vになつたこ
とを検出すると、Lレベルの信号をアンドゲート
14,16に出力する。これにより、アンドゲー
ト14,16は閉じて計時回路6からの0秒毎の
パルスが書き込み信号回路28、消去信号回路3
0に入力しなくなる。これと同時にインバータ2
2を介してHレベルの信号がワンシヨツト回路2
4からオアゲート26を介して消去信号回路30
にパルスが1個入力する。これにより消去信号回
路30は、消去用パルス1個を駆動回路12を介
してEC表示部10に入力し、EC表示部10のメ
モリ内容を消去させて表示をクリアする。
When the power supply battery 20 is taken out from the storage section, the voltage becomes 0V, and power is supplied to each circuit from the auxiliary power supply 32 via the output line 33. When the main power supply detection circuit 18 detects that the power supply battery 20 has become 0V, it outputs an L level signal to the AND gates 14 and 16. As a result, the AND gates 14 and 16 are closed, and the pulses every 0 seconds from the clock circuit 6 are transmitted to the write signal circuit 28 and the erase signal circuit 3.
No longer enter 0. At the same time, inverter 2
2, the H level signal is sent to the one shot circuit 2.
4 to the erase signal circuit 30 via the OR gate 26
One pulse is input to . As a result, the erasing signal circuit 30 inputs one erasing pulse to the EC display section 10 via the drive circuit 12, erases the memory contents of the EC display section 10, and clears the display.

そして再び電源電池20が収納部に入ると、主
電源検出回路18は電源電池20の電圧を検出し
Hレベルの信号をアンドゲート14,16に出力
する。これによりアンドゲート14,16は開
き、計時回路6からの10秒毎のパルスが書き込み
信号回路28、消去信号回路30に入力する。そ
して再びEC表示部10に、計時回路6で計時さ
れた時刻の書き込み、消去が10秒毎に行なわれ
る。
When the power battery 20 enters the storage section again, the main power detection circuit 18 detects the voltage of the power battery 20 and outputs an H level signal to the AND gates 14 and 16. As a result, the AND gates 14 and 16 are opened, and pulses every 10 seconds from the timer circuit 6 are input to the write signal circuit 28 and the erase signal circuit 30. Then, the time counted by the clock circuit 6 is again written and erased on the EC display section 10 every 10 seconds.

このように電源電池32を取り出すたびにEC
表示部10のメモリ内容はすべて消去されるた
め、そのあと電源電池32を入れたときのEC表
示部10の表示は正常な時刻表示となる。
In this way, each time you take out the power battery 32, the EC
Since all the memory contents of the display section 10 are erased, the EC display section 10 will display the normal time when the power battery 32 is inserted thereafter.

第2図は第1図における主電源検出回路18、
補助電源32の一実施例である。
FIG. 2 shows the main power detection circuit 18 in FIG.
This is an example of an auxiliary power source 32.

主電源検出回路18は、電源電池20に並列に
接続された高抵抗40と該抵抗40に並列に接続
されたインバータ42,44により構成される。
このインバータ42,44のスレシヨルド電圧は
時計の動作電圧以下に設定され、インバータ42
の出力線19はアンドゲート14,16、又はイ
ンバータ22を介してワンシヨツト回路24に接
続する。また補助電源32は、電源電池20に並
列に接続された電圧降下の小さい電解コンデンサ
46と、該電解コンデンサ46と電源電池20の
間にそう入されたダイオード48により構成され
る。そして電解コンデンサ46から出力線33を
介して各回路に接続されている。
The main power supply detection circuit 18 includes a high resistance 40 connected in parallel to the power supply battery 20 and inverters 42 and 44 connected in parallel to the resistance 40.
The threshold voltages of the inverters 42 and 44 are set below the operating voltage of the watch.
The output line 19 of is connected to a one-shot circuit 24 via AND gates 14 and 16 or an inverter 22. The auxiliary power supply 32 is composed of an electrolytic capacitor 46 with a small voltage drop connected in parallel to the power supply battery 20 and a diode 48 inserted between the electrolytic capacitor 46 and the power supply battery 20. The electrolytic capacitor 46 is connected to each circuit via the output line 33.

上記構成により電源電池20が接続されている
ときは、電源電池20からダイオード48を介し
て電解コンデンサ46に電荷が充電される。また
電源電池20が接続されている間は高抵抗40に
電源電池20の電圧が加わるため、インバータ4
4の出力線19の信号はHレベルとなる。これに
よりアンドゲート14,16の入力の一方にHレ
ベルの信号が加わる。そして電源電池20が取り
去られると、各回路は電解コンデンサ46に蓄積
された電荷によりある一定の間だけ動作を続け
る。一方電源電池20が取り去られると、高抵抗
40にかかる電圧は0になり、インバータ44の
出力線19の信号はLレベルとなる。そしてアン
ドゲート14,16は閉じた状態になり、ワンシ
ヨツト回路24にはインバータ22を介してHレ
ベルの信号が入力する。
With the above configuration, when the power source battery 20 is connected, the electrolytic capacitor 46 is charged from the power source battery 20 via the diode 48 . Also, while the power battery 20 is connected, the voltage of the power battery 20 is applied to the high resistance 40, so the inverter 4
The signal on output line 19 of No. 4 becomes H level. As a result, an H level signal is applied to one of the inputs of AND gates 14 and 16. When the power supply battery 20 is removed, each circuit continues to operate for a certain period of time due to the charge stored in the electrolytic capacitor 46. On the other hand, when the power supply battery 20 is removed, the voltage applied to the high resistance 40 becomes 0, and the signal on the output line 19 of the inverter 44 becomes L level. Then, the AND gates 14 and 16 are closed, and an H level signal is input to the one shot circuit 24 via the inverter 22.

このように、補助電源として第2図に示すよう
な電解コンデンサ46を用いれば、補助電源の交
換の必要もなく構成も簡単なものになる。
In this way, if an electrolytic capacitor 46 as shown in FIG. 2 is used as an auxiliary power source, there is no need to replace the auxiliary power source, and the configuration becomes simple.

本実施例においては補助電源として電解コンデ
ンサを用いたが、光電池、充電電池等を用いるこ
ともより効果的である。また比較的容量の大きい
光電池、二次電池を補助電源として用い、電源電
池を取り去つてから再び入れるまでの間、時計回
路を動作させておいて電池を入れた時に時刻の修
正を不要とすることも実施可能である。
In this embodiment, an electrolytic capacitor is used as an auxiliary power source, but it is also more effective to use a photovoltaic cell, a rechargeable battery, or the like. In addition, by using relatively large-capacity photovoltaic cells and secondary batteries as auxiliary power sources, the clock circuit is operated between the time the power source battery is removed and the time it is reinserted, so that there is no need to adjust the time when the battery is inserted. This is also possible.

以上述べたように本発明によれば、電源電池を
取り出した際にすぐに時刻表示部に消去用パルス
を供給する構成としたため、従来の様に、電池を
取り出した後長期間放置してもEC物質のメモリ
作用を長時間継続させることがなく、この間に
EC物質が化学変化を起こして消去用パルス供給
の際に完全に消去しなくなつたり、また書き込み
用電荷の自然放電により消去用電荷が残つて次に
書き込む場合に表示が薄くなつたりすることがな
くなる。したがつて従来どおりの電池交換を行つ
ても継続して正常な時刻表示を行なえるEC表示
時計を提供することができる。さらに本発明にお
いては電圧検出により電池の取り出し操作を検出
して消去用パルスを発生させるため、従来のよう
に電池交換のさいに消去用パルスを発生させるた
めの外部操作を必要とせず、使い勝手がよくな
る。
As described above, according to the present invention, the erasing pulse is supplied to the time display section immediately when the power supply battery is removed, so that it can be left for a long period of time after the battery is removed, as in the conventional case. The memory effect of EC substances does not continue for a long time, and during this time
The EC substance may undergo a chemical change and may no longer be completely erased when the erasing pulse is supplied, or the erase charge may remain due to spontaneous discharge of the write charge, causing the display to become faint when writing next time. It disappears. Therefore, it is possible to provide an EC display clock that can continue to display the normal time even if the battery is replaced as in the past. Furthermore, since the present invention detects the battery removal operation using voltage detection and generates the erasing pulse, there is no need for an external operation to generate the erasing pulse when replacing the battery, making it easier to use. get well.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例を示すブロツク図、
第2図は第1図における主電源検出回路、補助電
源の一実施例を示す図。 10……EC表示部、14,16……アンドゲ
ート、18……主電源検出回路、20……電源電
池、24……ワンシヨツト回路、26……オアゲ
ート、32……補助電源。
FIG. 1 is a block diagram showing an embodiment of the present invention;
FIG. 2 is a diagram showing an embodiment of the main power supply detection circuit and auxiliary power supply in FIG. 1. 10... EC display unit, 14, 16... AND gate, 18... Main power supply detection circuit, 20... Power supply battery, 24... One shot circuit, 26... OR gate, 32... Auxiliary power supply.

Claims (1)

【特許請求の範囲】 1 基準信号を計時して時刻信号を形成する時刻
信号形成回路と、 エレクトロクロミツク表示部を有し、消去用パ
ルス及び書き込み用パルスに応じて前記時刻信号
に対応する時刻を表示する時刻表示部と、 前記時刻信号形成回路から出力される一定周期
信号に応答してパルス信号を出力するワンシヨツ
ト回路から成り該パルス信号を消去用パルスとし
て前記時刻表示部に供給する消去信号回路と、 前記時刻信号形成回路から出力される一定周期
信号を少なくとも前記消去用パルス幅分遅延させ
該遅延された信号に応答してパルス信号を出力す
るワンシヨツト回路から成り、該パルス信号を書
き込み用パルスとして前記時刻表示部に供給する
書き込み信号回路と、 駆動電圧を供給する電池と、を有する時計にお
いて、 前記電池からの駆動電圧が所定値より低下した
際に検出信号を出力する主電源検出回路と、 前記検出信号の出力に応答して前記一定周期信
号の出力を阻止するパルス阻止回路と、 前記検出信号の出力に応答してトリガ信号を出
力し、前記消去信号回路から時刻表示部に消去用
パルスを供給させる表示消去回路と、 前記駆動電圧の低下により、少なくとも前記時
刻信号形成回路、時刻表示部、消去信号回路、主
電源検出回路、パルス阻止回路及び表示消去回路
に駆動電圧を供給する補助電源と、 を設けたことを特徴とするエレクトロクロミツク
表示部の駆動回路。 2 特許請求の範囲第1項記載において、補助電
源は電池からの出力を充電可能な蓄電器と、電池
への逆流防止用のダイオードと、から構成される
ことを特徴とするエレクトロクロミツク表示部の
駆動回路。
[Claims] 1. A time signal forming circuit that measures a reference signal to form a time signal; and an electrochromic display section, which displays a time corresponding to the time signal according to an erasing pulse and a writing pulse. and a one-shot circuit that outputs a pulse signal in response to a constant periodic signal output from the time signal forming circuit, and an erasing signal that supplies the pulse signal to the time display section as an erasing pulse. a one-shot circuit that delays a constant periodic signal output from the time signal forming circuit by at least the erasing pulse width and outputs a pulse signal in response to the delayed signal, and outputs a pulse signal in response to the delayed signal; A main power supply detection circuit that outputs a detection signal when the drive voltage from the battery drops below a predetermined value in a timepiece that includes a write signal circuit that supplies pulses to the time display section and a battery that supplies drive voltage. a pulse blocking circuit that blocks the output of the constant periodic signal in response to the output of the detection signal; and a pulse blocking circuit that outputs a trigger signal in response to the output of the detection signal, and erases the signal from the erasure signal circuit to the time display section. a display erasing circuit that supplies pulses for the display erasing, and supplying a drive voltage to at least the time signal forming circuit, the time display section, the erasing signal circuit, the main power detection circuit, the pulse blocking circuit, and the display erasing circuit due to the decrease in the drive voltage; A drive circuit for an electrochromic display section, characterized in that it is provided with an auxiliary power source. 2. An electrochromic display unit as set forth in claim 1, wherein the auxiliary power source is comprised of a condenser capable of charging the output from the battery and a diode for preventing backflow to the battery. drive circuit.
JP1479479A 1979-02-10 1979-02-10 Drive circuit for electrochromic display unit Granted JPS55106488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1479479A JPS55106488A (en) 1979-02-10 1979-02-10 Drive circuit for electrochromic display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1479479A JPS55106488A (en) 1979-02-10 1979-02-10 Drive circuit for electrochromic display unit

Publications (2)

Publication Number Publication Date
JPS55106488A JPS55106488A (en) 1980-08-15
JPS641755B2 true JPS641755B2 (en) 1989-01-12

Family

ID=11870952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1479479A Granted JPS55106488A (en) 1979-02-10 1979-02-10 Drive circuit for electrochromic display unit

Country Status (1)

Country Link
JP (1) JPS55106488A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129294A (en) * 1987-11-16 1989-05-22 Hitachi Ltd Display device having memory type display section
JPS63174386U (en) * 1988-05-12 1988-11-11

Also Published As

Publication number Publication date
JPS55106488A (en) 1980-08-15

Similar Documents

Publication Publication Date Title
KR880000186B1 (en) Event-logging system
JPH0527200B2 (en)
US20120056480A1 (en) Control device, electronic apparatus, timepiece device, and control method
JPS641755B2 (en)
US5978318A (en) Timepiece device mechanism for indicating restart after recharging
US4196432A (en) AC driving mode and circuit for an electro-optical display
US4074256A (en) Driver circuit for driving electrochromic display device
US4328572A (en) Voltage control system for electronic timepiece
JPS628556Y2 (en)
JPS58199494A (en) Small-sized electronic instrument
JP2634688B2 (en) Liquid crystal display
JPS6111071B2 (en)
JP2003338186A (en) Semiconductor nonvolatile memory device
JPS5866995A (en) Driving of electrochromic display element
JPS61176878A (en) Electronic timepiece
JP3047246B2 (en) DRAM battery backup method
JP3738334B2 (en) Electronic equipment with power generator
JPS6051667B2 (en) Time adjustment device for electrochromic display clocks
JPS58182575A (en) Electronic timepiece
JP5383517B2 (en) Nonvolatile memory device
JPS58118695A (en) Electrochromic display element driving circuit
JPH0450550B2 (en)
JPS63148193A (en) Electronic timepiece with charging device
JPH0990064A (en) Electronic clock with power generating mechanism
JP2578139B2 (en) IC card