JPS6413807U - - Google Patents
Info
- Publication number
- JPS6413807U JPS6413807U JP10650387U JP10650387U JPS6413807U JP S6413807 U JPS6413807 U JP S6413807U JP 10650387 U JP10650387 U JP 10650387U JP 10650387 U JP10650387 U JP 10650387U JP S6413807 U JPS6413807 U JP S6413807U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- control transistor
- comparator circuit
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
第１図は本考案に係る増幅回路の保護回路を示
す図、第２図及び第３図はその動作波形図である
。 Ｑ１，Ｑ２はパワートランジスタ、２はスピー
カ（負荷回路）、３は比較回路、Ｑ３は制御トラ
ンジスタ、Ｑ４，Ｑ５及びＲはスイツチング回路
を構成するスイツチングトランジスタ及びリレー
。
す図、第２図及び第３図はその動作波形図である
。 Ｑ１，Ｑ２はパワートランジスタ、２はスピー
カ（負荷回路）、３は比較回路、Ｑ３は制御トラ
ンジスタ、Ｑ４，Ｑ５及びＲはスイツチング回路
を構成するスイツチングトランジスタ及びリレー
。
Claims (1)
- プツシユプル接続された一対のトランジスタの
各出力を比較する比較回路と、前記比較回路の出
力が所定振幅で変動しているとき交互にオン・オ
フ状態に設定され、前記比較回路の出力の最低値
が所定値を超えたとき継続的にオン状態に設定さ
れる制御トランジスタと、前記制御トランジスタ
が継続的にオン状態に設定されたとき、前記一対
のトランジスタに接続された負荷回路を切断すべ
く動作するスイツチング回路よりなる増幅回路の
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10650387U JPS6413807U (ja) | 1987-07-10 | 1987-07-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10650387U JPS6413807U (ja) | 1987-07-10 | 1987-07-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6413807U true JPS6413807U (ja) | 1989-01-24 |
Family
ID=31340077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10650387U Pending JPS6413807U (ja) | 1987-07-10 | 1987-07-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6413807U (ja) |
-
1987
- 1987-07-10 JP JP10650387U patent/JPS6413807U/ja active Pending