JPS6394332A - 繰返しル−プの最適化による情報処理システムの高速化方式 - Google Patents
繰返しル−プの最適化による情報処理システムの高速化方式Info
- Publication number
- JPS6394332A JPS6394332A JP24091786A JP24091786A JPS6394332A JP S6394332 A JPS6394332 A JP S6394332A JP 24091786 A JP24091786 A JP 24091786A JP 24091786 A JP24091786 A JP 24091786A JP S6394332 A JPS6394332 A JP S6394332A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- loop
- block
- application program
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 230000003252 repetitive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理システムの高速化方式に関し、特に繰
返しループを含むアプリケーションプログラムの最適化
方式に関する。
返しループを含むアプリケーションプログラムの最適化
方式に関する。
（従来の技術）
従来、アプリケーションプログラムの最適化方式は、情
報処理システムのハード９エアでアプリケーションプロ
グラムを実行する際、ハードウェアの仕組みに合わせて
演算命令の組合せ操作を行うものであった。
報処理システムのハード９エアでアプリケーションプロ
グラムを実行する際、ハードウェアの仕組みに合わせて
演算命令の組合せ操作を行うものであった。
（発明が解決しようとする問題点）
上述した従来のアプリケーションプログラムにおける繰
返に一−プは、繰返しのために該当ループ内に条件付き
分岐命令、あるいは無条件分岐命令を含み、繰返しの度
に条件付き分岐命令、あるいは無条件分岐命令を実行し
ている。このため、繰返しループを構成するアプリケー
ションプログラムの実行に長時間を要し、情報処理シス
テムを高速化できないという欠点があった。
返に一−プは、繰返しのために該当ループ内に条件付き
分岐命令、あるいは無条件分岐命令を含み、繰返しの度
に条件付き分岐命令、あるいは無条件分岐命令を実行し
ている。このため、繰返しループを構成するアプリケー
ションプログラムの実行に長時間を要し、情報処理シス
テムを高速化できないという欠点があった。
本発明の目的は、繰返しループであることを認識し、繰
返しループの回数だけ、そのループに含まれる命令を生
成することによって上記欠点を除去し、処理を高速化で
きるように構成した繰返しループの最適化による情報処
理システムの高速化方式を提供することにある。
返しループの回数だけ、そのループに含まれる命令を生
成することによって上記欠点を除去し、処理を高速化で
きるように構成した繰返しループの最適化による情報処
理システムの高速化方式を提供することにある。
（問題点を解決するための手段）
本発明による繰返しループの最適化による情報処理シス
テムの高速化方式は認識手段と、命令生成子段とを具備
して構成したものである。
テムの高速化方式は認識手段と、命令生成子段とを具備
して構成したものである。
認識手段は、アプリケーションプログラムの実行時に繰
返しループであることを認識するためのものである。
返しループであることを認識するためのものである。
命令生成手段は、繰返しループの回数だけ繰返しループ
に含まれる命令を生成するためのものである。
に含まれる命令を生成するためのものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明による繰返しループの最適化による情
報処理システムの高速化方式を実現する一実施例を示す
フローチャートである。
報処理システムの高速化方式を実現する一実施例を示す
フローチャートである。
本発明は第１図において、制御スイッチ０−１と、制御
スイッチ０−１の状態を設定するブロックＯ−２，０−
８と、アプリケーションプログラムの該当命令が条件付
き分岐命令であるか否かを判断するためのブロック１−
１と、アプリケーションプログラムを後方に検索するた
めのブロック１−２と、上記条件付き分岐命令の条件を
設定、あるいは変更している命令であるか否かを判断し
、繰返しループであることを認識するためのブロックｌ
−８、１−４ｍｌ−５，３−１と、繰返しループ内命令
を繰返しループの回数だけ生成するためのブロック１−
６と、上記命令が無条件分岐命令であるか否かを判断す
るためのブロック２−１と、無条件分岐命令の分岐先ア
ドレスによって繰返しループであることを認識する之め
のブロック２−２と、繰返しループの範囲を決定するた
めの上記条件付き分岐命令の条件を変更している命令の
位置を格納するためのブロック３−２とかう成る。
スイッチ０−１の状態を設定するブロックＯ−２，０−
８と、アプリケーションプログラムの該当命令が条件付
き分岐命令であるか否かを判断するためのブロック１−
１と、アプリケーションプログラムを後方に検索するた
めのブロック１−２と、上記条件付き分岐命令の条件を
設定、あるいは変更している命令であるか否かを判断し
、繰返しループであることを認識するためのブロックｌ
−８、１−４ｍｌ−５，３−１と、繰返しループ内命令
を繰返しループの回数だけ生成するためのブロック１−
６と、上記命令が無条件分岐命令であるか否かを判断す
るためのブロック２−１と、無条件分岐命令の分岐先ア
ドレスによって繰返しループであることを認識する之め
のブロック２−２と、繰返しループの範囲を決定するた
めの上記条件付き分岐命令の条件を変更している命令の
位置を格納するためのブロック３−２とかう成る。
第２図は、ｍ１図の処理を実行する情報処理システムの
一実施例を示すブロック図である。情報処理システムは
中央処理装置１１と、主記憶装置】２と、外部記憶装［
１３と、アプリケーションプログラムの入力用としての
入力装［１４とから成る。
一実施例を示すブロック図である。情報処理システムは
中央処理装置１１と、主記憶装置】２と、外部記憶装［
１３と、アプリケーションプログラムの入力用としての
入力装［１４とから成る。
第８図は繰返しループを含みアプリケーションプログラ
ムの構成例を示すフローチャートであり、繰返しループ
の条件を設定／変更するためのブロック２１．２２と、
繰返しループ内の命令を処理するためのブロック２３と
、繰返しループの終了を判断するためのブロック２４と
から成る。
ムの構成例を示すフローチャートであり、繰返しループ
の条件を設定／変更するためのブロック２１．２２と、
繰返しループ内の命令を処理するためのブロック２３と
、繰返しループの終了を判断するためのブロック２４と
から成る。
第１図において、制御スイッチ０−１は％Ｑｌに初期設
定されている。入力されるアプリケーションプログラム
のソースイメージにもとづき、ブロック１−１によって
条件付き分岐命令が検出される。この命令が条件付き分
岐命令であれば、ブロック１−２によってアプリケーシ
ョンプログラムのソースイメージを後方向に検索し、こ
の条件付き分岐命令の条件となっているデータを参照し
ている命令を検出する。アプリケーションプログラムの
ソースイメージの先頭まで検索し、条件を参照している
命令が存在しない場合にはブロック１−８によって５Ｎ
ＱＩ側に進む。その命令が存在しても条件の設定である
場合には、ブロック１−４によって％ＮＯ’側に進む。
定されている。入力されるアプリケーションプログラム
のソースイメージにもとづき、ブロック１−１によって
条件付き分岐命令が検出される。この命令が条件付き分
岐命令であれば、ブロック１−２によってアプリケーシ
ョンプログラムのソースイメージを後方向に検索し、こ
の条件付き分岐命令の条件となっているデータを参照し
ている命令を検出する。アプリケーションプログラムの
ソースイメージの先頭まで検索し、条件を参照している
命令が存在しない場合にはブロック１−８によって５Ｎ
ＱＩ側に進む。その命令が存在しても条件の設定である
場合には、ブロック１−４によって％ＮＯ’側に進む。
ブロック１−６によって条件を変更している命令の場合
には、この条件付き分岐命令とで繰返しループが構成さ
れているものと判断し、その範囲の命令群をこの条件付
き分岐命令の条件の一つである繰返し回数分だけブロッ
ク１−６によって生成する。ブロック０−２においては
、次の処理のために制御スイッチ０−１を％ｌＮに設定
する。
には、この条件付き分岐命令とで繰返しループが構成さ
れているものと判断し、その範囲の命令群をこの条件付
き分岐命令の条件の一つである繰返し回数分だけブロッ
ク１−６によって生成する。ブロック０−２においては
、次の処理のために制御スイッチ０−１を％ｌＮに設定
する。
制御スイッチＱ−１が１１１のときにはブロック１−１
ＳＬに進み、この命令が条件付き分岐命令である場合に
は新規の繰返しループを構成するものとして、ブロック
Ｏ−８において制御スイッチＱ−１を％ＩＩに設定して
ブロック１−２の処理に進む。ブロック２−１において
上記命令が無条件分岐命令ではない場合には、ブロック
３−１において先に検出されている条件付き命令の条件
となっているデータを参照する。変更している命令のと
きには、ブロック３−２において、その命令のアプリケ
ーションプログラムのソースイメージにおける位置をセ
ーブしておく。ブロック２−１において上記命令が無条
件分岐命令である場合には、ブロック３−２４こよって
セーブされている条件付き変更命令の位置、およびブロ
ック１−２によってセーブされている条件付き分岐命令
のアプリケーションプログラムのソースイメージでの位
置が、ブロック２−２において無条件分岐命令の分岐先
位置と比較される。この無条件分岐命令の分岐先位置が
後方にあるとき、この無条件分岐命令の位置と分岐先と
の範囲は繰返しループを構成しているものとし、ブロッ
ク１−６ａによってね返しループの回数分だけ、ループ
範囲の命令群を生成する。この場合、その範囲に含まれ
る条件付き分岐命令については、機能を無効にする必要
がある。
ＳＬに進み、この命令が条件付き分岐命令である場合に
は新規の繰返しループを構成するものとして、ブロック
Ｏ−８において制御スイッチＱ−１を％ＩＩに設定して
ブロック１−２の処理に進む。ブロック２−１において
上記命令が無条件分岐命令ではない場合には、ブロック
３−１において先に検出されている条件付き命令の条件
となっているデータを参照する。変更している命令のと
きには、ブロック３−２において、その命令のアプリケ
ーションプログラムのソースイメージにおける位置をセ
ーブしておく。ブロック２−１において上記命令が無条
件分岐命令である場合には、ブロック３−２４こよって
セーブされている条件付き変更命令の位置、およびブロ
ック１−２によってセーブされている条件付き分岐命令
のアプリケーションプログラムのソースイメージでの位
置が、ブロック２−２において無条件分岐命令の分岐先
位置と比較される。この無条件分岐命令の分岐先位置が
後方にあるとき、この無条件分岐命令の位置と分岐先と
の範囲は繰返しループを構成しているものとし、ブロッ
ク１−６ａによってね返しループの回数分だけ、ループ
範囲の命令群を生成する。この場合、その範囲に含まれ
る条件付き分岐命令については、機能を無効にする必要
がある。
（発明の効果）
以上説明したように本発明は、繰返しループ内の命令を
繰返し、ループ回数分だけ生成することにより、分岐命
令の実行を削除することができ、アプリケーションプロ
グラムの実行時間を短縮することが可能であり、情報処
理システムの高速化が図れるという効果がある。
繰返し、ループ回数分だけ生成することにより、分岐命
令の実行を削除することができ、アプリケーションプロ
グラムの実行時間を短縮することが可能であり、情報処
理システムの高速化が図れるという効果がある。
第１図は、繰返しループの最適化による情報処理システ
ムの高速化方式を実現する一実施例を示す説明図である
。 第２図は、第１図の処理を実行する情報処理システムの
一実施例を示すブロック図である。 第３図は、繰返しループを含むアプリケーションプログ
ラムの構成例を示すフローチャートである。 １１−−・中央処理装置 １２・−・主記憶装置 １３・拳・外部記憶装置 １４・・・入力装置 ０−１〜０−８．１−１〜］−６＋１−１ａ＊１−６８
、２−１ 、２−２ 、３−１ 、３−２−・・・・
・処 理
ムの高速化方式を実現する一実施例を示す説明図である
。 第２図は、第１図の処理を実行する情報処理システムの
一実施例を示すブロック図である。 第３図は、繰返しループを含むアプリケーションプログ
ラムの構成例を示すフローチャートである。 １１−−・中央処理装置 １２・−・主記憶装置 １３・拳・外部記憶装置 １４・・・入力装置 ０−１〜０−８．１−１〜］−６＋１−１ａ＊１−６８
、２−１ 、２−２ 、３−１ 、３−２−・・・・
・処 理
Claims (1)
- アプリケーションプログラムの実行時に繰返しループで
あることを認識するための認識手段と、繰返しループの
回数だけ前記繰返しループに含まれる命令を生成するた
めの命令生成手段とを具備して構成したことを特徴とす
る繰返しループの最適化による情報処理システムの高速
化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24091786A JPS6394332A (ja) | 1986-10-09 | 1986-10-09 | 繰返しル−プの最適化による情報処理システムの高速化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24091786A JPS6394332A (ja) | 1986-10-09 | 1986-10-09 | 繰返しル−プの最適化による情報処理システムの高速化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6394332A true JPS6394332A (ja) | 1988-04-25 |
Family
ID=17066582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24091786A Pending JPS6394332A (ja) | 1986-10-09 | 1986-10-09 | 繰返しル−プの最適化による情報処理システムの高速化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6394332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606698A (en) * | 1993-04-26 | 1997-02-25 | Cadence Design Systems, Inc. | Method for deriving optimal code schedule sequences from synchronous dataflow graphs |
-
1986
- 1986-10-09 JP JP24091786A patent/JPS6394332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606698A (en) * | 1993-04-26 | 1997-02-25 | Cadence Design Systems, Inc. | Method for deriving optimal code schedule sequences from synchronous dataflow graphs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Equivalence checking of scheduling with speculative code transformations in high-level synthesis | |
| Lomuscio et al. | Automatic verification of knowledge and time with NuSMV | |
| Chatterjee et al. | The complexity of partial-observation stochastic parity games with finite-memory strategies | |
| GB1284421A (en) | Data processing apparatus | |
| Florescu et al. | Efficient mobility pattern stream matching on mobile devices | |
| Chakrabarti | Algorithms for searching explicit AND/OR graphs and their applications to problem reduction search | |
| JPS62208167A (ja) | ベクトル処理装置 | |
| KR102147355B1 (ko) | 프로그램 변환 방법 및 장치 | |
| JPS6394332A (ja) | 繰返しル−プの最適化による情報処理システムの高速化方式 | |
| Mohanty et al. | A survey on update parameters of nonlinear conjugate gradient methods | |
| Bang-Jensen et al. | Fast algorithms for finding hamiltonian paths and cycles in in-tournament digraphs | |
| JPH06282600A (ja) | 論理シミュレーション装置 | |
| Kłopotek | Cyclic Bayesian network–Markov process approach | |
| KR20020039696A (ko) | 영상 처리 방법, 영상 처리 장치 및 컴퓨터 프로그램 | |
| CN112270142B (zh) | 一种面向人机交互的流场可视化管线动态构建方法及装置 | |
| Nakayama et al. | Source code pattern as anchored abstract syntax tree | |
| JP4298333B2 (ja) | 充足可能解列挙システム | |
| Kalenkova | Application of if-conversion to verification and optimization of workflows | |
| Gerbessiotis et al. | Parallel priority queue and list contraction: The BSP approach | |
| JPH022425A (ja) | 多方向分岐演算の高速化方法 | |
| CN112651198A (zh) | 非因果电路划分的方法及门级电路并行仿真的方法 | |
| JPH04252336A (ja) | プログラム最適化処理装置 | |
| EP0347112A2 (en) | Computer design facilitation | |
| Thirer | A novel pipeline based FPGA implementation of a genetic algorithm | |
| CN115237264A (zh) | 一种字符输入方法、系统及电子设备 |