JPS639382A - Waveform processing circuit for television synchronizing signal - Google Patents

Waveform processing circuit for television synchronizing signal

Info

Publication number
JPS639382A
JPS639382A JP61153193A JP15319386A JPS639382A JP S639382 A JPS639382 A JP S639382A JP 61153193 A JP61153193 A JP 61153193A JP 15319386 A JP15319386 A JP 15319386A JP S639382 A JPS639382 A JP S639382A
Authority
JP
Japan
Prior art keywords
signal
period
synchronization
delay
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61153193A
Other languages
Japanese (ja)
Inventor
Yuji Honma
本間 雄二
Yasuhito Kobayashi
小林 靖仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Toshiba TEC Corp
Original Assignee
Fuji Photo Film Co Ltd
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd, Tokyo Electric Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP61153193A priority Critical patent/JPS639382A/en
Publication of JPS639382A publication Critical patent/JPS639382A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To reproduce and display a stable still picture by outputting cutting pulse for synchronization in vertical synchronizing period in delay period and synthesizing the cutting pulse for synchronization to non-delayed vertical synchronizing signals. CONSTITUTION:A monostable multivibrator 9 operates only in a delay period. When a C.Sync signal becomes H level, and a vertical synchronizing period comes, only one pulse signal is outputted as cutting pulse for synchronization corresponding to horizontal synchronizing signal in a delayed vertical synchronizing period. Such operation is not executed in non-delay period. When reproduction is made by television by such frame signals, reproduction and display are executed as before in the field in non-delay period, and reproduction and display are controlled by a vertical synchronizing signal delayed by 0.25H from a non-delay period in the field of a 0.5H delay period. Even when the image of any kind of pattern is reproduced, the vertical oscillation of the image does not occur, and the stable state of display can be obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通常のテレビジョン受像機を用いて静止画等
を再生表示する電子スチルカメラ再生装置等におけるテ
レビジョン同期信号波形処理回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a television synchronization signal waveform processing circuit in an electronic still camera reproducing device or the like that reproduces and displays still images using a normal television receiver.

従来の技術 近年、カメラで撮影した写真画像を回転ディスクに磁気
的に記録し、この写真画像を静止画としてテレビジョン
の画面に再生表示するようにした電子スチルカメラ等が
市販されている。ここに、映像信号は回転ディスク上の
複数の同心円状のトラックに1トラック−1画面、つま
り1回転−1フイールドの関係で記録されている。
2. Description of the Related Art In recent years, electronic still cameras and the like have been commercially available which magnetically record photographic images taken by a camera on a rotating disk and reproduce and display the photographic images as still images on a television screen. Here, video signals are recorded on a plurality of concentric tracks on a rotating disk in a relationship of one track-one screen, that is, one rotation-one field.

ところで、通常のテレビジョン標準方式では1/2イン
タレース走査(飛越し走査)方式が採用されている。例
えば、NT S C方式では、1フイールドの水平走査
線数が262,5Hであり、2フィールド、即ち1フレ
ームで縞走査線数が525Hとなるように設定されてい
る。このようなテレビジョンにより1トラツクに1フイ
ールド(即ち、262.5Hの水平走査線)の映像信号
が記録されている電子スチルカメラの回転ディスクなど
を再生する場合には、記録の継目部分が問題となる。即
ち、回転ディスクを連続的に回転させながら同一トラッ
ク上の映像信号(各フィールドとも常に同一映像信号と
なる)を読取る訳であるが。
By the way, a 1/2 interlaced scanning (interlaced scanning) scheme is adopted as an ordinary television standard scheme. For example, in the NTSC system, the number of horizontal scanning lines in one field is 262.5H, and the number of striped scanning lines in two fields, that is, one frame, is set to be 525H. When playing back a rotating disk of an electronic still camera on which a video signal of one field (i.e., 262.5H horizontal scanning line) is recorded on one track using such a television, problems arise at the seams of recording. becomes. That is, the video signal on the same track (always the same video signal in each field) is read while the rotating disk is continuously rotated.

記録の継目(即ち、始点=終点)において水平同期は0
.5H1つまり水平同期周期の1/2分だけ各フィール
ド毎にずれることとなり、通常のテレビジョン受像機で
再生する場合には画面に歪みを生じ、正常な静止画表示
は不可能となる。
Horizontal synchronization is 0 at the recording seam (i.e. start point = end point)
.. Each field is shifted by 5H1, that is, 1/2 of the horizontal synchronization period, and when reproduced on a normal television receiver, the screen becomes distorted and normal still image display becomes impossible.

従って、1フィールド繰返し再生信号をトラック上の記
録継目から1フイールド毎に1/2水平同期周期分とな
る0、5Hの遅延回路を交互に通して、これらを合成す
ることによって水平同期の連続した再生信号を作成する
必要がある。第8図はこのような再生信号処理を示すも
ので、スルー信号によるフィールド再生信号と0.5H
遅延回路を通した0、5Hデイレ一信号とを1フイール
ド毎にスイッチングパルスSWPにより交互に選択し、
これらを交互に合成したフレーム信号(ビデオ信号)を
得るものである。なお、PGは回転ディスクの1回転毎
に生じて1フイールドを規制するパルスジェネレータで
ある。なお、再生信号中にHで示すパルスは水平同期信
号であり、■で示すパルスは垂直同期信号である。より
具体的には、第8図中にフレーム信号の一部を拡大して
示すように画像信号はIH並びの水平同期信号間に載せ
られているものであるが、垂直同期付近においては0,
5H並びの複数の等価パルスが存在し、これらの等価パ
ルス6個分、従って3H分が垂直同期信号Vとされてい
る。
Therefore, by passing the 1-field repeated playback signal alternately through 0 and 5H delay circuits corresponding to 1/2 horizontal synchronization period for each field from the recording joint on the track, and by synthesizing these, the horizontal synchronization continues. It is necessary to create a playback signal. Figure 8 shows such reproduction signal processing, in which a field reproduction signal by a through signal and a 0.5H
The 0 and 5H delay signals passed through the delay circuit are alternately selected for each field by a switching pulse SWP,
A frame signal (video signal) is obtained by alternately combining these signals. Note that PG is a pulse generator that is generated every rotation of the rotating disk and regulates one field. Note that the pulses indicated by H in the reproduced signal are horizontal synchronizing signals, and the pulses indicated by ■ are vertical synchronizing signals. More specifically, as shown in an enlarged view of a part of the frame signal in FIG. 8, the image signal is placed between the horizontal synchronization signals in the IH row, but near the vertical synchronization, the image signal is 0,
There are a plurality of equivalent pulses arranged in a 5H arrangement, and the vertical synchronization signal V is made up of six of these equivalent pulses, ie, 3H.

ところで、このような垂直同期信号■は常に0.58分
の遅延回路を通さないようにすれば、テレビジョン標準
方式としての1/2インタレース走査となるものの、こ
のような再生静止画像には次のような欠点がある。例え
ば、1つの走査線のみ白画像でその前後の走査線では黒
画像、又はある走査線が白画像と黒画像との境界となる
ような場合には、その表示ラスターが0,5H遅延しな
いラスターと、0.5H遅延したラスターとが1フイー
ルド毎に1走査線間隔だけ上下に振動することになる。
By the way, if such a vertical synchronization signal ■ does not always pass through a delay circuit of 0.58 minutes, it will be 1/2 interlaced scanning as the television standard system, but for such reproduced still images, It has the following drawbacks: For example, if one scanning line is a white image and the scanning lines before and after it are black images, or if a certain scanning line forms a boundary between a white image and a black image, the displayed raster is a raster that does not have a delay of 0.5H. The raster delayed by 0.5H vibrates up and down by one scanning line interval for each field.

この結果、静止画像の表示状態は上下に振動する不安定
なものとなる。
As a result, the display state of the still image becomes unstable as it vibrates up and down.

このように上下に振動する点について、第9図を参照し
て説明する。この図では、説明を簡単にするため、1フ
イールドが4.5Hの水平走査線により構成されている
場合を想定しており、同期パルスのみ抽出して示してい
る。まず、(a)に示すような再生信号の同期パルスを
(b)に示すようにフィールド毎に垂直同期信号■をも
含めて005H遅延させた場合を考える。この(b)に
示すような同期パルスによる場合、垂直走査波形は垂直
同期パルス■によって動作するものであり、通常のテレ
ビジョン受像機では(c)に実線で示すような垂直走査
波形となることが確認された。このような状態では、例
えば水平同期パルスH中の番号2で示すものは、非遅延
期間中の上下位置に対して、0.5H遅延期間中では上
の位置にずれた状態となる。一方、(a)のような同期
パルスを垂直同期パルス■のみ常に非遅延とした(d)
に示すような同期パルスとした場合について考える。つ
まり、これは標準の1/2インタレース走査となるもの
であり、垂直走査波形は(C)に一点鎖線で示すような
状態となる。この場合には、非遅延期間中に対して0.
5H遅延期間中では水平走査位置が下の位置にずれてし
まうものである。
The point of vertical vibration will be explained with reference to FIG. 9. In this figure, in order to simplify the explanation, it is assumed that one field is composed of 4.5H horizontal scanning lines, and only synchronization pulses are extracted and shown. First, consider the case where the synchronization pulse of the reproduced signal as shown in (a) is delayed by 005H for each field including the vertical synchronization signal (■) as shown in (b). In the case of a synchronization pulse as shown in (b), the vertical scanning waveform is operated by the vertical synchronization pulse ■, and in a normal television receiver, the vertical scanning waveform is as shown by the solid line in (c). was confirmed. In such a state, for example, the number 2 in the horizontal synchronizing pulse H is shifted to an upper position during the 0.5H delay period compared to its upper and lower positions during the non-delay period. On the other hand, for the synchronization pulses like (a), only the vertical synchronization pulse ■ is always non-delayed (d)
Consider the case of synchronized pulses as shown in . In other words, this is standard 1/2 interlaced scanning, and the vertical scanning waveform is as shown by the dashed line in (C). In this case, 0.0 for the non-delay period.
During the 5H delay period, the horizontal scanning position shifts to the lower position.

発明が解決しようとする間m点 結局、1フイールド毎に交互に0.5H遅延させるだけ
では垂直同期パルスの遅延・非遅延にかかわらず表示画
像が非遅延期間と遅延期間とで上下にずれてしまうもの
である。この結果、画像によっては非常に見苦しい表示
状態となってしまう。
In the end, if we only delay 0.5H alternately for each field, the displayed image will shift vertically between the non-delay period and the delay period, regardless of whether the vertical synchronization pulse is delayed or not. It's something to put away. As a result, some images may be displayed in a very unsightly manner.

問題点を解決するための手段 水平同期信号のフィールド間の整合性を確保するため、
1/2インタレースによるテレビジョン映像信号の1フ
ィールド繰返し再生信号がフィールド繰返し周期毎に交
互に入力される1/2水平同期周期分の遅延回路を備え
る構成を基本とする。
Means to solve the problem To ensure consistency between fields of horizontal synchronization signal,
The basic configuration includes a delay circuit corresponding to a 1/2 horizontal synchronization period to which a 1-field repetitive reproduction signal of a 1/2 interlaced television video signal is input alternately every field repetition period.

そして、垂直同期信号については遅延期間中であっても
制御信号によって遅延させないスルー信号を出力させる
ようにする。一方では、このような遅延回路に対して、
遅延回路による遅延期間中における垂直同期信号に対し
て1つの水平同期信号に相当する同期用切込みパルスを
出力する同期信号発生回路を設ける。更に、同期信号発
生回路から出力される同期用切込みパルスを非遅延の垂
直同期信号に対して合成して補正された垂直同期信号を
作成する波形合成回路を設ける。
As for the vertical synchronizing signal, a through signal that is not delayed by the control signal is output even during the delay period. On the other hand, for such a delay circuit,
A synchronization signal generation circuit is provided that outputs a synchronization cutting pulse corresponding to one horizontal synchronization signal for the vertical synchronization signal during the delay period by the delay circuit. Furthermore, a waveform synthesis circuit is provided which synthesizes the synchronization cutting pulse outputted from the synchronization signal generation circuit with the non-delayed vertical synchronization signal to create a corrected vertical synchronization signal.

作用 基本的には、1フィールド繰返し再生信号は遅延しない
スルー信号と遅延回路により1/2水平同期周期分だけ
遅延させたディレー信号とが各フィールド毎に出力され
る。しかし、遅延回路による遅延期間中であっても垂直
同期信号としては制御信号によってスルー信号によるも
のが出力される。そして、遅延期間中の垂直同期信号に
対しては1つの水平同期信号に相当する同期用切込みパ
ルスが出力され、このパルスが波形合成回路によってス
ルーの垂直同期信号に対して合成されることにより、遅
延フィールドの垂直同期信号は実質的にタイミングが若
干遅れたものとなる。このように修正された垂直同期信
号を用いることにより、遅延フィールドのラスター位置
は非遅延フィールドのラスター位置と実質的に同一位置
となってテレビジョン画面に再生される。
Basically, for each field, a through signal which is not delayed and a delayed signal which is delayed by 1/2 horizontal synchronization period by a delay circuit are outputted for each field. However, even during the delay period caused by the delay circuit, a through signal is output as the vertical synchronization signal depending on the control signal. Then, a synchronization cut pulse corresponding to one horizontal synchronization signal is output for the vertical synchronization signal during the delay period, and this pulse is synthesized with the through vertical synchronization signal by the waveform synthesis circuit, so that The vertical synchronization signal of the delay field is substantially delayed in timing. By using the vertical synchronization signal modified in this manner, the raster position of the delayed field is reproduced on the television screen at substantially the same position as the raster position of the non-delayed field.

実施例 本発明の一実施例を第1図ないし第6図に基づいて説明
する。まず、概略構成を第2図のブロック図に示す。再
生ヘッド1により読取ったあるトラックの再生信号をヘ
ッドアンプ2に入力させ、増幅した後、一方は非遅延状
態のスルー信号とし、他方では1/2水平同期周期分の
0.5H遅延回路3を通した0、58デイレ一信号とし
て復調回路(FM)4に入力させる。ここで、復調回路
4ではこれらのスルー信号と0.5Hデイレ一信号とを
swp(y)信号(Yは輝度信号を意味する)により各
フィールド毎に交互に切換える。そして、復調された信
号を一方では同期信号分離回路5により分離したコンポ
ジット・シンク(C−Sync )信号とし、これを同
期信号発生回路6を通して同期信号を発生させ、復調回
路4により復調された信号とを波形合成回路7で合成処
理してフレーム信号(ビデオ信号)として受像機に出力
させるものである。ここに、スイッチングパルスSWP
は1フイールド毎にHレベルとLレベルとが切換えられ
ることによりスルー信号と0.58デイレ一信号とを選
択するものであるが、5WP(Y)はこの内、ディレー
期間中において垂直同期期間のみはスルー信号選択状態
となるものである。
Embodiment An embodiment of the present invention will be explained based on FIGS. 1 to 6. First, the schematic configuration is shown in the block diagram of FIG. A playback signal of a certain track read by the playback head 1 is input to the head amplifier 2, and after amplification, one side is converted into a non-delayed through signal, and the other side is set to a 0.5H delay circuit 3 corresponding to 1/2 horizontal synchronization period. The signal is input to the demodulation circuit (FM) 4 as a 0.58 delay signal. Here, in the demodulation circuit 4, these through signals and the 0.5H delay signal are alternately switched for each field by a swp(y) signal (Y means a luminance signal). The demodulated signal is then separated into a composite sync (C-Sync) signal by a synchronization signal separation circuit 5, which is then passed through a synchronization signal generation circuit 6 to generate a synchronization signal. A waveform synthesis circuit 7 synthesizes these signals and outputs them to a receiver as a frame signal (video signal). Here, switching pulse SWP
5WP(Y) selects between a through signal and a 0.58 delay signal by switching between H level and L level for each field, but 5WP(Y) selects only the vertical synchronization period during the delay period. is a through signal selection state.

ここに、同期信号発生回路6及び波形合成回路7の具体
的な構成を第1図の回路図に示す。まず、S W P信
号を反転させた信号swpとC−5yncとがダイオー
ドD、、D2によるA N Dケート8に入力されてい
る。これらのダイオードD、、 D、は5■の電源に接
続された抵抗R1とコンデンサC1との直列回路の接続
中点に対して接続されている。
Here, the specific configuration of the synchronization signal generation circuit 6 and the waveform synthesis circuit 7 is shown in the circuit diagram of FIG. First, a signal swp, which is an inversion of the SWP signal, and a C-5ync are input to an A N D gate 8 including diodes D, , D2. These diodes D, , D, are connected to the midpoint of a series circuit of a resistor R1 and a capacitor C1 connected to a power supply.

又、この接続中点に対して2個のダイオードD I ’
ID、が接続されている3そして、ダイオードD、には
トランジスタTr、のベースが接続されている5このト
ランジスタTr、 のコレクタ・エミッタに対しては抵
抗Raと抵抗Rhとが各々接続され、抵抗Rbとエミッ
タ間の中点は電源に接続された抵抗R2とコンデンサC
2との直列回路の中点に接続されている。このような抵
抗Rb等を用いるのは、温度の影響をなくすためである
が、温度影響を無視し得る場合であれば抵抗Rbに代え
てダイオードでもよい(第6図の変形例ではダイオード
D。
Also, two diodes DI' are connected to this connection midpoint.
ID, is connected to the diode D, and the base of the transistor Tr is connected to the diode D. A resistor Ra and a resistor Rh are connected to the collector and emitter of the transistor Tr, respectively. The midpoint between Rb and the emitter is the resistor R2 and capacitor C connected to the power supply.
It is connected to the midpoint of the series circuit with 2. The purpose of using such a resistor Rb is to eliminate the influence of temperature, but if the influence of temperature can be ignored, a diode may be used instead of the resistor Rb (diode D is used in the modification shown in FIG. 6).

を用いた場合を示す)。又、このトランジスタTr1 
のコレクタはCMO3構成の単安定マルチバイブレータ
9のB端子に接続されている。この単安定マルチバイブ
レータ9のA端子は接地され、出力端子Qは波形合成回
路7に対して出力されている。即ち、抵抗R3を介して
スイッチングトランジスタTr、のベースに入力されて
いる。このトランジスタTr、のエミッタ側にはコンデ
ンサC3が接続され、両者の接続中点は電源に接続した
抵抗R4,R,、R,の抵抗R1に対して接続されてい
る。又、トランジスタTr、のコレクタは復調された再
生信号の信号ライン、即ち抵抗R? IRlの中点に対
して接続されている。更に、前記単安定マルチバイブレ
ータ9のリセット端子CDには電源に対して接続した抵
抗R3とコンデンサC4との中点が接続されている。そ
して、この中点と前記トランジスタTr、のコレクタと
の間にはダイオードD、を介して抵抗R1゜が接続され
ている。
). Moreover, this transistor Tr1
The collector of is connected to the B terminal of a monostable multivibrator 9 having a CMO3 configuration. The A terminal of this monostable multivibrator 9 is grounded, and the output terminal Q is output to the waveform synthesis circuit 7. That is, it is input to the base of the switching transistor Tr via the resistor R3. A capacitor C3 is connected to the emitter side of the transistor Tr, and the midpoint between the two is connected to the resistor R1 of the resistors R4, R,, R, connected to the power supply. Further, the collector of the transistor Tr is connected to the signal line of the demodulated reproduction signal, that is, the resistor R? It is connected to the midpoint of IRl. Further, the reset terminal CD of the monostable multivibrator 9 is connected to the midpoint between a resistor R3 and a capacitor C4 connected to the power supply. A resistor R1° is connected via a diode D between this midpoint and the collector of the transistor Tr.

このような構成において、この回路の単安定マルチバイ
ブレータ9はディレー期間のみ動作する。
In such a configuration, the monostable multivibrator 9 of this circuit operates only during the delay period.

つまり、ANDゲート8はS W PがHレベルの時、
即ち0.58デイレ一期間中のみC−3yncの入力を
可能とする。このC−8ynC信号がHレベルになると
、抵抗R1及びコンデンサCIによる時定数で充電する
が、第3図に示すように水平同期期間ではC−8ync
のHレベル期間が短いため、トランジスタTr、がオン
するには至らない。しかし、垂直同期期間になると、C
−3ynCのHレベル期間が長くなるため、抵抗R1及
びコンデンサC1による時定数(現状では、10−15
μs程度)で徐々に充電される。これにより、トランジ
スタTr、 がオンする。このトランジスタTr。
In other words, when SWP is at H level, AND gate 8
That is, input of C-3 sync is allowed only during one period of 0.58 days. When this C-8ynC signal becomes H level, it is charged with the time constant of resistor R1 and capacitor CI, but as shown in Fig. 3, during the horizontal synchronization period, C-8ynC
Since the H level period of Tr is short, the transistor Tr does not turn on. However, during the vertical synchronization period, C
Since the H level period of -3ynC becomes longer, the time constant due to resistor R1 and capacitor C1 (currently 10-15
(on the order of μs). This turns on the transistor Tr. This transistor Tr.

のオンによる立下がりによって単安定マルチバイブレー
タ9がトリガされて出力端子Qから第3図の信号Eで示
すようなパルス出力を出力する。この時、単安定マルチ
バイブレータ9のリセット端子CDは初期状態では抵抗
R3とコンデンサC4とによる時定数でHレベルに維持
されてリセットされていない状態にあるが、トランジス
タTr、のオンにより入力端子BがLレベル(0,4■
)に落ちる。よって、D点の波形は抵抗R,,R,。と
コンデンサC4によってLレベル(1,4V)に落ちる
。このD点がLレベルに落ちることで単安定マルチバイ
ブレータ9はリセット状態となる。
The monostable multivibrator 9 is triggered by the falling edge caused by turning on, and outputs a pulse output from the output terminal Q as shown by the signal E in FIG. At this time, the reset terminal CD of the monostable multivibrator 9 is initially maintained at the H level by the time constant of the resistor R3 and the capacitor C4 and is not reset, but the input terminal B is L level (0,4■
)fall into. Therefore, the waveform at point D is the resistance R,,R,. and drops to L level (1.4V) by capacitor C4. When this point D falls to the L level, the monostable multivibrator 9 enters the reset state.

よって、単安定マルチバイブレータ9は信号Eで示した
唯1つのパルス信号を遅延された垂直同期期間中におい
て水平同期信号に相当する同期用切込みパルスとして出
力することになる。
Therefore, the monostable multivibrator 9 outputs only one pulse signal indicated by the signal E as a synchronization cutting pulse corresponding to the horizontal synchronization signal during the delayed vertical synchronization period.

より具体的には第4図に示すようにトランジスタTr、
はコンデンサC8の充電動作の分だけ遅れたタイミング
でオンし、単安定マルチバイブレータ9もこのタイミン
グで動作する。これにより、単安定マルチバイブレータ
9からの出力である同期用切込みパルスは垂直同期開始
タイミングから0.25H分遅れたタイミングで出力さ
れる。
More specifically, as shown in FIG.
is turned on at a timing delayed by the charging operation of capacitor C8, and monostable multivibrator 9 also operates at this timing. As a result, the synchronization cutting pulse output from the monostable multivibrator 9 is output at a timing delayed by 0.25H from the vertical synchronization start timing.

このような同期用切込みパルスはトランジスタTr、 
 を介して信号ラインに出力されて合成されることによ
り、0.58デイレ一期間では垂直同期信号のタイミン
グがスルー期間のものと比べると0.25H分遅れた垂
直同期信号として出ノJされる。つまり、単安定マルチ
バイブレータ9がリセットされている期間が、5WP(
Y)信号が0゜5デイレ一期間中において垂直同期期間
のみスルー状態とする期間に相当するものであり、0.
5Hディレー期間中の垂直同期信号が0.258遅れた
信号に補正されることになる。そして、非遅延期間中に
おいてはこのような動作を一切行なわない。よって、同
期用切込みパルスは垂直同期2回に1個、つまり1フレ
ームで1個だけ0.5Hデイレーのフィールドに対して
のみ挿入されることになる。
Such a synchronizing cutting pulse is generated by a transistor Tr,
By being output to the signal line through the signal line and being synthesized, the timing of the vertical synchronization signal is outputted as a vertical synchronization signal delayed by 0.25H in one period with a delay of 0.58H compared to that in the through period. . In other words, the period during which the monostable multivibrator 9 is reset is 5WP (
Y) Corresponds to the period in which the signal is in a through state only during the vertical synchronization period during one period of 0°5 delay, and 0.
The vertical synchronization signal during the 5H delay period is corrected to a signal delayed by 0.258. Such operations are not performed at all during the non-delay period. Therefore, one synchronizing cutting pulse is inserted for every two vertical synchronizations, that is, one per frame, only for the 0.5H delay field.

このような動作を第8図の従来例に対比させた第5図に
示す。この再生信号処理のタイミングチャートでは、ま
ず、swp(y)が0.5Hデイレ一期間中であっても
垂直同期期間中は反転して非遅延状態(スルー状態)と
なっていることが示され、この期間に対応してフレーム
信号にはスルーの垂直同期′信号に同期用切込みパルス
が合成されていることが示されている。この第5図に示
すようなフレーム信号によってテレビジョンで再生すれ
ば、非遅延期間のフィールドでは従来通り再生表示され
、0.5)!遅延期間のフィールドでは非遅延期間より
も0,25H遅れた垂直同期信号により制御されて再生
表示される。このような非遅延期間のフィールドの再生
表示によれば、0. 5H遅延期間中であっても、ラス
ター位置は常に同一であり、どのような絵柄の画像再生
時であっても、その画像が上下に振動するような状態が
なく、安定した表示状態となる。
Such an operation is shown in FIG. 5, which compares it with the conventional example shown in FIG. The timing chart of this reproduction signal processing shows that even if swp(y) is in a 0.5H delay period, it is inverted and in a non-delayed state (through state) during the vertical synchronization period. , it is shown that the frame signal corresponds to this period, and the synchronization cut pulse is synthesized with the through vertical synchronization signal. If the frame signal as shown in FIG. 5 is played back on a television, the field in the non-delay period will be played back and displayed as before, and 0.5)! In the delay period field, reproduction and display is controlled by a vertical synchronizing signal delayed by 0.25H from the non-delay period. According to the reproduction display of the field in such a non-delay period, 0. Even during the 5H delay period, the raster position is always the same, and no matter what picture image is reproduced, the image does not vibrate up and down, resulting in a stable display state.

つまり、このようなラスター位置が常に一定であること
は、第9図に対比して示す第6図によればより明確であ
る。この第6図では、0.5H遅延期間の垂直同期信号
のタイミングが非遅延期間の垂直同期信号に対して同期
用切込みパルスによって0.25Hのタイミングだけ遅
れることにより、二のように補正された垂直同期信号に
よる水平走査線が非遅延期間のものでも同一線上に位置
して上下のずれのないことを示しているものである。
In other words, it is clearer from FIG. 6, which is shown in contrast to FIG. 9, that such raster positions are always constant. In this Figure 6, the timing of the vertical synchronization signal in the 0.5H delay period is delayed by the timing of 0.25H with respect to the vertical synchronization signal in the non-delay period by the synchronization cutting pulse, and the timing is corrected as shown in 2. This shows that even if the horizontal scanning lines based on the vertical synchronizing signal are in a non-delay period, they are located on the same line and there is no vertical shift.

なお、本実施例は、1フイ一ルド記録方式のものの再生
であれば、磁気記録に限らず、光記録、凹凸記録して回
転ディスクによるものでもよいが、これらに代えてE−
E光入力の場合には本来の1/2インタレースによるテ
レビジョン映像信号が入力されるので、本実施例のよう
な同期用切込みパルスを垂直同期信号に代えて挿入する
ことは避ける必要がある。この場合には、単安定マルチ
バイブレータ9のA端子にRFC信号を入力して、この
回路を切り離せばよい。
Note that this embodiment is not limited to magnetic recording, as long as it is a one-field recording method, optical recording, uneven recording, and rotating disks may be used; however, instead of these, E-
In the case of E optical input, since the original 1/2 interlaced television video signal is input, it is necessary to avoid inserting a synchronization cutting pulse as in this embodiment in place of the vertical synchronization signal. . In this case, the RFC signal may be input to the A terminal of the monostable multivibrator 9 to disconnect this circuit.

第7図は変形例を示すものである。基本的には、第1図
に示した場合と同様であるが、トランジスタTr、に対
する入力側にはC−5yncのみを入力させる。又、単
安定マルチバイブレータ9に代えて、2個のトランジス
タT r、、 T r、及び複数の抵抗R、、〜R2゜
、コンデンサC,,C,及びダイオードD7〜D1、を
含む回路構成としたものである。ここに、ダイオードD
、〜D、はORゲート10を構成するものであり、ダイ
オードDアにはトランジスタTr3のコレクタ側からの
出力が入力され、ダイオードD、にはトランジスタTr
、のコレクタからの出力が入力され、ダイオードD。
FIG. 7 shows a modification. Basically, it is the same as the case shown in FIG. 1, but only C-5ync is input to the input side of the transistor Tr. Moreover, instead of the monostable multivibrator 9, a circuit configuration including two transistors Tr, Tr, a plurality of resistors R, . This is what I did. Here, diode D
, ~D constitute the OR gate 10, the output from the collector side of the transistor Tr3 is input to the diode D, and the output from the collector side of the transistor Tr3 is input to the diode D.
, the output from the collector of diode D is input.

にはカラー信号のスイッチングパルス5WP(C)(S
WP(Y)に相当する)が入力されている。このような
構成によっても、0.5Hの遅延期間のフィールド中の
垂直同期期間中には1つの同期用切込みパルスがトラン
ジスタTr2に出力され。
is the color signal switching pulse 5WP(C)(S
(corresponding to WP(Y)) is input. Even with this configuration, one synchronization cutting pulse is output to the transistor Tr2 during the vertical synchronization period in the field of the 0.5H delay period.

波形合成に供される。Used for waveform synthesis.

発明の効果 本発明は、上述したように遅延期間中の垂直同期期間に
あっては垂直同期信号に対して1つの水平同期信号に相
当する同期用切込みパルスを出ノlする同期信号発生回
路を設け、かつ、非遅延の垂直同期信号に対してこの同
JtJJ用切込みパルスを合成させる波形合成回路を設
けたので、遅延されるフィールドの垂直同期信号は非遅
延期間の垂直同期信号を同期用切込みパルスによって若
干遅れたタイミングのものに補正されることになり、こ
のような垂直同期信号により同期制御を行なうことで遅
延フィールドのラスター位置も非遅延フィールドのラス
ター位置と実質的に同じ位置となり、よって、ラスター
位置のずれが全く生じないため、どのような絵柄の場合
であっても上下振動状態のない安定した静止画の再生表
示を行なうことができるものである。
Effects of the Invention As described above, the present invention includes a synchronization signal generation circuit that outputs a synchronization cutting pulse corresponding to one horizontal synchronization signal to a vertical synchronization signal during the vertical synchronization period during the delay period. Since a waveform synthesis circuit is provided that synthesizes this same JtJJ notch pulse with the non-delayed vertical synchronization signal, the vertical synchronization signal of the field to be delayed can be combined with the vertical synchronization signal of the non-delayed period into the synchronization notch pulse. The timing is corrected to a slightly delayed timing due to the pulse, and by performing synchronization control using such a vertical synchronization signal, the raster position of the delayed field becomes substantially the same as the raster position of the non-delayed field. Since there is no raster position shift, stable still images can be reproduced and displayed without vertical vibration, no matter what kind of picture the picture is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は概略
ブロック図、第3図は第1図の回路の動作波形図、第4
図は第3図の一部を拡大して示す動作波形図、第5図は
再生信号処理のタイミングチャート、第6図は上下振動
状態の発生しない状態を示すタイミングチャート、第7
図は変形例を示す回路図、第8図は従来例を示す再生信
号処理のタイミングチャート、第9図はその上下振動状
態の発生する状態を示すタイミングチャートである。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a schematic block diagram, FIG. 3 is an operation waveform diagram of the circuit in FIG. 1, and FIG.
The figure is an operation waveform diagram showing an enlarged part of Fig. 3, Fig. 5 is a timing chart of reproduction signal processing, Fig. 6 is a timing chart showing a state in which vertical vibration does not occur, and Fig. 7 is a timing chart showing a state in which vertical vibration does not occur.
FIG. 8 is a circuit diagram showing a modified example, FIG. 8 is a timing chart of reproduction signal processing showing a conventional example, and FIG. 9 is a timing chart showing a state in which the vertical vibration state occurs.

Claims (1)

【特許請求の範囲】[Claims] 1/2インタレースによるテレビジョン映像信号の1フ
ィールド繰返し再生信号がフィールド繰返し周期毎に交
互に入力される1/2水平同期周期分の遅延回路を備え
たテレビジョン同期信号波形処理回路において、垂直同
期期間のタイミングのみを常に遅延させない制御信号を
生成し、前記遅延回路による遅延期間中における垂直同
期信号タイミングに対して1つの水平同期信号に相当す
る同期用切込みパルスを出力する同期信号発生回路を設
け、この同期用切込みパルスを前記非遅延の垂直同期信
号に合成して補正垂直同期信号を作成する波形合成回路
を設けたことを特徴とするテレビジョン同期信号波形処
理回路。
In a television synchronization signal waveform processing circuit equipped with a delay circuit corresponding to 1/2 horizontal synchronization period, a one-field repetitive playback signal of a television video signal by 1/2 interlacing is input alternately every field repetition period. A synchronization signal generation circuit generates a control signal that does not always delay only the timing of the synchronization period, and outputs a synchronization cutting pulse corresponding to one horizontal synchronization signal with respect to the vertical synchronization signal timing during the delay period by the delay circuit. A television synchronization signal waveform processing circuit comprising: a waveform synthesis circuit for synthesizing the synchronization cutting pulse with the non-delayed vertical synchronization signal to create a corrected vertical synchronization signal.
JP61153193A 1986-06-30 1986-06-30 Waveform processing circuit for television synchronizing signal Pending JPS639382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61153193A JPS639382A (en) 1986-06-30 1986-06-30 Waveform processing circuit for television synchronizing signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61153193A JPS639382A (en) 1986-06-30 1986-06-30 Waveform processing circuit for television synchronizing signal

Publications (1)

Publication Number Publication Date
JPS639382A true JPS639382A (en) 1988-01-16

Family

ID=15557080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61153193A Pending JPS639382A (en) 1986-06-30 1986-06-30 Waveform processing circuit for television synchronizing signal

Country Status (1)

Country Link
JP (1) JPS639382A (en)

Similar Documents

Publication Publication Date Title
US4498098A (en) Apparatus for combining a video signal with graphics and text from a computer
EP0096627A2 (en) Interactive computer-based information display system
US5414463A (en) Video cameras capable of switching an aspect ratio and view finders for use in the same
KR970006704B1 (en) Video signal reproducing apparatus
JPS623637B2 (en)
KR950005598B1 (en) Video disc reproducing apparatus
JPS59194583A (en) Picture display device
US4675751A (en) Processing circuit for television sync signals produced from a recording medium for performing a non-interlaced display
JPS639382A (en) Waveform processing circuit for television synchronizing signal
JPH0685587B2 (en) Playback device
KR930002595B1 (en) Tv-sync-signal processing apparatus
JP3086749B2 (en) Arithmetic averaging equipment for video equipment
JP3420355B2 (en) Stereoscopic image recording and playback device
JP2783609B2 (en) Image signal processing device
JP2982248B2 (en) Video signal display device
KR0165245B1 (en) Tv broadcasting format transformation apparatus
JPS62108683A (en) Video signal switching system
JP2513731B2 (en) Camera integrated video tape recorder
JPH01875A (en) Text blur prevention circuit in video circuit
JPH0828857B2 (en) Character blur prevention circuit in video circuit
JPH0220180A (en) Magnetic recording and reproducing device
JPS60182283A (en) Reproducer of still picture
JPH05347753A (en) Aspect ratio converting method
JPH0472884A (en) Video signal reproducing device
JPH04306098A (en) High definition video recording or reproducing device