JPS6391758A - Portable electronic computer system - Google Patents
Portable electronic computer systemInfo
- Publication number
- JPS6391758A JPS6391758A JP23663586A JP23663586A JPS6391758A JP S6391758 A JPS6391758 A JP S6391758A JP 23663586 A JP23663586 A JP 23663586A JP 23663586 A JP23663586 A JP 23663586A JP S6391758 A JPS6391758 A JP S6391758A
- Authority
- JP
- Japan
- Prior art keywords
- card
- memory card
- rom
- ram
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 2
- 101150046378 RAM1 gene Proteins 0.000 description 2
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（技術分野）
本発明は、携帯用電子計算機システムに係り、特には、
計算機本体の内部メモリを拡張するために交換可能なメ
モリカードが装着される携帯用電子計算機システムに関
する。[Detailed Description of the Invention] (Technical Field) The present invention relates to a portable computer system, and in particular:
The present invention relates to a portable electronic computer system in which a replaceable memory card is installed to expand the internal memory of the computer main body.
（従来技術）
この種のメモリカードには、ＲＡＭカード、ＲＯＭカー
ド、ＲＯＭ／ＲＡＭ１昆在カードがある。(Prior Art) This type of memory card includes a RAM card, a ROM card, and a ROM/RAM1 card.
ＲＡＭカードはデータ保存用として用いられ、ＲＯＭカ
ードは計算機本体内のソフトウェア以外のアプリケーシ
ョンソフト（例えば、データベース、ヘーシソクなど）
を外部より供給するのに用いられる。そのため、ＲＡＭ
カードとＲＯＭカードとでは、メモリマツプ上のアドレ
スが異なる。また、ＲＯＭカードの内容は機械語プログ
ラムであり、ＲＡＭカードの内容は単なるデータである
から、計算機本体内での処理も異なる。このようなカー
ドの機能上の差異より、これらのカードが装着される計
算機本体のスロットは、各カードごとの専用スロットに
する必要がある。したがって、ＲＡＭカードとＲＯＭカ
ードとを装着しようとすれば、計算機本体に二つのスロ
ットを設けなければならない。The RAM card is used to store data, and the ROM card is used to store application software other than the software in the computer itself (e.g., database, Heishisoku, etc.)
It is used to supply from outside. Therefore, RAM
The addresses on the memory map are different between the card and the ROM card. Furthermore, since the contents of the ROM card are machine language programs and the contents of the RAM card are just data, the processing within the computer itself is also different. Due to the functional differences between these cards, the slots in the computer main body into which these cards are installed must be dedicated slots for each card. Therefore, in order to install a RAM card and a ROM card, two slots must be provided in the computer main body.
しかしながら、ポケットコンピュータなどと呼称される
この種の電子計算機は、携帯に便利なように小型に形成
されているから、これに前述したような二つのスロット
を設けることは、スペース的に困難である。そのため、
従来の携帯用電子計算機は、一つのスロットを設け、こ
れにＲＡＭカードまたはＲＯＭカードのいずれか一方の
メモリカードだけを装着するようにしている。However, since this type of electronic computer, which is called a pocket computer, is small enough to be easily carried, it is difficult to provide two slots as described above in terms of space. . Therefore,
A conventional portable electronic computer is provided with one slot into which only a memory card, either a RAM card or a ROM card, can be inserted.
（発明の目的）
本発明は、このような事情に鑑みてなされたものであっ
て、計算機本体に形成された一つのスロットに、ＲＡＭ
カードおよびＲＯＭカードのいずれのメモリカードであ
っても任意に装着することができる携帯用電子計算機シ
ステムを提供することを目的としている。(Object of the Invention) The present invention has been made in view of the above circumstances, and it is possible to install a RAM into one slot formed in the main body of the computer.
It is an object of the present invention to provide a portable computer system in which any memory card, either a card or a ROM card, can be installed.
（発明の構成）
本発明は、このような目的を達成するために、次のよう
な構成をとる。(Structure of the Invention) In order to achieve the above object, the present invention has the following structure.
即ち、本発明に係る携帯用電子計算機システムは、メモ
リカードと、このメモリカードが装着される一つのスロ
ットが形成された計算機本体とから構成されている。メ
モリカードには、メモリカードの種類を識別するための
信号が出力されるメモリカード識別端子がある。メモリ
カード識別端子の出力信号は、例えば、電圧レベルなど
によって、そのメモリカードがＲＡＭカードであるか、
あるいはＲＯＭカードであるかを示す。計算機本体は、
メモリカード識別端子の出力を検出することによって、
そのメモリカードの種類を判別し、そのメモリカードに
応じたバンク切り替えを行う。That is, the portable computer system according to the present invention includes a memory card and a computer main body in which a slot into which the memory card is inserted is formed. The memory card has a memory card identification terminal that outputs a signal for identifying the type of memory card. The output signal of the memory card identification terminal determines whether the memory card is a RAM card or not, depending on the voltage level, for example.
Or it indicates whether it is a ROM card. The main body of the calculator is
By detecting the output of the memory card identification terminal,
The type of memory card is determined and banks are switched according to the memory card.
（実施例）
以下、本発明の一実施例を図面に基づいて詳細に説明す
る。(Example) Hereinafter, an example of the present invention will be described in detail based on the drawings.
第１図は本発明の一実施例に係る携帯用電子計算機シス
テムの構成の概略を示したブロック図である。FIG. 1 is a block diagram schematically showing the configuration of a portable computer system according to an embodiment of the present invention.
ＣＰｔＪｌｏは、与えられた命令に従って各種処理制御
を行う。ＣＰＵｌ０は、アドレスバスＡ０〜Ａ１５およ
びデータバスＤ０〜Ｄ、を介して、ゲートアレイ１２、
本体ＲＯＭＩ４、システムＲＡＭ１６、本体ＲＡＭＬ８
、コネクタ２Ｑａ、表示コントローラ２２などに接続さ
れている。CPtJlo performs various processing controls according to the given instructions. The CPU10 connects to the gate array 12, via address buses A0 to A15 and data buses D0 to D.
Main unit ROMI4, system RAM16, main unit RAML8
, connector 2Qa, display controller 22, and the like.
ゲートアレイ１２は、ＣＰＵｌ０からストローブ信号を
与えられるキー・マトリックス２４からの信号を読み取
ってＣＰＵｌ０に与えるとともに、ＣＰＵｌ０からの指
令に基づいて前述した各種のメモリ素子などを選択する
ためのチップセレクト信号Ｃ８０〜Ｃ３Ｓを出力する＋
ｔｈ、ａ述するようにコネクタ２０ａからカード検出信
号ＣＫｌ、カード識別信号ＣＫ ｚを入力する。The gate array 12 reads a signal from the key matrix 24, which is given a strobe signal from the CPU 10, and provides it to the CPU 10, as well as a chip select signal C80 for selecting the various memory elements described above based on instructions from the CPU 10. ~Output C3S+
As described above, the card detection signal CKl and the card identification signal CKz are input from the connector 20a.
ゲートアレイ１２から出力されるチップセレクト信号Ｃ
３０は本体ＲＯＭ１４に与えられる。本体ＲＯＭ１４は
、計算機本体内に固定されたＲＯＭであり、メモリのバ
ンク切り替え制御プログラムなどの基本プログラムや、
ベーシック・インタプリタなどを予め記憶している。Chip select signal C output from gate array 12
30 is given to the main body ROM 14. The main body ROM 14 is a ROM fixed within the computer main body, and stores basic programs such as a memory bank switching control program,
A basic interpreter etc. is stored in advance.
ゲートアレイ１２から出力されるチップセレクト信号Ｃ
３１はシステムＲＡＭ１６に与えられる。Chip select signal C output from gate array 12
31 is given to the system RAM 16.
システムＲＡＭ１６は、計′ｎ、ａ本体内に予め設けら
れているＲＡＭであり、システムの状態を示すデータな
どが記憶される。The system RAM 16 is a RAM provided in advance within the main body, and stores data indicating the status of the system.
ゲートアレイ１２から出力されるチップセレクト信号Ｃ
３！は本体ＲＡＭ１８に与えられる。本体ＲＡＭ１８は
、計算機本体内に予め設けられているＲＡＭであり、各
種データ、ユーザプログラムなどが記憶される。Chip select signal C output from gate array 12
3! is given to the main body RAM 18. The main body RAM 18 is a RAM provided in advance within the computer main body, and stores various data, user programs, and the like.
ゲートアレイ１２のチップセレクト信号Ｃ５ｓ、ＣＳ、
の出力端子はコネクタ２０ｂに接続される。コネクタ２
０ｂは、コネクタ２０ａと一体となって一つのコネクタ
２０を構成するもので、計算機本体に設けられたメモリ
カード装着用スロットに内装されている。このコネクタ
２０のビン配置は、後述する説明で明らかにする。Chip select signals C5s, CS, of the gate array 12
The output terminal of is connected to the connector 20b. Connector 2
0b constitutes one connector 20 together with the connector 20a, and is installed in a memory card mounting slot provided in the main body of the computer. The bin arrangement of this connector 20 will be made clear in the description below.
ゲートアレイ１２から出力されるチップセレクト信号Ｃ
８，は表示コントローラ２２に与えられる。この表示コ
ントローラ２２は、ＣＰＵｌ０からの制御信号に基づい
て、ビデオＲＡＭ２６との間で表示データの授受を行う
とともに、ビデオＲＡＭ２２から出力された表示データ
を適当に変換して表示装置２８に出力する。Chip select signal C output from gate array 12
8 is given to the display controller 22. The display controller 22 exchanges display data with the video RAM 26 based on a control signal from the CPU 10, and also appropriately converts the display data output from the video RAM 22 and outputs it to the display device 28.
第１図に示した符号３０は、計算機本体のスロットに着
脱自在に装着されたＲＯＭカードを示している。ＲＯＭ
カード３０は、ワードプロセッサなどのアプリケーショ
ン・プログラムなどが記憶されている。このＲＯＭカー
ド３０は、コネクタ２０ｂを介して、ゲートアレイ１２
からチップセレクト信号Ｃ８４を与えられ、バンク切り
替えによりアクセス制御される。The reference numeral 30 shown in FIG. 1 indicates a ROM card that is removably inserted into a slot in the main body of the computer. ROM
The card 30 stores application programs such as a word processor. This ROM card 30 is connected to the gate array 12 via the connector 20b.
A chip select signal C84 is applied from the bank, and access is controlled by bank switching.
符号３２は、計算機本体のスロットに着脱自在に装着さ
れるＲＡＭカードを仮想的に示している。Reference numeral 32 virtually indicates a RAM card that is removably inserted into a slot in the main body of the computer.
即ち、このスロットには、ＲＯＭカード３０またはＲＡ
Ｍカード３２のいずれか一方が装着される。That is, the ROM card 30 or the RA
Either one of the M cards 32 is installed.
ＲＡＭカード３２は、本体ＲＡＭ１８の拡張用であって
、コネクタ２０ｂを介してゲートアレイ１２からチップ
セレクト信号Ｃ３，を与えられ、バンク切り替えにより
アクセス制御される。The RAM card 32 is for expanding the main body RAM 18, and is supplied with a chip select signal C3 from the gate array 12 via the connector 20b, and access is controlled by bank switching.
次に、計算機本体のスロットに内装されるコネクタ２０
のピン配列を第２図に従って説明する。Next, a connector 20 installed in the slot of the computer main body
The pin arrangement will be explained according to FIG.
コネクタ２０のピン配列は、同図における上から順に、
グランド端子（ＧＮＤ） 、電源端子（■ＣＣ） 、メ
モリカード検出端子（ＣＫＩ ） 、メモリカード識別
端子（ＣＫｚ）、チップセレクト端子（Ｃ３３，Ｇ３．
） 、データバス用端子（Ｄｏ〜Ｄ、）、アドレスバス
用端子（ＡＯ〜Ａ０．）になっている。The pin arrangement of the connector 20 is as follows from the top in the figure:
Ground terminal (GND), power supply terminal (■CC), memory card detection terminal (CKI), memory card identification terminal (CKz), chip select terminal (C33, G3.
), data bus terminals (Do to D, ), and address bus terminals (AO to A0.).
そして、このコネクタ２０に接続されるメモリカードの
構成の概略を第３図に示す。同図（ａ＋はＲＯＭカード
３０、同図（ｂｌはＲＡＭカード３２、同図（Ｃ１はＲ
ＯＭ ／ ＲＡ Ｍ混在カード３４をそれぞれ示してい
る。FIG. 3 shows an outline of the configuration of a memory card connected to this connector 20. The same figure (a+ is the ROM card 30, the same figure (bl is the RAM card 32, the same figure (C1 is the R
OM/RAM mixed cards 34 are shown, respectively.
ＲＯＭカード３０は、基１反３０１ にＲＯＭチップ３
０□が搭載されている。基板３０．に形成される接続用
端子の配列は、コネクタ２０に対応して同図の左から順
に、グランド端子（ＧＮＤ）、電源端子（Ｖｃｃ） 、
メモリカード検出端子（ＣＫ、）、メモリカード識別端
子（ＣＫよ）、チップセレクト端子（Ｇ３．、Ｇ５４）
、データバス用端子（Ｄ、〜Ｄ、）、アドレスバス用
端子（ＡＯ〜Ａ、５）になっている。そして、メモリカ
ード検出端子（ＣＫＩ）とメモリカード識別端子（ＣＫ
２）は、電源端子（Ｖｃｃ）に接続されている。また、
チップセレクト端子（ＣＳ、）はＲＯＭチップ３０！に
接続されている。The ROM card 30 has ROM chip 3 on base 1 301.
0□ is installed. Substrate 30. The arrangement of connection terminals formed in the connector 20 corresponds to the connector 20 and is arranged in order from the left in the figure: a ground terminal (GND), a power supply terminal (Vcc),
Memory card detection terminal (CK), memory card identification terminal (CK), chip select terminal (G3., G54)
, data bus terminals (D, to D,), and address bus terminals (AO to A, 5). Then, the memory card detection terminal (CKI) and the memory card identification terminal (CK
2) is connected to the power supply terminal (Vcc). Also,
Chip select terminal (CS,) is ROM chip 30! It is connected to the.
ＲＡＭカード３２は、基板３２．にＲＡＭチップ３２□
が搭載されている。基板３２１の端子配列は、ＲＯＭカ
ード３０と同じである。ただし、メモリカード検出端子
（ＣＫＩ）は電源端子（Ｖｃｃ）に接続されるが、メモ
リカード識別端子（ＣＫｚ）はグランド端子（ＧＮＤ）
に接続されている。また、チップセレクト端子（ＯＫ、
）はＲＡＭチップ３２□に接続されている。The RAM card 32 is connected to the board 32. RAM chip 32□
is installed. The terminal arrangement of the board 321 is the same as that of the ROM card 30. However, the memory card detection terminal (CKI) is connected to the power supply terminal (Vcc), but the memory card identification terminal (CKz) is connected to the ground terminal (GND).
It is connected to the. In addition, the chip select terminal (OK,
) is connected to the RAM chip 32□.
ＲＯＭ／ＲＡＭ混在カード３４は、基板３４１にＲＡＭ
チップ３４□とＲＯＭチップ３４３とが搭載されている
。ＲＯＭ ／ ＲＡ Ｍ ？ＲＲＡカード４の端子配列
は前述した各カードと同しで、また、メモリカード検出
端子（ＣＫＩ）とメモリカード識別端子（ＣＫＺ ）は
、ＲＯＭカード３０と同様に電源端子（Ｖ ｃｃ）に接
続されている。そして、チップセレクト端子（Ｃ３３）
はＲＡＭチップ３４□に、チップセレクト端子（Ｃ３４
，）はＲＯＭ０Ｍチップ３４、それぞれ接続されている
。The ROM/RAM mixed card 34 has RAM on the board 341.
A chip 34□ and a ROM chip 343 are mounted. ROM/RAM? The terminal arrangement of the RRA card 4 is the same as each card described above, and the memory card detection terminal (CKI) and memory card identification terminal (CKZ) are connected to the power supply terminal (Vcc) similarly to the ROM card 30. ing. And chip select terminal (C33)
is the chip select terminal (C34) on RAM chip 34□.
, ) are connected to the ROM0M chip 34, respectively.
第４図は本実施例に係る計算機システムのメモリマツプ
を示している。FIG. 4 shows a memory map of the computer system according to this embodiment.
ＣＰＵｌ０は’０ＯＯＯＪ番地からｒＦＦＦＦＪ番地ま
でのアドレス空間を持っている。CPU10 has an address space from address '0OOOJ to address rFFFFJ.
’００００Ｊ番地から’４０００Ｊ番地には、システム
立ち上がり時の初期化プログラムや拡張されるＲＡＭの
切り替え制御プログラムなどが記憶される基本ＲＯＭ
ＬＱ域３６が割り当てられている。From address '0000J to address '4000J, there is a basic ROM that stores the initialization program when the system starts up, the RAM switching control program to be expanded, etc.
LQ area 36 is allocated.
’４０００Ｊ番地から’６０００Ｊ番地には、インクプ
リタ用プログラムや表示制御用のプログラムなどが記憶
された本体ＲＯＭ ｅＨ域３８が割り当てられている。A main body ROM eH area 38 in which ink printer programs, display control programs, and the like are stored is allocated to addresses '4000J to '6000J.
基本ＲＯＭ ’１ｉＪｆ域３６と本体ＲＯＭｅｌ域３８
とは、ともに本体ＲＯＭ１４に対応している。そして、
この基本ＲＯＭ 領域３６と同じアドレス空間に、バン
ク切り替えによってアクセス制御されるＲ ＯＭカード
領域４０が設定される。Basic ROM '1iJf area 36 and main body ROMel area 38
Both correspond to the main body ROM14. and,
A ROM card area 40 whose access is controlled by bank switching is set in the same address space as this basic ROM area 36.
’６０００Ｊ番地から’８０００Ｊ番地には、システム
遂行上必要とされるバッファなどが作られるシステムＲ
Ａ Ｍ Ｍｌ域４２が割り当てられている。From address '6000J to address '8000J, system R is where buffers required for system execution are created.
A M Ml area 42 is allocated.
また、’８０００Ｊ番地から’ＦＦＦＦＪ番地には本体
ＲＡ Ｍ ｎＭ域４４が割り当てられている。Further, the main body RAM nM area 44 is allocated from address '8000J to address 'FFFFJ.
そして、このアドレス空間に、バンク切り替えによって
アクセス制御されるＲ Ａ Ｍカード領域４６が設定さ
れている。A RAM card area 46 whose access is controlled by bank switching is set in this address space.
次に、上述した構成を備えた計算機システムの動作を、
第５図に示したフローチャートに基づいて説明する。Next, the operation of the computer system with the above configuration is as follows.
This will be explained based on the flowchart shown in FIG.
計算機本体の電源がＯＮされて計算機システムが立ち上
がるときに、ＣＰＵｌ０は基本ＲＯＭ領域３６に記憶さ
れた初期化プログラムに基づき、ＣＰＵ内のプログラム
ポインタレジスタをリセットし、ステップａに移行する
。When the power of the computer main body is turned on and the computer system is started up, the CPU 10 resets the program pointer register in the CPU based on the initialization program stored in the basic ROM area 36, and moves to step a.
ステップａにおいて、ＣＰＵＩ Ｏは、ゲートアレイ１
２を介してメモリカード検出端子（ＣＫ。In step a, CPUI O selects gate array 1
2 to the memory card detection terminal (CK.
）の電圧レベルを検出することによって、スロットにメ
モリカードが装着されているか否かを判断する。即ち、
第２図および第３図で説明したことから明らかなように
、メモリカード３０，３２゜３４のメモリカード検出端
子（ＣＫＩ）は電源端子（Ｖｃｃ）に接続されているか
ら、これみのメモリカードがスロットのコネクタ２０に
差し込まれると、計算機本体から供給された電ＦＡ電圧
が、電源端子（Ｖｃｃ）を介してメモリカード検出端子
（ＣＫ、 ）に現れる。したがって、このメモリカード
検出端子（ＣＫＩ ）の電圧の有無を検出することによ
って、スロットにメモリカードが装着されたか否かを検
出することができる。メモリカードが装着されている場
合はステップｂに進み、メモリカードが装着されていな
い場合にはステップｄに進む。), it is determined whether a memory card is inserted into the slot. That is,
As is clear from the explanation in FIGS. 2 and 3, the memory card detection terminals (CKI) of the memory cards 30, 32, and 34 are connected to the power supply terminal (Vcc), so these memory cards When the card is inserted into the connector 20 of the slot, the electric FA voltage supplied from the computer main body appears at the memory card detection terminal (CK, ) via the power supply terminal (Vcc). Therefore, by detecting the presence or absence of voltage at this memory card detection terminal (CKI), it is possible to detect whether or not a memory card is inserted into the slot. If the memory card is installed, proceed to step b; if no memory card is installed, proceed to step d.
ステップｂにおいて、ＣＰＵＩ Ｏは、ゲートアレイ１
２を介してメモリカード識別端子（ＣＫ２）の電圧レベ
ルを検出することによって、スロ・ノドに装着されたメ
モリカードがＲＡ Ｍカード３２であるか、あるいはＲ
ＯＭカード３０．ＲＯＭ／ＲＡＭ混在カード３４である
かを判断する。即ち、第３図に示したように、ＲＡＭカ
ード３０のメモリカード識別端子（ＣＫｚ）は電源端子
（Ｖｃｃ）に接続されているから、スロットにＲＡＭカ
ード３０が装着された場合、端子ＣＫ ｚに電ｔＡ電圧
が現しル、一方、ＲＯＭカー）’３２およびＲＯＭ／Ｒ
ＡＭ混在カード３４のメモリカード識別端子（ＣＫ２）
はグランド端子（ＧＮＤ）に接続されているから、これ
らのメモリカードがスロットに装着された場合、端子（
ＣＫｚ）はグランドレベルになる。したがって、このメ
モリカード識別端子（ＣＫ２）の電圧レベルを検出する
ことによって、スロットに装着されたメモリカードの種
類を判別することができる。In step b, CPUI O selects gate array 1
By detecting the voltage level of the memory card identification terminal (CK2) through
OM card 30. It is determined whether the card is a ROM/RAM mixed card 34. That is, as shown in FIG. 3, the memory card identification terminal (CKz) of the RAM card 30 is connected to the power supply terminal (Vcc), so when the RAM card 30 is inserted into the slot, the terminal CKz On the other hand, the ROM car) '32 and ROM/R
Memory card identification terminal (CK2) of AM mixed card 34
is connected to the ground terminal (GND), so when these memory cards are inserted into the slot, the terminal (
CKz) becomes ground level. Therefore, by detecting the voltage level of this memory card identification terminal (CK2), it is possible to determine the type of memory card inserted into the slot.
スロットに装着されたメモリカードがＲＡＭカード３２
である場合にはステップＣに進み、計算機本体内の本体
ＲＡＭ１８とＲＡＭカード３２のメモリを初期化する。The memory card installed in the slot is the RAM card 32.
If so, the process proceeds to step C, and the memories of the main body RAM 18 and the RAM card 32 in the computer main body are initialized.
一方、スロットに装着されたメモリカードがＲＡＭカー
ド３２でない場合にはステップｄに進み、本体ＲＡＭ１
８を初期化する。On the other hand, if the memory card installed in the slot is not the RAM card 32, the process advances to step d, and the main body RAM1
Initialize 8.
ステップＣの処理が終了するとステップｅに進む。ここ
で、ＣＰＵｌ０はゲートアレイ１２から「Ｉ］」レベル
のチップセレクト信号ＣＳ ａ と、’ＬＪレベルのチ
ップセレクト信号ＣＳ、 ＜この信号はシステムの初
期化のときにセットされている）とを出力させることに
よって、本体ＲＯＭＩ４を選択し、第４図に示した’４
ＱＯＯＪ番地にジャンプする。When the process of step C is completed, the process proceeds to step e. Here, the CPU10 outputs the chip select signal CS a at the "I" level and the chip select signal CS at the 'LJ level (this signal is set at the time of system initialization) from the gate array 12. Select main body ROMI4 by selecting '4' shown in Figure 4.
Jump to address QOOJ.
一方、ステップｄが終了するとステップｆに進む。この
ステップｒにおいて、ＣＰｔＪｌｏはゲートアレイ１２
から’ＨＪレベルのチップセレクト信号Ｃ３４を出力さ
せることによって、ＲＯＭカード３０を選択する。その
結果、第４図に示したメモリマツプの’４０ＱＯＪ番地
から「６０００Ｊ番地において、本体ＲＯＭ Ｔｉｎ域
３域外８ＲＯＭカード領域４０にバンク切り替えが行わ
れる。On the other hand, when step d is completed, the process proceeds to step f. In this step r, CPtJlo is the gate array 12
The ROM card 30 is selected by outputting the chip select signal C34 at the 'HJ level. As a result, bank switching is performed from address '40QOJ to address '6000J in the memory map shown in FIG. 4 to 8 ROM card area 40 outside main body ROM Tin area 3 area.
そして、ＲＯＭカード領域４０の’４０００Ｊ ＠地に
ジャンプし、この領域内に予め記憶されたアプリケーシ
ョン・ソフトウェアが作動する。Then, the program jumps to '4000J@' in the ROM card area 40, and the application software stored in this area in advance is activated.
ところで、スロットにＲＯＭ／ＲＡＭ混在カード３４が
装着された場合、ＲＯＭカード３０と同様の処理が行わ
れる。そして、このカードのＲＯＭチップ３４．に書き
込まれたプログラムに従って、ＲＡＭチフプ３４．がア
クセス制御される。By the way, when the ROM/RAM mixed card 34 is inserted into the slot, the same processing as the ROM card 30 is performed. And this card's ROM chip 34. According to the program written in the RAM chip 34. access is controlled.
なお、本発明は、スロットに装着されたメモリカードが
ＲＡＭカードであるか、あるいはＲＯＭカードであるか
を識別するための信号を出力するメモリカード識別端子
を、メモリカードに形成したことを特徴としているから
、実施例で説明したメモリカード検出端子ＣＫＩ など
の構成は任意に変更され得るものである。そして、これ
らの変形例も上述した特徴を備える限り、本発明に含ま
れる。The present invention is characterized in that a memory card identification terminal is formed on the memory card to output a signal for identifying whether the memory card inserted in the slot is a RAM card or a ROM card. Therefore, the configuration of the memory card detection terminal CKI and the like described in the embodiment can be changed arbitrarily. These modified examples are also included in the present invention as long as they have the above-mentioned features.
（発明の効果）
以上の説明から明らかなように、本発明に係る携帯用電
子計算機システムは、計算機本体のスロットに装着され
たメモリカードがＲＡＭカードであるか、あるいはＲＯ
Ｍカードであるかを識別するための信号が出力されるメ
モリカード識別端子をメモリカードに設け、計算機本体
は、このメモリカード識別端子の出力を検出することに
よって、そのメモリカードの種類を判別し、そのメモリ
カードに応じたバンク切り替えを行っている。(Effects of the Invention) As is clear from the above description, the portable computer system according to the present invention has a memory card installed in the slot of the computer main body, which is a RAM card or an RO card.
The memory card is provided with a memory card identification terminal that outputs a signal to identify whether it is an M card, and the computer body determines the type of memory card by detecting the output of this memory card identification terminal. , banks are switched according to the memory card.
したがって、本発明によれば、メモリカードの種類に応
じた専用スロットを計’１機本体に設けなくても、一つ
のスロットにＲＡＭカードおよびＲＯＭカードを任意に
選択して装着することができるので、携帯用電子計算機
システムに対する小型化の要請を満足しつつ、しかも、
種々の外部メモリの拡張を図ることができる。Therefore, according to the present invention, it is possible to arbitrarily select and install a RAM card and a ROM card into one slot without having to provide a dedicated slot for each type of memory card in the main body of the machine. , while satisfying the demand for miniaturization of portable computer systems, and
It is possible to expand various external memories.
第１図は本発明の一実施例に係る携帯用電子計算機シス
テムのブロック図、第２図は前記実施例のスロットに内
装されるコネクタのピン配置図、第３図は前記実施例に
用いられるメモリカードの説明図、第４図は第１図に示
したシステムのメモリマツプ、第５図は第１図に示した
実施例の動作フローチャートである。
１０・・・ＣＰＵ、１２・・・ゲートアレイ、１４・・
・本体ＲＯＭ、１８・・・本体ＲＡＭ、２ｏ・・・コネ
クタ、３０・・・ＲＯＭカード、３２・・・ＲＡＭカー
ド、３４・・・ＲＯＭ／ＲＡＭ混在カード、ＧＫ、 ・
・・メモリカード検出端子、ＣＫ ２ 用メモリカード
識別端子。FIG. 1 is a block diagram of a portable computer system according to an embodiment of the present invention, FIG. 2 is a pin arrangement diagram of a connector installed in the slot of the embodiment, and FIG. 3 is a diagram of the pin arrangement used in the embodiment. FIG. 4 is an explanatory diagram of a memory card, FIG. 4 is a memory map of the system shown in FIG. 1, and FIG. 5 is an operation flowchart of the embodiment shown in FIG. 10...CPU, 12...Gate array, 14...
・Body ROM, 18...Body RAM, 2o...Connector, 30...ROM card, 32...RAM card, 34...ROM/RAM mixed card, GK, ・
...Memory card detection terminal, memory card identification terminal for CK2.
Claims (1)
スロットが形成された計算機本体とからなる携帯用電子
計算機システムであって、 前記メモリカードには、そのメモリカードがＲＡＭカー
ドであるか、あるいはＲＯＭカードであるかを判別する
ための信号が出力されるメモリカード識別端子が設けら
れており、 前記計算機本体は、前記メモリカード識別端子の出力を
検出することによって、前記スロットに装着されたメモ
リカードの種類を判別し、そのメモリカードに応じたバ
ンク切り替えを行うことを特徴とする携帯用電子計算機
システム。[Scope of Claims] A portable computer system comprising a memory card and a computer main body formed with one slot into which the memory card is inserted, wherein the memory card is a RAM card. A memory card identification terminal is provided that outputs a signal for determining whether the memory card is a ROM card or a ROM card, and the computer body detects the output of the memory card identification terminal to identify the slot. A portable electronic computer system characterized by determining the type of memory card installed in the computer and switching banks according to the memory card.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23663586A JPS6391758A (en) | 1986-10-03 | 1986-10-03 | Portable electronic computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23663586A JPS6391758A (en) | 1986-10-03 | 1986-10-03 | Portable electronic computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6391758A true JPS6391758A (en) | 1988-04-22 |
Family
ID=17003545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23663586A Pending JPS6391758A (en) | 1986-10-03 | 1986-10-03 | Portable electronic computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6391758A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264343A (en) * | 1989-04-05 | 1990-10-29 | Jiyasuto Syst:Kk | Memory card |
| JP2002233679A (en) * | 2001-02-08 | 2002-08-20 | Janome Sewing Mach Co Ltd | Sewing machine |
| JP2002233678A (en) * | 2001-02-08 | 2002-08-20 | Janome Sewing Mach Co Ltd | Electronic sewing machine |
| JP2009099012A (en) * | 2007-10-18 | 2009-05-07 | Renesas Technology Corp | Semiconductor integrated circuit device |
| JP2009193232A (en) * | 2008-02-13 | 2009-08-27 | Seiko Epson Corp | Memory controller and printer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185507A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Sequence controller |
| JPS58203560A (en) * | 1982-05-24 | 1983-11-28 | Toshiba Corp | Processor of program |
-
1986
- 1986-10-03 JP JP23663586A patent/JPS6391758A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185507A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Sequence controller |
| JPS58203560A (en) * | 1982-05-24 | 1983-11-28 | Toshiba Corp | Processor of program |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264343A (en) * | 1989-04-05 | 1990-10-29 | Jiyasuto Syst:Kk | Memory card |
| JP2002233679A (en) * | 2001-02-08 | 2002-08-20 | Janome Sewing Mach Co Ltd | Sewing machine |
| JP2002233678A (en) * | 2001-02-08 | 2002-08-20 | Janome Sewing Mach Co Ltd | Electronic sewing machine |
| JP2009099012A (en) * | 2007-10-18 | 2009-05-07 | Renesas Technology Corp | Semiconductor integrated circuit device |
| JP2009193232A (en) * | 2008-02-13 | 2009-08-27 | Seiko Epson Corp | Memory controller and printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764968A (en) | Clock supply permission/inhibition control system | |
| EP0818731B1 (en) | Memory board, memory access method and memory access device | |
| KR890007162A (en) | Data processing device | |
| JPH05151070A (en) | Personal computer | |
| JPH11134243A (en) | Controller for storage device and control method for storage device in data processing system | |
| US5280599A (en) | Computer system with memory expansion function and expansion memory setting method | |
| US5027313A (en) | Apparatus for determining maximum usable memory size | |
| JP3202700B2 (en) | Signal processing device | |
| JPS6391758A (en) | Portable electronic computer system | |
| JPH01237785A (en) | Electronic equipment | |
| JP3202696B2 (en) | Signal processing device | |
| JP3114209B2 (en) | Information processing apparatus, method for speeding up display unit, and display control one-chip IC | |
| JP3447835B2 (en) | RAM chip identification method | |
| US6141727A (en) | Device and method for controlling data storage device | |
| US5249277A (en) | Optimized performance memory method and system | |
| JP3525771B2 (en) | Bus snoop control circuit | |
| JP2719419B2 (en) | IC card | |
| JPH10283329A (en) | Memory exclusive control method | |
| JPS6232832B2 (en) | ||
| JPH09223065A (en) | Memory capacity test method and computer system | |
| JPH05150911A (en) | Computer system | |
| JPH06314133A (en) | Portable computer | |
| JPH1196069A (en) | Memory operation control method | |
| JPS59191656A (en) | Memory ic simulator | |
| JPH0548498B2 (en) |