JPS6391754A - Memory size control system - Google Patents

Memory size control system

Info

Publication number
JPS6391754A
JPS6391754A JP23749086A JP23749086A JPS6391754A JP S6391754 A JPS6391754 A JP S6391754A JP 23749086 A JP23749086 A JP 23749086A JP 23749086 A JP23749086 A JP 23749086A JP S6391754 A JPS6391754 A JP S6391754A
Authority
JP
Japan
Prior art keywords
memory
ratio
area
usage
prediction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23749086A
Other languages
Japanese (ja)
Inventor
Masashi Niwa
雅司 丹羽
Akio Shinagawa
明雄 品川
Hideo Miyake
英雄 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23749086A priority Critical patent/JPS6391754A/en
Publication of JPS6391754A publication Critical patent/JPS6391754A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the continuation of the execution of a program, and to reduce overhead, by predicting the ratio of the quantity in use of a memory in each area, to the whole quantities in use of the memory, and re-arranging the memory based on a predicted result. CONSTITUTION:A memory quantity in use detecting means 2 detects the quantity in use in every divided area, and the whole quantities in use of the memory. A ratio calculating means 3 calculates the ratio of an individual quantity in use in each area to the whole quantities in use, and a ratio predicting means 4 calculates a new prediction ratio for each area by using a past prediction ratio 5, and the ratio calculated by the ratio calculating means 3. The prediction ratio 5 is updated at every calculation of the prediction ratio by the ratio predicting means 4. A memory re-arranging means 6 performs the re-arrangement of the divided area of a memory 1, by using a calculated prediction ratio. Therefore, the optimum re-arrangement of a memory area can be performed, and memory resources can be used efficiently.

Description

【発明の詳細な説明】 〔概要〕 利用用途、利用形態の異なる複数のメモリ領域を同一の
メモリに分割して格納する情報処理装置において、各領
域の使用量が未知の場合、各領域のメモリ使用量の全体
のメモリ使用量に対する比率を予測し、その予測結果に
基づいてメモリを再配分することにより、プログラムの
実行の続行やオーバーヘッドの軽減を可能にする。
[Detailed Description of the Invention] [Summary] In an information processing device that divides and stores multiple memory areas with different usage purposes and usage patterns in the same memory, when the usage amount of each area is unknown, the memory of each area is By predicting the ratio of usage to total memory usage and reallocating memory based on the prediction results, it is possible to continue program execution and reduce overhead.

〔産業上の利用分野〕[Industrial application field]

本発明は、情報処理装置におけるメモリサイズ制御方式
に関するものであり、特にメモリを複数の異なる領域に
分割して使用する場合の各領域の分配制御方式に関する
The present invention relates to a memory size control method in an information processing device, and particularly to a distribution control method for each region when a memory is divided into a plurality of different regions for use.

〔従来の技術〕[Conventional technology]

従来の利用用途、利用形態の違いに応してメモリを各メ
モリ領域ごとに分割して使用する情報処理装置によれば
、それぞれのメモリ領域のサイズは、予めプログラムを
実行して必要なメモリサイズを測定して決める方法が用
いられていた。
According to conventional information processing devices that use memory by dividing it into memory areas according to usage purposes and usage patterns, the size of each memory area can be determined in advance by executing a program and determining the required memory size. The method used was to measure and determine the

また、他の従来の方法は、各メモリ領域の必要なメモリ
量を予測によって求めるものであるが。
Another conventional method is to determine the amount of memory required for each memory area by prediction.

その予測は必要なメモリ量の絶対量を予測しようとする
ものである。
The prediction attempts to predict the absolute amount of memory required.

〔従来技術の問題点〕[Problems with conventional technology]

従来技術のうち、メモリサイズを測定する方法では予め
プログラムを実行することによる多大な手間が必要であ
り、測定が困難な場合があったりプログラムの改変が頻
繁な場合等には効率的に対処することができないという
欠点があった。また。
Among the conventional techniques, the method of measuring memory size requires a great deal of effort to run the program in advance, and this method is effective in cases where measurement is difficult or where the program is frequently modified. The drawback was that it could not be done. Also.

他の従来技術であるメモリの絶対量を予測する方法では
、プログラム実行途中において強制的にメモリの再分割
を要求された場合(割当てのメモリサイズが全部使用さ
れた場合や、プログラム中にメモリ領域を再配分するガ
ーベジコレクタ命令が現われた場合)、メモリの使用量
が少ないと絶対量が小さい段階での各領域の予測を行な
うことになり、使用量に基づく予測結果に影響して予測
誤差が大きくなる欠点があった。
Other conventional methods for estimating the absolute amount of memory are difficult to predict when the memory is forcibly repartitioned during program execution (when the allocated memory size is all used, or when the memory area is (when a garbage collector instruction appears that redistributes the memory), if the amount of memory used is small, each area will be predicted at a stage where the absolute amount is small, which will affect the prediction results based on the amount used and cause prediction errors. There was a downside to getting bigger.

〔問題点を解決するための手段〕 本発明は、各メモリ領域のメモリ使用量の全体のメモリ
使用量に対する比率を予測することにより3強制的に引
き起されたメモリの再配分に対しても、安定した予測結
果が得られるようにしたものである。
[Means for Solving the Problems] The present invention also solves forced memory reallocation by predicting the ratio of the memory usage of each memory area to the total memory usage. , it is possible to obtain stable prediction results.

第1図に本発明の原理的構成を示す。FIG. 1 shows the basic configuration of the present invention.

第1図において。In FIG.

■は、用途別に領域分割して使用されるメモリである。(2) is a memory that is used by dividing the area according to usage.

2は、各分割された領域ごとのメモリ使用量(個別使用
量)と全体のメモリ使用量(全体使用量)とを検出する
メモリ使用量検出手段である。
Reference numeral 2 denotes a memory usage amount detection means for detecting the memory usage amount for each divided area (individual usage amount) and the entire memory usage amount (total usage amount).

3は、全体使用量に対する各領域の個別使用量の比率を
算出する比率算出手段である、。
3 is a ratio calculation means for calculating the ratio of the individual usage amount of each area to the total usage amount.

4は、過去の予測比率5と比率算出手段3が算出した比
率とを用いて、各領域について新たな予測比率を算出す
る比率予測手段である。予測方式としては既知の種々の
方式が利用できる。
4 is a ratio prediction means that calculates a new prediction ratio for each region using the past prediction ratio 5 and the ratio calculated by the ratio calculation means 3. Various known methods can be used as the prediction method.

5は、比率予測手段4が予測比率を算出するごとに更新
される過去の予測比率である。
5 is a past predicted ratio that is updated every time the ratio prediction means 4 calculates a predicted ratio.

6は、算出された予測比率を用いて、メモリ1の分割領
域の再配分を行なうメモリ再配分手段である。
Reference numeral 6 denotes a memory redistribution means that redistributes the divided areas of the memory 1 using the calculated prediction ratio.

〔作用〕[Effect]

本発明によれば、メモリの分割された各領域の使用状態
を適当なタイミングで監視し、それぞれの実際のメモリ
使用量に応じて各分割領域のサイズを動的に再調整する
ことにより、メモリ領域の最適配分が行なわれ、メモリ
資源の効率化が図られる。
According to the present invention, the usage status of each divided memory area is monitored at appropriate timing, and the size of each divided area is dynamically readjusted according to the actual memory usage. Optimal allocation of areas is performed, and memory resources are made more efficient.

〔実施例〕〔Example〕

第2図は1本発明の1実施例の構成を示す図である。 FIG. 2 is a diagram showing the configuration of one embodiment of the present invention.

圀において、11はメモリ、12はメモリサイズレジス
タ、13はメモリ使用量レジスタ、14は総メモリ使用
量計数回路、15は使用比率計算回路、16は予測値保
持回路、17は使用比率予測回路、18はメモリ再配分
回路、19はデータ移動回路を表わす。
11 is a memory, 12 is a memory size register, 13 is a memory usage register, 14 is a total memory usage counting circuit, 15 is a usage ratio calculation circuit, 16 is a predicted value holding circuit, 17 is a usage ratio prediction circuit, 18 represents a memory redistribution circuit, and 19 represents a data movement circuit.

メモリ11は、この図の例では三つの領域A。In the example shown in this figure, the memory 11 has three areas A.

B、Cに分割されており、斜線の部分までメモリが使用
されている状態を示している。各メモリ領域A−Cの設
定されたメモリサイズを表わす境界アドレスはメモリサ
イズレジスタ12に保持され。
It is divided into B and C, and the memory is shown to be used up to the shaded area. Boundary addresses representing the set memory sizes of each memory area A to C are held in the memory size register 12.

各領域A−Cがどこまで使用されているかはメモリ使用
量レジスタ13に示される。
The memory usage register 13 shows how far each area A to C is used.

図示されていないガーベジコレクタが、たとえば、メモ
リの各領域A−Cのうちのどれが1つが一杯になるかに
よって起動されると、メモリサイズレジスタ12に保持
された各領域の境界アドレスとメモリ使用量レジスタ1
3に示された各領域のメモリ使用量(アドレス)との差
を、廊メモリ使用量計数回路14において求めて各領域
のメモリ使用量を得て、それらの総和を計算し、結果を
使用比率計算回路15に出力する。
When a garbage collector (not shown) is activated, for example, depending on which of the areas A-C of the memory becomes full, the boundary address of each area held in the memory size register 12 and the memory usage are quantity register 1
The memory usage amount counting circuit 14 calculates the difference between the memory usage amount (address) of each area shown in 3 to obtain the memory usage amount of each area, calculates their sum, and calculates the result as the usage ratio. It is output to the calculation circuit 15.

使用比率計算回路15では、総メモリ使用量計数回路1
4と同様に、メモリサイズレジスタ12とメモリ使用量
レジスタ13との差から、各メモリ領域の使用量を求め
て、各使用量を総メモリ使用量計数回路14の出力であ
る総メモリ使用量で除算することにより、各メモリ領域
の使用比率を計算する。
In the usage ratio calculation circuit 15, the total memory usage counting circuit 1
4, the usage of each memory area is determined from the difference between the memory size register 12 and the memory usage register 13, and each usage is expressed as the total memory usage which is the output of the total memory usage counting circuit 14. By dividing, the usage ratio of each memory area is calculated.

この計算結果である各メモリ領域の現在の使用比率は使
用比率予測回路17に供給され、前回の使用比率の予測
値を保持する予測値保持回路16の値を用いて予測計算
を行なう。
The current usage ratio of each memory area, which is the result of this calculation, is supplied to the usage ratio prediction circuit 17, which performs predictive calculation using the value of the predicted value holding circuit 16 that holds the predicted value of the previous usage ratio.

使用比率予測回路17における予測方法の例として、指
数平滑化法を採用する場合、予測値保持回路16に格納
しである前回あ予測値をS l j −1(0≦S 1
j−1≦1)とし、使用比率計算回路15で得られたメ
モリ使用比率の今回の実績値をUi、(0≦U目≦1)
、平滑化指数をα(0〈αく1)、今回の予測値を5l
j(0≦S、J≦1)とすると。
As an example of the prediction method in the usage ratio prediction circuit 17, when employing the exponential smoothing method, the previous predicted value stored in the predicted value holding circuit 16 is S l j −1 (0≦S 1
j-1≦1), and the current actual value of the memory use ratio obtained by the use ratio calculation circuit 15 is Ui, (0≦Uth≦1)
, the smoothing index is α (0 < α × 1), and the current predicted value is 5l
Let j (0≦S, J≦1).

S、J=α・ U4.+ (1−α) ・ 5lj−1
また添字iは、メモリ領域の番号を示し、添字jは予測
回数を示す。
S, J=α・U4. + (1-α) ・5lj-1
Further, the subscript i indicates the number of the memory area, and the subscript j indicates the number of predictions.

使用比率予測回路17において、α、1−α。In the usage ratio prediction circuit 17, α, 1−α.

予測値保持回路16の前回の予測値S 1j−1および
使用比率計算回路15からの今回の各メモリ領域の使用
比率をもとに今回の使用比率予測値を得て。
The current usage ratio prediction value is obtained based on the previous prediction value S1j-1 of the prediction value holding circuit 16 and the current usage ratio of each memory area from the usage ratio calculation circuit 15.

その値を予測値保持回路16に設定すると共にメモリ再
配分回路18に出力する。
The value is set in the predicted value holding circuit 16 and output to the memory redistribution circuit 18.

メモリ再配分回路18は、メモリの各領域の使用比率に
基づいてメモリ全体の再配分を行なう。
The memory redistribution circuit 18 redistributes the entire memory based on the usage ratio of each area of the memory.

具体的には、全体のメモリサイズをM、各領域のメモリ
サイズをHlJとすると。
Specifically, let the overall memory size be M and the memory size of each area be HlJ.

HH=M−3Hj となる。HH=M-3Hj becomes.

メモリ再配分回路18は、各メモリ領域のメモリサイズ
を計算すると、そのサイズに対応する境界アドレスを得
て、その値を、メモリサイズレジスタ12とメモリ使用
量レジスタ13に出力してそれぞれに設定し、各々メモ
リサイズの指示と使用量に対応するアドレスの指示を行
なうために使用する。
When the memory redistribution circuit 18 calculates the memory size of each memory area, it obtains the boundary address corresponding to the size, outputs the value to the memory size register 12 and the memory usage register 13, and sets them respectively. , are used to specify the memory size and the address corresponding to the usage amount, respectively.

これと同時に、メモリ再配分回路18の出力はデータ移
動回路19に供給され、この回路19において、前回の
メモリサイズレジスタ12およびメモリ使用量レジスタ
13の出力と1今回のメモリ再配分回路18からの新た
な境界アドレスとに従って、各メモリ領域内のデータを
対応するアドレスに移動する制御を実行して、メモリ再
配分を行なう。
At the same time, the output of the memory redistribution circuit 18 is supplied to the data movement circuit 19, and in this circuit 19, the outputs of the previous memory size register 12 and memory usage register 13 and the current output from the memory redistribution circuit 18 are According to the new boundary address, control is executed to move data in each memory area to a corresponding address, thereby performing memory redistribution.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、利用用途、利用形態別に複数領域に分
割されたメモリの各領域の使用量を使用比率を用いて予
測することによりプログラムに最適なメモリ分割が安定
的に得られ、メモリ分割に伴うプログラムの実行の困難
さやオーバーヘッドの増加を抑制することができ、計算
機の実効的な性能向上を達成することができる。
According to the present invention, by predicting the usage amount of each area of memory divided into multiple areas according to the purpose of use and usage type using the usage ratio, it is possible to stably obtain memory partitioning that is optimal for a program. It is possible to suppress the difficulty of program execution and increase in overhead associated with this, and it is possible to effectively improve the performance of the computer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は9本発明の原理的構成を示す図、第2図は本発
明の1実施例の構成を示す図である。 第1図中 1:メモリ 2:メモリ使用量検出手段 3:比率算出手段 4:比率予測手段 5:過去の予測比率 6:メモリ再配分手段
FIG. 1 is a diagram showing the basic configuration of the present invention, and FIG. 2 is a diagram showing the configuration of one embodiment of the present invention. 1 in Figure 1: Memory 2: Memory usage detection means 3: Ratio calculation means 4: Ratio prediction means 5: Past predicted ratio 6: Memory reallocation means

Claims (1)

【特許請求の範囲】[Claims] 同一のメモリ(1)を用途別の複数のメモリ領域に分割
して使用する情報処理装置において、各領域のメモリ使
用量を検出するメモリ使用量検出手段(2)と、各領域
のメモリ使用量の全体のメモリ使用量に対する比率を得
る比率算出手段(3)と、得られた比率と過去に得られ
た予測比率とから将来の比率を予測する比率予測手段(
4)と、予測された各領域の比率に従ってメモリを再配
分するメモリ再配分手段(6)とを備え、メモリ再配分
の要求に応じて各領域の使用比率を予測して、その結果
に応じてメモリの再配分を行なうことを特徴とするメモ
リサイズ制御方式。
In an information processing device that divides the same memory (1) into a plurality of memory areas for different uses, there is provided a memory usage detection means (2) for detecting the memory usage of each area, and the memory usage of each area. a ratio calculation means (3) for calculating the ratio of the total memory usage of
4) and memory redistribution means (6) for redistributing memory according to the predicted ratio of each area, predicting the usage ratio of each area in response to a request for memory redistribution, and responding to the result. A memory size control method characterized by reallocating memory.
JP23749086A 1986-10-06 1986-10-06 Memory size control system Pending JPS6391754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23749086A JPS6391754A (en) 1986-10-06 1986-10-06 Memory size control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23749086A JPS6391754A (en) 1986-10-06 1986-10-06 Memory size control system

Publications (1)

Publication Number Publication Date
JPS6391754A true JPS6391754A (en) 1988-04-22

Family

ID=17016095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23749086A Pending JPS6391754A (en) 1986-10-06 1986-10-06 Memory size control system

Country Status (1)

Country Link
JP (1) JPS6391754A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332372A (en) * 2004-04-23 2005-12-02 Ricoh Co Ltd Image processing apparatus and image forming apparatus
US7684070B2 (en) 2003-01-30 2010-03-23 Canon Kabushiki Kaisha Printing system, information processing apparatus and method, and computer program and computer-readable storage medium
JP5867633B1 (en) * 2015-01-21 2016-02-24 日本電気株式会社 Information processing apparatus, control method, and program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7684070B2 (en) 2003-01-30 2010-03-23 Canon Kabushiki Kaisha Printing system, information processing apparatus and method, and computer program and computer-readable storage medium
JP2005332372A (en) * 2004-04-23 2005-12-02 Ricoh Co Ltd Image processing apparatus and image forming apparatus
JP5867633B1 (en) * 2015-01-21 2016-02-24 日本電気株式会社 Information processing apparatus, control method, and program
JP2016134057A (en) * 2015-01-21 2016-07-25 日本電気株式会社 Information processing device, control method and program

Similar Documents

Publication Publication Date Title
US9965324B2 (en) Process grouping for improved cache and memory affinity
KR101812583B1 (en) Apparatus or task assignment, method for task assignment and a computer-readable storage medium
US11074092B2 (en) Virtual machine batch live migration
US9037717B2 (en) Virtual machine demand estimation
JP5885920B2 (en) Virtual CPU based frequency and voltage control
JP5874811B2 (en) Information processing method, program, and information processing apparatus
Sarma et al. SmartBalance: A sensing-driven linux load balancer for energy efficiency of heterogeneous MPSoCs
Cheng et al. Precise contention-aware performance prediction on virtualized multicore system
KR20100074920A (en) Apparatus and method for load balancing in multi-core system
Quan et al. Scenario-based run-time adaptive MPSoC systems
JPH11259433A (en) Parallel execution system
JPS6391754A (en) Memory size control system
Ranokphanuwat et al. Parallel partition and merge quicksort (ppmqsort) on multicore cpus
Cheng et al. Smart VM co-scheduling with the precise prediction of performance characteristics
US20220100543A1 (en) Feedback mechanism for improved bandwidth and performance in virtual environment usecases
US20180253288A1 (en) Dynamically predict and enhance energy efficiency
Cheng et al. Smart VM co-scheduling with the precise prediction of performance characteristics
KR20100067205A (en) Method for static allocating stack based on multi thread
Afzal et al. An analytic performance model for overlapping execution of memory-bound loop kernels on multicore CPUs
KR102443894B1 (en) Scheduling method for improving i/o performance of virtual machine in virtualized environment
US20220050718A1 (en) Scalability advisor
EP4312123A1 (en) Memory aware context switching
US11714739B2 (en) Job performance breakdown
KR20130099351A (en) Apparatus and method for maximizing disk cache effect for workflow job scheduling
Rahozin Models of concurrent program running in resource constrained environment