JPS6391741A - Table access system - Google Patents

Table access system

Info

Publication number
JPS6391741A
JPS6391741A JP23775886A JP23775886A JPS6391741A JP S6391741 A JPS6391741 A JP S6391741A JP 23775886 A JP23775886 A JP 23775886A JP 23775886 A JP23775886 A JP 23775886A JP S6391741 A JPS6391741 A JP S6391741A
Authority
JP
Japan
Prior art keywords
statement
code
entry
branch
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23775886A
Other languages
Japanese (ja)
Inventor
Ryoichi Sayama
佐山 亮一
Shinichi Tokowake
床分 眞一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23775886A priority Critical patent/JPS6391741A/en
Publication of JPS6391741A publication Critical patent/JPS6391741A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)

Abstract

PURPOSE:To facilitate the statement of a table and to enhance the maintenability of the table and ability to access by introducing the idea about the branch of programming the syntax of a high-level language into the statement of the table. CONSTITUTION:A machine instruction code (stage) corresponding to one intermediate code is sandwiched with a STAGE statement 4 and an ENDSTAGE statement 5. A CODE I statement 6 through a CODE VIII statement 13 show the generation of machine instructions, which are processed from top to bottom. A SEL statement 14, an OTHER statement 15 and an ENDSEL statement 16 are branch statements corresponding to IF-ELSE-ENDIF. When conditions 14a written in the SEL statement 14 is satisfied, the operation is handed to a CODE III statement 8. Next to the processing of a CODE IV statement 9, a CODE VII statement 12 is processed. If the conditions 14a is not satisfied, the operation is handed to a CODE V statement 10. Following the processing of a CODE VI statement 11, a CODE VII statement 12 is processed. Hence statements can be stated in the table in a lump at every condition.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテーブルアクセス方式に係り、特にコンパイラ
等において、入力する中間コードに対応するマシン命令
コードを記述したコードテーブルの各エントリに対する
アクセス可否の判定に好適なテーブルアクセス方式に関
する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a table access method, and in particular, in a compiler, etc., it is possible to determine whether or not each entry in a code table containing a machine instruction code corresponding to an input intermediate code can be accessed. This invention relates to a table access method suitable for determination.

〔従来の技術〕[Conventional technology]

コンパイラのマシン命令コード生成部開発においては、
入力する中間コードより該当マシン命令コードを生成す
るためのコードテーブルを設計する際、テーブルの記述
を容易にし、生成するマシン命令コードの生成条件が目
に見え、効率のよい条件判定が行える必要がある。
When developing the compiler's machine instruction code generator,
When designing a code table for generating the corresponding machine instruction code from the input intermediate code, it is necessary to make the table description easy, make the generation conditions of the machine instruction code to be generated visible, and make efficient condition judgments. be.

従来は、一般にテーブルの記述を処理されるエントリ類
に行い、決定表等を用いて、テーブルの各エントリに対
するアクセス可否の判定を、テーブルのアクセス処理を
行う前に、あらかじめ行っておき、上記判定の結果を別
の情報テーブルレこ格納してから、この情報テーブルの
情報を参照しながら、各エントリに対するアクセスを行
っており、効率のよい条件判定を行うことについては配
慮されていなかった。
Conventionally, a table is generally described for the entries to be processed, and a determination table or the like is used to determine in advance whether or not each entry in the table can be accessed before performing table access processing. The results are stored in a separate information table, and each entry is accessed while referring to the information in this information table, and no consideration is given to efficient condition determination.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術では、テーブルの記述上で、各エントリに
対するアクセスの可否あるいは、あるエントリに対する
アクセスが行われる条件が明確とならない。また、エン
トリに対するアクセスの可否の判定とエントリに対する
アクセス処理が分離するため、保守性に劣る。さらに、
テーブルのアクセスはシーケンシャルで、各エントリに
対して必ずアクセスの可否の判定を行うので、アクセス
されるエントリに関係なく、テーブルを構成する全エン
トリ数によって1判定処理のダイナミックステップが決
まるため、アクセスの必要があるエントリ数が少ない場
合は、そのエントリ数に対する相対的な処理速度が遅く
なる。
In the above-mentioned conventional technology, it is not clear in the table description whether each entry can be accessed or not, or the conditions under which a certain entry can be accessed. Furthermore, since the determination of whether or not an entry is accessible and the processing for accessing the entry are separated, maintainability is poor. moreover,
Table access is sequential, and it is always determined whether each entry can be accessed. Therefore, regardless of the entry being accessed, the dynamic step of one determination process is determined by the total number of entries that make up the table. If the number of required entries is small, the processing speed relative to that number of entries will be slow.

本発明の目的は、上述の如き従来技術の問題点を改善し
、テーブルの記述を容易にし、かつ、テーブルの保守性
の向上、テーブルのアクセス能力の向上を図ることにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to improve the problems of the prior art as described above, facilitate table description, improve table maintainability, and improve table access ability.

〔問題点を解決するための手段〕[Means for solving problems]

本発明では、以下の4点の手法を導入する。 The present invention introduces the following four methods.

■ テーブルの記述に高級言語の整構造プログラミング
の分岐の概念を用いた記述方式を通入する。
■ Introduce a description method that uses the concept of branching in well-structured programming in high-level languages to describe tables.

■ テーブル生成処理は、上記■の記述方式により記述
されたテーブルの記述文を用いて、各々の記述文に対応
するエントリと、分岐の記述文に対応する、分岐により
アクセス処理制御を行う複数のエントリ群の先頭(飛び
先)、情報格納領域とアクセス画歪判定用条件情報格納
領域より成る分岐用エントリ、上述の複数のエントリ群
の先頭(飛び先)、7ドレスの3要素より成るテーブル
を生成する。
■ The table generation process uses the table descriptions described using the description method described in ■ above, and creates entries corresponding to each description and multiple entries that control access processing by branching, corresponding to the branch descriptions. A table consisting of three elements: the head of an entry group (jump destination), a branching entry consisting of an information storage area and an access image distortion determination condition information storage area, the head (jump destination) of the plurality of entry groups described above, and 7 dresses. generate.

■ 上記■のテーブル生成処理は、分岐用エントリ中の
飛び光情報と、テーブル上の飛び先アドレスとを、テー
ブル生成中に結び付けるため、各分岐及びその飛び先の
インデッス付は及びその管理を行う。
■ The table generation process described in (■) above connects the jump information in the branch entry and the jump destination address on the table during table generation, so each branch and its jump destination are indexed and managed. .

■ 上記■、■のテーブル生成処理によって、生成され
たテーブルの各エントリに対するアクセスは1分岐用エ
ントリに至るまで、シーケンシャルに各エントリのアク
セス処理を行い、分岐用エントリの処理を行う際、当該
エントリ中の判定用条件情報を用いて、処理中の分岐用
エントリにより選択される複数のエンドリレこ対するア
クセス可否の判定を行い、その結果に従って該当するエ
ントリ群の先頭、即ち、上記■、■のテーブル生成処理
において、解決された該当する飛び先アドレスに処理を
移す。
■ Through the table generation processing described in ■ and ■ above, each entry in the generated table is accessed sequentially up to one branch entry, and when processing a branch entry, the corresponding entry Using the judgment condition information in the middle, it is judged whether access is possible for multiple end relays selected by the branch entry being processed, and according to the result, the head of the corresponding entry group, that is, the table of ■ and ■ above, is determined. In the generation process, the process is moved to the corresponding resolved destination address.

(作 用〕 テーブル生成処理は、上記■の記述方式によって記述さ
れたテーブル記述中の分岐の記述文により飛び先アドレ
スと、飛び光情報及び、判定条件情報を持つ分岐用エン
トリを、各分岐の記述文に対してインデックス付を行っ
た上で、分岐を行うエントリとそれに対応する飛び先ア
ドレスを、管理しながら生成する。これは、例えばテー
ブルの記述をアセンブラのマクロ命令を用いて行う場合
、インデックスとして広域可変記号を用い、分岐の記述
文に共通した文字列と組み合わすことによって、ある分
岐に対して一意な名称を生成して、その名称を飛び先の
記号名称と、飛び先を示すA型アドレス定数に用いるこ
とで実現する。
(Operation) The table generation process creates a branch entry with a jump destination address, jump light information, and judgment condition information for each branch using the branch description in the table description written using the description method described in (■) above. After indexing the description, the branch entry and the corresponding jump address are generated while being managed.For example, when writing a table using assembler macro instructions, By using a globally variable symbol as an index and combining it with a character string common to branch descriptions, a unique name is generated for a branch, and that name is used to indicate the symbolic name of the jump destination and the jump destination. This is achieved by using an A-type address constant.

上述のテーブルのアクセスは、分岐用エントリに至るま
でシーケンシャルに各エントリのアクセスを行い、分岐
用エントリでは、判定用条件情報を用いて、処理中の分
岐用エントリにより選択される複数のエントリ群のアク
セス可否の判定を行い、その結果に従って、飛び光情報
により得られる飛び先アドレス、即ち、該当するエント
リ群の先頭に処理を渡す。例として上述したアセンブラ
のマクロ命令を用いた場合、例えばポインタ等を用いて
各エントリに対するアクセスを行うとすると1条件判定
の結果により該当するエントリ群、即ち、飛び先アドレ
スを示すA型アドレス定数の値を上記ポインタにロード
することでこの方式は実現する。
In accessing the above table, each entry is sequentially accessed up to the branch entry, and in the branch entry, judgment condition information is used to determine the group of entries selected by the branch entry being processed. It is determined whether or not access is possible, and according to the result, processing is passed to the destination address obtained from the flight information, that is, to the head of the corresponding entry group. For example, when using the above-mentioned assembler macro instruction, if each entry is accessed using a pointer, etc., the result of one condition judgment is the corresponding entry group, that is, the type A address constant indicating the jump destination address. This method is achieved by loading the value into the above pointer.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図、第2図及び第3図に
より説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1, 2, and 3.

第1図は本発明を用いた電子計算機システムにおけるコ
ンパイラのマシン命令コード生成部にお、いて、コンパ
イル過程で高級言語を分岐及び組替えして得られた中間
コードをマシン命令コードに変換するためのコードテー
ブルの記述例であり、中間コードで記述されたテーブル
1よりテーブル生成処理2を用いてコードテーブル3が
生成されることを示している。
FIG. 1 shows a process for converting intermediate code obtained by branching and rearranging high-level languages during the compilation process into machine instruction code in the machine instruction code generation section of a compiler in an electronic computer system using the present invention. This is an example of code table description, and shows that code table 3 is generated using table generation process 2 from table 1 described in intermediate code.

1つの中間コードに対応するマシン命令コードは1つの
単位としてまとめ、それをステージと呼ぶ。ステージは
、5TAGE文4と、ENDSTAGE文5により挟ま
れている。C0DE 1文6よりC0DE■文13は、
マシン命令生成を示し、上から下へ処理される。SEL
文14.0THER文15.ENDSEL文16は、そ
れぞれIP−ELSE−ENDI Fに対応する分岐文
であり、SEL文14に記述された条件14aが成立な
らばCODEm文8へ処理が渡り、CoDEIV文9の
処理の次にC0DE■文12の処理を行い、条件14a
が不成立ならばC0DEV文10へ処理が渡り、C0D
EVI文11の処理の次にC0DE■文12の処理を行
うことを示している。従って、テーブルは条件ごとにま
とめて記述でき、記述されたテーブル1を見ただけで、
如何なるマシン命令コードが生成されるかがわかる。
Machine instruction codes corresponding to one intermediate code are grouped together as one unit, which is called a stage. The stage is sandwiched between 5TAGE statement 4 and ENDSTAGE statement 5. From C0DE 1 sentence 6, C0DE ■ sentence 13 is,
Shows machine instruction generation, processed from top to bottom. SEL
Sentence 14.0 THER Sentence 15. ENDSEL statements 16 are branch statements corresponding to IP-ELSE-ENDIF, and if condition 14a described in SEL statement 14 is satisfied, processing passes to CODEm statement 8, and after processing CoDEIV statement 9, C0DE ■Perform statement 12 and condition 14a
If not satisfied, processing passes to C0DEV statement 10, and C0D
This indicates that the C0DE ■ statement 12 is processed next to the EVI statement 11. Therefore, tables can be written for each condition, and just by looking at the written table 1,
It can be seen what kind of machine instruction code will be generated.

以上のテーブル記述文よりテーブル生成処理2を用いて
、5TAGE文4と、ステージ名称4aより5TAGE
エントリ17と、ステージの先頭ラベル29が生成され
る。また、ENDSTAGE文5より、ENDSTAG
Eエントリ18が生成される。また、C0DE 1文6
からC0DE■文13より、マシン命令生成用エントリ
19〜26が生成される。また、SEL文14より、条
件14aに用いらるA30のアドレス30a、B31の
アドレス31a、比較演算子の情報32、条件不成立時
の「飛び先のラベルJ Qa34のアドレス33を保持
するSELエントリ27が生成される。また、0THE
R文15より、対応するSEL文14の条件成立時の処
理の終了後の「飛び先のラベルJ Qb36のアドレス
35を保持する。
Using table generation processing 2 from the above table description statement, 5TAGE statement 4 and 5TAGE from stage name 4a.
An entry 17 and a stage head label 29 are generated. Also, from ENDSTAGE statement 5, ENDSTAG
E entry 18 is generated. Also, C0DE 1 sentence 6
From the C0DE ■ statement 13, machine instruction generation entries 19 to 26 are generated. Also, from the SEL statement 14, the SEL entry 27 that holds the address 30a of A30, the address 31a of B31, the comparison operator information 32, and the address 33 of the jump destination label JQa34 when the condition is not met is used for the condition 14a. is generated. Also, 0THE
From the R statement 15, "hold the address 35 of the jump destination label JQb36" after the processing when the condition of the corresponding SEL statement 14 is satisfied.

0THERエントリ28と、ラベルQa34が生成され
る。また、ENDSEL文16より、ラベルQb36が
生成される。
0THER entry 28 and label Qa 34 are generated. Furthermore, a label Qb36 is generated from the ENDSEL statement 16.

第2図(A)及び(B)は、第1図において生成された
コードテーブル3のアクセス処理手順であり、第3図は
第1図において生成されたコードテーブル3と、そのア
クセスに用いるポインタ53の電子計算機中のメモリ5
2上の配置及び、コードテーブル3が、ポインタ53に
よりアクセスされる様子を処理の各時点で示したもので
ある。
2(A) and 2(B) show the access processing procedure for the code table 3 generated in FIG. 1, and FIG. 3 shows the code table 3 generated in FIG. 1 and the pointer used for accessing the code table 3. Memory in 53 electronic computers 5
2 shows how the code table 3 is accessed by the pointer 53 at each point in the process.

マシン命令コード生成部に制御が渡り、マシン命令生成
処理が開始されると、中間コードファイル39から中間
コードが入力され(ステップ38)、ファイルの終りの
判定(ステップ40)でファイルの終りが検出されるま
で、以下の処理及び上記入力を繰り返す。終りとなれば
、マシン命令生成処理は終了となる(ステップ41)。
When control is passed to the machine instruction code generation section and machine instruction generation processing is started, an intermediate code is input from the intermediate code file 39 (step 38), and the end of the file is detected by determining the end of the file (step 40). Repeat the following process and the above input until the When the process is finished, the machine instruction generation process ends (step 41).

中間コードファイル39から入力された中間コードの情
報に従い、ポインタ53の値を「該当ステージの先頭」
29に変更して(ステップ42)、第3図の54aにポ
イントし、入力38に処理がもどるまで以下の処理を繰
り返す。
According to the intermediate code information input from the intermediate code file 39, the value of the pointer 53 is set to "the beginning of the corresponding stage".
29 (step 42), points to 54a in FIG. 3, and repeats the following process until the process returns to input 38.

まず、SELエントリ27であるか判定を行う(ステッ
プ43)。SELエントリ27である場合(54c)−
条件成立・不成立の判定(ステップ50)をA36(7
)7ドレス30.B57(7)7ドレス31及び比較演
算子の情報32を用いて行う。
First, it is determined whether the entry is SEL entry 27 (step 43). If SEL entry 27 (54c) -
A36 (7) determines whether the condition is satisfied or not (step 50).
) 7 dresses 30. This is performed using the B57(7)7 address 31 and comparison operator information 32.

この条件の判定50において、条件成立(A = B 
)ならば、ポインタ53の値を「次のエントリ」に変更
して(ステップ49)、第3図の54dにポイントし1
条件不成立(A〜B)ならばポインタ53の値を「飛び
先のラベルJMa34のアドレス33を用いて、「飛び
先のラベルJQa34に変更して(ステップ51)、第
3図の44fにポイントする。一方、SELエントリ2
7の判定43において、SELエントリ27で7ない場
合(第3図の54a、54h、54i)は、0THER
エントリ28であるか判定を行う(ステップ44)。0
THERエントリ28である場合(54e)は、ポイン
タ53の値を「飛び先のラベル」12b36のアドレス
35を用いて「飛び先のラベルJ Qb36に変更しく
ステップ51)、54gにポイントする。0THERエ
ントリ28でない場合(54a、54h、54i)は、
E N D S TAGEエン1−リ18であるが判定
を行う(ステップ45)。ENDSTAGEエントリ1
8でない場合(54a、54h)は、それぞれのエント
リに対応するマシン命令生成処理46を行い、生成した
マシン命令コードを目的プログラムファイル48に出力
しくステップ47)、ポインタ53の値を「次のエント
リ」に変更しくステップ49)。
In this condition determination 50, the condition is established (A = B
), change the value of pointer 53 to "next entry" (step 49), point to 54d in FIG.
If the condition is not satisfied (A to B), change the value of the pointer 53 to "Jump destination label JQa34 using address 33 of jump destination label JMa34 (step 51), and point to 44f in FIG. .On the other hand, SEL entry 2
In the determination 43 of 7, if the SEL entry 27 is not 7 (54a, 54h, 54i in FIG. 3), 0THER
It is determined whether the entry is entry 28 (step 44). 0
If the THER entry is 28 (54e), change the value of the pointer 53 to "Jump destination label JQb36" using address 35 of "Jump destination label" 12b36 (Step 51), and point to 54g.0 THER entry If it is not 28 (54a, 54h, 54i),
The ENDSTAGE engine 18 makes a determination (step 45). ENDSTAGE entry 1
If it is not 8 (54a, 54h), perform machine instruction generation processing 46 corresponding to each entry, output the generated machine instruction code to the target program file 48 (step 47), and change the value of pointer 53 to ``next entry''. ” (step 49).

54biにポイントする。E N D S T A G
 Eエントリ18である場合(54i)は、入力38に
もどる。
Point to 54bi. E N D S T A G
If the E entry is 18 (54i), the process returns to input 38.

本実施例によれば、記述されたテーブル1は任意の箇所
で条件判定が行えるため記述が容易になり、マシン命令
コード生成処理において、如何なるマシン命令が生成さ
れるかを、視覚的に認識することができるため、マシン
命令コード生成処理の保守性が向上し、また、1つの中
間コードに対応するマシン命令コードを1つにまとめて
記述できる上、決定表などを用いずにマシン命令コード
の生成条件を判定できるため試理速度が向上する。
According to this embodiment, the written Table 1 can be easily written because conditions can be judged at any location, and it is possible to visually recognize what kind of machine instruction will be generated in the machine instruction code generation process. This improves the maintainability of the machine instruction code generation process, allows the machine instruction codes corresponding to one intermediate code to be written as one, and allows the machine instruction code to be written without using decision tables. Trial speed is improved because the generation conditions can be determined.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明によれば、テーブルの記述が
、高級言語の整構造プログラミングの分岐の概念の導入
により、容易になり、記述した各エントリに対するアク
セス可否の条件が、テーブルの記述上で視覚的に明確と
なるので、テーブルの保守性が向上し、又、テーブルの
各エントリに対してアクセスが必要な場合のみアクセス
処理が為されるので、アクセス能力を向上するという効
果がある。
As explained above, according to the present invention, the description of a table is made easier by introducing the concept of branching in well-structured programming in a high-level language, and the conditions for whether or not each entry can be accessed are set in the table description. Since it is visually clear, maintainability of the table is improved, and since access processing is performed only when access is required for each entry in the table, it has the effect of improving access ability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のコンパイラにおけるマシン
命令コード生成用コードテーブルのテーブルの記述、テ
ーブル生成処理、及びテーブル生成処理により生成され
るコードテーブルの関係を示した図、第2図は第1図に
示したコードテーブルのアクセス方式の処理制御の流れ
を示した図、第3図は第2図の処理を用いて第1図に示
したコードテーブルを処理した際、テーブルアクセスに
用いたポインタの指すテーブル上の位置を示した図であ
る。 1・・・テーブルの記述例、 2・・・テーブル生成処
理、 3・・・生成されたコードテーブル。 第  2  図 (3)
FIG. 1 is a diagram showing the table description of a machine instruction code generation code table in a compiler according to an embodiment of the present invention, the table generation process, and the relationship between the code table generated by the table generation process. Figure 3 shows the flow of processing control for the code table access method shown in Figure 1. FIG. 3 is a diagram showing the position on the table pointed to by the pointer. 1... Table description example, 2... Table generation process, 3... Generated code table. Figure 2 (3)

Claims (1)

【特許請求の範囲】[Claims] (1)複数個のテーブル構成要素となる情報を格納する
エントリの記述文より成るテーブルについて、高級言語
の整構造プログラミングの分岐の概念を導入して、処理
するエントリを選択する分岐を設けてテーブルを記述し
、該記述されたテーブルのアクセスの際、上記分岐によ
り、処理するエントリを選択することを特徴とするテー
ブルアクセス方式。
(1) For tables consisting of descriptions of entries that store information that constitutes multiple table components, the concept of branching in well-structured programming in high-level languages is introduced, and branches are provided to select entries to be processed. A table access method characterized in that an entry to be processed is selected by the branch described above when the described table is accessed.
JP23775886A 1986-10-06 1986-10-06 Table access system Pending JPS6391741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23775886A JPS6391741A (en) 1986-10-06 1986-10-06 Table access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23775886A JPS6391741A (en) 1986-10-06 1986-10-06 Table access system

Publications (1)

Publication Number Publication Date
JPS6391741A true JPS6391741A (en) 1988-04-22

Family

ID=17020015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23775886A Pending JPS6391741A (en) 1986-10-06 1986-10-06 Table access system

Country Status (1)

Country Link
JP (1) JPS6391741A (en)

Similar Documents

Publication Publication Date Title
CA1290067C (en) System for generating program object modules
US5881290A (en) Industrial controller decompiler accommodating an expandable instruction set
US5819097A (en) Industrial controller compiler with expandable instruction set
JPH0630066B2 (en) Table type language translation method
CN101216820A (en) Multi-language translation method and device
JPH07219758A (en) Specification generation method
JP3318051B2 (en) Translation processing method
JPS6391741A (en) Table access system
JP3611061B2 (en) Graphic creation device
JPH0695890A (en) Name replacement system in compiler
JP3240647B2 (en) Computer language structured processing
JPH11154093A (en) Program compiler and storage medium recording compiler program
JPS61131124A (en) Conversation input processing system
JPH0371229A (en) Program controller
JPH0561687A (en) Processing system for compiler
JP2000132405A (en) In-line expansion processing device and method
JPH0439734A (en) Program language translation processing system
JPH06168139A (en) Compiling device
JPH05120025A (en) Inline development method for source program
JPH03109642A (en) Compiling device
JPH0675757A (en) Link system for virtual space resident program
CN108804105A (en) A kind of program organization unit process of compilation method
JPH0488531A (en) Code optimizing system
JPH0566929A (en) Reduction system for recompiling time of compiler
Tarutin The programming of cross-assemblers on the ES-computer with the use of standard macroassembler