JPS639164A - Multiplication factor limiting circuit for apd - Google Patents
Multiplication factor limiting circuit for apdInfo
- Publication number
- JPS639164A JPS639164A JP61153486A JP15348686A JPS639164A JP S639164 A JPS639164 A JP S639164A JP 61153486 A JP61153486 A JP 61153486A JP 15348686 A JP15348686 A JP 15348686A JP S639164 A JPS639164 A JP S639164A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- apd
- control voltage
- limit value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 5
- 101100379210 Arabidopsis thaliana APD4 gene Proteins 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 102100040423 Transcobalamin-2 Human genes 0.000 description 1
- 101710124862 Transcobalamin-2 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
アバランシェフォトダイオード（以下ＡＰＤという）の
増倍率Ｍの最大値、最小値を制限するためのバイアス電
圧制限回路において、バイアス電圧制服値の上限値と下
限値に同一の温度係数を持たせることによって、使用で
きる温度範囲を温度によらず一定にする。[Detailed Description of the Invention] [Summary] In a bias voltage limiting circuit for limiting the maximum and minimum values of the multiplication factor M of an avalanche photodiode (hereinafter referred to as APD), the upper and lower limits of the bias voltage uniform value are By having the same temperature coefficient, the usable temperature range is made constant regardless of temperature.
〔産業上の利用分野］
本発明はＡＰＤの増倍率の最大値と最小値を制限する回
路に係り、特に増倍率の最大値と最小値の温度変動を防
止するため、電圧制限値の上限値と下限値に同一の温度
係数を持たせるようにしたＡＰＤの増倍率制限回路に関
するものである。[Industrial Application Field] The present invention relates to a circuit that limits the maximum and minimum values of the multiplication factor of an APD, and in particular, in order to prevent temperature fluctuations in the maximum and minimum multiplication factors, the upper limit value of the voltage limit value is This invention relates to an APD multiplication factor limiting circuit in which the lower limit values have the same temperature coefficient.
ＡＰＤの増倍率Ｍは、それに加える逆バイアス電圧ＶＲ
とＡＰＤのブレークダウン電圧ＶＢとによって定まり、
＋１＋式の関係が成り立つことが知られている。The multiplication factor M of the APD is the reverse bias voltage VR applied to it.
and APD breakdown voltage VB,
It is known that the relationship of the +1+ formula holds true.
！ ここでｎはＡＰＤによって定まる係数を示している。! Here, n indicates a coefficient determined by APD.
ＡＰＤは逆バイアス電圧がブレークダウン電圧以上にな
るとブレークダウンを生じて素子が破壊に至るため、そ
の最大値が制限される。また逆バイアス電圧がある限度
以下になると端子間容量が急増して高周波特性が劣化す
るため、その最小値が制限される。このためＡＰＤに対
する逆バイアス電圧制限回路が設けられ、ＡＰＤの使用
可能増倍率はある範囲に制限される。When the reverse bias voltage exceeds the breakdown voltage of the APD, breakdown occurs and the device is destroyed, so its maximum value is limited. Furthermore, when the reverse bias voltage falls below a certain limit, the capacitance between the terminals increases rapidly and the high frequency characteristics deteriorate, so its minimum value is limited. For this reason, a reverse bias voltage limiting circuit for the APD is provided, and the usable multiplication factor of the APD is limited to a certain range.
一方ＡＰＤのブレークダウン電圧ＶＢは（２）式に示す
温度特性を有することが知られている。On the other hand, it is known that the breakdown voltage VB of the APD has a temperature characteristic shown in equation (2).
ＶＢ （Ｔ＋ΔＴ）＝ＶＢ （Ｔ）（１＋γΔＴ）
ここでＶＢ （Ｔ）は温度Ｔにおけるブレークダウン
電圧、ＶＢ （Ｔ＋ΔＴ）は温度Ｔ＋ΔＴにおけるブ
レークダウン電圧、γはブレークダウン電圧の温度係数
を示す。VB (T+ΔT)=VB (T)(1+γΔT)
Here, VB (T) is the breakdown voltage at temperature T, VB (T+ΔT) is the breakdown voltage at temperature T+ΔT, and γ is the temperature coefficient of the breakdown voltage.
（１）、（２）式の関係からＡＰＤの増倍率が温度に拘
わらず一定になるためには、逆バイアス電圧Ｖｌ？がブ
レークダウン電圧ＶＢと同じ温度特性を持つこと、すな
わち（３）式の関係が成り立つことが必要である。From the relationship between equations (1) and (2), in order for the APD multiplication factor to be constant regardless of temperature, the reverse bias voltage Vl? It is necessary that VB have the same temperature characteristics as the breakdown voltage VB, that is, the relationship of equation (3) holds true.
Ｖｌ？ （Ｔ＋ΔＴ）＝ＶＲ（Ｔ）（１＋γΔＴ）い
まＡＰＤの使用可能増倍率の最大値をＭｍａｘ＋最小値
をＭｍｉｎとすると、これが、温度に拘わらず一定にな
るためには、（３）式によって、ＡＰＤの使用可能増倍
率最大値Ｍｍａｘおよび最小値ＭＩＩＩｉｎと、逆バイ
アス電圧の最大値Ｖ Ｒｍａｘおよび最小値Ｖ Ｒｍｉ
ｎとの間に（４１、（５）式の関係が成立することが必
要である。Vl? (T + ΔT) = VR (T) (1 + γΔT) Now, if the maximum value of the usable multiplication factor of the APD is Mmax + the minimum value is Mmin, in order for this to be constant regardless of the temperature, the APD Maximum value Mmax and minimum value MIIIin of usable multiplication factor, maximum value V Rmax and minimum value V Rmi of reverse bias voltage
It is necessary that the relationship of equation (41, (5)) holds between n and n.
ＶＲｍｍ（Ｔ＋ΔＴ）＝ＶＲ，，（Ｔ） （１＋γΔ
Ｔ）・−（４）
ＶＲ□−（Ｔ＋ΔＴ）＝ＶＲ，Ｌ（Ｔ） （１＋γΔ
Ｔ）・・−（５）
そこで（４）、 （５）式の関係によって、ＡＰＤ逆
バイアス電圧制限回路の上限値Ｖ Ｒｍａｘと下限値Ｖ
Ｒｍｉｎとに同一の温度係数を持たせることによって
、ＡＰＤの使用可能増倍率範囲を温度に拘わらず一定に
することができる。本発明は、このような使用可能増倍
率範囲を温度に拘わらず一定にすることができる、ＡＰ
Ｄの増倍率制限回路を堤供するものである。VRmm(T+ΔT)=VR,,(T) (1+γΔ
T)・−(4) VR□−(T+ΔT)=VR,L(T) (1+γΔ
T)...-(5) Therefore, according to the relationship between equations (4) and (5), the upper limit value V Rmax and lower limit value V of the APD reverse bias voltage limiting circuit are determined.
By giving the same temperature coefficient as Rmin, the usable multiplication factor range of the APD can be made constant regardless of the temperature. The present invention provides AP
This provides a multiplication factor limiting circuit for D.
第３図は従来のＡＰＤの増倍率制限回路を示したもので
ある。同図において、ｌはＤＣ／ＤＣ変換器２に対する
制御電圧を上限値と下限値の範囲に制限する電圧制限回
路、３は一定の温度傾斜を有する出力電圧を発生する温
度補償回路、ＲＶＩは制御電圧の上限値を与える可変抵
抗、ＲＶ２は制御電圧の下限値を与える可変抵抗、４は
ＡＰＤ、５は前置増幅器である。Ｒ１は前置増幅器５の
帰還抵抗、Ｒ２は抵抗、Ｃ２はコンデンサであって、抵
抗Ｒ２とコンデンサＣ２によって、前置増幅器５の出力
の直流分を抽出する。またＣＩはカップリングコンデン
サ、Ｒ３は抵抗、ＴＲＩは電界効果トランジスタ（ＦＥ
Ｔ） 、６は伸張増幅器、７は出力増幅器、８はパイロ
ットフィルタ、９はパイロットアンプ、１０は整流器、
１１は伸張増幅器である。FIG. 3 shows a conventional APD multiplication factor limiting circuit. In the figure, l is a voltage limiting circuit that limits the control voltage for the DC/DC converter 2 to a range between an upper limit value and a lower limit value, 3 is a temperature compensation circuit that generates an output voltage with a constant temperature slope, and RVI is a control circuit. A variable resistor RV2 provides an upper limit value of the voltage, a variable resistor RV2 provides a lower limit value of the control voltage, 4 is an APD, and 5 is a preamplifier. R1 is a feedback resistor of the preamplifier 5, R2 is a resistor, and C2 is a capacitor. The DC component of the output of the preamplifier 5 is extracted by the resistor R2 and capacitor C2. Also, CI is a coupling capacitor, R3 is a resistor, and TRI is a field effect transistor (FE).
T), 6 is an expansion amplifier, 7 is an output amplifier, 8 is a pilot filter, 9 is a pilot amplifier, 10 is a rectifier,
11 is an expansion amplifier.
第３図において、ＡＰＤ４は光入力に応じた電流出力を
発生し、前置増幅器５はこの電流信号を電圧信号に変換
して出力する。この出力における交流分はコンデンサＣ
１，抵抗Ｒ３を経て出力増幅器７に加えられて、出力Ｏ
ＵＴを生じる。In FIG. 3, the APD 4 generates a current output according to the optical input, and the preamplifier 5 converts this current signal into a voltage signal and outputs it. The AC component in this output is capacitor C
1, is added to the output amplifier 7 via the resistor R3, and the output O
Causes UT.
抵抗Ｒ３，ＦＥＴＴＲＩ、出力増幅器７．パイロットフ
ィルタ８．パイロットアンプ９．整流器１０゜伸張増幅
器１１はパイロツ）ＡＧＣ回路を構成している。すなわ
ち出力ＯＵＴの一部は、パイロットフィルタ８に加えら
れて、その出力に入力信号中のパイロット信号が抽出さ
れる。このパイロット信号はパイロットアンプ９で増幅
され、整流器１０で整流して直流分を抽出される。この
直流分の信号は伸張増幅器１１に加えられて、一定の基
準電圧Ｖ ｒｅｆ２との誤差分を増幅した出力を生じ、
この出力はＦ Ｅ Ｔ ＴＲＩのゲートに加えられて、
その内部抵抗を変化させる。これによって出力増幅器７
の入力信号レベルが変化し、このような−巡の制御によ
ってＡＧＣ動作が行われる。Resistor R3, FETTRI, output amplifier 7. Pilot filter 8. Pilot amplifier 9. The rectifier 10° expansion amplifier 11 constitutes a pilot AGC circuit. That is, a part of the output OUT is applied to the pilot filter 8, and the pilot signal in the input signal is extracted from the output thereof. This pilot signal is amplified by a pilot amplifier 9, rectified by a rectifier 10, and a DC component is extracted. This DC component signal is added to the expansion amplifier 11 to generate an output that amplifies the error with respect to a constant reference voltage V ref2,
This output is applied to the gate of FETTRI,
change its internal resistance. This allows the output amplifier 7
The input signal level changes, and the AGC operation is performed by such circular control.
一方、ＡＰＤ４．前置増幅器５．抵抗Ｒ２，Ｒ３、コン
デンサＣ２，伸張増幅器６．電圧制限回路１．ＤＣ／Ｄ
Ｃ変換器２は光平均値ＡＧＣ回路を構成している。すな
わち前置増幅器５の出力における直流分は、伸張増幅器
６に加えられて、一定の基準電圧Ｖｒｅｆｌとの誤差分
を増幅した制御電圧Ｖｃを生じ、制御電圧ＶＣは制御電
圧制限回路２を経てその電圧範囲を制限されて、制限さ
れた制御電圧Ｖｃ’を生じる。Ｄ Ｃ／Ｄ Ｃ変換器２
は制御電圧Ｖｃ’を一定の比率で増幅して、高圧の逆バ
イアス電圧ＶＲを発生する。ＡＰＤ４はこの逆バイアス
電圧ＶＲによって動作することによって電流出力を生じ
、このような−巡の制御によってＡＧＣ動作が行われる
。On the other hand, APD4. Preamplifier 5. Resistors R2, R3, capacitor C2, expansion amplifier 6. Voltage limiting circuit 1. DC/D
The C converter 2 constitutes an optical average value AGC circuit. That is, the DC component at the output of the preamplifier 5 is added to the expansion amplifier 6 to generate a control voltage Vc which is an amplified error with respect to a constant reference voltage Vrefl, and the control voltage VC passes through the control voltage limiting circuit 2 and then outputs the control voltage Vc. The voltage range is limited resulting in a limited control voltage Vc'. DC/DC converter 2
amplifies the control voltage Vc' at a constant ratio to generate a high reverse bias voltage VR. APD 4 generates a current output by operating with this reverse bias voltage VR, and AGC operation is performed by such circular control.
この際電圧制限回路１において、演算増幅器■Ｃ２３、
ＩＣ２４はバッファとして動作して、それぞれ制御電圧
の上限値ＶＣｍａＸ＋下限値Ｖｃｍｉｎを演算増幅器ｒ
ｃ２１． ＩＣ２２の出力側に供給する。演算増幅器■
ｃ２１の出力端にはダイオードＤ２１が逆方向に挿入さ
れているので、入力制御電圧Ｖｃが制御電圧Ｖｃｍａｘ
より小さいときは、入力制御電圧ＶｃがダイオードＤ２
１を経て出力されるが、入力制御電圧Ｖｃが制御電圧Ｖ
ｃｍａｘより大きいときは、ダイオードＤ２１がカッ
トオフになって制御電圧ｖ ｃｍａｘが出力される。ま
た演算増幅器ＩＣ２２の出力端にはダイオードＤ２２が
順方向に挿入されているので、人力制御電圧Ｖｃが制御
電圧Ｖ ｃｍｉｎより大きいときは、入力制御電圧がダ
イオードＤ２２を経て出力されるが、入力制御電圧ＶＣ
が制御電圧Ｖ ｃｍａｘより小さいときは、ダイオード
Ｄ２２がカットオフになって制御電圧Ｖｃｍｉｎが出力
される。従って入力制御電圧Ｖｃに応じて電圧制限回路
１の出力制御電圧■Ｃ゛は次のように制限される。At this time, in the voltage limiting circuit 1, the operational amplifier ■C23,
The IC24 operates as a buffer and outputs the upper limit value VCmaX+lower limit value Vcmin of each control voltage to the operational amplifier r.
c21. Supplied to the output side of IC22. Operational amplifier■
Since the diode D21 is inserted in the reverse direction at the output terminal of c21, the input control voltage Vc is equal to the control voltage Vcmax.
When the input control voltage Vc is smaller than the diode D2
1, but the input control voltage Vc is the control voltage V
When the voltage is larger than cmax, the diode D21 is cut off and the control voltage vcmax is output. Further, since a diode D22 is inserted in the forward direction at the output terminal of the operational amplifier IC22, when the manual control voltage Vc is larger than the control voltage V cmin, the input control voltage is outputted via the diode D22, but the input control voltage Voltage VC
When is smaller than the control voltage Vcmax, the diode D22 is cut off and the control voltage Vcmin is output. Therefore, the output control voltage C' of the voltage limiting circuit 1 is limited as follows according to the input control voltage Vc.
Ｖｃ’＝Ｖｃ’ｍｉｎ （Ｖｃ≦Ｖｃｍｉｎ）Ｖｃ’
＝Ｖｃ （Ｖｃ ｍｉｎ≦Ｖｃ≦Ｖｃｍａｘ）Ｖ
ｃ’＝Ｖｃ’ｍａｙ （Ｖｃ ｍａｘ ≦Ｖｃ）Ａ
ＰＤ４に対する逆バイアス電圧ＶＲは、この出力制御電
圧Ｖｃ’に応じた大きさを有している。Vc'=Vc'min (Vc≦Vcmin)Vc'
=Vc (Vcmin≦Vc≦Vcmax)V
c'=Vc'may (Vc max ≦Vc)A
The reverse bias voltage VR for PD4 has a magnitude corresponding to this output control voltage Vc'.
従って、制御電圧がＶｃｍｉｎ≦ＶＣ≦Ｖｃｍａｘの範
囲では光平均値ＡＧＣが行われるが、Ｖｃ≦■ｃ ｍｉ
ｎ 、 Ｖｃ ｍａｘ≦ＶＣの範囲ではＡＰＤの逆バイ
アス電圧ＶＲはそれぞれ一定であって、光平均値ＡＧＣ
は行われずパイロッ）ＡＧＣが行われるようになる。Therefore, optical average value AGC is performed when the control voltage is in the range of Vcmin≦VC≦Vcmax, but when Vc≦■c mi
In the range of n, Vc max≦VC, the reverse bias voltage VR of the APD is constant, and the optical average value AGC
(Pilot) AGC will be performed instead.
この場合制御電圧の上限値Ｖ ｃｍａｘは、温度補償回
路３の出力電圧Ｖｏｕｔによって可変抵抗ＲＶＩを経て
定められる。温度補償回路３においてダイオードＤｌｌ
はその電流値が一定の温度係数を有し、演算増幅器ＩＣ
ＩＩは、ダイオードＤｌｌの端子電圧に応じた出力電圧
を発生する。従って出力電圧ＶＯｕＬは一定の温度特性
を有する信号となる。出力電圧Ｖｏｕｔの温度特性の大
きさは演算増幅器■Ｃ１１の帰還抵抗Ｒ１１，Ｒ１２の
選定に応じて任意に選択することができ、その傾斜は演
算増幅器ＴＣＩＩにおける増幅の極性に応じて任゛意に
決定することができる。従って制御電圧の上限値Ｖ ｃ
ｍａｘの温度特性を、ＡＰＤ４のブレークダウン電圧の
温度特性γに等しく選定することが可能である。In this case, the upper limit value V cmax of the control voltage is determined by the output voltage Vout of the temperature compensation circuit 3 via the variable resistor RVI. In the temperature compensation circuit 3, the diode Dll
has a constant temperature coefficient, and the operational amplifier IC
II generates an output voltage according to the terminal voltage of diode Dll. Therefore, the output voltage VouL becomes a signal having constant temperature characteristics. The magnitude of the temperature characteristic of the output voltage Vout can be arbitrarily selected according to the selection of feedback resistors R11 and R12 of the operational amplifier ■C11, and its slope can be arbitrarily selected according to the polarity of the amplification in the operational amplifier TCII. can be determined. Therefore, the upper limit value of the control voltage V c
It is possible to select the temperature characteristic of max to be equal to the temperature characteristic γ of the breakdown voltage of the APD 4.
一方、制御電圧の下限値Ｖ ｃｍｉｎは、電源電圧■＋
を可変抵抗ＲＶ２によって分割することによって定めら
れる。On the other hand, the lower limit value V cmin of the control voltage is the power supply voltage ■+
is determined by dividing by variable resistor RV2.
第３図に示された従来の回路においては、ＡＰＤ４に与
えられる逆バイアス電圧ＶＲは、増倍率の上限において
は、制御電圧の上限値Ｖ ｃｍａｘが温度補償回路３か
ら与えられている。従ってＡＰＤ４の増倍率の上限は温
度に拘わらず一定である。In the conventional circuit shown in FIG. 3, the reverse bias voltage VR applied to the APD 4 is given the upper limit value V cmax of the control voltage from the temperature compensation circuit 3 at the upper limit of the multiplication factor. Therefore, the upper limit of the multiplication factor of APD4 is constant regardless of the temperature.
これに対して増倍率の下限においては、制御電圧の下限
値Ｖｃｍｉｎは温度補償を行われていない。On the other hand, at the lower limit of the multiplication factor, the lower limit value Vcmin of the control voltage is not temperature compensated.
従ってＡＰＤ４の増倍率の下■は温度によって変動し、
そのため周波数特性の劣化を生じることになるという問
題があった。Therefore, the multiplication factor of APD4 varies depending on the temperature,
Therefore, there was a problem in that frequency characteristics deteriorated.
ｃ問題点を解決するための手段〕
本発明はこのような従来技術の問題点を解決しようとす
るものであって、第１図に示す原理的構成を有し、電圧
制限回路（１）と、Ｄ Ｃ／Ｄ Ｃ変換器（２）と、温
度補償回路（３）と、第１の電圧設定手段（１４）と、
第２の電圧設定手段（１５）とを具えている。Means for Solving Problem c] The present invention attempts to solve the problems of the prior art as described above, and has the basic configuration shown in FIG. , a DC/DC converter (2), a temperature compensation circuit (3), a first voltage setting means (14),
and second voltage setting means (15).
電圧制限回路（１）はＡＰＤの出力電圧に応じた制御電
圧を制御電圧上限値と制御電圧下限値との範囲に制限す
る。A voltage limiting circuit (1) limits the control voltage according to the output voltage of the APD to a range between an upper limit value of the control voltage and a lower limit value of the control voltage.
ＤＣ／ＤＣ変換器（２）は電圧制限回路（１）の出力で
ある制限された制御電圧に比例した高電圧を発生する。The DC/DC converter (2) generates a high voltage proportional to the limited control voltage that is the output of the voltage limiting circuit (1).
温度補償回路（３）は一定の温度傾斜を有する出力電圧
を発生する。The temperature compensation circuit (3) generates an output voltage with a constant temperature slope.
第１の電圧設定手段（１４）は温度補償回路（３）の出
力電圧から制御電圧上限値を発生する。The first voltage setting means (14) generates a control voltage upper limit value from the output voltage of the temperature compensation circuit (3).
第２の電圧設定手段（１５）は温度補償回路（３）の出
力電圧から制御電圧下限値を発生する。The second voltage setting means (15) generates a control voltage lower limit value from the output voltage of the temperature compensation circuit (3).
第１図において１、電圧制限回路（１）に対する入力制
御電圧をＶｃ、出力である制限された制御電圧をＶｃ’
とし、Ｄ Ｃ／Ｄ Ｃ変換器（２）の出力逆バイアス電
圧をＶＲ１電圧制限回路２に与える制御電圧上限値をＶ
ＣｍａＸ、同じく下限値をＶｃｍｉｎとすると、電圧
制限回路（１）の出力である制限された制御電圧Ｖｃ’
は次の値をとる。In Fig. 1, 1, the input control voltage to the voltage limiting circuit (1) is Vc, and the output limited control voltage is Vc'.
The upper limit of the control voltage that gives the output reverse bias voltage of the DC/DC converter (2) to the VR1 voltage limiting circuit 2 is V.
Similarly, if the lower limit value of CmaX is Vcmin, then the limited control voltage Vc' which is the output of the voltage limiting circuit (1)
takes the following values.
Ｖ ｃｍｉｎ （Ｖ ｃ≦Ｖ ｃｍｉｎ）Ｖｃ’＝
Ｖｃ （Ｖｃｍｉｎ≦Ｖｃ≦Ｖ ｃｍａｘ）Ｖ
ｃｍａｘ （Ｖ ｃｍａｘ≦Ｖｃ）−・（６）
ここで制御電圧上限値ｖ ｃｍａｘ、下限値Ｖ ｃｍｉ
ｎ＋逆バイアス電圧ＶＲは、第１の電圧設定手段（１４
） 。Vcmin (Vc≦Vcmin)Vc'=
Vc (Vcmin≦Vc≦Vcmax)V
cmax (V cmax≦Vc) - (6) Here, control voltage upper limit value v cmax, lower limit value V cmi
The n+ reverse bias voltage VR is set by the first voltage setting means (14
).
第２の電圧設定手段（１５）およびＤＣ／ＤＣ変換３
（２）から、次の関係によって定まる。Second voltage setting means (15) and DC/DC conversion 3
From (2), it is determined by the following relationship.
Ｖｃｍａｘ＝ａ Ｖｏｕｔ ・＝
（７）Ｖｃｍｉｎ＝ ｂ Ｖｏｕｔ
−＝ （８）ＶＲ＝ ｃ Ｖｃ’
−−−（９）ここでａ、ｂ、ｃは常数である。Vcmax=a Vout ・=
(7) Vcmin=bVout
−= (8) VR= c Vc'
---(9) where a, b, and c are constants.
いま温度補償回路（３）の出力温度特性が次式の関係で
与えられるとすると、
Ｖｏｕｔ−Ｖｏｕｔ （ｌ＋ｒΔＴ） ・−
（１０）（１０）、 （７）式の関係から
” ’ ＋ｎａｐ＜ （Ｔ＋ΔＴ）＝Ｖｃ、１．（Ｔ）
（１＋ＴΔＴ）−（＋１）
Ｖ Ｃｖｙｘ、 （Ｔ＋ΔＴ）＝Ｖｃ、、、、（Ｔ）（
１＋ｒΔＴ）従って（６） 、 （９） 、 （１
１） 、 （１２）式からＶ Ｒ、、ｌａ＜ （Ｔ＋
ΔＴ）＝ＶＲ，１，，，ｘ（Ｔ）（１＋ｒΔＴ）−（＋
３）
ＶＲ＝（Ｔ＋ΔＴ）＝ＶＲ砥−（Ｔ） ＋１＋ＴΔＴ
）・−（１３）
となって、（４）、 （５）式の関係を満足し、従っ
てＡＰＤに与える逆バイアス電圧の上限値、下限値とも
温度によらず一定になる。Assuming that the output temperature characteristics of the temperature compensation circuit (3) are given by the following relationship, Vout-Vout (l+rΔT) ・-
(10) From the relationship between equations (10) and (7), “ '+nap< (T+ΔT)=Vc, 1.(T)
(1+TΔT)-(+1) V Cvyx, (T+ΔT)=Vc,,,,(T)(
1+rΔT) Therefore, (6), (9), (1
1) From equation (12), V R, , la< (T+
ΔT)=VR,1,,,x(T)(1+rΔT)−(+
3) VR = (T + ΔT) = VR grind - (T) +1 + TΔT
)・−(13), satisfying the relationships of equations (4) and (5), and therefore both the upper and lower limits of the reverse bias voltage applied to the APD are constant regardless of temperature.
第２図は本発明の一実施例を示したものである。 FIG. 2 shows an embodiment of the present invention.
同図において、電圧制限回路１．ＤＣ／ＤＣ変換器２．
温度補償回路３．ＡＰＤ４．前増幅器５゜伸張増幅器６
．出力増幅器７．パイロットフィルタ８．パイロットア
ンプ９．整流器１０．伸張増幅器１１は第３図に示され
たものと同様であり、その他のものも第３図におけると
同じ部分は同じ符号で示されており、これらの動作もま
た第３図の場合と同様である。In the figure, voltage limiting circuit 1. DC/DC converter2.
Temperature compensation circuit 3. APD4. Pre-amplifier 5° expansion amplifier 6
．． Output amplifier7. Pilot filter 8. Pilot amplifier 9. Rectifier 10. The expansion amplifier 11 is similar to that shown in FIG. 3, and the same parts as in FIG. be.
しかしながら第２図において、可変抵抗ＲＶ２の入力側
は電源Ｖ＋ではなく温度補償回路３の出力電圧ＶｏｕＬ
に接続されている。従って第２図の場合、電圧制限回路
ｌに与えられる制御電圧の下限値Ｖ ｃｍｉｎは、ＡＰ
Ｄ４のブレークダウン電圧の温度係数γと同じ温度傾斜
を有している。However, in FIG. 2, the input side of the variable resistor RV2 is not the power supply V+, but the output voltage VouL of the temperature compensation circuit 3.
It is connected to the. Therefore, in the case of FIG. 2, the lower limit value V cmin of the control voltage applied to the voltage limiting circuit l is AP
It has the same temperature slope as the temperature coefficient γ of the breakdown voltage of D4.
本発明のＡＰＤの増倍率制限回路では、このようにする
ことによって、ＡＰＤの増倍率の上限Ｍｍａｘと、下限
Ｍｍｉｎとをともに温度によらず一定にすることができ
るようになる。By doing so in the APD multiplication factor limiting circuit of the present invention, both the upper limit Mmax and the lower limit Mmin of the APD multiplication factor can be made constant regardless of temperature.
以上説明したように本発明によれば、ＡＰＤの増倍率の
上限のみならず、その下限も温度によらず一定にするこ
とができるので、使用可能な増倍率範囲が常に一定であ
り、従ってＡＧＣ回路の動作を安定にすることができる
。As explained above, according to the present invention, not only the upper limit but also the lower limit of the APD multiplication factor can be made constant regardless of the temperature, so the usable multiplication factor range is always constant, and therefore the AGC The operation of the circuit can be stabilized.
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例のＡＰＤの増倍率制限回路を示す図、
第３図は従来のＡＰＤの増倍率制限回路を示す図である
。
■−・一温度補償回路
２〜電圧制限回路
３−・−Ｄ Ｃ／Ｄ Ｃ変換器
４−Ａ Ｐ Ｄ
５・−前増幅器
６・−伸張増幅器
７・−出力増幅器
８・−パイロットフィルタ
９−パイロットアンプ
１０−・・整流器
１１−伸張増幅器FIG. 1 is a diagram showing the principle configuration of the present invention, FIG. 2 is a diagram showing a multiplication factor limiting circuit of an APD according to an embodiment of the present invention, and FIG. 3 is a diagram showing a multiplication factor limiting circuit of a conventional APD. It is. - Temperature compensation circuit 2 to voltage limiting circuit 3 - D C/DC converter 4 - A P D 5 - Preamplifier 6 - Expansion amplifier 7 - Output amplifier 8 - Pilot filter 9 - Pilot amplifier 10 - Rectifier 11 - Extension amplifier
Claims (1)
制御電圧下限値との範囲に制限する電圧制限回路（１）
と、該制限された制御電圧に比例した高電圧を発生する
ＤＣ／ＤＣ変換器（２）とを具え、該ＤＣ／ＤＣ変換器
（２）の出力をＡＰＤの逆バイアス電圧として与えるよ
うにしたＡＰＤの増倍率制限回路において、 一定の温度傾斜を有する出力電圧を発生する温度補償回
路（３）と、 該温度補償回路（３）の出力電圧から前記制御電圧上限
値を発生する第１の電圧設定手段（１４）と、 該温度補償回路（３）の出力電圧から前記制御電圧下限
値を発生する第２の電圧設定手段（１５）とを具えたこ
とを特徴とするＡＰＤの増倍率制限回路。[Claims] Voltage limiting circuit (1) that limits a control voltage according to the output voltage of an APD to a range between a control voltage upper limit value and a control voltage lower limit value.
and a DC/DC converter (2) that generates a high voltage proportional to the limited control voltage, and the output of the DC/DC converter (2) is provided as a reverse bias voltage of the APD. The multiplication factor limiting circuit of the APD includes: a temperature compensation circuit (3) that generates an output voltage with a constant temperature gradient; and a first voltage that generates the control voltage upper limit value from the output voltage of the temperature compensation circuit (3). A multiplication factor limiting circuit for an APD, comprising a setting means (14) and a second voltage setting means (15) for generating the lower limit value of the control voltage from the output voltage of the temperature compensation circuit (3). .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153486A JPS639164A (en) | 1986-06-30 | 1986-06-30 | Multiplication factor limiting circuit for apd |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153486A JPS639164A (en) | 1986-06-30 | 1986-06-30 | Multiplication factor limiting circuit for apd |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639164A true JPS639164A (en) | 1988-01-14 |
Family
ID=15563622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153486A Pending JPS639164A (en) | 1986-06-30 | 1986-06-30 | Multiplication factor limiting circuit for apd |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639164A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183559A (en) * | 1991-03-18 | 1995-07-21 | Koninkl Ptt Nederland Nv | Electric supply circuit for particularly apd |
-
1986
- 1986-06-30 JP JP61153486A patent/JPS639164A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183559A (en) * | 1991-03-18 | 1995-07-21 | Koninkl Ptt Nederland Nv | Electric supply circuit for particularly apd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315164A (en) | Adaptive clock duty cycle controller | |
| EP0524008B1 (en) | Transmitter with nonlinearity correction circuits | |
| US20020057125A1 (en) | Switching power supply device | |
| US4969195A (en) | Impedance compensation circuit in a speaker driving system | |
| JPH0519731B2 (en) | ||
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| JPH07141039A (en) | Temperature compensating voltage generating circuit | |
| US5640128A (en) | Transimpedance amplifier circuit | |
| JPS639164A (en) | Multiplication factor limiting circuit for apd | |
| US4362998A (en) | FM Detector using a phase shift network and an analog multiplier | |
| JP2877945B2 (en) | Transmitter with transmission power control function | |
| JPS63187672A (en) | Apd bias circuit | |
| JP2674110B2 (en) | Temperature compensation circuit for avalanche photodiode bias circuit | |
| KR100331982B1 (en) | Output electric power detecting circuit for a transmitter | |
| KR100880065B1 (en) | A communication system and arrangements comprising such a communication system | |
| JPS626361B2 (en) | ||
| JP2536412B2 (en) | Optical AGC circuit | |
| JPH05299955A (en) | Automatic gain control circuit | |
| JPS59108413A (en) | Automatic level adjusting circuit | |
| JPS6317243B2 (en) | ||
| JPS5830321Y2 (en) | Detection circuit | |
| JPS6336604A (en) | Frequency converter | |
| JP3503297B2 (en) | Voltage-current conversion circuit | |
| SU1202030A1 (en) | Device with controlled gain factor | |
| JPS6317245B2 (en) |