JPS6389058A - 複合出力スイツチング電源装置 - Google Patents
複合出力スイツチング電源装置Info
- Publication number
- JPS6389058A JPS6389058A JP23212586A JP23212586A JPS6389058A JP S6389058 A JPS6389058 A JP S6389058A JP 23212586 A JP23212586 A JP 23212586A JP 23212586 A JP23212586 A JP 23212586A JP S6389058 A JPS6389058 A JP S6389058A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- pulse width
- pulse
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000009499 grossing Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 101150079361 fet5 gene Proteins 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、直流電圧を複数の任意の電圧に変換して負荷
に供給する複合出力スイッチング電源装置に関する。
に供給する複合出力スイッチング電源装置に関する。
（従来の技術）
近年、マイクロコンピュータを含むＯＡ量関係電子機器
の普及がめざましく、１す弾機器、情報遮理渫器、訂測
顕器および自動車等あらゆる分野に応用されている。
の普及がめざましく、１す弾機器、情報遮理渫器、訂測
顕器および自動車等あらゆる分野に応用されている。
これに伴なってスイッチング電源の効率化、小型軽量化
も急速に進んでおり、今やマイクロコンピュータや入出
力装置の電源の大半がこのスイッチング電源にされてい
る。
も急速に進んでおり、今やマイクロコンピュータや入出
力装置の電源の大半がこのスイッチング電源にされてい
る。
また電源側から見た負荷ら多種多様になってあり、いず
れの電子機器も単一出力電源で使われる例は比較的少な
く、マイクロコンピュータ等でも３〜４杆類の出力が必
凹とされる。そしてこのような場合には、複合出力型の
スイッチング電源装置が用いられる。
れの電子機器も単一出力電源で使われる例は比較的少な
く、マイクロコンピュータ等でも３〜４杆類の出力が必
凹とされる。そしてこのような場合には、複合出力型の
スイッチング電源装置が用いられる。
従来の複合出力スイッチング電源装置は、例えば第３図
に示すような構成となっている。
に示すような構成となっている。
同図において、コンバータ［−ランス１の一次巻線Ｎ１
はスイッチングトランジスタ２のコレクタ、エミッタを
介して直流電源に接続されている。またコンバータトラ
ンス１の二次巻線Ｎ３は仝波整流回路を）育成する整流
ダイオード３．４に接続され、この整流ダイオード３の
カソードと整流ダイオード４のカソードとの間には、２
次スイッチングを行なう電界効果型トランジスタ（以下
ＦＥＴと称する）５のドレイン、ソースが挿入されてい
る。
はスイッチングトランジスタ２のコレクタ、エミッタを
介して直流電源に接続されている。またコンバータトラ
ンス１の二次巻線Ｎ３は仝波整流回路を）育成する整流
ダイオード３．４に接続され、この整流ダイオード３の
カソードと整流ダイオード４のカソードとの間には、２
次スイッチングを行なう電界効果型トランジスタ（以下
ＦＥＴと称する）５のドレイン、ソースが挿入されてい
る。
さらに整流回路の出力側はヂョークコイル６とコンデン
（す７とにより構成される平滑回路に接続され、この平
滑回路の出力側は図示されない負荷に直流電圧ｖｏ２を
供給する。
（す７とにより構成される平滑回路に接続され、この平
滑回路の出力側は図示されない負荷に直流電圧ｖｏ２を
供給する。
一方、コンバータトランス１の二次巻線Ｎ２は仝波整流
回路を構成する整流ダイオード８．９に接続され、この
整流回路の出力側はチョーク回路１０とコンデンサ１１
によって構成される平滑回路に接続され、この平滑回路
の出力側から直流電圧Ｖｏ＋が負荷に供給される。
回路を構成する整流ダイオード８．９に接続され、この
整流回路の出力側はチョーク回路１０とコンデンサ１１
によって構成される平滑回路に接続され、この平滑回路
の出力側から直流電圧Ｖｏ＋が負荷に供給される。
また直流出力電圧Ｖｏ ＋ 、Ｖｏ ２はそれぞれ誤差
増幅器１２．１３の正入力端子に導かれ、これら誤差増
幅器１２．１３の負入力端子には基準電ＪＥＥＶＲＥＦ
１、ＶＲＥＦ ２が入力されている。
増幅器１２．１３の正入力端子に導かれ、これら誤差増
幅器１２．１３の負入力端子には基準電ＪＥＥＶＲＥＦ
１、ＶＲＥＦ ２が入力されている。
さらに誤差増幅器１２の出力である誤差信号Ｖａ１はパ
ルス幅変調器１４の一方の入力端子に入力され、誤差増
幅器１３の出力である誤差信号■ａ２はパルス幅変調器
１５の一方の入力端子に入力され、これらパルス幅変調
器１４．１５の他の入力端子には三角波ＳＷが入力され
ている。
ルス幅変調器１４の一方の入力端子に入力され、誤差増
幅器１３の出力である誤差信号■ａ２はパルス幅変調器
１５の一方の入力端子に入力され、これらパルス幅変調
器１４．１５の他の入力端子には三角波ＳＷが入力され
ている。
またパルス幅変調器１４の出力でおるパルス幅変調信号
ｐＷＨ，はドライバ１６を経てスイッチングトランジス
タ２のベースに印加され、パルス幅変調器１５の出力で
おるパルス幅変調信号ＰＷｔｈはドライバ１７を経てス
イッチングトランジスタ５のベースに印加されている。
ｐＷＨ，はドライバ１６を経てスイッチングトランジス
タ２のベースに印加され、パルス幅変調器１５の出力で
おるパルス幅変調信号ＰＷｔｈはドライバ１７を経てス
イッチングトランジスタ５のベースに印加されている。
なお、パルス幅変調器１４．１５では１次スイッチング
用トランジスタ２．２次スイッチング用ＦＥＴ５のデユ
ーティ制御が行われ、直流出力電圧ＶＯＩ、ＶＯ２の変
動をフィードバックして、入力電圧および負荷変動にか
かわらずＶｏｌ、Ｖｏ２を一定（１０としている。
用トランジスタ２．２次スイッチング用ＦＥＴ５のデユ
ーティ制御が行われ、直流出力電圧ＶＯＩ、ＶＯ２の変
動をフィードバックして、入力電圧および負荷変動にか
かわらずＶｏｌ、Ｖｏ２を一定（１０としている。
このような電源装置では、スイッチングトランジスタ２
のスイッチングによってコンバータトランス１の一次巻
線Ｎ１にパルス電流を流すことにより所定の電圧を二次
巻、腺Ｎ２、Ｎ３に誘起させる。そして二次巻線Ｎ２に
誘起されたパルス電圧は整流回路により仝波整流され、
平滑回路により平滑されて直流出力電圧Ｖｏ＋どなる。
のスイッチングによってコンバータトランス１の一次巻
線Ｎ１にパルス電流を流すことにより所定の電圧を二次
巻、腺Ｎ２、Ｎ３に誘起させる。そして二次巻線Ｎ２に
誘起されたパルス電圧は整流回路により仝波整流され、
平滑回路により平滑されて直流出力電圧Ｖｏ＋どなる。
一方、二次巻線Ｎ３に誘起された電圧は整流回路により
仝波整流されて直流電圧になり、これが平滑回路により
平滑されて直流出力電圧Ｖｏ２となる。
仝波整流されて直流電圧になり、これが平滑回路により
平滑されて直流出力電圧Ｖｏ２となる。
誤差増幅器１２の誤差信号Ｖａ ｌはパルス幅変調器１
４において、第４図（Ａ＞で示ず三角波ＳＷと比較され
、第４図（Ｂ）で示されるようなパルス幅変調信＝Ｐ聞
１となる。そしてパルス幅変調信ＱＰ聞１はドライバ１
６を経てスイッチングトランジスタ２を駆動させる。
４において、第４図（Ａ＞で示ず三角波ＳＷと比較され
、第４図（Ｂ）で示されるようなパルス幅変調信＝Ｐ聞
１となる。そしてパルス幅変調信ＱＰ聞１はドライバ１
６を経てスイッチングトランジスタ２を駆動させる。
一方、誤差増幅器１３の誤差信号Ｖａ ２はパルス幅変
調器１５において、第４図（Ｄ＞で示す前記三角波ＳＷ
と同一の三角波ＳＷと比較されて、パルス幅変調信号Ｐ
ＷＨ２となる。
調器１５において、第４図（Ｄ＞で示す前記三角波ＳＷ
と同一の三角波ＳＷと比較されて、パルス幅変調信号Ｐ
ＷＨ２となる。
そしてパルス幅変調信号ｐ ＷＨ２はドライバ１７によ
り、立下がりの直後にＦＥＴ５を完全にスイッヂオフさ
せるような逆バイアス信号が付与されてＦＥＴ５のゲー
トに印加される。
り、立下がりの直後にＦＥＴ５を完全にスイッヂオフさ
せるような逆バイアス信号が付与されてＦＥＴ５のゲー
トに印加される。
ところでスイッチングトランジスタ２は、第４図（Ｃ）
に示すように、パルス幅変調信ｇ Ｐ ＷＭ １が立ち
下がった直後もトランジスタの特性により蓄積時間ＴＳ
ｔ（Ｉがあり、この蓄積時間Ｔ ５ｔｌｊの間はオン状
態となっている。
に示すように、パルス幅変調信ｇ Ｐ ＷＭ １が立ち
下がった直後もトランジスタの特性により蓄積時間ＴＳ
ｔ（Ｉがあり、この蓄積時間Ｔ ５ｔｌｊの間はオン状
態となっている。
一方、ＦＥＴ５はスイッチングトランジスタ２と比較し
て高速であるため、第４図（Ｅ）で示したようなドライ
ブ信号Ｖｃで駆動すると、ＦＥＴ５がスイッチングトラ
ンジスタ２よりも速くターンオフし、ＦＥＴ５のドレイ
ンーソース間電圧■ＯＳは、第４図（Ｆ）に示したよう
に「はね返り電圧」Ｐを含む波形となる。
て高速であるため、第４図（Ｅ）で示したようなドライ
ブ信号Ｖｃで駆動すると、ＦＥＴ５がスイッチングトラ
ンジスタ２よりも速くターンオフし、ＦＥＴ５のドレイ
ンーソース間電圧■ＯＳは、第４図（Ｆ）に示したよう
に「はね返り電圧」Ｐを含む波形となる。
このためＴ ｓｔｇの期間は１次巻線Ｎ１から２次巻線
Ｎ３への電力の伝達に利用することかできない。
Ｎ３への電力の伝達に利用することかできない。
さらにこのターンオフ時のはね返り電圧Ｐのため、ＦＥ
Ｔ５に要求される耐圧が大きくなっているという問題が
あった。
Ｔ５に要求される耐圧が大きくなっているという問題が
あった。
（発明が解決しようとする問題点）
本発明はかかる事情に対処してなされたちので、］ンバ
ークトランスの二次巻線側に設けられたＦ Ｅ Ｔ ５
に要求される耐圧を低く抑えることかできる複合出力ス
イッチング電源装置の提供を目的としている。
ークトランスの二次巻線側に設けられたＦ Ｅ Ｔ ５
に要求される耐圧を低く抑えることかできる複合出力ス
イッチング電源装置の提供を目的としている。
［発明の構成］
（問題点を解決するだめの手段）
本発明の複合出力スイッチング電源装置は、コンバータ
トランスの一次巻線側の電流をスイッチングしてパルス
電流と１−る一次側スイッチング手段と、前記コンバー
タトランスの二次巻線側に誘起されたパルス電流を整流
して出力する複数の直流電圧出力手段と、これら複数の
直流電圧出力手段の中の少なくとも１つに流れる電流を
スイッチングする二次側スイッチング手段と、前記直流
電圧出力手段の出力電源を取込／Ｖでこの出力電圧と基
準電圧とを比較してこれらの電位差を誤差信号として出
力する誤差信号出力手段と、三角波と前記誤差信号とを
入力して前記誤差信りに応じたパルス幅のパルス信号を
生成して出力するパルス信号出力手段と、このパルス信
号出力手段から出力されたパルス信号を１つあきに取込
んで前記一次側スイッチング手段の駆動系にフィードバ
ックして定出力電圧制御を行う制御手段と、前記１つお
きに取込んだパルス信号の立上りに同期して立上るとと
もに、前記パルス信号出力手段から出力される残りのパ
ルス信号の立上りに同期して立下る駆動信号を発生して
前記２次側スイッチング手段の駆動系に出力するドライ
ブ信号発生手段とを備えている。
トランスの一次巻線側の電流をスイッチングしてパルス
電流と１−る一次側スイッチング手段と、前記コンバー
タトランスの二次巻線側に誘起されたパルス電流を整流
して出力する複数の直流電圧出力手段と、これら複数の
直流電圧出力手段の中の少なくとも１つに流れる電流を
スイッチングする二次側スイッチング手段と、前記直流
電圧出力手段の出力電源を取込／Ｖでこの出力電圧と基
準電圧とを比較してこれらの電位差を誤差信号として出
力する誤差信号出力手段と、三角波と前記誤差信号とを
入力して前記誤差信りに応じたパルス幅のパルス信号を
生成して出力するパルス信号出力手段と、このパルス信
号出力手段から出力されたパルス信号を１つあきに取込
んで前記一次側スイッチング手段の駆動系にフィードバ
ックして定出力電圧制御を行う制御手段と、前記１つお
きに取込んだパルス信号の立上りに同期して立上るとと
もに、前記パルス信号出力手段から出力される残りのパ
ルス信号の立上りに同期して立下る駆動信号を発生して
前記２次側スイッチング手段の駆動系に出力するドライ
ブ信号発生手段とを備えている。
（作 用）
本発明の複合出力スイッチング電源装置では、一次側ス
イッチング手段が、コンバータトランスの一次巻線側の
電流をスイッチングしてパルス電流とし、複数の直流電
圧出力手段か前記コンバータトランスの二次巻線側に誘
起されたパルス電圧を整流して出力し、二次側スイッチ
ング手段がこれら複数の直流電圧出力手段の中の少なく
とも１つに流れる電流をスイッチングするとき、誤差信
号出力手段が前記直流電圧出力手段の出力電源を匍１人
／、、７−７の０４−ｈ雷［Ｔ）Ｌ−貫ン１１雷Ｖ）−
んトド山ｂ＋、Ｔ；’−れらの電位差を誤差信号として
出力し、パルス信号出力手段が三角波と前記誤差信号と
を入力して前記誤差信号に応じたパルス幅のパルス信号
を生成して出力する。
イッチング手段が、コンバータトランスの一次巻線側の
電流をスイッチングしてパルス電流とし、複数の直流電
圧出力手段か前記コンバータトランスの二次巻線側に誘
起されたパルス電圧を整流して出力し、二次側スイッチ
ング手段がこれら複数の直流電圧出力手段の中の少なく
とも１つに流れる電流をスイッチングするとき、誤差信
号出力手段が前記直流電圧出力手段の出力電源を匍１人
／、、７−７の０４−ｈ雷［Ｔ）Ｌ−貫ン１１雷Ｖ）−
んトド山ｂ＋、Ｔ；’−れらの電位差を誤差信号として
出力し、パルス信号出力手段が三角波と前記誤差信号と
を入力して前記誤差信号に応じたパルス幅のパルス信号
を生成して出力する。
このとき制御手段がこのパルス信号出力手段から出力さ
れるパルス信号の中の１つおきのパルス信号を取込んで
前記一次側スイッチング手段のスイッチング側にフィー
ドバックして定出力電圧制御を行なう一方、ドライブ信
号発生手段が前記１つおきのパルス信号の立上りに同期
して立上るとともに、前記パルス信号出力手段から出力
される残りのパルス信号の立上りに同期して立下るドラ
イブ信号を発生して前記２次側スイッチング手段に付与
する。
れるパルス信号の中の１つおきのパルス信号を取込んで
前記一次側スイッチング手段のスイッチング側にフィー
ドバックして定出力電圧制御を行なう一方、ドライブ信
号発生手段が前記１つおきのパルス信号の立上りに同期
して立上るとともに、前記パルス信号出力手段から出力
される残りのパルス信号の立上りに同期して立下るドラ
イブ信号を発生して前記２次側スイッチング手段に付与
する。
（実施例）
以下、本発明の実施例の詳細を図面に基づいて説明する
。
。
第１図は本発明の一実施例を説明するための構成図であ
る。
る。
なお、この実施例において従来例と共通する部分には同
一の符号を付しである。
一の符号を付しである。
この実施例の複合出力スイッチング電源装置において、
コンバータトランス１の一次巻線側には一次巻線Ｎ１に
流れる直流電流をパルス電流とするスイッチングトラン
ジスタ２が二基すられている。
コンバータトランス１の一次巻線側には一次巻線Ｎ１に
流れる直流電流をパルス電流とするスイッチングトラン
ジスタ２が二基すられている。
そしてコンバータトランス１の二次巻線Ｎ２、Ｎ３に誘
起された電流はそれぞれ整流回路および平滑回路を経て
直流出力電圧Ｖｏ ＋ 、Ｖｏ ２に変換される。
起された電流はそれぞれ整流回路および平滑回路を経て
直流出力電圧Ｖｏ ＋ 、Ｖｏ ２に変換される。
これら直流出力電圧Ｖｏ１、Ｖｏ２は誤差増幅器１２．
１３およびパルス幅変調器１４’ 、１５を経てコンバ
ータトランス１の一次側および二次側にフィードバック
され、直流出力電圧Ｖｏ＋、Ｖｏ２を定電圧制御する。
１３およびパルス幅変調器１４’ 、１５を経てコンバ
ータトランス１の一次側および二次側にフィードバック
され、直流出力電圧Ｖｏ＋、Ｖｏ２を定電圧制御する。
このような点において本実施例装置は、前述した従来例
と同一であ金。
と同一であ金。
以下、本実施例装置において従来例と異なる点を、第１
図に示す構成図および第２図に示す動作波形特性図によ
り説明する。
図に示す構成図および第２図に示す動作波形特性図によ
り説明する。
この実施例の複合出力スイッチング電源装置では、誤差
増幅器１２の出力である誤差信号Ｖａ ＋がパルス幅変
調器１４′の一方の入力端子に入力され、誤差増幅器１
３の出力である誤差信号Ｖａ２かパルス幅変調器１５の
一方の入力端子に入力されている。
増幅器１２の出力である誤差信号Ｖａ ＋がパルス幅変
調器１４′の一方の入力端子に入力され、誤差増幅器１
３の出力である誤差信号Ｖａ２かパルス幅変調器１５の
一方の入力端子に入力されている。
そしてこれらパルス幅変調器１４’ 、１５の他の入力
端子には三角波ＳＷが入力される。なおこの三角波ＳＷ
は従来の三角波に比べて２倍の周波数の波形となってい
る。
端子には三角波ＳＷが入力される。なおこの三角波ＳＷ
は従来の三角波に比べて２倍の周波数の波形となってい
る。
さらにパルス幅変調器１４′の出力であるパルス幅変調
信号ＰＷＨ＋はドライバ１６を経てスイッチングトラン
ジスタ２のベースに印加され、パルス幅変調器１５の出
力であるパルス幅変調信号ＰＷＨ２はドライバ１７を経
てＦＥＴ５のゲートに印１ノ［１される。
信号ＰＷＨ＋はドライバ１６を経てスイッチングトラン
ジスタ２のベースに印加され、パルス幅変調器１５の出
力であるパルス幅変調信号ＰＷＨ２はドライバ１７を経
てＦＥＴ５のゲートに印１ノ［１される。
ざらにパルス幅変調器１４′にはもう１つの出力端子が
設けられ、この出力でおるパルス幅変調ｆ、ｉ号ＰＷＨ
＋ ’ はドライバ１７に入力されている。
設けられ、この出力でおるパルス幅変調ｆ、ｉ号ＰＷＨ
＋ ’ はドライバ１７に入力されている。
誤差増幅器１２の誤差信号Ｖａ ＋はパルス幅変調器１
４′において、第２図（Ａ）で示す三角波ＳＷと比較さ
れ、第２図（Ｂ）で示されるような１つおきのパルス幅
変調信号ＰＷｔｈと、第２図（Ｃ）で示されるような残
りのパルス幅変調信号ｐＷＨ，’ とされる。ここでパ
ルス幅変調信号ＰＷ）１１はドライバ１６を軽てスイッ
チングトランジスタ２を駆動する。
４′において、第２図（Ａ）で示す三角波ＳＷと比較さ
れ、第２図（Ｂ）で示されるような１つおきのパルス幅
変調信号ＰＷｔｈと、第２図（Ｃ）で示されるような残
りのパルス幅変調信号ｐＷＨ，’ とされる。ここでパ
ルス幅変調信号ＰＷ）１１はドライバ１６を軽てスイッ
チングトランジスタ２を駆動する。
一方、誤差増幅器１３の誤差信号Ｖａ ２はパルス幅変
調器１５において、第２図（Ｄ）で示すように前記三角
波ＳＷと同一の三角波ＳＷと比較され、さらに第２図（
Ｅ）に示すように、１つあきのパルス幅変調信号ｐＷＨ
２とされる。
調器１５において、第２図（Ｄ）で示すように前記三角
波ＳＷと同一の三角波ＳＷと比較され、さらに第２図（
Ｅ）に示すように、１つあきのパルス幅変調信号ｐＷＨ
２とされる。
そしてドライバ１７ては第２図（Ｆ）に示したように、
パルス幅変調信号ｐＷＨ２の立上りに同期して立上り、
パルス幅変調信号ｐＷＭ、’ の立上りに同期して立下
るドライブ信ＱＶｃか作られる。
パルス幅変調信号ｐＷＨ２の立上りに同期して立上り、
パルス幅変調信号ｐＷＭ、’ の立上りに同期して立下
るドライブ信ＱＶｃか作られる。
このドライブ信号ＶｃはＦＥＴ５のゲートに印１ノ０さ
れ、その立上り時にＦＥＴ５をオンさせ、その立下り時
にオフさせる。
れ、その立上り時にＦＥＴ５をオンさせ、その立下り時
にオフさせる。
この結果、本実施例装置ではスイッチングトランジスタ
２の蓄積時間Ｔ Ｓｔ（］のｗＩ間もＦＥＴ５かオンに
なり、この期間にも１次巻線Ｎ１から２次巻線Ｎ３へ電
力を伝達することができる。
２の蓄積時間Ｔ Ｓｔ（］のｗＩ間もＦＥＴ５かオンに
なり、この期間にも１次巻線Ｎ１から２次巻線Ｎ３へ電
力を伝達することができる。
また第２図（Ｇ）に示したようにＦＥＴ５のターンオフ
時にはね返り電圧か発生しなくなる。
時にはね返り電圧か発生しなくなる。
そしてスイッチングトランジスタ２のＴ ｔｒ＋時間Ｔ
ｓｔｇの期間にＦＥＴ５がオンになると、この期間に
１次巻線Ｎ１から２次巻線Ｎ３へ電力が伝達されるよう
になるが、この結果、ＦＥＴ５の耐圧を低くすることが
できる。以下、この理由を説明する。
ｓｔｇの期間にＦＥＴ５がオンになると、この期間に
１次巻線Ｎ１から２次巻線Ｎ３へ電力が伝達されるよう
になるが、この結果、ＦＥＴ５の耐圧を低くすることが
できる。以下、この理由を説明する。
なお以下において、本実施例におけるｔｌはパルス幅変
調信ｇＰＷＨ＋のパルス幅、ｔｌは本実施例にあけるパ
ルス幅変調信号Ｐ聞２のパルス幅、１２′は従来例にお
けるパルス幅変調信号ｐＷＨ２のパルス幅、下は本実施
例におけるパルス幅変調信号Ｐ聞２の周期、■ＯＳは本
実施例における二次スイッチング用ＦＥＴのドレイン−
ソース間電圧、ｏｓ’ は従来例における二次スイッチ
ング用ＦＥＴのドレイン−ソース間電圧（はね返り電圧
を含まない）を示す。また以下において、従来例、本実
施例ともにＶＯ２側の回路以外は同一であるとする。
調信ｇＰＷＨ＋のパルス幅、ｔｌは本実施例にあけるパ
ルス幅変調信号Ｐ聞２のパルス幅、１２′は従来例にお
けるパルス幅変調信号ｐＷＨ２のパルス幅、下は本実施
例におけるパルス幅変調信号Ｐ聞２の周期、■ＯＳは本
実施例における二次スイッチング用ＦＥＴのドレイン−
ソース間電圧、ｏｓ’ は従来例における二次スイッチ
ング用ＦＥＴのドレイン−ソース間電圧（はね返り電圧
を含まない）を示す。また以下において、従来例、本実
施例ともにＶＯ２側の回路以外は同一であるとする。
まず出力電圧ＶＯ２は整流用ダイオード４のカソード側
電圧の平均値であることから、本実施例装置では、 （Ｔｓｔｇ±ｔ ２ ） ／Ｔ・Ｖｏ ｓ ＝ＶＯ２で
ある。一方、従来装置では、 ｔ２’ ／Ｔ−Ｖｏｓ’ −Ｖｏ ２ である。
電圧の平均値であることから、本実施例装置では、 （Ｔｓｔｇ±ｔ ２ ） ／Ｔ・Ｖｏ ｓ ＝ＶＯ２で
ある。一方、従来装置では、 ｔ２’ ／Ｔ−Ｖｏｓ’ −Ｖｏ ２ である。
ここで出力電圧ＶＯ２が、要求される最高電圧Ｖｏ ２
（ｍａｘ＞に到達するためには少なくとも、（Ｔｓ
ｔｃ＋ ＋ ｔ ＋ ） ／Ｔ・ｏｓ＝Ｖｏ ２ （
ｍａＸ＞ ｔ＋’／Ｔ−Ｖｏｓ’ ＝ＶＯ２（ｍａｘ＞ となるようなＶｏｓ、Ｖｏｓ’が必要である。
（ｍａｘ＞に到達するためには少なくとも、（Ｔｓ
ｔｃ＋ ＋ ｔ ＋ ） ／Ｔ・ｏｓ＝Ｖｏ ２ （
ｍａＸ＞ ｔ＋’／Ｔ−Ｖｏｓ’ ＝ＶＯ２（ｍａｘ＞ となるようなＶｏｓ、Ｖｏｓ’が必要である。
したがってドレイン−ソース間電圧Ｖｏｓ、Ｖｏｓ’の
間には、 Ｖｏｓ’ ＝Ｖｏｓ ・（ＴＳｔｇ＋ｔｌ ）／ｌ＋
・の関係が成立し、本実施例では従来例と比較してＦＥ
Ｔのドレイン−ソース間電圧か低くなることが分る。
間には、 Ｖｏｓ’ ＝Ｖｏｓ ・（ＴＳｔｇ＋ｔｌ ）／ｌ＋
・の関係が成立し、本実施例では従来例と比較してＦＥ
Ｔのドレイン−ソース間電圧か低くなることが分る。
［発明の効宋］
以上説明したように本発明の複合出力スイッチング電源
装置では、直流電圧出力手段の出力電圧と基準電圧との
誤差信号に応じたパルス幅のパルス信号のうち、１つお
きのパルス信号の立上りに同期して立上るとともに、前
記誤差信号に応じたパルス幅のパルス信号のうち、残り
のパルス信号の立上りに同期して立下るドライブ信号を
ドライブ信号発生手段が発生して２次側スイッチング手
段に付与するので、二次側スイッチング手段に要求され
る耐圧を低く抑えることができる。
装置では、直流電圧出力手段の出力電圧と基準電圧との
誤差信号に応じたパルス幅のパルス信号のうち、１つお
きのパルス信号の立上りに同期して立上るとともに、前
記誤差信号に応じたパルス幅のパルス信号のうち、残り
のパルス信号の立上りに同期して立下るドライブ信号を
ドライブ信号発生手段が発生して２次側スイッチング手
段に付与するので、二次側スイッチング手段に要求され
る耐圧を低く抑えることができる。
第１図は本発明の一実施例の複合出力スイッチング電源
装置の構成を示す回路図、第２図は同実施例装置におけ
る各信号波形を示す図、第３図は従来の複合出力スイッ
チング電源装置の構成の一例を示す回路図、第４図は同
従来装置における各信号波形を示す図でおる。 １・・・・・・・・・・・・・・・・・・・・・コンバ
ータトランス２・・・・・・・・・・・・・・・・・・
・・・スイッチングトランジスタ３．４．８．９・・・
整流ダイオード ５・・・・・・・・・・・・・・・・・・・・・ＦＥＴ
６．１０・・・・・・・・・・・・チョークコイル７．
１１・・・・・・・・・・・・コンデンサ１２．１３・
・・・・・・・・・・・誤差増幅器１４．１５・・・・
・・・・・・・・パルス幅変調器１６．１７・・・・・
・・・・・・・ドライバＮ１・・・・・・・・・・・・
・・・・・・・・・−次巻線Ｎ２ 、Ｎ３・・・・・・
・・・・・・二次巻線出願人 株式会社 東芝 代理人弁理士 須 山 佐 − 第２０
装置の構成を示す回路図、第２図は同実施例装置におけ
る各信号波形を示す図、第３図は従来の複合出力スイッ
チング電源装置の構成の一例を示す回路図、第４図は同
従来装置における各信号波形を示す図でおる。 １・・・・・・・・・・・・・・・・・・・・・コンバ
ータトランス２・・・・・・・・・・・・・・・・・・
・・・スイッチングトランジスタ３．４．８．９・・・
整流ダイオード ５・・・・・・・・・・・・・・・・・・・・・ＦＥＴ
６．１０・・・・・・・・・・・・チョークコイル７．
１１・・・・・・・・・・・・コンデンサ１２．１３・
・・・・・・・・・・・誤差増幅器１４．１５・・・・
・・・・・・・・パルス幅変調器１６．１７・・・・・
・・・・・・・ドライバＮ１・・・・・・・・・・・・
・・・・・・・・・−次巻線Ｎ２ 、Ｎ３・・・・・・
・・・・・・二次巻線出願人 株式会社 東芝 代理人弁理士 須 山 佐 − 第２０
Claims (2)
- （１）コンバータトランスの一次巻線側の電流をスイッ
チングしてパルス電流とする一次側スイッチング手段と
、前記コンバータトランスの二次巻線側に誘起されたパ
ルス電流を整流して出力する複数の直流電圧出力手段と
、これら複数の直流電圧出力手段の中の少なくとも１つ
に流れる電流をスイッチングする二次側スイッチング手
段と、前記直流電圧出力手段の出力電源を取込んでこの
出力電圧と基準電圧とを比較してこれらの電位差を誤差
信号として出力する誤差信号出力手段と、三角波と前記
誤差信号とを入力して前記誤差信号に応じたパルス幅の
パルス信号を生成して出力するパルス信号出力手段と、
このパルス信号出力手段から出力されたパルス信号を１
つおきに取込んで前記一次側スイッチング手段の駆動系
にフィードバックして定出力電圧制御を行う制御手段と
、前記１つおきに取込んだパルス信号の立上りに同期し
て立上るとともに、前記パルス信号出力手段から出力さ
れる残りのパルス信号の立上りに同期して立下る駆動信
号を発生して前記２次側スイッチング手段の駆動系に出
力するドライブ信号発生手段とを備えてなることを特徴
とする複合出力スイッチング電源装置。 - （２）２次側スイッチング手段が、電界効果型トランジ
スタである特許請求の範囲第１項記載の複合出力スイッ
チング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23212586A JPS6389058A (ja) | 1986-09-30 | 1986-09-30 | 複合出力スイツチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23212586A JPS6389058A (ja) | 1986-09-30 | 1986-09-30 | 複合出力スイツチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6389058A true JPS6389058A (ja) | 1988-04-20 |
Family
ID=16934394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23212586A Pending JPS6389058A (ja) | 1986-09-30 | 1986-09-30 | 複合出力スイツチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6389058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321986U (ja) * | 1989-07-10 | 1991-03-06 | ||
| JP2020016301A (ja) * | 2018-07-26 | 2020-01-30 | 油研工業株式会社 | 電磁切換弁 |
-
1986
- 1986-09-30 JP JP23212586A patent/JPS6389058A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321986U (ja) * | 1989-07-10 | 1991-03-06 | ||
| JP2020016301A (ja) * | 2018-07-26 | 2020-01-30 | 油研工業株式会社 | 電磁切換弁 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| US6650552B2 (en) | Switching power supply unit with series connected converter circuits | |
| US8982585B2 (en) | Systems and methods for primary-side regulation in off-line switching-mode flyback power conversion system | |
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| US20050099827A1 (en) | Resonant converter and control method thereof | |
| US20010028570A1 (en) | Converter output regulation via channel resistance modulation of synchronous rectifiers | |
| US20030026115A1 (en) | Switching-type DC-DC converter | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| JP4229202B1 (ja) | 多出力スイッチング電源装置 | |
| US20040090801A1 (en) | Highly efficient, tightly regulated dc-to-dc converter | |
| US6459594B1 (en) | Switching power supply apparatus and method | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| US8300437B2 (en) | Multi-output DC-to-DC conversion apparatus with voltage-stabilizing function | |
| JP7439671B2 (ja) | スイッチング電源装置および電力供給システム | |
| US20070153553A1 (en) | Control circuit for lossless switching converter | |
| US6487093B1 (en) | Voltage regulator | |
| US6600376B1 (en) | High efficiency power amplifier | |
| JP2000152615A (ja) | 循環コンデンサを使用する電源およびその操作方法 | |
| US20070133232A1 (en) | Technique to improve dynamic response of two-stage converters | |
| US7729136B2 (en) | Isolated DC-DC converter | |
| US5659463A (en) | High-efficiency summing power converter and method therefor | |
| JPS6389058A (ja) | 複合出力スイツチング電源装置 | |
| JP2003299359A (ja) | スイッチング電源装置 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ |