JPS638791A - Display unit - Google Patents

Display unit

Info

Publication number
JPS638791A
JPS638791A JP61153307A JP15330786A JPS638791A JP S638791 A JPS638791 A JP S638791A JP 61153307 A JP61153307 A JP 61153307A JP 15330786 A JP15330786 A JP 15330786A JP S638791 A JPS638791 A JP S638791A
Authority
JP
Japan
Prior art keywords
character
signal
display
shift register
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61153307A
Other languages
Japanese (ja)
Inventor
隆志 弦本
小宮 好紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61153307A priority Critical patent/JPS638791A/en
Publication of JPS638791A publication Critical patent/JPS638791A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン受像機のCRT等に文字、図形
等を表示する表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a display device for displaying characters, graphics, etc. on a CRT or the like of a television receiver.

〔発明の概要〕[Summary of the invention]

本発明は、テレビジョン受像機のCRT等に文字、図形
等を表示する表示装置において、キャラクタパターンメ
モリと、このキャラクタパターンメモリからのキャラク
タ信号を一列ずつ取り込むシフトレジスタと、このシフ
トレジスタからのキャラクタパルス信号を遅延する遅延
手段とを有し、シフトレジスタが出力するキャラクタパ
ルス信号と遅延手段の出力パルス信号とを加算してキャ
ラクタ表示する様にしたことにより、簡単な回路構成で
良好な表示ができる様にしたものである。
The present invention provides a display device for displaying characters, graphics, etc. on a CRT of a television receiver, which includes a character pattern memory, a shift register that receives character signals from the character pattern memory one row at a time, and a character pattern memory that receives character signals from the shift register. By having a delay means for delaying the pulse signal and displaying a character by adding the character pulse signal outputted by the shift register and the output pulse signal of the delay means, good display can be achieved with a simple circuit configuration. I made it possible.

〔従来の技術〕[Conventional technology]

従来、テレビジョン受(@!機においてCRT等のPI
而面に受信チャンネル、入力切換状態(ビデオ人力、R
GB入力等)を不ず文字、図形を表示することが行なわ
れている。
Conventionally, in television receivers (@! machines, PI such as CRT etc.
On the other hand, the receiving channel, input switching state (video manual, R
GB input, etc.) is used to display characters and figures.

これは、テレビジョン受像機が表示を行なう文字等のパ
ターンを記憶したキャラクタパターンRnMを備え、所
定時にこのキャラクタパターンROMからの文字等のキ
ャラクタ信号を取出し、このキャラクタ信号により表示
を行なうようにしている。例えば、水平方向lOドツト
×垂直方向14ドツトでかな文字する」の表示全行なう
とすると、第4図に示す如きパターンが画面の所定(装
置に表示される。
This is equipped with a character pattern RnM in which a pattern of characters etc. to be displayed by the television receiver is stored, and a character signal such as characters etc. is extracted from this character pattern ROM at a predetermined time and display is performed using this character signal. There is. For example, if the entire display of ``Kana characters are made up of 10 dots in the horizontal direction x 14 dots in the vertical direction'' is performed, a pattern as shown in FIG. 4 will be displayed on the screen (on the device).

ところで、このような表示装置での表示パターンとして
、数字のように比較的単純な形状のものである場合には
この程度のドツト数でも表示が識別しやすいが、第4図
例の如きひらがなや漢字等の比較的複雑な形状の場合に
は各トソト間のつながりがスムーズでない箇所(例えば
(す1斜する線を表示する場合の上−トの表示ドツトが
重ならない箇所)があるため、表示が識別しに(<、良
好な表示ではなかった。
By the way, when the display pattern on such a display device is a relatively simple shape such as a number, it is easy to distinguish the display even with this number of dots, but when the display pattern is a relatively simple shape like a number, it is easy to identify the display even with this number of dots. In the case of relatively complex shapes such as kanji, there are places where the connections between each dot are not smooth (for example, places where the top display dots do not overlap when displaying diagonal lines). (<, it was not a good display.

このため、例えば特開昭58−75192号公報に不さ
れる如く、キャラクタパターンROMから取出したキャ
ラクタ信号を、スムージング回路と称される回路により
良好な表示を行なうキャラクタ信号に変換し、この変換
したキャラクタ1M号を表示するごとが提案されている
。第5図は、このようにして第4図例の表示を行なうよ
うにキャラクタパターンROMに記憶されたキャラクタ
信号をスムージング回路により変換して行なう表示の一
例を示す図である。即ち、水平方向と垂直方向とのド−
/ )数を2倍にし、傾斜した線を表示する場合のよう
にビット間のつながりが良好でない場合には、逆方向の
ハンチングで示す如く所定の水平ラインの端部に1ドツ
ト追加して良好な表示を行なうようにするものである。
For this reason, for example, as disclosed in Japanese Patent Application Laid-Open No. 58-75192, a character signal taken out from a character pattern ROM is converted into a character signal for good display using a circuit called a smoothing circuit. It has been proposed to display the character No. 1M every time. FIG. 5 is a diagram showing an example of a display in which the character signal stored in the character pattern ROM is converted by a smoothing circuit so as to display the example in FIG. 4 in this manner. In other words, horizontal and vertical dots
/ ) If the number of bits is not well connected, such as when displaying a slanted line, add one dot at the end of a given horizontal line as shown by hunting in the opposite direction. The purpose of this is to provide a display that is accurate.

このようにすることにより、複雑な形状であっても良好
に表示することができる。
By doing so, even complex shapes can be displayed satisfactorily.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところが、このように第5図例の如くドツト数を増やす
ことは簡単には行なえず、特にキャラクタパターンRO
Mに記憶された元のキャラクタ信号のドツト数が多い細
かい文字表示の場合には困難であった。即ち、第4図例
の如(垂直方向を14トソトで表示する場合には、夫々
の水平方向のラインに1水平走査線割り当て、垂直方向
の14ド・7トを14本の水平走査線で表示することが
考えられる。ところが、一般のテレビジョン受像機の垂
直方向の解像度は水平走査線の数で決まり、−水平走査
線で垂直方向に2ドツト表示することは不ijJ能であ
り、表示文字の大きさを変えないで垂直方向のドツト数
を増やすことはできなかった。また、この第5図例の如
(所定の水平ラインの端部に1ドツト追加するためのr
r!l路横或は多くのデコーダ等を必要とする複雑な回
路構成である不都合があった。
However, it is not easy to increase the number of dots as shown in the example in Figure 5, especially when character patterns RO
This is difficult when displaying fine characters in which the original character signal stored in M has a large number of dots. In other words, as shown in the example in Figure 4 (when displaying 14 horizontal lines in the vertical direction, one horizontal scanning line is assigned to each horizontal line, and 14 dots and 7 dots in the vertical direction are displayed with 14 horizontal scanning lines). However, the vertical resolution of a general television receiver is determined by the number of horizontal scanning lines, and it is impossible to display two dots in the vertical direction with a horizontal scanning line. It was not possible to increase the number of vertical dots without changing the font size.Also, as shown in the example in Figure 5 (r.
r! This has the disadvantage of having a complicated circuit configuration requiring multiple decoders or the like.

本発明は之等の点に濁み、簡単な回路構成で良好な表示
ができる表示装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of these points and aims to provide a display device that can provide good display with a simple circuit configuration.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の表示装置は第1図に示す如く、キャラクタパタ
ーンメモリ(8)とごのキャラクタパターンメモ1月8
)からのキャラクタ(ば号を一列ずつ取り込むシフトレ
ジスタ(9)と、このシフトレジスタ(9)からのキャ
ラクタパターン信号を遅延する遅延手段(13)とを有
し、シフトレジスタ(9)が出力するキャラクタパルス
信号と遅延手段(13)の出力パルス信号とを加算して
キャラクタ表示する様にしたものである。
As shown in FIG. 1, the display device of the present invention includes a character pattern memory (8) and
) has a shift register (9) that takes in characters (bar symbols) one row at a time, and a delay means (13) that delays the character pattern signal from this shift register (9), which the shift register (9) outputs. Characters are displayed by adding the character pulse signal and the output pulse signal of the delay means (13).

〔作用〕[Effect]

本発明の表示装置は、遅延手段(13)により遅延され
たパルス信号がキャラクタパルス信号と共に表示される
ため各表革ドツトのつながりが良好になり、また遅延手
段(13)により遅延されたパルス信号をキャラクタパ
ルス信号に加洲するだけの簡単な回路構成でよく、簡単
な回路構成で良好な表示ができる。
In the display device of the present invention, since the pulse signal delayed by the delay means (13) is displayed together with the character pulse signal, the connections between the respective leather dots are improved, and the pulse signal delayed by the delay means (13) A simple circuit configuration is sufficient, just adding the character pulse signal to the character pulse signal, and a good display can be achieved with a simple circuit configuration.

〔実施例〕〔Example〕

以゛ド、本発明の表示装置の一実施例を第1図〜第3図
を参照して説明しよう。
An embodiment of the display device of the present invention will now be described with reference to FIGS. 1 to 3.

本例の表示装置は、テレビジョン受像機のCRTの面両
上°の所定箇所に文字等を表フバするものである。即ら
、このテレビジョン受像機は第1図に示す如く、アンテ
ナ(1)で受信した放送信号をチューナ(2)でiU6
周し、(夏釈、I(4号を中間積1波1曽1幅回路(3
)と映像回路(4)とを介して受像用のビデオ信号とし
、このビデオ信号を混合回路(5)に供給し、混合回路
(5)で後述する表示装置の出力信号をビデオ信号に混
合し、この混合ビデオ信号をCRT駆動回路(6)に供
給し、この駆dノ回路(6)によりCRT (7]に表
示パターンが車受された画像を映出させる。
The display device of this example displays characters and the like at predetermined locations on both sides of the CRT of a television receiver. That is, as shown in FIG.
(Natsushaku, I
) and a video circuit (4) to generate a video signal for image reception, this video signal is supplied to a mixing circuit (5), and the mixing circuit (5) mixes an output signal of a display device, which will be described later, with the video signal. This mixed video signal is supplied to the CRT drive circuit (6), and the drive circuit (6) causes the CRT (7) to project an image with the display pattern.

そして、本例においてはキャラクタROM(81が記憶
したデータにより文字等の表示を行なう。即ち、キャラ
クタROM (81は表示を行なう文字、図形等のパタ
ーンを複数種類記憶し、表示を行なう際にはこのテレビ
ジョン受像殿が備えるマイクロコンピュータ(図示せず
)からの指令により所定のパターンのキャラクタ信号が
シフトレジスタ(9)に出力される。このキャラクタR
OM (81が記憶した夫々のパターンは、水平方向1
0ビツト×垂直方向14ビツトで構成してあり、シフト
レジスタ(9)へのキャラクタ信号の供給は、水平方向
の10ビツトずつの各水平ラインを水平走査期間に同期
して順番に供給する。このようにしてシフトレジスタ(
9)に各水平ライン毎に供給されたキャラクタ(4号は
、端子(10)に得られるロードパルス信号が供給され
る期間、端子(11)に得られるシフトクロック信号に
同門して順番に出力する。そして、このシフトレジスタ
(9)の出力14号を、ORゲート回路(12)の一方
の入力端子とDフリップフロップ(13)のD入力端子
に供給する。また、端子(11)に得られるシフトクロ
ック信号をインバータ回路(14)を介して反転させた
信号を、Dフリップフロップ(13)のクロックパルス
信号入力端子に供給する。そして、このDフリップフロ
ップ03)のQ出力端子(13)に得られる出力信号を
ORゲート回路(12)の他方の入力端子に供給する。
In this example, characters, etc. are displayed based on the data stored in the character ROM (81). That is, the character ROM (81) stores a plurality of patterns of characters, figures, etc. to be displayed, and when displaying, A character signal of a predetermined pattern is output to the shift register (9) according to a command from a microcomputer (not shown) provided in this television reception hall.
OM (Each pattern stored by 81 is horizontally 1
The character signal is composed of 0 bit x 14 bits in the vertical direction, and the character signal is supplied to the shift register (9) by sequentially supplying each horizontal line of 10 bits in the horizontal direction in synchronization with the horizontal scanning period. In this way, the shift register (
Characters (No. 4) supplied to 9) for each horizontal line are sequentially output in line with the shift clock signal obtained at terminal (11) during the period when the load pulse signal obtained at terminal (10) is supplied. Then, the output No. 14 of this shift register (9) is supplied to one input terminal of the OR gate circuit (12) and the D input terminal of the D flip-flop (13). A signal obtained by inverting the shift clock signal obtained by passing through the inverter circuit (14) is supplied to the clock pulse signal input terminal of the D flip-flop (13).Then, the Q output terminal (13) of this D flip-flop (03) is supplied. The output signal obtained in the above is supplied to the other input terminal of the OR gate circuit (12).

そして、一方の入力端子に映像回路(4)からのビデオ
信号が供給される混合回路(5)の他方の入力端子に、
このORゲート回路(12)の出力信号を供給する。
Then, the video signal from the video circuit (4) is supplied to the other input terminal of the mixing circuit (5).
The output signal of this OR gate circuit (12) is supplied.

本例の表示装置は以上のように構成したことにより、キ
ャラクタROM (81が出力するキャラクタ信号によ
り所定の表示が行なわれる。即ら、第1図に示したキャ
ラクタROM (81が記憶したパターンは「る」を表
示する場合のパターンの一例で、今この「る」のパター
ンの上から11ライン目の水平ラインのキャラクタ信号
(0011000010) ヲシフトレジスタ(9)に
供給しているとする。ごの11ライン目のキャラクタ信
号がシフトレジスタ(9)に供給されると、端子(10
)に得られるロートバルノ、信号(し1示せず)の供給
により第2図へに示す如く水平方向の1ドツト間隔りを
1周期とし7て変化するシフトクロック信号の立ち一ヒ
がりに同期して、第2図に示す如く順番に(00110
00010)の信号がシフトレジスタ(9)から出力さ
れる。このシフトレジスタ(9)の出力信号がDフリッ
プフロップ(13)に供給されると、ごのDフリップフ
ロップ(13)では第2図Aにボず如きシフトクロック
信号をインバータ回路(14)によりj又転じた(前号
をクロックパルス信号としで出力(3号が作現される。
By configuring the display device of this example as described above, a predetermined display is performed by the character signal outputted by the character ROM (81). That is, the pattern stored in the character ROM (81) shown in FIG. As an example of a pattern for displaying ``ru'', assume that the character signal (0011000010) of the 11th horizontal line from the top of this ``ru'' pattern is being supplied to the shift register (9). When the character signal of the 11th line is supplied to the shift register (9), the terminal (10
) is supplied with a signal (not shown), which synchronizes with the rise and fall of the shift clock signal, which changes with one dot interval in the horizontal direction as one cycle, as shown in Figure 2. , (00110
00010) is output from the shift register (9). When the output signal of this shift register (9) is supplied to the D flip-flop (13), the shift clock signal as shown in FIG. Again, the previous issue is output as a clock pulse signal (No. 3 is created.

このため、このDフリップフロップ(13)の出力信号
として、第2図Cに示す如くソフトクロック信号(第2
図へ)の立ち下がり時に変化する信号となり、シフトレ
ジスタ(9)の出力信号を1/2 ドツト間隔だげすら
した信号となる。そして、ORゲート回路り12)の出
力信号(第2図D)は、シフ1−レジスタ(9)の出力
信号(第2図B)とDフリップフロップ(13)の出力
信号(第2図C)との論理和となる。このため、混合回
路(5)に供給される信号はシフトレジスタ(9)の出
力信号よりも立ち上がりが1/2 ドツト間隔だけずれ
た信号となり、表示される文字はシフトレジスタ(9)
の出力信号だけをt足台回路(5)に供給した場合の表
示文字(第4図)に比べ、第3図に不ず如く夫々の表示
ドツトの右端に逆ハツチングで示ず1/2ドツトが追加
された状態となる。このように第3図にネオ如き表示パ
ターンを形成する信号がt足台回路(5)でビデオ信号
に重畳され、CRT (71上のテレビ放送等の映像上
の所定箇所に文字等が表示される。
Therefore, as the output signal of this D flip-flop (13), the soft clock signal (second
This is a signal that changes at the falling edge of the signal (to the figure), and is a signal that is the output signal of the shift register (9) at 1/2 dot intervals. The output signal of the OR gate circuit 12) (FIG. 2D) is the output signal of the shift 1 register (9) (FIG. 2B) and the output signal of the D flip-flop (13) (FIG. 2C). ). Therefore, the signal supplied to the mixing circuit (5) is a signal whose rising edge is shifted by 1/2 dot interval from the output signal of the shift register (9), and the displayed characters are shifted from the output signal of the shift register (9).
Compared to the displayed characters (Fig. 4) when only the output signal of t is supplied to the T footrest circuit (5), as shown in Fig. 3, the right end of each display dot is not shown as a reverse hatch but a 1/2 dot. has been added. In this way, the signal forming the neo-like display pattern shown in Fig. 3 is superimposed on the video signal in the T-stool circuit (5), and characters, etc. are displayed at a predetermined location on the video of the television broadcast, etc. on the CRT (71). Ru.

このように第3図にボす如く表示される文字は、(嗅斜
した線を表示する場合でも必1゛上下の各表示ドツトに
車なる箇所ができ、各ドツト間のつながりがスムーズと
なり、識別しやすい良好な文字の表示となる。そして、
本例ではこの第3図例の表示を行なうためにORゲート
(12)とDフリノブフロップ(13)とインバータ回
路(14)とを追加しただけであり、デコーダ等を必要
とせず回路構成が簡単である。また、本例ではキャラク
タROM(8)に従来のように記憶されたパターンの夫
々の水平ラインを2分割する必要がないので、キャラク
タROM f81に記憶されたパターンが細かく2分割
することができない場合でも良好な文字として表示する
ことができる。
In this way, the characters displayed as shown in Fig. 3 (even when displaying oblique lines) have a car-shaped area in each of the upper and lower display dots, and the connections between each dot are smooth. This results in good character display that is easy to identify.
In this example, only an OR gate (12), a D-Flinob flop (13), and an inverter circuit (14) are added to display the example in Figure 3, and the circuit configuration does not require a decoder or the like. It's easy. In addition, in this example, there is no need to divide each horizontal line of the pattern stored in the character ROM (8) into two as in the conventional case, so if the pattern stored in the character ROM f81 cannot be divided finely into two. However, it can be displayed as a good character.

なお、本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成が取り得ることは勿
論である。
Note that the present invention is not limited to the above-described embodiments, and it goes without saying that various other configurations may be adopted without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

本発明の表示装置によると、簡単な回路構成で各表示ド
ツトのつながりが良好になる良好な表示ができる利益が
ある。
The display device of the present invention has the advantage of being able to provide good display with a simple circuit configuration in which each display dot is well connected.

【図面の簡単な説明】[Brief explanation of the drawing]

i’e 1図は本発明の表示装置51の一実施例を承す
構成図、第2図は第1図例の説明に供する夕・イムチャ
ート図、第3図は第1図例による、表示の一例をボず線
図、第4し1及び第5図は夫々従来の表示の一例を示す
線図である。 (8)はキャラクタROM1(9)はシフI・レジスタ
、(12)はORゲート回路、(13)はDフリップフ
ロップ、(14)はインバータ回路である。
i'e Figure 1 is a configuration diagram of an embodiment of the display device 51 of the present invention, Figure 2 is an evening/time chart diagram for explaining the example in Figure 1, and Figure 3 is based on the example in Figure 1. An example of a display is a box diagram, and FIGS. 4-1 and 5 are diagrams showing examples of conventional displays, respectively. (8) is a character ROM1, (9) is a shift I register, (12) is an OR gate circuit, (13) is a D flip-flop, and (14) is an inverter circuit.

Claims (1)

【特許請求の範囲】 キャラクタパターンメモリと、該キャラクタパターンメ
モリからのキャラクタ信号を一列ずつ取り込むシフトレ
ジスタと、該シフトレジスタからのキャラクタパルス信
号を遅延する遅延手段とを有し、 上記シフトレジスタが出力するキャラクタパルス信号と
上記遅延手段の出力パルス信号とを加算してキャラクタ
表示する様にしたことを特徴とする表示装置。
[Scope of Claims] The shift register includes a character pattern memory, a shift register that takes in character signals from the character pattern memory one row at a time, and a delay means that delays a character pulse signal from the shift register, and the shift register outputs an output signal. A display device characterized in that a character pulse signal is added to an output pulse signal of the delay means to display a character.
JP61153307A 1986-06-30 1986-06-30 Display unit Pending JPS638791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61153307A JPS638791A (en) 1986-06-30 1986-06-30 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61153307A JPS638791A (en) 1986-06-30 1986-06-30 Display unit

Publications (1)

Publication Number Publication Date
JPS638791A true JPS638791A (en) 1988-01-14

Family

ID=15559619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61153307A Pending JPS638791A (en) 1986-06-30 1986-06-30 Display unit

Country Status (1)

Country Link
JP (1) JPS638791A (en)

Similar Documents

Publication Publication Date Title
US4200869A (en) Data display control system with plural refresh memories
KR0131586B1 (en) On screen display of a television receiver
EP0145143A2 (en) Dot matrix panel display control
KR910010348A (en) Pixel conversion circuit
US3918039A (en) High-resolution digital generator of graphic symbols with edging
US3668687A (en) Raster scan symbol generator
US5774189A (en) On screen display
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
US5068651A (en) Image display apparatus
JPS638791A (en) Display unit
JPS6323189A (en) Symbol generation circuit
JPS6253989B2 (en)
GB2055027A (en) Displaying alphanumeric data
JPS60123888A (en) Display character bordering generation circuit
JPH09247574A (en) Scanning line converter
KR940001381Y1 (en) Scanning line number changing device for monitor
KR920006067B1 (en) A letter interpolation-circuit in osd apparatus
KR100224714B1 (en) On screen display method and apparatus
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JPS59178492A (en) Display system
US5812211A (en) Image signal processing apparatus for prompter
JPS59182494A (en) Pattern generation system
JPH0125071B2 (en)
JP3083031B2 (en) Teletext broadcasting device
KR860002145B1 (en) Picture cell array declining circuit of crt monitor