JPS6387735A - Centralized marking system in wafer testing process - Google Patents

Centralized marking system in wafer testing process

Info

Publication number
JPS6387735A
JPS6387735A JP61233482A JP23348286A JPS6387735A JP S6387735 A JPS6387735 A JP S6387735A JP 61233482 A JP61233482 A JP 61233482A JP 23348286 A JP23348286 A JP 23348286A JP S6387735 A JPS6387735 A JP S6387735A
Authority
JP
Japan
Prior art keywords
wafer
marking
prober
lot
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61233482A
Other languages
Japanese (ja)
Other versions
JPH0727931B2 (en
Inventor
Wataru Karasawa
唐沢 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61233482A priority Critical patent/JPH0727931B2/en
Publication of JPS6387735A publication Critical patent/JPS6387735A/en
Publication of JPH0727931B2 publication Critical patent/JPH0727931B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To reduce the time required for maintenance of a marking operation and utilize probers (testers) efficiently by introducing an exclusive prober for marking. CONSTITUTION:When a measurement is carried out at each wafer prober 1, lot numbers, respective category data, machine numbers and so forth are inputted to a floppy disc 3 and the measurement for every one wafer is carried out for every lot. At that time, a map which shows which chips in each wafer are acceptable and which chips in each wafer are unacceptable is memorized in the floppy disc 3. After the measurements for all wafers in one lot are completed, an operator sets both the wafers of one lot and a disc card mesmerizing the map of the lot into an exclusive prober 2 for marking as one combination. The exclusive prober 2 for marking applies markings to unacceptable chips in the wafers of the lot successively in accordance with the map memorized by the disc card. With this constitution, problems concerning operation and maintenance of the marker can be eliminated and probers themselves can be utilized efficiently.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明はウェハテスト工程における不良チップのマーキ
ングシステムに係り、特に大規模なウェハテスト工程及
び後工程等を系統的に制御するためのグループコントロ
ールシステムに適用して好適な集中マーキングシステム
に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a marking system for defective chips in a wafer test process, and particularly to a group control system for systematically controlling a large-scale wafer test process and subsequent processes. The present invention relates to a centralized marking system suitable for application to.

〔発明の技術的背景コ ウェハのテスト工程であるウェハプロービングにおいて
は、ウェハ上のチップに次々とプローブ針をあて、プロ
ーブ針に接続されているテスターによって各チップを測
定し、その測定の結果、不良品と判定されたチップにプ
ローバ内のマーカーによりマーキングを施していた。マ
ーキング方式としては多くの場合再生可能なインク方式
が採用されている。それは万が−テストレ;誤りがあっ
た場合、インクを除去し再測定して良品を出させるよう
にするためである。
[Technical Background of the Invention In wafer probing, which is a co-wafer testing process, probe needles are applied to the chips on the wafer one after another, and each chip is measured by a tester connected to the probe needles. Chips that were determined to be good were marked with a marker inside the prober. In many cases, a recyclable ink method is used as the marking method. This is so that in the unlikely event that an error is made, the ink is removed and remeasured to ensure a good product.

ところで、近年のウェハ生産量の増加に伴ないこのよう
なウェハテスト工程は複数台(例えば100台)のプロ
ーバにより同時併用して行われるように大規模化してい
る。
Incidentally, with the increase in wafer production in recent years, the scale of such wafer testing processes has increased so that a plurality of probers (for example, 100 probers) are used simultaneously.

[従来技術の問題点] しかし、従来のテスト工程では一つのプローバにおいて
1チツプの測定後、そのチップが不良であれば即マーキ
ングしているため、1ウエハ当たりのチップ数が多い場
合、マーキングするチップ数も相当数となるため、マー
キングに費す時間。
[Problems with conventional technology] However, in the conventional test process, after measuring one chip with one prober, if that chip is defective, it is immediately marked, so if there are many chips per wafer, marking is not necessary. The number of chips is also quite large, so the time spent on marking.

高価なテスターが稼動せず有効に活用されないという問
題があった。また、従来−つのプローバに対し1〜4コ
のマーカーがセットさ九ているが。
There was a problem that expensive testers were not operating and were not being used effectively. Furthermore, conventionally, one to four markers are set for one prober.

それらマーカーの゛設定操作が煩雑であり、保守にも多
くの手間と時間を要していた。殊にプローバを何台も備
えたウェハテストシステムにおいては。
The setting operations for these markers are complicated, and maintenance requires a lot of effort and time. Especially in wafer test systems equipped with multiple probers.

マーカーの操作、メンテナンスに必要な時間は膨大であ
り、結果としてブロービングの効率を下げていた。又、
マーカーはウエハプローバに備えられているためマーカ
ーによってプローブカードが汚れるという問題もあった
The time required to operate and maintain the marker is enormous, and as a result, the efficiency of blobbing is reduced. or,
Since the marker is provided in the wafer prober, there is also the problem that the probe card becomes dirty due to the marker.

【発明の目的] 本発明は上記従来のウェハブロービングシステムにおけ
る種々の間層点を解決するためになされたもので、マー
キング専用プローバを導入することにより、マーキング
の操作メンテナンスに要した時間を大幅に削減し、プロ
ーバ(テスター)の有効利用を図ることのできる集中マ
ーキングシステムを提供せんとするものである。
[Purpose of the Invention] The present invention was made to solve the various interlayer points in the conventional wafer probing system described above, and by introducing a dedicated marking prober, the time required for marking operation and maintenance can be significantly reduced. The purpose of the present invention is to provide a centralized marking system that can reduce the amount of time required and make effective use of probers (testers).

[発明の概要コ このような目的を達成するために本発明の集中マーキン
グシステムは、1または2以上のウェハプローバと、該
ウェハプローバにおけるウェハチップの測定結果を測定
単位毎に表わすマツプを記憶する記憶手段と、該記憶手
段に記憶されたマツプに基き前記ウェハチップのうち不
良品チップにマーキングを施すマーキング専用プローバ
とから成ることを特徴とする。
[Summary of the Invention] To achieve the above object, the centralized marking system of the present invention stores one or more wafer probers and a map representing measurement results of wafer chips by the wafer probers for each measurement unit. The present invention is characterized in that it comprises a memory means, and a dedicated marking prober that marks defective chips among the wafer chips based on the map stored in the memory means.

[発明の実施例] 以下1本発明の集中マーキングシステムの実施例を図面
に基き説明する。
[Embodiments of the Invention] An embodiment of the centralized marking system of the present invention will be described below with reference to the drawings.

第11i!lは基本的なフロッピディスクによる集中マ
ーキングシステムの構成図を示し、10台〜50台のウ
ェハプローバ1と、1台のマーキング専用プローバ2を
備える。
11th i! 1 shows a configuration diagram of a basic centralized marking system using a floppy disk, which includes 10 to 50 wafer probers 1 and one marking-only prober 2.

ウェハプローバ1及びマーキング専用プローバ2はそれ
ぞれ記憶手段としてフロッピディスク3が付加されてい
る。ウェハプローバ1にはそれぞれテスタ4がtaaさ
れる。マーキング専用プローバ2はマーカーが1個、2
個あるいは4個取付可能になっており、更にマツプデー
タ、テストデータを表示するためのCRTあるいはプリ
ントするためのプリンタ(コンソール5)を備える。更
にマーキング専用ブロービングのCPUによってロフト
、ウェハ毎の歩留り集計など各種データ集計が行われる
A floppy disk 3 is added to each of the wafer prober 1 and the marking-only prober 2 as storage means. A tester 4 is attached to each wafer prober 1. Marking-only prober 2 has 1 marker and 2 markers.
It is possible to install one or four units, and is further equipped with a CRT for displaying map data and test data or a printer (console 5) for printing. Furthermore, various data such as loft and yield for each wafer are collected by the marking-dedicated blobbing CPU.

このような集中マーキングシステムにおいては。In such a centralized marking system.

各ウェハプローバlにおける測定に際し、ロフトのNo
、品種名、各カテゴリデータ、マシンNo。
When measuring with each wafer prober, the loft No.
, product name, each category data, machine number.

カードNo、テスト年月日時分等をフロッピディスク3
に入力する0次いで、ロフト毎に1ウエハ毎の測定を行
なう、この際、各ウェハのチップのどれが良品で、どれ
が不良品かを示すマツプがフロッピディスクに記憶され
る。そして10ット分の測定が終了すると、オペレータ
は10ット分のウェハとそのロットのマツプを記憶する
ディスクカードを一組としてマーキング専用プローバ2
にセットする。マーキング専用プローパ2はディスクカ
ードに記憶されたマツプに基き、そのロットのウェハの
不良品チップに順次、マーキングを施す、マーキングに
要する時間はブロービングに要する時間よりはるかに短
いので、複数台のウェハプローバからテスト済ウェハが
送られても1台のマーキング専用プローバにて充分処理
することができる。
Card number, test date, hour, minute, etc. on floppy disk 3
Next, measurements are made for each wafer in each loft. At this time, a map indicating which chips on each wafer are good and which are defective is stored on the floppy disk. When the measurement for 10 tons is completed, the operator places the 10 tons of wafers and the disk card that stores the map of that lot into a pair using a dedicated marking prober.
Set to . The marking-only properr 2 sequentially marks defective chips on wafers in that lot based on the map stored in the disk card.The time required for marking is much shorter than the time required for blowing, so multiple wafers can be Even if a tested wafer is sent from the prober, it can be sufficiently processed with one marking-dedicated prober.

尚、このシステムでは、通常測定中にはマーキングを行
わないのでミスが発生しても再測定可能であるからマー
キング方式は、インク方式に限らずスクラッチ方式ある
いはレーザマーカ一方式が採用される1以上の実施例は
、ウェハテスト工程における基本的な集中マーキングシ
ステムの例であるが、本発明の集中マーキングシステム
は第2図に示すようなウェハテスト工程からベーキング
、ダイボンディング等の後工程までを自動化したグルー
プコントロールシステムにも好適に採用される。このグ
ループコントロールシステムにおいては、ウェハテスト
工程内のテストデータ、マツプデータは記憶手段31を
内蔵するGCSステーション30に転送され、ウェハプ
ローバ1によるウェハテスト、マーキング専用プローバ
2による不良品チップのマーキング、ベーキングユニッ
ト6によるベーキングが自動的に行なわれる。マルチプ
レクサ7は信号の選択を行うものである。このシステム
においてはデータと物流とがバラバラに分離されている
のでウェハ側にIDを設けると共に。
In addition, in this system, marking is not performed during normal measurement, so even if a mistake occurs, it is possible to re-measure.The marking method is not limited to the ink method, but can also be one or more of the scratch method or laser marker method. The embodiment is an example of a basic centralized marking system in the wafer test process, but the centralized marking system of the present invention automates the wafer test process to post-processes such as baking and die bonding as shown in Figure 2. It is also suitable for use in group control systems. In this group control system, the test data and map data in the wafer test process are transferred to the GCS station 30 which has a built-in storage means 31, the wafer test is carried out by the wafer prober 1, the defective chip is marked by the marking prober 2, and the baking unit Baking according to step 6 is automatically performed. The multiplexer 7 selects signals. In this system, data and logistics are separated, so an ID is provided on the wafer side.

工程内にIDの自動認識装置を設置する。この自動認識
装置及び自動搬送はホストコンピュータの管理のもとで
作動する。
An automatic ID recognition device will be installed within the process. This automatic recognition device and automatic transport operate under the control of a host computer.

[発明の効果] 以上の説明からも明らかなように本発明の集中マーキン
グシステムにおいては、ウェハプローバとは別にマーキ
ング専用のプローバを設け、ウェハプローバによる測定
結果を示すマツプによってマーキングだけを集中的に実
施するようにしたので、従来のプローバのように、マー
カー(イン力)によるプローブカードの汚れやマーカー
の操作。
[Effects of the Invention] As is clear from the above explanation, in the intensive marking system of the present invention, a dedicated marking prober is provided separately from the wafer prober, and only marking can be performed intensively using a map showing the measurement results by the wafer prober. As with conventional probers, the probe card is not contaminated by the marker (in force) and the marker is not manipulated.

保守等の問題が解消されると共に、プローバ自体の有効
利用を図ることができ、もってウェハテスト工程の高速
化、自動化を実現できる。更に、測定時にマーキングし
ないので、マーキング方式として任意の方式を選ぶこと
ができる等の利点がある。
Problems such as maintenance are eliminated, and the prober itself can be used effectively, thereby realizing speeding up and automation of the wafer testing process. Furthermore, since marking is not performed during measurement, there is an advantage that any marking method can be selected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の集中マーキングシステムの構成図、第
2図は本発明を利用したグループコントロールシステム
の構成図である。 1・・・・・・・ウェハプローパ 2・・・・・・・マーキング専用プローバ3・・・・・
・・フロッピディスク(記憶手段)′4・・・・・・・
テスタ
FIG. 1 is a block diagram of a centralized marking system of the present invention, and FIG. 2 is a block diagram of a group control system using the present invention. 1...Wafer Proper 2...Marking Prober 3...
・・Floppy disk (storage means)'4・・・・・・・
tester

Claims (1)

【特許請求の範囲】[Claims] 1または2以上のウェハプローバと、該ウェハプローバ
におけるウェハチップの測定結果を1測定単位ごとに表
わすマップを記憶する記憶手段と、該記憶手段に記憶さ
れたマップに基き前記ウェハチップのうち不良品チップ
にマーキングを施すマーキング専用プローバとから成る
ことを特徴とする集中マーキングシステム。
one or more wafer probers; a storage means for storing a map representing the measurement results of the wafer chips by the wafer prober for each measurement unit; A centralized marking system characterized by comprising a dedicated marking prober that marks chips.
JP61233482A 1986-09-30 1986-09-30 Centralized marking system in wafer test process Expired - Lifetime JPH0727931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61233482A JPH0727931B2 (en) 1986-09-30 1986-09-30 Centralized marking system in wafer test process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61233482A JPH0727931B2 (en) 1986-09-30 1986-09-30 Centralized marking system in wafer test process

Publications (2)

Publication Number Publication Date
JPS6387735A true JPS6387735A (en) 1988-04-19
JPH0727931B2 JPH0727931B2 (en) 1995-03-29

Family

ID=16955699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61233482A Expired - Lifetime JPH0727931B2 (en) 1986-09-30 1986-09-30 Centralized marking system in wafer test process

Country Status (1)

Country Link
JP (1) JPH0727931B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143542A (en) * 1988-11-25 1990-06-01 Nec Corp Marking by grade of ic
JPH02265255A (en) * 1989-04-06 1990-10-30 Tokyo Electron Ltd Probe apparatus system
JPH02270341A (en) * 1988-07-08 1990-11-05 Tokyo Electron Ltd Probing device
JPH04174529A (en) * 1990-11-07 1992-06-22 Nec Corp Wafer marking equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60118237U (en) * 1984-01-18 1985-08-09 株式会社 東京精密 Marking equipment for semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60118237U (en) * 1984-01-18 1985-08-09 株式会社 東京精密 Marking equipment for semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02270341A (en) * 1988-07-08 1990-11-05 Tokyo Electron Ltd Probing device
JPH02143542A (en) * 1988-11-25 1990-06-01 Nec Corp Marking by grade of ic
JPH02265255A (en) * 1989-04-06 1990-10-30 Tokyo Electron Ltd Probe apparatus system
JPH04174529A (en) * 1990-11-07 1992-06-22 Nec Corp Wafer marking equipment

Also Published As

Publication number Publication date
JPH0727931B2 (en) 1995-03-29

Similar Documents

Publication Publication Date Title
US4985676A (en) Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns
CA1065062A (en) Non-logic printed wiring board test system
US4434489A (en) Automatic test systems
EP0120446A2 (en) Digital equipment tester
JPS6387735A (en) Centralized marking system in wafer testing process
US5164666A (en) Method and apparatus for analyzing errors in integrated circuits
CN108983072B (en) Wafer testing method, wafer testing device and wafer testing system
CN114019352B (en) Capacitive fingerprint identification chip large plate FT test system and test method
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JPH11219997A (en) Electronic device check system and manufacture of electronic device
JP3724002B2 (en) Measuring condition setting apparatus and measuring condition setting method when probing chip of semiconductor wafer
JPS6184029A (en) Semiconductor inspecting device
JPH0256947A (en) Apparatus and method for control of parameter tester
JPH0252446A (en) Testing apparatus for integrated circuit
JPS59184958A (en) Process progress control system
JP2001144148A (en) Wafer map display device for semiconductor testing device
JPH077791B2 (en) Probe device
JPS5817632A (en) Sorting method for ic chips
JP2938584B2 (en) Inspection method and apparatus for semiconductor device
JP2808966B2 (en) Prober
JPS58169924A (en) Test device for ic wafer
JP2539055B2 (en) Integrated circuit test equipment
JPS59139640A (en) Measuring device for integrated circuit
JPH0195529A (en) Test method of wafer
JPH0622254B2 (en) Inspection device for semiconductor integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term