JPS6387706A - Manufacture of laminated ceramic varistor - Google Patents

Manufacture of laminated ceramic varistor

Info

Publication number
JPS6387706A
JPS6387706A JP23402686A JP23402686A JPS6387706A JP S6387706 A JPS6387706 A JP S6387706A JP 23402686 A JP23402686 A JP 23402686A JP 23402686 A JP23402686 A JP 23402686A JP S6387706 A JPS6387706 A JP S6387706A
Authority
JP
Japan
Prior art keywords
slit
varistor
precursor
molded
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23402686A
Other languages
Japanese (ja)
Other versions
JPH0252408B2 (en
Inventor
清 松田
洋八 山下
武志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marcon Electronics Co Ltd
Original Assignee
Marcon Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marcon Electronics Co Ltd filed Critical Marcon Electronics Co Ltd
Priority to JP23402686A priority Critical patent/JPS6387706A/en
Publication of JPS6387706A publication Critical patent/JPS6387706A/en
Publication of JPH0252408B2 publication Critical patent/JPH0252408B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は内部電極形成手段を改良した積層セラミックバ
リスタの製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a method of manufacturing a multilayer ceramic varistor with an improved means for forming internal electrodes.

(従来の技術) 一般にセラミツ′クバリスタのサージ耐mは、同一組成
からなる場合は有効面積(相対向する電極面積)にほぼ
比例する。したがってバリスタ素体の形状を大型化せず
サージ耐量の大きな特性を得るものとして積層セラミッ
クバリスタが種々提案されている。
(Prior Art) Generally, the surge resistance m of a ceramic varistor is approximately proportional to the effective area (area of opposing electrodes) when the ceramic varistors have the same composition. Therefore, various types of multilayer ceramic varistors have been proposed to provide a large surge resistance without increasing the size of the varistor body.

積層セラミックバリスタにおける初期技術は特開昭51
−18849号公報に開示されているように、あらかじ
め焼結を完了した板状焼結体の表裏両面に一対の電極を
形成し該電極と連続して側面の一部に引出部を形成した
バリスタ素子を並列接続なるよう積層し、接触電極間を
接着材を介して接続したもので、電極引山部以外の電極
部が外部に露出したものであるため、それらの保護を目
的として外装用樹脂でコーティングしている。しかしな
がら上記構成によるものは積層化作業に多くの手間を要
すると同時に外部環境より保護する点に困難性を有する
ことはもとより焼結体自体の厚さを0.3m以下にする
ことが困難であるためバリスタ電圧に限度があり用途も
おのずとυ1限されてしまう欠点を有していた。そのた
めこれらの欠点をなくすものとして特開昭54−106
894号公報に開示されたものがある。該技術はドクタ
ーブレード法で成形した生シートに内部電極を印刷し、
これを積み重ね圧着し焼結するもので内部電極の外部へ
の取り出し部分以外は焼結体で囲まれているようにした
ものであり、上記欠点を解消できる点で有効である。し
かしながら酸化亜鉛を主成分とするバリスタの場合1)
1100℃以上の温度で焼結する必要があるため内部電
極材料 金、白金、パラジウムを主成分とする必要から
、電極材料が高価となりコストアップを引き起こ、す。
The initial technology for laminated ceramic varistors was published in 1973
- As disclosed in Publication No. 18849, a varistor is formed by forming a pair of electrodes on both the front and back surfaces of a plate-shaped sintered body that has been sintered in advance, and forming a lead-out part on a part of the side surface continuous with the electrodes. The elements are stacked in parallel and the contact electrodes are connected via an adhesive. Since the electrode parts other than the electrode pulling part are exposed to the outside, an exterior resin is used to protect them. It is coated. However, the structure described above requires a lot of time and effort for lamination, has difficulty in protecting it from the external environment, and is difficult to reduce the thickness of the sintered body itself to 0.3 m or less. Therefore, the varistor voltage is limited and the application is naturally limited to υ1. Therefore, as a method to eliminate these drawbacks, Japanese Patent Application Laid-Open No. 54-106
There is one disclosed in Publication No. 894. This technology prints internal electrodes on a raw sheet formed using the doctor blade method.
These are stacked, pressed and sintered, and the parts other than the portions where the internal electrodes are taken out are surrounded by a sintered body, which is effective in eliminating the above-mentioned drawbacks. However, in the case of a varistor whose main component is zinc oxide 1)
Since it is necessary to sinter at a temperature of 1100° C. or higher, the internal electrode material must be mainly composed of gold, platinum, and palladium, which makes the electrode material expensive and causes an increase in cost.

2)焼結温度が110℃以上であるためバリスタ組成に
酸化ビスマス、′11化プラセオジウムを含むものは特
にパラジウムを主成分とする内部電極と反応し電極を侵
食する結果電極厚みが確保できなかったり、面積が確保
できない問題が生ずる。3)シたがってこの構造を持っ
たバリスタ組成としては酸化ビスマスまたは酸化プラセ
オジウムを全く含まないか0゜05モル%以下の極微量
である必要があるがそれでは現在実用に供されているバ
リスタと比較し非直線性、耐サージ、負荷寿命、耐環境
性などの特性が極度に劣り、市場が要求するレベルの特
性を得ることは困難である。4)素体部と内部電極を1
10℃以上の高温で同時焼成するため、内部電極の構成
原素がバリスタ焼結体に拡散する拡散量をコントロール
する必要があり、組成設計が困難である。°5)内部i
t電極金属線膨張係数はバリスタ焼結体より一部大きい
ため使用中高温下にさらされた場合、電極金属の膨張に
より内部電極マージン部に応力が集中しクラックが発生
する危険性を有するなど多くの解決すべき問題を右して
いた。
2) Since the sintering temperature is 110°C or higher, varistors containing bismuth oxide and praseodymium '11 react with the internal electrodes, which are mainly composed of palladium, and corrode the electrodes, making it impossible to secure the electrode thickness. , the problem arises that the area cannot be secured. 3) Therefore, the composition of a varistor with this structure must either contain no bismuth oxide or praseodymium oxide, or must contain a very small amount of less than 0.05 mol%, but compared to the varistors currently in practical use. However, characteristics such as nonlinearity, surge resistance, load life, and environmental resistance are extremely poor, making it difficult to obtain characteristics at the level required by the market. 4) Connect the element body and internal electrodes to 1
Since simultaneous firing is performed at a high temperature of 10° C. or higher, it is necessary to control the amount of diffusion of the constituent elements of the internal electrodes into the varistor sintered body, making compositional design difficult. °5) Internal i
The linear expansion coefficient of the electrode metal is partially larger than that of the varistor sintered body, so if it is exposed to high temperatures during use, there is a risk that stress will concentrate on the internal electrode margin due to expansion of the electrode metal and cracks will occur. had the right problem to solve.

しかして、以上のような状況の中で前記1)の欠点すな
わち内部電極材料として高価な貴金属の使用によるコス
トアップ要因を除去する目的で特開昭56−1501号
公報技術が開示されている。該公報に開示された技術は
表面に焼成によって焼失するかまたは溶剤によって溶失
する材料からなるペースト状物質を印刷したセラミック
バリスタ未焼成成形体を積み車ね加圧した後熱処理また
は溶剤処理により前記ペースト状物質を除去した後焼結
し、層状に形成した空隙部にS電塗料を充填して電極を
形成する積層セラミックバリスタの製造方法である。し
かしながらこのような技術には ■内部電極から電極を引出す外部電極も導電塗料を使用
しなければならず電気的抵抗が高いためサージ電流が流
れた場合発熱し、導電塗料がセラミックより剥離する。
Under the above circumstances, the technique disclosed in Japanese Patent Application Laid-open No. 1501/1983 has been disclosed for the purpose of eliminating the drawback 1) above, that is, the cost increase factor due to the use of expensive noble metals as internal electrode materials. The technique disclosed in this publication is to load a ceramic varistor unfired molded body with a paste-like substance printed on its surface made of a material that is burnt out by firing or dissolved by a solvent into a car, pressurized it, and then heat-treated or solvent-treated to This is a method of manufacturing a multilayer ceramic varistor, in which the paste material is removed and then sintered, and the voids formed in layers are filled with S-electrode paint to form electrodes. However, such technology requires the use of conductive paint for the external electrodes that lead out the electrodes from the internal electrodes, which have high electrical resistance and generate heat when a surge current flows, causing the conductive paint to peel off from the ceramic.

■導電塗料の抵抗値が高いため、制限電圧特性が非常に
悪い。
■Due to the high resistance value of the conductive paint, the limiting voltage characteristics are very poor.

■内部電極に導電塗料を使用するため長期間高温状態で
使用した時塗料に含まれる有機物が炭化し、バリスタ材
料薄層とのコンタクトが保持できなくなり、コンタクト
面で放電が生じ、炭化した有機物が変質しバリスタ材料
を部分的に還元し、漏れ電流が大きくなりバリスタ材料
が自己発熱し、最後には熱暴走し、破壊に到るなど多く
の欠点を有し信頼性に欠けるものであった。
■Since conductive paint is used for the internal electrodes, when used at high temperatures for a long period of time, the organic substances contained in the paint will carbonize, making it impossible to maintain contact with the thin layer of varistor material, causing electrical discharge on the contact surface, and carbonized organic substances. It has many drawbacks and lacks reliability, such as deterioration and partial reduction of the varistor material, increased leakage current, self-heating of the varistor material, and finally thermal runaway leading to destruction.

(発明が解決しようとする問題点) 以上のように従来開示されている技術では、種々の欠点
を有し実用に供し4jするものではなかった。本発明は
上記の点に鑑みてなされたもので作業性容易にしてコス
トダウンに貢献できることはもとよりすぐれた特性を発
揮できる積層セラミックバリスタのti方法を提供する
ことを目的とするものである。
(Problems to be Solved by the Invention) As described above, the conventionally disclosed techniques have various drawbacks and cannot be put to practical use. The present invention has been made in view of the above points, and it is an object of the present invention to provide a method for manufacturing a multilayer ceramic varistor that not only facilitates workability and contributes to cost reduction, but also exhibits excellent characteristics.

[発明の構成] (問題点を解決するための手段) 本発明の積層セラミックバリスタの製造方法は、表面に
バリスタ組成と同一組成からなる焼成粒子、カーボン粒
子、熱可塑性樹脂および揮発性分を含むスリット前駆ペ
ーストを印刷−乾燥しスリット前駆膜を複数形成した成
形シートを前記スリット前駆膜の一方端が交互に反対側
に突出するようにして複数積層し加熱圧着し成形シート
成形体を得る手段と、該シート成形体を所定寸法に切断
し前記スリット前駆gI端部が交互に対向面から導出し
た未焼成チップを得る手段と、該未焼成チップを徐々に
昇温−高温焼結し前記スリット前駆膜の揮発成分を除去
しこの部分に複数の柱状セラミック粒子を有するスリッ
トを形成した焼結体チップを得る手段と、該焼結体チッ
プのスリット導出面に連続した細孔を有する多孔質外部
電極を形成手段とし、しかる後予備加熱し溶融金属中に
浸漬−減圧−加圧し前記スリット内に溶融金属を圧入−
除冷し内部電極を形成する手段からなることを特徴とす
るものである。
[Structure of the Invention] (Means for Solving the Problems) The method for manufacturing a multilayer ceramic varistor of the present invention includes a method for manufacturing a multilayer ceramic varistor, which includes fired particles having the same composition as the varistor composition, carbon particles, a thermoplastic resin, and a volatile component on the surface. Means for obtaining a molded sheet product by printing and drying a slit precursor paste, forming a plurality of slit precursor films, and laminating a plurality of molded sheets in such a way that one end of the slit precursor film alternately protrudes to the opposite side and bonding them under heat. , means for cutting the sheet molded body into predetermined dimensions to obtain unfired chips in which the slit precursor gI end portions are alternately led out from the opposing surface; and sintering the unfired chip at a gradually elevated temperature and high temperature to produce the slit precursor. Means for removing volatile components of a membrane and obtaining a sintered chip in which a slit having a plurality of columnar ceramic particles is formed in this part, and a porous external electrode having continuous pores on the slit lead-out surface of the sintered chip. is used as a forming means, and then preheated, immersed in molten metal, reduced pressure, and pressurized to press the molten metal into the slit.
It is characterized by comprising means for slowly cooling and forming internal electrodes.

(作用) 以上の構成によれば焼結工程筒内部電極が存在しないた
めバリスタ組成と内部電極材料の相互反応はなくなり、
どのような組成のものでも積層化が容易となり積層セラ
ミックバリスタに適用できる組成が拡大される。また、
スリット内に形成される柱状セラミック粒子によって成
形シート積層間が結合されることになり熱ストレスによ
る内部電極マージン部へのクラック発生が防止される。
(Function) According to the above configuration, since there is no internal electrode in the sintering process cylinder, there is no mutual reaction between the varistor composition and the internal electrode material.
Lamination of any composition becomes easy, expanding the range of compositions that can be applied to multilayer ceramic varistors. Also,
The columnar ceramic particles formed within the slits bond the laminated layers of the molded sheets, thereby preventing cracks from occurring in the internal electrode margins due to thermal stress.

さらに内部電極が焼付けでないため内部電極材料が鳥価
な金、白金、パラジウムなどの貴金属に限定することな
く内部電極材料の使用範囲が大幅に拡大される。
Furthermore, since the internal electrodes are not baked, the range of use of the internal electrode materials is greatly expanded without being limited to precious metals such as gold, platinum, and palladium.

(実施例) 以下本発明の一実施例につき詳細に説明する。(Example) An embodiment of the present invention will be described in detail below.

まず多種類の金属酸化物からなる組成の仮焼粉体を水を
溶媒としてボールミルで粉砕−混合−乾燥してなる乾燥
粉体にエチルセルローズとトルエンを加えて撹拌−混合
し−様な混合物を得。
First, calcined powder with a composition consisting of various metal oxides is ground, mixed, and dried in a ball mill using water as a solvent, and ethyl cellulose and toluene are added to the dry powder and stirred and mixed to form a similar mixture. Profit.

る。その後この混合物の空気を除去しドクターブレード
法でセラミックグリーンシートを成形し、乾燥し成形シ
ートを得る。つぎに第2図に示すように該成形シート1
表面に該成形シート1を構成する組成と同一組成からな
りあらかじめ焼結され、所定の大きさく5〜100μ)
を有する焼成粒子、カーボン粒子、アクリル系の熱可塑
性樹脂およびトルエン、アセトンなどの揮発性溶剤によ
り構成されたスリット面外ペーストを印刷−乾燥し複数
のスリット前駆膜2を形成する。しかして第3図に示す
ように複数のスリット前駆膜2を形成した成形シート1
を用い、前記スリット前駆膜2の一方端が交互に反対側
に突出するようにして複数積層し加熱圧着し成形シート
積層体3を得る。なお、この場合最上面となる面にはス
リット前駆膜を形成しない成形シートで構成する。つぎ
に該成形シート積層体3を点線に沿って切断し第4図お
よび第5図に示すように前記スリット前外膜2端部が交
互に対向面に導出した未焼成チップ4を得る。
Ru. Thereafter, the air in this mixture is removed, and a ceramic green sheet is formed using a doctor blade method, followed by drying to obtain a formed sheet. Next, as shown in FIG.
The surface is made of the same composition as that constituting the molded sheet 1, is sintered in advance, and has a predetermined size of 5 to 100 μm).
A plurality of slit precursor films 2 are formed by printing and drying a slit out-of-plane paste composed of fired particles having the following properties, carbon particles, an acrylic thermoplastic resin, and a volatile solvent such as toluene and acetone. As shown in FIG. 3, a formed sheet 1 on which a plurality of slit precursor films 2 are formed
A plurality of the slit precursor films 2 are laminated so that one end thereof alternately protrudes toward the opposite side, and the molded sheet laminate 3 is obtained by heat-pressing. In this case, a molded sheet is used on which no slit precursor film is formed on the uppermost surface. Next, the formed sheet laminate 3 is cut along dotted lines to obtain unfired chips 4 in which the ends of the outer membrane 2 before the slits are alternately led out to the opposing surfaces, as shown in FIGS. 4 and 5.

つぎに該未焼成チップ4を1〜20℃1時間の昇温速度
で300〜650℃まで背温し、300〜650℃で2
〜15時間保持して前記スリット前駆膜2を構成するカ
ーボン粒子と揮発性溶剤を分解除去し、ついで50〜2
00℃1時間の昇温速度で1000〜1400℃まで昇
温し、1000〜1400℃で3.5〜4.5時間焼結
しスリット前外膜2部に第6図に示すように成形シート
11積層間を結合した複数のセラミック柱状粒子5を有
するスリット6を形成した焼結体チップ7を得る。
Next, the unfired chips 4 are back-heated to 300-650°C at a heating rate of 1-20°C for 1 hour, and then heated to 300-650°C for 2 hours.
The carbon particles and volatile solvent constituting the slit precursor film 2 are decomposed and removed by holding for ~15 hours, and then held for ~15 hours.
The temperature was raised to 1000-1400°C at a heating rate of 00°C for 1 hour, and sintered at 1000-1400°C for 3.5-4.5 hours to form a formed sheet on the outer membrane 2 part before the slit as shown in Figure 6. A sintered chip 7 is obtained in which a slit 6 having a plurality of ceramic columnar particles 5 bonded between the laminated layers 11 is formed.

しかして第1図に示すように該焼結体チップ7の前記ス
リット6が導出する両側面に連続した細孔を有する例え
ば多孔質銀ペーストを塗布−乾燥した後500〜650
℃にて焼付は多孔質外部電極8を形成し、しかる後Pb
、Snの内少なくとも1種の金属またはpb、sn内少
なくとも1種を主成分とじAg、AI、Cu。
As shown in FIG. 1, for example, a porous silver paste having continuous pores is applied to both sides of the sintered chip 7 from which the slit 6 leads out, and after drying,
Baking at ℃ forms a porous outer electrode 8, after which Pb
, Sn, or at least one metal among Pb, and Sn as a main component.Ag, AI, and Cu.

Z「1の内少なくとも1種含む合金からなり前記成形シ
ート1を構成する最も低い金属酸化物の融点以下の融点
を有する溶融金属中に浸漬し、該溶融金属を入れた容器
を減圧し、その後圧力をかけて前記多孔質外部電極8を
通し前記スリンI−6内に溶融金属を圧入し、その後徐
冷し前記スリット6内に前記多孔質外部電極8と、接続
した内部電極9を形成するようにするものである。
Z" is immersed in a molten metal made of an alloy containing at least one of the following and has a melting point lower than the melting point of the lowest metal oxide constituting the molded sheet 1, the container containing the molten metal is depressurized, and then The molten metal is forced into the Surin I-6 through the porous external electrode 8 by applying pressure, and then slowly cooled to form an internal electrode 9 connected to the porous external electrode 8 within the slit 6. It is intended to do so.

以上のように構成してなる積層セラミックバリスタの製
造方法によれば、内部電極9がB瀉下をともなう焼結温
度にさらされることがないためバリスタ組成と内部電極
材料の相互反応の要因は解消され、使用できるバリスタ
組成範囲の制限もなく、どのような組成を用いたもので
も所期の特性を満足できる特性劣化のない積層セラミッ
クバリスタが得られる。またスリット前駆11i2がバ
リスタ組成と同一組成からなるセラミック粒子を含めた
ものからなり、焼結過程で該セラミック粒子がセラミッ
ク柱状粒子5となり該セラミック柱状粒子5を介し成形
シートimm間が結合した状態になっているため、その
後の工程中または完成品としての使用中加えられる熱ス
トレスがあったとしても内部電極9マ一ジン部へのクラ
ンク発生の危険性はなく前述の作用効果と相まって従来
例のものと比較して大幅に信頼性が向上する。さらに内
部電極9はあらかじめ焼結体チップ7を構成する成形シ
ート1積層間にあらかじめ形成されたスリット6に多孔
質外部電極8の細孔を介し圧入方式によって形成するも
のであり高い温度をともなう焼結温度にさらされること
がないため、高価な金、白金、パラジウムなどの貴金属
に限定されることなく、安価な金属の使用が可能となり
コストダウンに貢献できる利点を有する。
According to the method for manufacturing the multilayer ceramic varistor configured as described above, the internal electrode 9 is not exposed to the sintering temperature that accompanies B reduction, so the factor of mutual reaction between the varistor composition and the internal electrode material is eliminated. There is no restriction on the usable varistor composition range, and a multilayer ceramic varistor that can satisfy the desired characteristics without deterioration of characteristics can be obtained no matter what composition is used. Further, the slit precursor 11i2 includes ceramic particles having the same composition as the varistor composition, and in the sintering process, the ceramic particles become ceramic columnar particles 5, and the molded sheets imm are bonded together via the ceramic columnar particles 5. Therefore, even if there is heat stress applied during the subsequent process or during use as a finished product, there is no risk of cranking to the internal electrode 9 machine part, and in combination with the above-mentioned effects, the conventional example Reliability is significantly improved compared to the previous one. Furthermore, the internal electrodes 9 are formed by press-fitting through the pores of the porous external electrodes 8 into slits 6 previously formed between the laminated layers of the molded sheets 1 constituting the sintered chip 7, and are sintered at high temperatures. Since it is not exposed to freezing temperatures, it has the advantage of being able to use inexpensive metals without being limited to expensive noble metals such as gold, platinum, and palladium, contributing to cost reduction.

つぎに本発明によって得られた実施例と従来技術によっ
て得られた参考例との比較の一例について述べる。
Next, an example of comparison between an example obtained by the present invention and a reference example obtained by the prior art will be described.

実施例1 ■組成□本発明、参考例とも酸化亜鉛を主成分としB 
i、Pr、La、Sb、Cr、Mg、Go、 Mn、N
 iを各々Bi2O3゜Pr  O、La  O,5b
2o3゜Cr203.MgO,Coo、MnO,N I
 O。
Example 1 ■ Composition □ Both the present invention and the reference example have zinc oxide as the main component and B
i, Pr, La, Sb, Cr, Mg, Go, Mn, N
i respectively Bi2O3゜Pr O, La O, 5b
2o3°Cr203. MgO, Coo, MnO, N I
O.

に換算し下表に示す4種類の組成比からなるものとした
It was calculated as follows and consisted of four types of composition ratios shown in the table below.

但し上記表1中ガラスはSiO2,0゜B203 9.
0.  ZnO16,5゜PbO72,5WL%からな
り数値は酸化亜鉛に対する重量%である。
However, the glass in Table 1 above is SiO2,0°B2039.
0. It consists of 16.5° ZnO and 72.5% WL of PbO, and the values are weight % relative to zinc oxide.

■グリーンシート構成□上記表1に示 づバリスタ原料それぞれと水を樹fiftvJポットと
部分安定化ジルコニアボールを用い6時間混合、乾燥接
800℃で2時間仮焼後、再び仮焼原料と水を樹脂製ポ
ットと部分安定化ジルコニアボールを用いて16時間粉
砕、乾燥し得た粉砕原料100重四部にトリクロロエチ
レン、エチルアルコール、ポリビニルブチラール、ポリ
エチレングリコールを20重量部加えて樹脂製ポットと
樹脂製ボールを用いて24時間混合し得たスラリーを脱
気しドクターブレード法により得た四種類のセラミック
グリーンシー ト。
■ Green sheet composition □ Mix each of the barista raw materials and water shown in Table 1 above for 6 hours using a fiftvJ pot and a partially stabilized zirconia ball. After dry contact and calcination at 800℃ for 2 hours, mix the calcined raw materials and water again. 20 parts by weight of trichlorethylene, ethyl alcohol, polyvinyl butyral, and polyethylene glycol were added to 100 parts by weight of the pulverized raw material obtained by crushing and drying for 16 hours using a resin pot and partially stabilized zirconia balls, and a resin pot and resin balls were added. Four types of ceramic green sheets were obtained by deaerating the slurry mixed for 24 hours using the doctor blade method.

本発明A 成形シート・・・・・・上記構成。Present invention A Molded sheet...The above configuration.

スリット前駆ペースト・・・・−・ *26〜37μmのバリスタ組成それぞれからなる焼成
粒子10重量部。
Slit precursor paste *10 parts by weight of fired particles each having a varistor composition of 26 to 37 μm.

*焼成粒子径より小さいカーボン粒子401m部。*401m parts of carbon particles smaller than the fired particle diameter.

*ポリメタアクリル酸メチル樹脂、トルエン、フタル酸
オクチル50重彦部。
*Polymethyl methacrylate resin, toluene, 50 parts of octyl phthalate.

成形シート積層体加圧条件・・・・・・85℃100g
/ci、 1分間。
Molded sheet laminate pressing conditions...85℃100g
/ci, 1 minute.

スリット形成条件・・・・・・15℃1時間の昇温速度
で600℃まで昇温後600℃で4時間保持−放冷。
Slit forming conditions: The temperature was raised to 600°C at a heating rate of 15°C for 1 hour, then held at 600°C for 4 hours - left to cool.

焼結条件・・・・・・100℃1時間の昇温速度で11
50℃まで昇温後1150℃で4時間保持−放冷。
Sintering conditions: 11 at a heating rate of 100°C for 1 hour
After raising the temperature to 50°C, hold at 1150°C for 4 hours and allow to cool.

内部電極材および形成条件・・・・・・Pb70%。Internal electrode material and formation conditions: Pb 70%.

5n30%合金の融点より高い280℃に保持した容器
に該合金を溶融。容器を減圧後15気圧かけた。
The alloy was melted in a container maintained at 280°C, which is higher than the melting point of the 5N30% alloy. After the container was depressurized, 15 atm was applied.

参考例B 前述の(従来技術)の項で記した特開昭54−1068
94号公報にて内示されたもので、上記表1に示した構
成からなる成形シートを用い、該成形シートにPdペー
ストを印填し内部電極形成−81FIJ−切断し、11
50℃にて焼結し両端にAgペーストを塗布し600℃
にて焼付は外部電極を形成。なお、積層セラミックバフ
スタは、実施例および参考例各試料とも一層゛3りの厚
み200μm1内部電極の対向部分3、■X5履で外形
寸法5履×7麿で積層数は10Aである。
Reference example B: Japanese Patent Application Laid-Open No. 1983-1068 described in the (prior art) section above
Using a molded sheet having the structure shown in Table 1 above, the molded sheet was coated with Pd paste and cut into internal electrode formation-81FIJ.
Sintered at 50℃, coated with Ag paste on both ends, and heated to 600℃.
Baking forms the external electrode. In addition, the laminated ceramic buffster has a thickness of 3 layers, 200 μm in thickness, 3 opposing portions of internal electrodes, 1 x 5 layers, external dimensions of 5 layers x 7 layers, and the number of laminated layers is 10 A.

しかして上記本発明Aと参考例Bにおける諸特性を調べ
た結果表2に示すようになった。
The results of examining various properties of Invention A and Reference Example B are shown in Table 2.

以  下  余  白 上記表2中α(非直線係数)は■1oA−V1mAにお
けるものでり、Cは■1TrLA1/2のDC′Ia圧
を印加したときのものである。
Margin below In Table 2 above, α (non-linear coefficient) is the value at ■1oA-V1mA, and C is the value when a DC'Ia pressure of ■1TrLA1/2 is applied.

表2から明らかなように本発明は参考例と比較して非直
線特性、L、C特性、電圧−電流特性のいずれも格段に
優れており、この差は参考例Bはバリスタ組成に内部電
極材が拡散反応しバリスタ組成本来の組成を変化させる
のと、内部電極材料の侵食によるものに起因しているた
めである。
As is clear from Table 2, the present invention is significantly superior in nonlinear characteristics, L, C characteristics, and voltage-current characteristics compared to Reference Example. This is because the material undergoes a diffusion reaction that changes the original composition of the varistor, and the internal electrode material is eroded.

なお表2にお【プる試料順は組成を示す表1の試料随に
対応するもので数値は各試料とも各々50個の平均値で
ある。
The order of the samples in Table 2 corresponds to the order of the samples in Table 1 showing the composition, and the numerical values are the average values of 50 samples for each sample.

実施例2 上記(実施例1)の表2に示す試料11Q1による本発
明Aと前述の(従来技術)の項で記した特開昭56−1
501号公報に開示された製法によって得た参考例Bに
おけるv1TrLΔの変化率と、85℃雰囲気中でDC
最大許容回路電圧を500時間印加した時の制限電圧特
性■、。A/V、mA値を比較した結果第8図および表
3に示すようになった。
Example 2 Invention A using sample 11Q1 shown in Table 2 of the above (Example 1) and JP-A-56-1 described in the section of (Prior art) above
Change rate of v1TrLΔ in Reference Example B obtained by the manufacturing method disclosed in Publication No. 501 and DC in an atmosphere of 85°C
Limiting voltage characteristics when the maximum allowable circuit voltage is applied for 500 hours ■. The results of comparing the A/V and mA values are shown in FIG. 8 and Table 3.

なお参考例日における組成は本部明へと同一のものから
なり、焼失材料はポリビニルアルコールペーストで電極
は391塗料を用いた。
The composition on the reference example day was the same as that used in Motobu, with polyvinyl alcohol paste used as the burned-out material and 391 paint used for the electrodes.

表  3 第8図および表3から明らかなように参考例Bは制限電
圧特性が極度に悪くかつ、信頼性も劣り、本発明Aの優
位性を実証した。
Table 3 As is clear from FIG. 8 and Table 3, Reference Example B had extremely poor limiting voltage characteristics and poor reliability, demonstrating the superiority of Invention A.

上記実施例ではバリスタ組成として酸化亜鉛を主成分と
するものを例示して説明したが、5rT103またはペ
ロブスカイト型などの他の金属酸化物を主成分としたも
のに適用できることは言うまでもない。
In the above embodiments, the varistor composition is exemplified and explained using zinc oxide as the main component, but it goes without saying that it is also applicable to varistors containing other metal oxides as the main component, such as 5rT103 or perovskite type.

また第7図に示すように焼結体チップ7のスリット6内
に例えば硝酸銀などの溶液を含浸し多孔質外部電極8焼
付時に前記スリット6内に塗布g!10を形成させるよ
うにすれば前記多孔質外部電極8を通して圧入される溶
融金属によって形成される内部電極9と成形シート2と
のぬれ性が良くなり効果的である。
Further, as shown in FIG. 7, a solution such as silver nitrate is impregnated into the slit 6 of the sintered chip 7 and applied to the inside of the slit 6 when the porous external electrode 8 is baked. 10 is effective because it improves the wettability between the molded sheet 2 and the internal electrode 9 formed by the molten metal press-fitted through the porous external electrode 8.

[発明の効果] 以上述べたように本発明によればバリスタ組成に関係な
く製作容易にして優れたバリスタ特性が発揮できる実用
的価値の高い積層セラミックバリスタの製造方法を得る
ことができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to obtain a method for manufacturing a multilayer ceramic varistor that is easy to manufacture and exhibits excellent varistor characteristics regardless of the varistor composition and has high practical value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第6図は本発明の一実施例に係る積層セラミッ
クバリスタの製造方法を説明するためのもので第1図は
スリット内に内部電極形成後の積層セラミックバリスタ
を示す断面図、第2図はスリット前駆膜を形成した成形
シートを示す斜視図1、第3図は成形シートを複数積層
し形成した成形シート積層体を示す断面図、第4図およ
び第5図は第3図に示す成形シート積層体を切断して得
た未焼成チップを示すもので第4図は斜視図、第5図は
第4図イーイ断面図、第6図はスリン1〜を形成した焼
結体チップを示す断面図、第7図は本発明の他の実施例
に係る積層セラミックバリスタの製造方法を説明するた
めのもので内部電極形成後の積層セラミックバリスタを
示す一部切欠拡大断面図、第8図は時間−VlTrLA
の変化率特性曲線図である。 1・・・・・・成形シート    2・・・・・・スリ
ット前駆膜3・・・・・・成形シート積層体 4・・・
・・・未焼成チップ5・・・・・・セラミック柱状粒子
6・・・・・・スリット7・・・・・・焼結体チップ 
  8・・・・・・多孔質外部電極9・・・・・・内部
電極     10・・・・・・塗布膜特  許  出
  願  人 マルコン電子株式会社 第  7  図 時    間(Hr) 第  8  図
1 to 6 are for explaining a method of manufacturing a multilayer ceramic varistor according to an embodiment of the present invention. 2 is a perspective view showing a molded sheet with a slit precursor film formed thereon, FIG. 3 is a sectional view showing a molded sheet laminate formed by laminating a plurality of molded sheets, and FIGS. 4 and 5 are as shown in FIG. Figure 4 is a perspective view, Figure 5 is a sectional view of Figure 4, and Figure 6 is a sintered chip obtained by cutting the formed sheet laminate shown in Figure 6. FIG. 7 is a partially cutaway enlarged sectional view showing a multilayer ceramic varistor after forming internal electrodes, for explaining a method for manufacturing a multilayer ceramic varistor according to another embodiment of the present invention. The diagram shows time-VlTrLA
It is a change rate characteristic curve diagram of. 1... Molded sheet 2... Slit precursor film 3... Molded sheet laminate 4...
... Unfired chip 5 ... Ceramic columnar particles 6 ... Slit 7 ... Sintered body chip
8...Porous external electrode 9...Internal electrode 10...Coating film patent applicant Marcon Electronics Co., Ltd. Figure 7 Time (Hr) Figure 8

Claims (3)

【特許請求の範囲】[Claims] (1)金属酸化物を主成分とし成形したセラミックグリ
ーンシートを乾燥し成形シートを得る手段と、該成形シ
ート上に該シートを構成する組成と同一組成の焼成粒子
とカーボン粒子と熱可塑性樹脂および揮発性溶剤からな
るスリット前駆ペーストを印刷−乾燥し複数のスリット
前駆膜を形成する手段と、該スリット前駆膜の一方端が
交互に反対側に突出するよう前記成形シート複数を積層
−加熱圧着し成形シート積層体を得る手段と、該成形シ
ート積層体を切断し前記スリット前駆膜端部が交互に対
向面に導出した未焼成チップを得る手段と、該未焼成チ
ップを徐々に昇温しかつ高湿焼結によつて前記スリット
前駆膜を構成するカーボン粒子および揮発成分を除去し
この部分に複数のセラミック柱状粒子を有するスリット
を形成した焼結体チップを得る手段と、該焼結体チップ
のスリット導出面に連続した細孔を有する多孔質外部電
極を形成する手段と、該多孔質外部電極を通し前記スリ
ット内に溶融金属を圧入し内部電極を形成する手段とを
具備することを特徴とする積層セラミックバリスタの製
造方法。
(1) A means for drying a molded ceramic green sheet containing a metal oxide as a main component to obtain a molded sheet, and disposing on the molded sheet fired particles, carbon particles, and a thermoplastic resin having the same composition as that constituting the sheet. A means for printing and drying a slit precursor paste made of a volatile solvent to form a plurality of slit precursor films, and laminating and heat-pressing the plurality of molded sheets so that one end of the slit precursor films alternately protrudes to the opposite side. means for obtaining a formed sheet laminate; means for cutting the formed sheet laminate to obtain unfired chips in which the ends of the slit precursor film are alternately led out to opposing surfaces; and a means for gradually raising the temperature of the unfired chips. Means for obtaining a sintered chip in which carbon particles and volatile components constituting the slit precursor film are removed by high-humidity sintering and a slit having a plurality of ceramic columnar particles is formed in this portion, and the sintered chip and means for press-fitting molten metal into the slit through the porous external electrode to form an internal electrode. A method for manufacturing a multilayer ceramic varistor.
(2)溶融金属がPb、Snの内少なくとも1種または
Pb、Snの内少なくとも1種を主成分としAg、Al
、Cu、Znの内少なくとも1種含めたものからなるこ
とを特徴とする特許請求の範囲第(1)項記載の積層セ
ラミックバリスタの製造方法。
(2) The molten metal contains at least one of Pb and Sn or at least one of Pb and Sn as a main component and contains Ag, Al
, Cu, and Zn, the method for manufacturing a multilayer ceramic varistor according to claim (1).
(3)スリット内に金属溶液を含浸し多孔質外部電極焼
付時スリット内壁に塗布膜を形成することを特徴とする
特許請求の範囲第(1)項または第(2)項記載の積層
セラミックバリスタの製造方法。
(3) The multilayer ceramic varistor according to claim (1) or (2), characterized in that the slit is impregnated with a metal solution and a coating film is formed on the inner wall of the slit when baking the porous external electrode. manufacturing method.
JP23402686A 1986-09-30 1986-09-30 Manufacture of laminated ceramic varistor Granted JPS6387706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23402686A JPS6387706A (en) 1986-09-30 1986-09-30 Manufacture of laminated ceramic varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23402686A JPS6387706A (en) 1986-09-30 1986-09-30 Manufacture of laminated ceramic varistor

Publications (2)

Publication Number Publication Date
JPS6387706A true JPS6387706A (en) 1988-04-19
JPH0252408B2 JPH0252408B2 (en) 1990-11-13

Family

ID=16964392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23402686A Granted JPS6387706A (en) 1986-09-30 1986-09-30 Manufacture of laminated ceramic varistor

Country Status (1)

Country Link
JP (1) JPS6387706A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042014U (en) * 1990-04-23 1992-01-09

Also Published As

Publication number Publication date
JPH0252408B2 (en) 1990-11-13

Similar Documents

Publication Publication Date Title
US4082906A (en) Low temperature fired ceramic capacitors
US4959262A (en) Zinc oxide varistor structure
EP1156498B1 (en) Multi-layer ceramic electronic device and method for producing same
CN100527289C (en) Laminate type ceramic electronic component and method of producing the same
US10074466B2 (en) NTC component and method for the production thereof
JPS5823921B2 (en) voltage nonlinear resistor
JP4618010B2 (en) Manufacturing method of ceramic electronic component
US20040140595A1 (en) Method for manufacturing multilayer ceramic electronic component
CN110310830B (en) Laminated ceramic electronic component
JP4748291B2 (en) Laminate displacement element
JPH06302403A (en) Lamination type semiconductor ceramic element
JP3064659B2 (en) Manufacturing method of multilayer ceramic element
EP2015318A2 (en) Stacked PTC thermistor and process for its production
JP5830715B2 (en) Multilayer varistor and manufacturing method thereof
JP2001250994A (en) Laminated piezoelectric element
JPH11340090A (en) Manufacture of grain boundary insulated multilayer ceramic capacitor
JPS6387706A (en) Manufacture of laminated ceramic varistor
JP3317246B2 (en) Composite ceramic and composite ceramic element
JP4539671B2 (en) Electronic component and manufacturing method thereof
JPH0714702A (en) Multilayer semiconductor ceramic having positive temperature-resistance characteristics
JPS63100701A (en) Manufacture of melf type laminated chip varistor
JPH0547508A (en) Laminated semiconductor porcelain and manufacture thereof
JPH08222468A (en) Ceramic element and manufacture thereof
JPH07114174B2 (en) Method for manufacturing laminated semiconductor porcelain electronic component
JPS622612A (en) Laminate type ceramic capacitor element