JPS6387010A - Digital tuning circuit - Google Patents

Digital tuning circuit

Info

Publication number
JPS6387010A
JPS6387010A JP23213786A JP23213786A JPS6387010A JP S6387010 A JPS6387010 A JP S6387010A JP 23213786 A JP23213786 A JP 23213786A JP 23213786 A JP23213786 A JP 23213786A JP S6387010 A JPS6387010 A JP S6387010A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
amplifier
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23213786A
Other languages
Japanese (ja)
Inventor
Makoto Ono
誠 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP23213786A priority Critical patent/JPS6387010A/en
Publication of JPS6387010A publication Critical patent/JPS6387010A/en
Pending legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

PURPOSE:To obtain a digital tuning circuit which can work at the low level of voltage by using a circuit that performs switch between the signal obtained by dividing the output of an FM receiving IF amplifier and the output of said IF amplifier and integrating these output and signal to count the outputs of integration. CONSTITUTION:An IF signal of 10.7MHz intermediate frequency is amplified 11 to undergo the FM wave detection 12 as well as the level detection 13. The IF signal is divided 14 and supplied to an FM/AM switching circuit 15. An IF signal of 455KHz for AM reception is amplified 17 to undergo the AM wave detection 18 and also supplied to the circuit 15. The output of an AM wave detecting circuit 18 is supplied to a display device driving circuit 16 after AGC 19. At the same time, the detected 13 FM level is also supplied to the circuit 16. The output of the circuit 16 is muted 20 together with the output of the circuit 15. These said circuits are turned into integrated circuits and these outputs are supplied to a digital tuner 21 through an output terminal. Thus it is possible to obtain a digital tuning circuit of C-MOS which can work at a low level of voltage.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はIPアンプの出力をカウントしてチューニング
をはかるデジタルチューニング回路の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an improvement of a digital tuning circuit that performs tuning by counting the output of an IP amplifier.

(従来の技術) 従来IF(中間周波数)をカウントしてチューニングを
行うデジタルチューニング回路は第3図および第4図の
ように構成された。
(Prior Art) Conventionally, a digital tuning circuit that performs tuning by counting IF (intermediate frequency) is configured as shown in FIGS. 3 and 4.

まず第3図において、AM受信時、集積回路IC内のA
M用のIFアンプ1から出力されるIF低信号バッファ
アンプ2に入力し、その出力を出力端子ou’r+に導
出し、出力端子OU ’I” Iからデジタルチューナ
回路3に入力する。このデジタルチューナ回路3はAM
の中間周波数455に七をカウントしてオートチューニ
ングする。同様にFM受信時、集積回路IC内のFM用
のIFアンプ4から出力されるIF低信号バッファ5に
入力し、バッファ5の出力を出力端子0UT2に導出す
る。
First, in Fig. 3, when receiving AM, A in the integrated circuit IC is
The IF low signal buffer amplifier 2 output from the IF amplifier 1 for Tuner circuit 3 is AM
Auto-tuning is performed by counting seven to the intermediate frequency of 455. Similarly, when receiving FM, the signal is input to the IF low signal buffer 5 output from the FM IF amplifier 4 in the integrated circuit IC, and the output of the buffer 5 is led to the output terminal 0UT2.

出力端子0UT2からC−MO3i成のカウントを内装
したデジタルチューナ回路3のFM用の入力に入力する
と、デジタルチューナ回路3はFMの中間周波数10.
7MH7,をカウントしたところでカウントをストップ
し、オートチューニングが計れる。
When inputted from the output terminal 0UT2 to the FM input of the digital tuner circuit 3 which includes a count of C-MO3i, the digital tuner circuit 3 receives the FM intermediate frequency 10.
After counting 7MH7, the count is stopped and auto-tuning can be performed.

また第4図において、集積回路IC内に構成されたFM
用のIPアンプ6の出力をFM検波回路7にて検波した
のち、検波出力のSカーブが中心周波数からのずれをS
カーブ検出回路8で検出する。検出したずれレベルが設
定値以内のレベルでかつ同調時にLEDを点灯するLE
Dドライバ9の出力レベルがそれぞれアンド回路10に
入力され、アンド回路10がら出力があると、デジタル
チューナ回路にストップ信号を出力し、オートチューニ
ングする。
In addition, in FIG. 4, an FM configured in the integrated circuit IC
After the output of the IP amplifier 6 is detected by the FM detection circuit 7, the S curve of the detection output is
It is detected by the curve detection circuit 8. LE that lights up the LED when the detected deviation level is within the set value and when synchronized
The output levels of the D drivers 9 are each input to an AND circuit 10, and when there is an output from the AND circuit 10, a stop signal is output to the digital tuner circuit for auto-tuning.

・ (発明が解決しようとする問題点)上記した第3図
に示すデジタルチューニング回路はFM時、中間周波数
10.7M七の高い周波数がC−MOS″I′構成され
たデジタルチューナ回路に入力される。C−MO3″?
−構成されたカウンターはカウントのスピードが遅いば
かりが、電源電圧が低くなると読みとれなくなり、低電
圧には不向きであった。またIFF号出力はAMとFM
受信用に別々の集積回路の出力端子から導出しているた
め集積回路のビン数羽に伴い外部回路との接続も複雑な
ものとなる。
- (Problem to be Solved by the Invention) The digital tuning circuit shown in FIG. C-MO3″?
-The configured counter not only had a slow counting speed, but also became unreadable when the power supply voltage was low, making it unsuitable for low voltages. Also, the IFF signal output is AM and FM.
Since the signals are derived from the output terminals of separate integrated circuits for reception, the connection with external circuits becomes complicated as the number of integrated circuits increases.

また第4図に示したものでは受信局に同調したときSカ
ーブの中心周波数にずれがあると誤動作を起こすことと
なる。またAM受信への対応不可のため、AM対応とす
るには、高価な狭帯域のセラミックフィルタ等の使用が
必要なばかりか動作も不安定であった。
Further, in the device shown in FIG. 4, if there is a shift in the center frequency of the S curve when tuned to the receiving station, malfunction will occur. Furthermore, since it is not compatible with AM reception, it is not only necessary to use an expensive narrow band ceramic filter, but also the operation is unstable.

このため本発明は上記問題点を除去し、A M /’F
M対応でしかも集積回路のIF倍信号出力端子を1ビン
で済ませかつ低電圧で安定な動作を可能とする周波数カ
ウント式のデジタルチューナ回路を提供する。
Therefore, the present invention eliminates the above-mentioned problems, and A M /'F
To provide a frequency counting type digital tuner circuit which is compatible with M, has only one IF multiplied signal output terminal of an integrated circuit, and is capable of stable operation at low voltage.

(発明の構成コ (問題点を解決するための手段) 本発明のデジタルチューナ回路は、F M受信用IFア
ンプの出力側に接続し、このIFアンプの出力信号の周
波数を分周する分周回路と、この分周回路の出力信号お
よびAM受信用のIFアンプの出力信号を入力とし、こ
れらの出力信号をそれぞれのモードにより切換えて出力
する切換回路とを少なくとも集積回路化してなり、前記
切換回路の出力を前記集積回路の出力として導出する出
力端子と、この出力端子の出力信号を入力して所定数カ
ウントするC−MO3lli成のデジタルチューニング
手段とからなるものである。
(Structure of the Invention (Means for Solving Problems)) The digital tuner circuit of the present invention is connected to the output side of an IF amplifier for FM reception, and is a frequency dividing circuit that divides the frequency of the output signal of this IF amplifier. A circuit and a switching circuit which receives the output signal of the frequency dividing circuit and the output signal of an IF amplifier for AM reception as inputs and switches and outputs these output signals according to the respective modes are integrated into an integrated circuit, and the switching circuit It consists of an output terminal for deriving the output of the circuit as the output of the integrated circuit, and a digital tuning means composed of a C-MO3lli that inputs the output signal of this output terminal and counts a predetermined number.

(作用) 本発明はFMのIP信号を分周回路により分周して周波
数を下げたことにより低電圧駆動を可能とするC−MO
Sで集積回路化したデジタルチューニング手段で周波数
のカウントが可能となる。
(Function) The present invention divides the frequency of the FM IP signal using a frequency dividing circuit to lower the frequency of the C-MO.
It becomes possible to count frequencies using a digital tuning means integrated with S.

またAMおよびFMのIFF号出力を集積回路内で手切
換えて出力しているなめ集積回路のAM/FMのIF信
信号用出用出力ピンが共用にできる。
Further, the output pin for the AM/FM IF signal of the integrated circuit, which manually switches and outputs the AM and FM IFF signal outputs within the integrated circuit, can be shared.

(実施例) 以下本発明の一実施例につき図面を参照して詳細に説明
する。
(Example) An example of the present invention will be described in detail below with reference to the drawings.

第1図において、中間周波数10.7M)tzのIF倍
信号入力に入力されたFM用のIPアンプ11は10、
7M HzのIF倍信号増幅したのちFM検波回路12
に入力するとともにFMレベルを検出するレベルに検出
回路13に入力する。さらにIF倍信号分周回路14に
入力し、ここで分周したのちFM/AM切換回路15に
出力する。レベル検出回路13の出力は表示器駆動回路
16に入力し、レベル検出回路13の出力レベルに応じ
て表示器を駆動する。
In FIG. 1, the FM IP amplifier 11 input to the IF multiplied signal input of the intermediate frequency 10.7M)tz is 10,
After amplifying the 7MHz IF signal, the FM detection circuit 12
The signal is input to the detection circuit 13 at a level for detecting the FM level. Further, the signal is inputted to the IF multiplied signal frequency dividing circuit 14, where the frequency is divided, and then outputted to the FM/AM switching circuit 15. The output of the level detection circuit 13 is input to a display drive circuit 16, which drives the display according to the output level of the level detection circuit 13.

中間周波数455K)tzのIF倍信号入力に入力され
たAM用のIFアンプ17はIF倍信号増幅してAM検
波回路18に入力するとともにF M/AM切換回路1
5に入力する。AM検波回路18では検波したのち、A
GC回路19を介して表示器駆動回路16に入力する6
表示器駆動回路16の出力はミューティング回路20に
入力し、FM/AM切換回路15の出力もまたミューテ
ィング回路20に入力する。ミューティング回路20の
出力は集積回路ICの出力端子OUTに導出する。
The AM IF amplifier 17 input to the IF multiplied signal input of the intermediate frequency 455K) tz amplifies the IF multiplied signal and inputs it to the AM detection circuit 18.
Enter 5. After detection in the AM detection circuit 18,
6 input to the display drive circuit 16 via the GC circuit 19
The output of the display drive circuit 16 is input to the muting circuit 20, and the output of the FM/AM switching circuit 15 is also input to the muting circuit 20. The output of the muting circuit 20 is led to the output terminal OUT of the integrated circuit IC.

以上ミューティング回路20までは集積回路IC内に収
納されている。出力端子OUTにはFM/A M切換回
路15によりFMあるいはAMのIF信づが切換えられ
て任意に導出される。出力端子OUTの出力はC−MO
Sの集積回路で楕成されたデジタルチューナ回路21に
入力している。デジタルチューナ回路21では入力され
たFMあるいはA MのIF倍信号カウントして所定数
カウントすればオートチューニングする回路構成となっ
ている。
The above muting circuit 20 is housed in an integrated circuit IC. An FM or AM IF signal is switched to the output terminal OUT by the FM/AM switching circuit 15 and outputted as desired. The output of the output terminal OUT is C-MO
The signal is input to a digital tuner circuit 21 formed of an integrated circuit of S. The digital tuner circuit 21 has a circuit configuration in which the input FM or AM IF multiplied signal is counted and when a predetermined number of signals are counted, auto-tuning is performed.

デジタルチューナ回路21はC−MO3II成のデジタ
ルカウンタでもFMのIF倍信号入力されても分周回路
14により低い周波数に分周されていることから低電圧
駆動を可能とする。したがってC−MOSカウンタはカ
ウントが遅いのにも拘らず周波数を低くしなためFMの
IF倍信号も支障なく使用できる。またFM/AM切換
回路15はFMあるいはAMのIF倍信号t&積回1%
Icの1端子から導出しているため、集積回路ICのピ
ン数を減らすことができるとともにデジタルチューナ回
路21との接続も単純化される。
Even if the digital tuner circuit 21 is a C-MO3II digital counter or an FM multiplied signal is input, the frequency is divided to a lower frequency by the frequency divider circuit 14, so that low voltage driving is possible. Therefore, although the C-MOS counter is slow in counting, the frequency is not lowered, so the IF multiplied signal of FM can be used without any problem. In addition, the FM/AM switching circuit 15 uses an FM or AM IF multiplied signal t&multiply of 1%.
Since it is derived from one terminal of Ic, the number of pins of the integrated circuit IC can be reduced and the connection with the digital tuner circuit 21 can be simplified.

第2図は第1図の主要部を具体的に示したものである。FIG. 2 specifically shows the main parts of FIG. 1.

FM用のIF倍信号差動アンプA1で楕成されたIFア
ンプ11によって増幅され、その出力はFM検波回路1
2および分周回路14に入力する0分周回路14はフリ
ップフロップFFI〜FF3で構成され、入力されたI
P倍信号1/8分周して出力する0分周した出力は差動
アンプA2 、AIを介して出力端子OUTに導出され
、ここからデジタルチューナ回路21に出力する。
It is amplified by an IF amplifier 11 formed by an IF multiplied signal differential amplifier A1 for FM, and its output is sent to an FM detection circuit 1.
2 and the frequency divider circuit 14, the frequency divider circuit 14 is composed of flip-flops FFI to FF3, and the input I
The P-times signal is frequency-divided to 1/8 and output, and the frequency-divided output is outputted via the differential amplifier A2 and AI to the output terminal OUT, from which it is output to the digital tuner circuit 21.

デジタルチューナ回路21は10.5M Hz X  
1/8の周波数をカウントしたらオートチューニングす
る。
Digital tuner circuit 21 is 10.5MHz
After counting 1/8 frequency, auto-tune.

差動アンプA2はFM時にのみオンするF M/AM切
換スイッチSWがオンしたとき動作する。また差動アン
プA3は表示器点灯用電流Iを用いることにより表示器
点灯時のみオンする。
The differential amplifier A2 operates when the FM/AM changeover switch SW, which is turned on only during FM, is turned on. Further, the differential amplifier A3 is turned on only when the display is lit by using the display lighting current I.

AM用のIF倍信号差動アンプA4で構成されるIFア
ンプ17によって増幅され、その出力はAM検波回路1
8および差動アンプA5に供給する0%、動アンプA5
はFM/AM切換スイッチSWをオフしたときに動作し
、IF倍信号出力端子OUTに導出する。出力端子OU
Tからデジタルチューナ回路21に入力し、455K)
fzカウントしならオートチューニングする。
It is amplified by an IF amplifier 17 composed of an IF multiplied signal differential amplifier A4 for AM, and its output is sent to the AM detection circuit 1.
8 and 0% to supply differential amplifier A5, differential amplifier A5
operates when the FM/AM changeover switch SW is turned off, and outputs the IF multiplied signal to the output terminal OUT. Output terminal OU
Input from T to digital tuner circuit 21, 455K)
If fz count, auto tune.

ここで差動アンプA2、A5はFM/AM切換回路15
を楕成し、FM/AM切換スイッチSWはF M / 
A M切換回路15を切換えて出力端子OUTにFMの
分周されたあるいはAMのIF倍信号導出するモード切
換え用のスイッチである。
Here, the differential amplifiers A2 and A5 are the FM/AM switching circuit 15.
, and the FM/AM changeover switch SW is FM/
This is a mode switching switch for switching the AM switching circuit 15 and outputting an FM divided signal or an IF multiplied signal of AM to the output terminal OUT.

[発明の効果コ 以上記載したように本発明のデジタルチューニング回路
によれば、FM用のIP倍信号分周したことにより低電
圧での動作を可能とするC−MOSのデジタルチューナ
回路の使用ができるばかりかFMとAMのIF倍信号集
積回路の共通の出力ピンから導出できる。
[Effects of the Invention] As described above, according to the digital tuning circuit of the present invention, it is possible to use a C-MOS digital tuner circuit that can operate at low voltage by dividing the frequency of an IP multiplied signal for FM. Not only is this possible, but it can also be derived from a common output pin of the FM and AM IF multiplication signal integrated circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路構成図、第2図は
第1図の主要部を具体化した回路図、第3図および第4
図はそれぞれ従来の回Ri成図である。 11・・・・・・・・・FM用のIFアンプ14・・・
・・・・・・分周回路 17・・・・・・・・・AM用のIFアンプ15・・・
・・・・・・FM/AM切換回路IC・・・・・・・・
・集積回路 0tJT・・・・・・出力端子 21・・・・・・・・・デジタルチューナ回路出願人 
    株式会社 東芝 同      東芝オーディオ・ビデオエンジニアリン
グ株式会社
FIG. 1 is a circuit configuration diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram embodying the main parts of FIG. 1, and FIGS.
Each figure is a conventional Ri diagram. 11... IF amplifier for FM 14...
...Frequency divider circuit 17...AM IF amplifier 15...
...FM/AM switching circuit IC...
・Integrated circuit 0tJT・・・Output terminal 21・・・Digital tuner circuit applicant
Toshiba Corporation Toshiba Audio/Video Engineering Corporation

Claims (1)

【特許請求の範囲】[Claims] FM受信用IFアンプの出力側に接続し、このIFアン
プの出力信号の周波数を分周する分周回路と、この分周
回路の出力信号およびAM受信用のIFアンプの出力信
号を入力とし、これらの出力信号をそれぞれのモードに
より切換えて出力する切換回路とを少なくとも集積回路
化してなり、前記切換回路の出力を前記集積回路の出力
として導出する出力端子と、この出力端子の出力信号を
入力して所定数カウントするC−MOS構成のデジタル
チューニング手段とからなることを特徴とするデジタル
チューニング装置。
A frequency dividing circuit connected to the output side of the IF amplifier for FM reception and dividing the frequency of the output signal of this IF amplifier, and inputting the output signal of this frequency dividing circuit and the output signal of the IF amplifier for AM reception, At least a switching circuit that switches and outputs these output signals according to each mode is integrated into an integrated circuit, an output terminal that derives the output of the switching circuit as the output of the integrated circuit, and an output signal of this output terminal that is input. 1. A digital tuning device comprising a C-MOS-configured digital tuning means for counting a predetermined number of times.
JP23213786A 1986-09-30 1986-09-30 Digital tuning circuit Pending JPS6387010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23213786A JPS6387010A (en) 1986-09-30 1986-09-30 Digital tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23213786A JPS6387010A (en) 1986-09-30 1986-09-30 Digital tuning circuit

Publications (1)

Publication Number Publication Date
JPS6387010A true JPS6387010A (en) 1988-04-18

Family

ID=16934573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23213786A Pending JPS6387010A (en) 1986-09-30 1986-09-30 Digital tuning circuit

Country Status (1)

Country Link
JP (1) JPS6387010A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611680B2 (en) 1997-02-05 2003-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Radio architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611680B2 (en) 1997-02-05 2003-08-26 Telefonaktiebolaget Lm Ericsson (Publ) Radio architecture
US6973290B2 (en) 1997-02-05 2005-12-06 Telefonaktiebolaget L M Ericsson (Publ) Radio architecture

Similar Documents

Publication Publication Date Title
US4688264A (en) AM/FM receiver with automatic tuning system
JPS6387010A (en) Digital tuning circuit
US4897560A (en) Semiconductor integrated circuit with reduced power consumption
US4054839A (en) Balanced synchronous detector circuit
US4283793A (en) Muting signal generation circuit for an FM receiver
JP2689653B2 (en) Output impedance switching circuit and electric circuit device using the same
JPH06261013A (en) Stereo and dual voice recognition circuit
JP3012741B2 (en) FM / AM receiving circuit
JPS6010133Y2 (en) Digital receiver with clock
KR950010445A (en) Digital tuning device and tuning method
JPS6238354Y2 (en)
JPH0537548Y2 (en)
JP2732571B2 (en) PLL circuit for tuner
JPH0230898Y2 (en)
JPS6112581Y2 (en)
KR950003464B1 (en) Traffic information receiver
JPH0621842A (en) Am electronic synchronization tuner
JPS6251526B2 (en)
JPH1084276A (en) Input circuit for counter circuit
JPH0677850A (en) Fm/am reception circuit
JPH0565124U (en) Radio receiver
JPH08237122A (en) Pll circuit
JPH0195635A (en) Stereo multiplexer circuit for car radio receiver
JPH0669822A (en) Fm/am reception circuit
JPS61141275A (en) Television receiver