JPS6386619A - Digital/analog converter - Google Patents

Digital/analog converter

Info

Publication number
JPS6386619A
JPS6386619A JP23271186A JP23271186A JPS6386619A JP S6386619 A JPS6386619 A JP S6386619A JP 23271186 A JP23271186 A JP 23271186A JP 23271186 A JP23271186 A JP 23271186A JP S6386619 A JPS6386619 A JP S6386619A
Authority
JP
Japan
Prior art keywords
transistor
current
output current
load
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23271186A
Other languages
Japanese (ja)
Inventor
Umeo Oshio
押尾 梅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23271186A priority Critical patent/JPS6386619A/en
Publication of JPS6386619A publication Critical patent/JPS6386619A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To contrive to expand the dynamic by range adding the currents selectively outputted from a current unit group that outputs values of a progression of a constant ratio by using digital signals, and using the resulted current as an output current. CONSTITUTION:The respective resistors of a resistor group having resistance values in a prescribed geometrical progression are connected between the emitters or first and second transistors Q11, Q12 and the ground, all the collectors of the first transistor Q11 are connected to a power source Vcc, and the bases are connected to a reference potential power source. And all the collectors of the second transistor Q12 are connected to an output current terminal IOUT, and the based are connected to the respective input terminals for the digital signals. Since the transistor connected in series connection with the load is reduced to one piece, the invalid potential difference due to the forward potential difference of the transistor becomes smaller in value, and the potential difference supplied to the load can accordingly be made larger. As a result, the dynamic range for the load can be made wide.

Description

【発明の詳細な説明】 〔概要〕 本発明は、一定比率の数列の値を出力する電流ユニット
群から、ディジタル信号によって選択的に出力させた電
流を加算して出力電流とするディジタル/アナログコン
バータであって、華−電源型コンバータの出力電圧範囲
(グイナミノクレンジ)を大きくとることができる。
[Detailed Description of the Invention] [Summary] The present invention provides a digital/analog converter that adds currents selectively output by digital signals from a group of current units that output a series of values at a fixed ratio to obtain an output current. Therefore, the output voltage range (Guinamino range) of the Chinese power supply type converter can be widened.

〔産業上の利用分野〕[Industrial application field]

本発明は、一定比率の数列の値を出力する電流ユニット
群から、ディジタル信号によって選択的に出力させた電
流を加算して出力電流とするディジタル/アナログコン
バータに関する。
The present invention relates to a digital/analog converter that adds currents selectively output by digital signals from a group of current units that output values in a sequence of constant ratios to obtain an output current.

画像表示装置において、例えば、着色画像を表示する場
合、色濃度を表すディジタル信号をディスプレイ表示管
の電子ビーム強度を制御するアナログ信号、例えば電流
量に変換する。
In an image display device, for example, when displaying a colored image, a digital signal representing color density is converted into an analog signal, such as an amount of current, that controls the electron beam intensity of a display tube.

このディジタル信号をアナログ信号に変換するのに使用
されるのが、ディジタル/アナログコンバータである。
A digital/analog converter is used to convert this digital signal into an analog signal.

一方、最近の装置電源は、単一電圧の電源が多く、アナ
ログ信号回路とディジタル信号回路と共通の低電源電圧
とすることが多い。
On the other hand, many recent device power supplies are single-voltage power supplies, and the low power supply voltage is often common to analog signal circuits and digital signal circuits.

そのために、出力電圧変化範囲(抵抗値×電流変化範囲
)、即ち、出力のダイナミックレンジを大きくするため
には、同じ電流変化範囲をもつ回路を使用する場合、負
荷の端子電圧を装置電源電圧にできるだけ近づけて、電
圧利用率を大きくとる必要がある。
Therefore, in order to increase the output voltage change range (resistance value x current change range), that is, the dynamic range of the output, when using circuits with the same current change range, it is necessary to change the load terminal voltage to the device power supply voltage. It is necessary to place them as close as possible to increase the voltage utilization rate.

〔従来の技術〕[Conventional technology]

第2図は、従来のディジタル/アナログコンバータの回
路構成図を示す。
FIG. 2 shows a circuit diagram of a conventional digital/analog converter.

第2図において、定電流制御回路S、トランジスタQO
(温度特性補償用)、抵抗器R0はA点に基準電圧V0
を設定する。
In FIG. 2, constant current control circuit S, transistor QO
(for temperature characteristic compensation), resistor R0 is connected to the reference voltage V0 at point A.
Set.

トランジスタQ、A、Q、、は、電流切り換え回路であ
って、トランジスタQ5、抵抗器R3に流れる電流は、
トランジスタQ1Aのベース電位とトランジスタQ1.
のベース電位とを比較して高い電位をもつトランジスタ
が導通し、低い電位のトランジスタは不導通となる。
Transistors Q, A, Q, are current switching circuits, and the current flowing through transistor Q5 and resistor R3 is as follows:
The base potential of transistor Q1A and transistor Q1.
Compared to the base potential of , a transistor with a higher potential becomes conductive, and a transistor with a lower potential becomes non-conductive.

トランジスタQ+a、Q+a、Q+、抵抗器R1が出力
電流のユニットUIを形成し、このユニットの出力電流
11は抵抗器R5に流れる電流であって、Ir = (
V(l  V11io1) /R+である。
Transistors Q+a, Q+a, Q+, and resistor R1 form an output current unit UI, and the output current 11 of this unit is the current flowing through resistor R5, and Ir = (
V(l V11io1) /R+.

ここで、Vo。、はトランジスタQ、のベース・エミッ
タ間順電圧である。
Here, Vo. , is the base-emitter forward voltage of transistor Q.

ディジタル信号の信号「1」を、基準電圧■。The signal "1" of the digital signal is the reference voltage ■.

より高い電圧信号とし、入力端子D1に入力しくいない
時(信号「0」の時)は、抵抗器R1に流れる電流■、
は電源VCCからトランジスタQIAIQ、を介して抵
抗器R1に流れる ディジタル信号が、入力端子り、に入力すると(信号「
1」の時)、電−g V c cから図示していない負
荷を介して出力電流端子■。UTに出力電流■1がトラ
ンジスタQ、、、Q、、抵抗器R2を通じて流れる。
When the voltage signal is higher and is not input to the input terminal D1 (when the signal is "0"), the current flowing through the resistor R1 is
When a digital signal flowing from the power supply VCC to the resistor R1 via the transistor QIAIQ is input to the input terminal (signal "
1), the output current terminal ■ is outputted from the voltage Vcc via a load (not shown). Output current ■1 flows to the UT through transistors Q, , Q, and resistor R2.

同様に、出力電流ユニットU2の入力端子D2にディジ
タル信号が入力すると、出力電流端子i OUTには電
流■2が流れる。
Similarly, when a digital signal is input to the input terminal D2 of the output current unit U2, a current 2 flows through the output current terminal iOUT.

Iz=(’/。−Vitoz)/Rz そして、ディジタル信号が入力端子DI、D2に入力し
た場合は、出力電流端子I。ayにはI。
Iz=('/.-Vitoz)/Rz When digital signals are input to input terminals DI and D2, output current terminal I. I for ay.

+l、の電流が流れる。A current of +l flows.

一方、抵抗器R,,R,の抵抗値を2の倍数の抵抗値列
とすると、 1t = Ir /2.I3 = Ir /4.  ・
・・・・・・・・Iア=II/2’−1 となる。
On the other hand, if the resistance values of the resistors R,, R, are a series of resistance values that are multiples of 2, then 1t = Ir /2. I3=Ir/4.・
...Ia=II/2'-1.

ディジタル信号によってこれらの電流を選択的に発生さ
せると、出力電流端子I。LITには、電流■、を最小
単位として、その所望する倍数の電流が加算して出力さ
れる。
When these currents are selectively generated by digital signals, the output current terminal I. The LIT is outputted by adding a desired multiple of the current (2) to the minimum unit.

例えば、第3図のように、このディジタル/アナログコ
ンバータに入力するディジクルデータ信号を4桁の2進
数とし、rlollJとする。
For example, as shown in FIG. 3, the digital data signal input to this digital/analog converter is a 4-digit binary number rlollJ.

ディジタルデータ信号のピント位&0,1,2゜3はそ
れぞれ端子D+ 、Dz 、Ds 、Daに接続されて
各ビットのディジタル信号が対応する各端子の信号入力
となる。
The focus positions &0, 1, 2°3 of the digital data signal are connected to the terminals D+, Dz, Ds, Da, respectively, and the digital signal of each bit becomes a signal input of the corresponding terminal.

この場合、出力電流端子■。UTには、(IXI/2+
OX1/4+IX1/8+IX]/16)1.= (1
1/16)I。
In this case, the output current terminal ■. UT has (IXI/2+
OX1/4+IX1/8+IX]/16)1. = (1
1/16)I.

の電流が流れることになる。A current will flow.

即ち、(1/16)Irを単位電流とするディジタルデ
ータが表す1t単位のアナログ信号の出力電流が流れる
That is, an output current of an analog signal in units of 1t, which is represented by digital data whose unit current is (1/16)Ir, flows.

、し記した画像濃度の例に当てはめると、4桁のディジ
タルデータ信号で表される16階調の4疫は、それぞれ
対応する16段階の電流値に変換して出力される。
Applying this to the image density example described above, the four 16 gradations represented by the 4-digit digital data signal are converted into corresponding 16-step current values and output.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、この従来の方式では、出力電流路に2個のトラ
ンジスタが直列に接続される形になっている。
However, in this conventional method, two transistors are connected in series in the output current path.

電源電圧が低い場合にはこのトランジスタに生じる順方
向電位差が負荷にかかる電位差に及ばず影響が大きくな
る。
When the power supply voltage is low, the forward potential difference generated in this transistor does not reach the potential difference applied to the load, and the influence becomes large.

例えば通常、電源電圧5ボルトに対してこのトランジス
タの順方向電位は0.5ボルトに達するので、負荷にか
かる電位差が制限され、その結果、負荷の電力変化範囲
、即ちダイナミックレンジが狭くなる。
For example, normally, the forward potential of this transistor reaches 0.5 volts with respect to a power supply voltage of 5 volts, which limits the potential difference across the load, resulting in a narrow range of power variation, ie, dynamic range, of the load.

本発明はこのような点に鑑みて創作されたものであって
、ダイナミックレンジの大きいディジタル/アナログコ
ンバータを提供することを目的としている。
The present invention was created in view of these points, and an object of the present invention is to provide a digital/analog converter with a large dynamic range.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的を達成するために、所定の等比数列の抵抗値
からなる抵抗器群のそれぞれの抵抗器が、第1および第
2の2個のトランジスタのエミッタとアース間に接続さ
れる。
To achieve the above object, each resistor of the group of resistors having a predetermined geometric progression of resistance values is connected between the emitters of the two first and second transistors and ground.

そして、第1のトランジスタのすべてのコレクタが電源
に、すべてのベースが基準電位電源に接続される。
All collectors of the first transistors are connected to a power supply, and all bases of the first transistors are connected to a reference potential power supply.

第2のトランジスタのすべてのコレクタが出力電流端子
に、ベースがそれぞれのディジタル信号の入力端子に接
続されてなる回路を構成する。
A circuit is formed in which the collectors of all the second transistors are connected to the output current terminal, and the bases are connected to the respective digital signal input terminals.

〔作用〕[Effect]

このような回路構成では、負荷に直列に設置されるトラ
ンジスタが1個に減っているため、トランジスタの順方
向電位差による無効な電位差は少なくなり、それだけ負
荷にかかる電位差を大きくとることができ、従って、負
荷のダイナミックレンジを大きくすることができる。
In such a circuit configuration, the number of transistors installed in series with the load is reduced to one, so the invalid potential difference due to the forward potential difference of the transistor is reduced, and the potential difference applied to the load can be increased accordingly. , the dynamic range of the load can be increased.

〔実施例〕〔Example〕

以下、図面を参照して本発明のディジタル/アナログコ
ンバータの実施例を詳細に説明する。
Embodiments of the digital/analog converter of the present invention will be described in detail below with reference to the drawings.

第1図は、本発明の一実施例の回路構成図を示す。FIG. 1 shows a circuit configuration diagram of an embodiment of the present invention.

図において、定電流回路Sとコレクタ・ベースを接続さ
れたトランジスタQ0と抵抗器R0は、トランジスタQ
0のベースA点に基準電圧■。を生成する。
In the figure, a transistor Q0 and a resistor R0 whose collectors and bases are connected to a constant current circuit S are transistors Q
Reference voltage ■ at base A point of 0. generate.

一方、トランジスタQllI  Q、、  と抵抗器R
0は出力電流のユニットUI+を形成する。
On the other hand, the transistor QllI Q,, and the resistor R
0 forms the unit UI+ of the output current.

トランジスタQ、□のベースは、ディジタル信号端子D
11に接続される。
The bases of transistors Q and □ are connected to digital signal terminal D.
11.

トランジスタQ、、、Q、、は、電流切り換え回路を形
成し、抵抗器R+に流れる電流は、トランジスタQI+
のベース電位とトランジスタQI2のベース電位とを比
較して高い電位をもつトランジスタが導通し、低い電位
のトランジスタは不汎通となる。
The transistors Q, , , Q, form a current switching circuit, and the current flowing through the resistor R+ is the transistor QI+
The base potential of QI2 is compared with the base potential of transistor QI2, and the transistor with a higher potential becomes conductive, and the transistor with a lower potential becomes non-conducting.

ディジタル人力信号がディジタル信号端子D1に入力し
ている時(信号「0」の場合)は、電流II+は電RV
 c cから図示していない負荷を介して出力電流端子
I。LITからトランジスタQ11を経て抵抗器R1に
流れる。 ディジタル入力信号がり、に入力していない
時く信号rlJの場合)には、電流I11は電SV。か
らトランジスタQI2を介して抵抗器R3に流れる。
When the digital human input signal is input to the digital signal terminal D1 (signal "0"), the current II+ is the voltage RV
c Output current terminal I from c via a load not shown. Flows from LIT to resistor R1 via transistor Q11. When the digital input signal is not input to the signal rlJ), the current I11 is equal to the voltage SV. and flows through transistor QI2 to resistor R3.

抵抗器R,に流れる電流■、 は、 111=(V。−V11!o11 ) /R+  (=
 11 )となる。
The current ■ flowing through the resistor R, is 111=(V.-V11!o11)/R+ (=
11).

ここで、VIIEQ11 はトランジスタQ、のベース
・エミッタ間順電圧である。
Here, VIIEQ11 is the base-emitter forward voltage of transistor Q.

出力電流ユニフ) U r□の入力端子D2に信号が入
力することによって、流れる電流! + 2は、112
″″(Vo  VIEQ2+ ) / R2(= I 
z )となる。
Output current UNIF) Current flows when a signal is input to input terminal D2 of U r□! + 2 is 112
″″(Vo VIEQ2+) / R2(=I
z).

ここで、■。。21 はトランジスタQZI  のベー
ス・エミッタ間順電圧である。
Here, ■. . 21 is the base-emitter forward voltage of the transistor QZI.

抵抗器R,,R2・・・が一定比率の抵抗値列をとる時
、抵抗比aとすると、 I+z=Iz/a、l13=III/a”  ・・とな
り、ディジタルデータ信号のビットが指定するディジタ
ル信号でこの電流を選択して所望の出力電流を得ること
ができる。
When the resistors R,, R2... have a series of resistance values with a fixed ratio, and the resistance ratio is a, I+z=Iz/a, l13=III/a"..., and the bit of the digital data signal specifies This current can be selected using a digital signal to obtain a desired output current.

抵抗比aが2の場合は、上記した従来例と等価ではある
が、ダイナミックレンジの大きいディジタル/アナログ
コンバータとなる。
When the resistance ratio a is 2, the digital/analog converter is equivalent to the conventional example described above, but has a large dynamic range.

なお、本発明の回路構成は、例えばトランジスタの種類
をPNP型にすると、電源電圧の極性、入出力電流の方
向等は変化するものの、本発明の主旨に基づくものであ
れば、その回路構成は第1図に限定するものではない。
Note that in the circuit configuration of the present invention, for example, if the type of transistor is changed to a PNP type, the polarity of the power supply voltage, the direction of input/output current, etc. will change, but as long as it is based on the gist of the present invention, the circuit configuration will be It is not limited to FIG.

〔発明の効果〕〔Effect of the invention〕

以上述べてきたように、本発明によれば、負荷に直列に
接続されるトランジスタを減らしてその順方向電位差を
削減し、負荷にかかる電位差を大きくしてそのダイナミ
ックレンジを大きくしたディジタル/アナログコンバー
タを提供することができ、実用的には極めて有用である
As described above, according to the present invention, there is provided a digital/analog converter in which the number of transistors connected in series with the load is reduced to reduce the forward potential difference thereof, and the potential difference applied to the load is increased to increase the dynamic range. This is extremely useful in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明のディジタル/アナログコンバータの
一実施例の回路構成図、 第2図は、従来例の回路構成図、 第3図は、ディジタル/アナログ変換を説明する図であ
る。 図において、 R1は抵抗器、 Q11、Q12はトランジスタ、 Dlは入力端子、 Ullは出力電流ユニット、 II+は出力電流、 Tollアは出力電流端子、 Aは基準電圧、 VCCは電源である。 ネ4【明り一欠勢色例の回りH4,収躬第 1 図 瑳末Δ列の回巧1詐八゛図 第 2 図 ピ′ット位N   o  +   2 3テ9シ゛クル
7ろサロフ゛変堝之ダラを明す6区第3図
FIG. 1 is a circuit configuration diagram of an embodiment of the digital/analog converter of the present invention, FIG. 2 is a circuit configuration diagram of a conventional example, and FIG. 3 is a diagram explaining digital/analog conversion. In the figure, R1 is a resistor, Q11 and Q12 are transistors, Dl is an input terminal, Ull is an output current unit, II+ is an output current, Tolla is an output current terminal, A is a reference voltage, and VCC is a power supply. 4 [Turning of bright and missing color example H4, collection No. 1 Turning of Δ column at the end of Fig. 1 False Fig. 2 Fig. Pi't position No + 2 3 Te 9 cycle 7 Rosary change Map 3 of the 6th ward that reveals Hachinodara

Claims (1)

【特許請求の範囲】 所定の等比数列からなる抵抗値をもつ抵抗器群のそれぞ
れの抵抗器(R_1)が、第1および第2の2個のトラ
ンジスタ(Q_1_1、Q_1_2)のエミッタとアー
ス間に接続され、 該第2のトランジスタ(Q_1_2)のすべてのコレク
タが電源(V_c_c)に、該トランジスタのすべての
ベースが基準電圧(A)に接続され、 前記第1のトランジスタ(Q_1_1)のすべてのコレ
クタが出力電流端子(I_O_U_T)に、該トランジ
スタのベースがそれぞれの入力端子(D_1)に接続さ
れてなる回路で構成され、 選択的に前記入力端子(D_1)に入力するディジタル
信号によって生じるそれぞれの出力電流(I_1_1)
が、前記出力電流端子(I_O_U_T)に加算して出
力されることを特徴とするディジタル/アナログコンバ
ータ。
[Claims] Each resistor (R_1) of the resistor group having a resistance value consisting of a predetermined geometric progression is connected between the emitters of the first and second two transistors (Q_1_1, Q_1_2) and ground. all the collectors of the second transistor (Q_1_2) are connected to the power supply (V_c_c), all the bases of the transistors are connected to the reference voltage (A), and all the collectors of the second transistor (Q_1_1) are connected to the reference voltage (A); It consists of a circuit in which the collector is connected to the output current terminal (I_O_U_T) and the base of the transistor is connected to the respective input terminal (D_1), and each of the Output current (I_1_1)
is added to the output current terminal (I_O_U_T) and output.
JP23271186A 1986-09-29 1986-09-29 Digital/analog converter Pending JPS6386619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23271186A JPS6386619A (en) 1986-09-29 1986-09-29 Digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23271186A JPS6386619A (en) 1986-09-29 1986-09-29 Digital/analog converter

Publications (1)

Publication Number Publication Date
JPS6386619A true JPS6386619A (en) 1988-04-18

Family

ID=16943583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23271186A Pending JPS6386619A (en) 1986-09-29 1986-09-29 Digital/analog converter

Country Status (1)

Country Link
JP (1) JPS6386619A (en)

Similar Documents

Publication Publication Date Title
US3310688A (en) Electrical circuits
US4338527A (en) Voltage-current conversion circuit
US5719578A (en) Folding amplifier for the construction of an A/D converter
US3747006A (en) High speed amplifier for use with an inductive load
US3867685A (en) Fractional current supply
JPS60146511A (en) High speed multilication digital/analog converter
JPS6386619A (en) Digital/analog converter
CN213399341U (en) Bandgap reference circuit and integrated circuit
US3551694A (en) Fluid flow simulation apparatus
JPH077337A (en) Bipolarity voltage/current converting circuit
JPH02101812A (en) Accelerated switchng input circuit
US3916293A (en) Signal clipping circuit utilizing a P-N junction device
US5299008A (en) Video tone correction control circuit
JPH053036B2 (en)
JP2687160B2 (en) Switch circuit
JPS62117404A (en) Variable gain amplifier circuit
JPS6214712Y2 (en)
SU1690172A2 (en) Amplifier
KR840001119B1 (en) Amplifier
SU1310998A1 (en) Voltage-to-current converter
JPH0677745A (en) Voltage/current converting circuit
KR900008540B1 (en) Current control circuit of differiental circuit of transistor
SU1280406A1 (en) Non-linear converter
JPH0476714A (en) Constant voltage generating circuit
JPH0435215A (en) Latch unit