JPS6382064A - Noise reducer - Google Patents

Noise reducer

Info

Publication number
JPS6382064A
JPS6382064A JP61226755A JP22675586A JPS6382064A JP S6382064 A JPS6382064 A JP S6382064A JP 61226755 A JP61226755 A JP 61226755A JP 22675586 A JP22675586 A JP 22675586A JP S6382064 A JPS6382064 A JP S6382064A
Authority
JP
Japan
Prior art keywords
signal
adder
output
noise
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226755A
Other languages
Japanese (ja)
Inventor
Seijirou Yasuki
成次郎 安木
Kiyoyuki Kawai
清幸 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61226755A priority Critical patent/JPS6382064A/en
Publication of JPS6382064A publication Critical patent/JPS6382064A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To greatly reduce the scale of a hardware by deciding which of a current line signal and a line signal which is one field above or below, for example, has larger correlation without any arithmetic between frames, and performing noise reducing operation by using the line signal having the larger correlation. CONSTITUTION:A television signal from an input terminal 11 is inputted to a field memory 14 through an adder 13. The output of the field memory 14 is inputted to an adder 17, a line memory 16, and a selector 15. The adder 17 outputs the difference between the signal of the current field and a signal which is 262H (horizontal scanning period) delayed to an absolute value circuit 19. The output of the line memory 16 is inputted to the selector 15 and also inputted to an adder 18. The adder 18 outputs the difference between the current field signal and a 263H delayed signal to an absolute value circuit 20. A decision circuit 21 decides which of the outputs of the absolute value circuit 19 and 20 have larger correlation and the selector 15 is so controlled as to select the signal having the larger correlation. The output of the selector 15 is inputted to an adder 12 and a nonlinear circuit 23 to perform operation as a noise reducer.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、フィールド間処理により雑音を低減するノイ
ズリデューサに関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a noise reducer that reduces noise by inter-field processing.

(従来の技術) テレビジョン信号に含まれる雑音を低減する方法は、こ
れまで多くの研究開発が行なわれてきた。その中でも、
テレビジョン信号の時間方向の非線形低域p波器による
方法は、ノイズリデューサと呼ばれ、著しい雑音低減を
実現することができる。
(Prior Art) Much research and development has been conducted on methods for reducing noise contained in television signals. Among them,
The method using a nonlinear low-pass p-wave filter in the time direction of a television signal is called a noise reducer, and can achieve significant noise reduction.

ノイズリデューサによる雑音低減の原理を第2図に示し
て説明する。入力端子1よシ画像信号が入力される。入
力された画像信号は、増幅器2によシ(1−K)倍にさ
れ加算器3に入力される。
The principle of noise reduction by the noise reducer will be explained with reference to FIG. An image signal is input through input terminal 1. The input image signal is multiplied by (1-K) by the amplifier 2 and input to the adder 3.

加算器3の出力は、出力端子7から出力されると同時K
、フレームメモリ4に入力される。7レームメモリ4か
らは、1フレーム前の信号が出力され、増幅器5を介し
て加算器3に入力される。以上の動作によシ雑音を低減
している。
The output of the adder 3 is simultaneously K when output from the output terminal 7.
, are input to the frame memory 4. The 7-frame memory 4 outputs the signal of one frame before, and inputs it to the adder 3 via the amplifier 5. The above operations reduce noise.

今、入力信号を”(n)とし、出力信号をy(n)、1
フレーム前の出力信号を3’(n−Nr)とすると、上
記動作は下式で表わされる。
Now, let the input signal be ``(n), and the output signal be y(n), 1
Assuming that the output signal before the frame is 3'(n-Nr), the above operation is expressed by the following equation.

)’(n)=(I  K)X(n)+KY(n −NF
)   −(1)上式を2変換すると、 Y(1)=(1−K)X(1)+KY(1)Z″″N′
る。
)'(n)=(I K)X(n)+KY(n -NF
) −(1) Converting the above equation into 2 yields Y(1)=(1-K)X(1)+KY(1)Z″″N′
Ru.

したがって、雑音を低減することができる。実際にテレ
ビジョン信号に適用するには、動画部でフレーム間の演
算を行なうとぼけを生じるため、静止部ではKを1に近
い値にとシ、動画ではKを0に近い値にとる。これは、
1フレ一ム間差信号によj5にの値をきシかえればよい
。このような方法によるノイズリデューサを第3図に示
す。テレビジ嘗ン信号が入力端子31よυ入力され、次
に、加算器32.34に入力される。加算器32の出力
は、フレームメモリ33に入力される。これは、例えば
、NTSC方式信号であれば525H(H:1水平期間
)遅延である。フレームメモリ33の出力は、加算器3
4に入力される。加算器34は、現在のフレームと1フ
レーム前の信号の差信号を非線形回路35に供給する。
Therefore, noise can be reduced. In actual application to television signals, K is set to a value close to 1 in the still part, and K is set to a value close to 0 in the moving picture part, since blurring occurs when calculations are performed between frames in the moving picture part. this is,
It is sufficient to change the value of j5 based on the difference signal between one frame. A noise reducer using such a method is shown in FIG. A television signal is input to input terminal 31, and then input to adders 32 and 34. The output of adder 32 is input to frame memory 33. For example, in the case of an NTSC signal, this is a delay of 525H (H: 1 horizontal period). The output of the frame memory 33 is sent to the adder 3
4 is input. The adder 34 supplies a difference signal between the current frame and the previous frame signal to the nonlinear circuit 35.

ここで、非線形回路35の特性は、第4図に示すように
、入力信号が小さい時は、入力信号をに倍して出力し、
入力信号が大きい時は、出力0とする。したがって、フ
レーム間差信号が大きく、動画と判断されたときは、ノ
イズリゾ、−スとしての動作を停止し、フレーム間差信
号が小さく、静止画と判断されたときは、ノイズリデュ
ースとして動作し、雑音低減を行なう。非線形回路35
の出力は、加算器32に入力され、現フレームの信号か
ら減算される。
Here, the characteristics of the nonlinear circuit 35 are as shown in FIG. 4, when the input signal is small, the input signal is multiplied by and outputted.
When the input signal is large, the output is 0. Therefore, when the inter-frame difference signal is large and it is determined that it is a moving image, the operation as a noise resolver is stopped, and when the inter-frame difference signal is small and it is determined that it is a still image, it is operated as a noise reducer. Perform noise reduction. Nonlinear circuit 35
The output of is input to the adder 32 and subtracted from the signal of the current frame.

上記の動作は ’(n) = ”(n) −K(”(n) −’(n−
Np) )  ”’(2)となシ、展開すると、(1)
式と同じになる。
The above operation is '(n) = "(n) -K("(n) -'(n-
Np) ) ”'(2) and when expanded, (1)
It will be the same as the formula.

したがって、第3図に示すノイズリデューサは、動画で
はノイズリデュース機能を停止し、画像ぼけを防ぎ、静
止画では(2)弐に従ったノイズリデュース動作を行な
う。よって静止画においては、大幅な雑音低減が可能で
ある。
Therefore, the noise reducer shown in FIG. 3 stops the noise reduction function for moving images to prevent image blurring, and performs the noise reduction operation according to (2) 2 for still images. Therefore, significant noise reduction is possible in still images.

(発明が解決しようとする問題点) 前述のように、ノイズリデューサは、静止画の雑音低減
を行なうことができるが、画像を1フレーム遅延させる
フレームメモリが必要である。
(Problems to be Solved by the Invention) As described above, the noise reducer can reduce noise in still images, but requires a frame memory that delays the image by one frame.

フレームメモリは、例えば、NTSC方式信号をサンプ
リング周波数4fIleで8ピツトの量子化を行なうと
、910〔サングル)X525[本]×8 (btt)
=;3ノ3Mbt tの容量が必要であシ、ハードウェ
アが大規模となる。
For example, if the frame memory performs 8-pit quantization on an NTSC signal at a sampling frequency of 4fIle, the frame memory will produce 910 [samples] x 525 [lines] x 8 (btt).
A capacity of 3/3 Mbt is required, and the hardware becomes large-scale.

そこで本発明は、従来と同様の雑音低減が可能で、かつ
、ハードウェア規模を大幅に縮少し得るノイズリデュー
サを提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a noise reducer that can reduce noise in the same way as conventional noise reducers and can significantly reduce the hardware scale.

[発明の構成] (問題点を解決するための手段) 本発明によるノイズリデューサでは、フレーム間の演算
を行なわず、現在のライン信号と、1フイールド前の例
えば上または下のライン信号のどちらが相関が大きいか
を判定し、相関の大きいライン信号を用いてノイズリデ
ュース動作を行なうように構成するものである。
[Structure of the Invention] (Means for Solving the Problems) The noise reducer according to the present invention does not perform calculations between frames, and determines whether the current line signal and the previous line signal, for example, the upper or lower line signal, are correlated. The noise reduction operation is performed using a line signal with a large correlation.

(作用) 上記の手段によシフイールド間の演算によるので、従来
のノイズリデューサの半分の容量で済み、ハードウェア
規模が大幅に小さくなシ、さらK、1フイ一ルド間で相
関の高いラインで演算を行なうので、静止画においては
、大幅な雑音低減が可能である。
(Function) Since the above method uses calculations between fields, the capacity is half that of the conventional noise reducer, and the hardware scale is significantly smaller. Since calculation is performed, it is possible to significantly reduce noise in still images.

(実施例) 以下、図面を参照して本発明の実施例を詳しく説明する
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図に、本発明の一実施例を示す。例えば、入力テレ
ビジョン信号は、NTSC方式の信号とする。
FIG. 1 shows an embodiment of the present invention. For example, the input television signal is an NTSC signal.

入力端子1ノにテレビジョン信号が入力される。A television signal is input to input terminal 1.

入力信号は、加算器13.12.17及び18に入力さ
れる。加算器13の出力は、フィールドメモI)14に
入力される。これは、262H遅延を行なう。加算器1
3の出力は、出力端子22にも出力される。
The input signals are input to adders 13.12.17 and 18. The output of the adder 13 is input to the field memo I) 14. This provides a 262H delay. Adder 1
The output of No. 3 is also output to the output terminal 22.

フィールドメモリ14の出力は、加算器17゜ラインメ
モリ16.セレクタ15に入力される。
The output of field memory 14 is sent to adder 17° line memory 16. It is input to the selector 15.

加算器17は、現フィールドの信号と262H遅延の信
号との差を出力し、絶対値回路19に入力する。ライン
メモリ16の出力は、セレクタ15に入力されるととも
に、加算器18に入力される。
The adder 17 outputs the difference between the current field signal and the 262H delayed signal and inputs it to the absolute value circuit 19. The output of the line memory 16 is input to the selector 15 and also to the adder 18.

加算器18は、現フィールドと263H遅延の信号との
差を出力し、絶対値回路20に入力する。
The adder 18 outputs the difference between the current field and the 263H delayed signal and inputs it to the absolute value circuit 20.

絶対値回路19.20の出力は判定回路21に入力し、
どちらの信号の相関が大きいかを判定し、セレクタ回路
15に制御信号を出力し、相関が大きい信号を選択する
ように制御する。この動作は、第5図に示すようK、時
間−垂直でテレビジ1ン信号を見た場合、NTSC方式
であれば、現在の信号51に対して262Hは下のライ
ン53.263Hは上のライン52である。判定回路2
1の動作は。
The outputs of the absolute value circuits 19 and 20 are input to the judgment circuit 21,
It is determined which signal has the greater correlation, and a control signal is output to the selector circuit 15 to control the signal having the greater correlation to be selected. This operation is as shown in Fig. 5, when viewing a TV signal on a time-vertical basis, if it is an NTSC system, 262H is the lower line 53 and 263H is the upper line for the current signal 51. It is 52. Judgment circuit 2
The first action is.

第5図に示すように、ライン51とライン52または5
3のどちらのラインがよシ相関が高いかを判定するもの
である。
As shown in FIG.
This is to determine which line of 3 has a higher correlation.

セレクタ15の出力信号は加算器12に入力され、現信
号から減算が行なわれ、非線形回路23に入力される。
The output signal of the selector 15 is input to the adder 12, subtracted from the current signal, and input to the nonlinear circuit 23.

非線形23は、第4図に示す特性と同様の特性を有する
ものである。非線形回路23の出力は加算器13に入力
されノイズリデューサとして動作する。
The nonlinear 23 has characteristics similar to those shown in FIG. The output of the nonlinear circuit 23 is input to the adder 13, which operates as a noise reducer.

上述のように本発明によるノイズリデューサは、フィー
ルド間相関演算を行なうため、1フイ一ルドVc1ライ
ン程度の動画に関しても、フィールド間相関が大きいた
め、雑音低減を行なうことができる。
As described above, since the noise reducer according to the present invention performs inter-field correlation calculation, it is possible to perform noise reduction even for a moving image of about 1 field and 1 line, since the inter-field correlation is large.

上記説明はNTSC方式信号について行なったが、本発
明によるノイズリデューサはPAL 、 SECAM方
式等の他のテレビジ薗ン信号に対しても同様に適用する
ことができる。
Although the above explanation has been made regarding NTSC system signals, the noise reducer according to the present invention can be similarly applied to other television signals such as PAL and SECAM systems.

また、上記の実施例では、上下のライン信号と現在テレ
ビジ冒ン信号の相関演算を行なったが、更に用いるライ
ン信号を増加しても良い。
Further, in the embodiment described above, a correlation calculation is performed between the upper and lower line signals and the current TV signal, but the number of line signals to be used may be increased.

第6図は本発明の他の実施例である。第6図において、
ローパスフィルタ(LPFIJ、加算器62 、63 
、ローパスフィルタ(LPF)64を除く部分は、先の
実施例と同じであシ同様の動作をする。
FIG. 6 shows another embodiment of the invention. In Figure 6,
Low-pass filter (LPFIJ, adders 62, 63
, except for the low-pass filter (LPF) 64, are the same as in the previous embodiment and operate in the same manner.

第6図に示す第2の実施例は、入力信号がカラー信号で
ある場合に適用するものである0例えば、入力信号をN
TSC方式複合カラー信号とする。入力端子11に、入
力信号が加えられる。入力信号は、ローパスフィルタ6
1と加算器62に加えられる。
The second embodiment shown in FIG. 6 is applied when the input signal is a color signal.
It is a TSC system composite color signal. An input signal is applied to input terminal 11 . The input signal is passed through a low-pass filter 6
1 and added to adder 62.

ここでローパスフィルタ61のカットオフ周波数fcは
、 2 MHzである。したがってローパスフィルタ6
1の出力信号は、輝度信号だけである。一方、加算器6
2は、ローパスフィルタ610入力信号から出力信号の
減算を行ない、その出力を加算器63に供給する。ロー
パスフィルタ61の出力信号は、加算器13によシ同期
加算が行なわれ、雑音低減が行なわれた後、加算器63
によシ、もとの複合信号に再生される。加算器63の出
力は、262H遅延器14に入力される。262H遅延
器14の出力は、ローパスフィルタ64に入力される。
Here, the cutoff frequency fc of the low-pass filter 61 is 2 MHz. Therefore, the low pass filter 6
The output signal of No. 1 is only a luminance signal. On the other hand, adder 6
2 subtracts the output signal from the input signal of the low-pass filter 610, and supplies the output to the adder 63. The output signal of the low-pass filter 61 is subjected to synchronous addition by the adder 13 and subjected to noise reduction.
Otherwise, the original composite signal is regenerated. The output of the adder 63 is input to the 262H delay device 14. The output of the 262H delay device 14 is input to a low pass filter 64.

ローパスフィルタ64は、ローパスフィルタロ1と同様
の特性で、2 MHz以下の成分を出力する。以降の動
作は、前述の第1の実施例と同様である。以上の動作に
よシ、複合信号に対しても。
The low-pass filter 64 has the same characteristics as the low-pass filter RO1, and outputs components of 2 MHz or less. The subsequent operation is similar to that of the first embodiment described above. In addition to the above operations, it can also be applied to composite signals.

2 Ml(z以下の成分の雑音を低減することができる
2 Ml (can reduce noise of components below z.

(発明の効果) 上記のように本発明のノイズリデューサは、従来のノイ
ズリデューサの半分程度のハードウェア規模で、静止画
に関しては著しい雑音低減を行なうことができる。また
、従来のノイズリデューサでは、雑音低減ができなかっ
た1フイールドに1ライン程度の動画に関しても雑音低
減を行なうことができる。更に、ローパスフィルタを用
いれば、複合信号の低減成分についても有効に雑音低減
を行なうことができるものである。
(Effects of the Invention) As described above, the noise reducer of the present invention can significantly reduce noise in still images with a hardware scale that is about half that of conventional noise reducers. Furthermore, it is possible to reduce the noise of a moving image of about one line per field, which could not be reduced with conventional noise reducers. Furthermore, by using a low-pass filter, it is possible to effectively reduce the noise of the reduced component of the composite signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
ノイズリデューサの原理説明図、第3図は従来のノイズ
リデューサの構成図、第4図はノイズリデューサの有す
る非線形回路の特性図、第5図は本発明の実施例の動作
説明図、第6図は本発明の他の実施例を示すブロック図
である。 12.13,17,111,62.63・・・加算器、
14・・・フィールドメモリ、15・・・セレクタ、1
6・・・ラインメモリ、19.20・・・絶対値回路、
21・・・判定回路、61.64・・・ローパスフィル
タ。 出願人代理人  弁理士 鈴 江 武 産業3図 第4図
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a diagram explaining the principle of a noise reducer, Fig. 3 is a configuration diagram of a conventional noise reducer, and Fig. 4 is a characteristic of a nonlinear circuit possessed by the noise reducer. 5 is an explanatory diagram of the operation of an embodiment of the present invention, and FIG. 6 is a block diagram showing another embodiment of the present invention. 12.13, 17, 111, 62.63...adder,
14...Field memory, 15...Selector, 1
6... Line memory, 19.20... Absolute value circuit,
21... Judgment circuit, 61.64... Low pass filter. Applicant's agent Patent attorney Takeshi Suzue Industrial Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] テレビジョン信号の雑音低減を行なうノイズリデューサ
において、テレビジョン信号の現在の信号と、フィール
ド遅延した複数の走査線信号とのそれぞれの差の絶対値
を得る手段と、前記差の絶対値が最小となる走査線信号
を選択し、選択された走査線信号と現在の信号との差信
号を、入力信号が小さい場合は定数倍して出力し、入力
信号が大きい場合は出力を停止する非線形処理を行なう
手段と、この手段の出力を前記テレビジョン信号から減
じ雑音が低減された出力を導出する手段を具備すること
を特徴とするノイズリデューサ。
A noise reducer for reducing noise in a television signal, comprising: means for obtaining the absolute value of each difference between a current signal of the television signal and a plurality of field-delayed scanning line signals; Selects a scanning line signal that is equal to and means for subtracting the output of the means from the television signal to derive a noise-reduced output.
JP61226755A 1986-09-25 1986-09-25 Noise reducer Pending JPS6382064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226755A JPS6382064A (en) 1986-09-25 1986-09-25 Noise reducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226755A JPS6382064A (en) 1986-09-25 1986-09-25 Noise reducer

Publications (1)

Publication Number Publication Date
JPS6382064A true JPS6382064A (en) 1988-04-12

Family

ID=16850103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226755A Pending JPS6382064A (en) 1986-09-25 1986-09-25 Noise reducer

Country Status (1)

Country Link
JP (1) JPS6382064A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314477A (en) * 1988-06-14 1989-12-19 Nec Corp Noise reducing circuit for video signal
JPH0610374U (en) * 1992-02-18 1994-02-08 株式会社日本紡績用品研究所 Drive of spinning machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314477A (en) * 1988-06-14 1989-12-19 Nec Corp Noise reducing circuit for video signal
JPH0610374U (en) * 1992-02-18 1994-02-08 株式会社日本紡績用品研究所 Drive of spinning machine

Similar Documents

Publication Publication Date Title
JPH0750778A (en) Travel adaptation image processing system
KR940011069B1 (en) Noise reduction apparatus for television receiver
JPH0583732A (en) Luminance and color-signal separating circuit
JPS63227294A (en) Movement detector
JPH04101579A (en) Television signal processor
JPS6382064A (en) Noise reducer
JPH05191830A (en) Motion-adaptation type y/c separator
JPS58115995A (en) Signal processing circuit
JPH06319152A (en) Time spatial picture filter
JPH03190473A (en) Video signal processor
JPS62171282A (en) Correlation adaptive type noise reducing device
JPH044676A (en) Noise reduction device
JP2942261B2 (en) Motion detection circuit
JPS6132681A (en) Signal processing circuit
JPS6272290A (en) Y/c separating device for high definition television
JPH01314477A (en) Noise reducing circuit for video signal
JP3040251B2 (en) Motion detection circuit
JPS62173881A (en) Separating circuit for moving compensation type luminance signal and chrominance component
JPH02288551A (en) Vertical contour compensation circuit
JPS63131788A (en) Sequantial scanning convertion circuit
JPH046961A (en) Noise reduction circuit for video signal
JPH04123591A (en) Movement detection circuit
JPH0314388A (en) Movement adaptive type brightness signal/chrominance signal separating device
JPS62136191A (en) Signal processing circuit
JP2856903B2 (en) Low-pass replacement circuit