JPH01314477A - Noise reducing circuit for video signal - Google Patents

Noise reducing circuit for video signal

Info

Publication number
JPH01314477A
JPH01314477A JP63147207A JP14720788A JPH01314477A JP H01314477 A JPH01314477 A JP H01314477A JP 63147207 A JP63147207 A JP 63147207A JP 14720788 A JP14720788 A JP 14720788A JP H01314477 A JPH01314477 A JP H01314477A
Authority
JP
Japan
Prior art keywords
frame
signal
selector
delay circuit
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63147207A
Other languages
Japanese (ja)
Inventor
Kunimasa Ishizaka
石坂 国政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63147207A priority Critical patent/JPH01314477A/en
Publication of JPH01314477A publication Critical patent/JPH01314477A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To reduce a noise without leaving an after-image even for a picture having a movement by detecting an auto-correlation degree for each of sampling values near a picture one frame before and reducing the noise using one sampling value having the maximum correlation degree. CONSTITUTION:A signal delayed for one frame by a frame delay circuit 1 generates one sampling value delayed for one frame by a delay circuit 2, three sampling values before the above-mentioned sampling value, and three sampling values after the above-mentioned sampling value, namely, seven sampling values in total, sends these seven sampling values to an auto-correlation degree detector 3, detects respective auto-correlation degrees, sends the respective auto- correlation degrees to a control circuit 4, and switches a 7-1 selector 5, a (k) coefficient multiplier 7, and a (2-k) coefficient multiplier 8. The signals, which are multiplied by coefficients in these coefficient multipliers 7 and 8, are added in an adder 9, the 1/2 of this added output is made into a luminance signal output, this output is inputted to a frame memory, a cyclic type filter is composed, and the noise is reduced. Therefore, the title device can follow even the vertical movement on a television picture.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオ信号のディジタル信号処理によるノイズ
低減回路に関し、特にフレーム(又はフィールド)相関
を利用したノイズ低減回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a noise reduction circuit using digital signal processing of video signals, and particularly to a noise reduction circuit using frame (or field) correlation.

〔従来の技術〕[Conventional technology]

従来、この種のノイズ低減回路は、第3図のブロック図
に示すように、ディジタル符号化された輝度信号をDR
AMなどで構成されたフレーム遅延回路1つに入力し、
この遅延回路19によって1フレ一ム時間(IH)遅れ
た信号と、入力された信号Aとを比較することにより動
きを検出する動き検出回路20と、その動き検出結果か
ら動きの大きい時は入力信号の係数を大きくし、1フレ
ーム遅れた信号の係数を小さくし、動きが小さい時には
逆に入力信号の係数を小さくし、1フレーム遅れた信号
の係数を大きくし、かつ入力信号の係数と1フレーム遅
れた信号の係数の和が2になるように係数器7.8と、
これら係数器7゜8からの出力を加算する加算器9とを
備えることによって、ビデオ信号のノイズを低減するよ
うにしていた。
Conventionally, this type of noise reduction circuit converts digitally encoded luminance signals into DR as shown in the block diagram of FIG.
Input to one frame delay circuit composed of AM etc.
A motion detection circuit 20 detects motion by comparing the input signal A with the signal delayed by one frame time (IH) by the delay circuit 19, and a motion detection circuit 20 detects motion by comparing the input signal A with the signal delayed by one frame time (IH) by the delay circuit 19. The coefficient of the signal is increased, the coefficient of the signal delayed by one frame is decreased, and when the motion is small, the coefficient of the input signal is decreased, the coefficient of the signal delayed by one frame is increased, and the coefficient of the input signal is 1 A coefficient unit 7.8 so that the sum of the coefficients of the frame-delayed signal becomes 2,
By providing an adder 9 for adding the outputs from these coefficient units 7.8, noise in the video signal is reduced.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のノイズ低減回路は、1フレーム遅延され
た信号のみによるノイズ低減する回路となっていたので
、動きが生じた場合には、ノイズ低減効果が小さくなる
か、又は残像を生じてしまうという欠点があった。
The conventional noise reduction circuit described above reduces noise only using signals delayed by one frame, so if movement occurs, the noise reduction effect will be reduced or an afterimage will occur. There were drawbacks.

本発明の目的は、このような問題を解決し、動きのある
画面に対しても残像などの副作用を出さずにノイズを低
減できるようにしたビデオ信号のノイズ低減回路を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a video signal noise reduction circuit that solves these problems and can reduce noise even on a moving screen without causing side effects such as afterimages.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のビデオ信号のノイズ低減回路の構成は、ディジ
タル符号化されたビデオ出力信号を1フレーム(または
1フィールド)遅延させるフレーム遅延回路と、この遅
延回路の出力信号である1フレーム(または1フィール
ド)前の画面の近傍の信号と入力されたビデオ信号との
自己相関度を検出する自己相関度検出器と、この自己相
関度検出器からの相関度から1フレーム(または1フィ
ールド)前の画面上で近傍の信号から最も自己相関度の
大きい信号をj′A択するセレクタと、このセレクタか
らの自己相関度の大きさに従ってこのセレクタの出力信
号および前記入力ビデオ信号の遅延調整された信号にそ
れぞれ信号係数をそれらの和が一定値となるように形成
する第1および第2の係数器と、これら係数器およびセ
レクタを制御する制御回路と、前記各係数器からの出力
を加算し前記ビデオ出力信号を出力する加算器とを備え
ることを特徴とする。
The configuration of the video signal noise reduction circuit of the present invention includes a frame delay circuit that delays a digitally encoded video output signal by one frame (or one field), and a frame delay circuit that delays a digitally encoded video output signal by one frame (or one field), and a frame delay circuit that delays a digitally encoded video output signal by one frame (or one field). ) An autocorrelation degree detector that detects the degree of autocorrelation between signals in the vicinity of the previous screen and the input video signal, and a screen one frame (or one field) before from the degree of correlation from this autocorrelation degree detector. a selector that selects the signal with the highest degree of autocorrelation from the neighboring signals; first and second coefficient multipliers that respectively form signal coefficients so that the sum thereof becomes a constant value; a control circuit that controls these coefficient multipliers and a selector; and an adder that outputs an output signal.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。本実施
例で使用している信号は、NTSC信号を色副搬送波周
波数の4倍の周波数でサンプリングされた8ビツトのビ
デオ輝度信号である。
FIG. 1 is a block diagram of one embodiment of the present invention. The signal used in this embodiment is an 8-bit video luminance signal obtained by sampling an NTSC signal at a frequency four times the color subcarrier frequency.

フレーム遅延回路1は、入力された信号を1フレーム遅
延する回路である。このフレーム遅延回路1により1フ
レーム遅延された信号は、遅延回路2により1フレーム
遅延したサンプリング値。
The frame delay circuit 1 is a circuit that delays an input signal by one frame. The signal delayed by one frame by the frame delay circuit 1 is a sampling value delayed by one frame by the delay circuit 2.

その前後3つのサンプリング値の合計7つのサンプリン
グ値を作り、これらを自己相関度検出器3に送って、入
力されたサンプリング値との自己相関度を検出する。こ
うして検出した相関度を制御回路4に送り、この制御回
路4によって7−1セレクタ5と、に係数器7と、2−
に係数器8とを切換える。このに係数器7と、(2−k
>係数器8とは、両方の係数の和が常に2になるように
設定される。これら係数器7.係数器8に入力される信
号が、自己相関度検出器3と制御回路4での遅延を吸収
するために、遅延回路6と遅延回路2とで調整される。
A total of seven sampling values are created, including three sampling values before and after that, and these are sent to the autocorrelation degree detector 3, which detects the degree of autocorrelation with the input sampling value. The degree of correlation detected in this way is sent to the control circuit 4, which controls the 7-1 selector 5, the coefficient unit 7, and the 2-1 selector 5.
and the coefficient unit 8. To this, a coefficient unit 7 and (2-k
>The coefficient unit 8 is set so that the sum of both coefficients is always 2. These coefficients 7. The signal input to the coefficient unit 8 is adjusted by the delay circuit 6 and the delay circuit 2 in order to absorb the delay caused by the autocorrelation degree detector 3 and the control circuit 4.

これら係数器7.係数器8で係数を掛けられた信号を、
加算器って加算し、この加算出力の1/2を輝度信号出
力とし、この出力をフレームメモリに入力して巡回型の
フィルタを構成してノイズ低減を行う。
These coefficients 7. The signal multiplied by the coefficient by the coefficient unit 8 is
An adder performs addition, 1/2 of this addition output is used as a luminance signal output, and this output is input to a frame memory to configure a cyclic filter to reduce noise.

第2図は本発明の第2の実施例のブロック図である。本
実施例の信号も色副搬送波周波数の4倍の周波数でサン
プリングされたNTSビデオ輝度信号である。本実施例
のフレーム遅延回路11は、DRAMなどで構成され、
入力信号に対して1フレーム遅延し、その1フレーム遅
延した信号の前1.後3の水平周期の信号524H,5
25H,526H,527H,528Hの5信号を出力
する。これら出力信号を遅延回路12によって3サンプ
リング周期遅延し、遅延なし、1サンプリング周期遅延
、2サンプリング周期遅延、3サンプリング周期遅延の
4つの信号を各々自己相関度検出器14に入力する。自
己相関度を比較する信号として入力信号に対し1水平周
期遅延、2水千周期遅延した信号をIH遅延回路17を
2個使用して作成し、入力信号と合わせて3個の信号を
自己相関度検出器14に入力している。
FIG. 2 is a block diagram of a second embodiment of the invention. The signal in this embodiment is also an NTS video luminance signal sampled at a frequency four times the color subcarrier frequency. The frame delay circuit 11 of this embodiment is composed of a DRAM or the like,
1. Delayed by one frame with respect to the input signal, and before the signal delayed by one frame. Signal 524H, 5 of the next 3 horizontal periods
It outputs five signals: 25H, 526H, 527H, and 528H. These output signals are delayed by 3 sampling periods by a delay circuit 12, and four signals, ie, no delay, 1 sampling period delay, 2 sampling period delay, and 3 sampling period delay, are input to the autocorrelation degree detector 14, respectively. As a signal for comparing the degree of autocorrelation, two IH delay circuits 17 are used to create a signal delayed by 1 horizontal period and 2,000 periods with respect to the input signal, and the three signals together with the input signal are subjected to autocorrelation. It is input to the degree detector 14.

自己相関度検出器14において、比較信号に対し遅延な
し、1水平周期遅延、2水平周期遅延の3信号に対して
、524H,525H,526Hの3信号、525H,
526H,527Hの3信号、526H,527H,5
2sHの3信号とその各々の3信号の前後2つのサンプ
リング値について合計12個の自己相関度を検出する。
The autocorrelation degree detector 14 detects three signals 524H, 525H, 526H, 525H,
526H, 527H 3 signals, 526H, 527H, 5
A total of 12 autocorrelation degrees are detected for the three 2sH signals and the two sampling values before and after each of the three signals.

この自己相関度を制御回路15に送り、この制御回路1
5によって12−1セレクタ16に入力された遅延回路
13から入力された信号を制御する。この12−1セレ
クタ16によって相関度の最も大きいサンプリング値が
、係数器8に送られ、係数器7と連動して両者の係数の
和を2とし、その相関度の大きさにより、係数が切換え
られる。その値が加算器9に入力され加算されてその1
/2が輝度信号出力となり、ノイズが低減される。また
、このノイズの低減された信号がフレーム遅延回路11
に入力され、巡回型のフィルタとして使用される。
This autocorrelation degree is sent to the control circuit 15, and this control circuit 1
5 controls the signal input from the delay circuit 13 which is input to the 12-1 selector 16. This 12-1 selector 16 sends the sampled value with the highest degree of correlation to the coefficient unit 8, which works in conjunction with the coefficient unit 7 to set the sum of both coefficients to 2, and the coefficients are switched depending on the magnitude of the degree of correlation. It will be done. The value is input to the adder 9 and added to the 1
/2 becomes the luminance signal output, and noise is reduced. Further, this noise-reduced signal is transmitted to the frame delay circuit 11.
and used as a cyclic filter.

本実施例では、水平周期遅れた信号についても扱ってい
るため、テレビ画面上の縦の動きに対しても追従できる
という利点がある。
Since this embodiment also handles signals with a horizontal period delay, it has the advantage of being able to follow vertical movements on the television screen as well.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、1フレーム前の画面の近
傍におけるサンプリング値のそれぞれについて自己相関
度を検出し、その相関度の最も大きいサンプリング値を
用いてノイズ低減をすることにより、動きのある画面に
ついても残像を残さずに、ノイズ低減をすることができ
るという効果がある。
As explained above, the present invention detects the degree of autocorrelation for each sampled value in the vicinity of the screen one frame before, and reduces noise by using the sampled value with the highest degree of correlation. This also has the effect of reducing noise on the screen without leaving any afterimages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は本発明の第1および第2の実施例のブ
ロック図、第3図は従来のノイズ低減回路の一例のブロ
ック図である。 1.11.19・・・フレーム遅延回路、2,6゜12
.13・・・遅延回路、3.14・・・自己相関度検出
器、4,15・・・制御回路、5・・・7−1セレクタ
、7.8・・・係数器、9・・・加算器、16°・・・
12−1・・・セレクタ、17・・・IH遅延回路、2
0・・・動き検出回路。 ■〕
1 and 2 are block diagrams of first and second embodiments of the present invention, and FIG. 3 is a block diagram of an example of a conventional noise reduction circuit. 1.11.19...Frame delay circuit, 2.6°12
.. 13... Delay circuit, 3.14... Autocorrelation degree detector, 4, 15... Control circuit, 5... 7-1 selector, 7.8... Coefficient unit, 9... Adder, 16°...
12-1... Selector, 17... IH delay circuit, 2
0...Motion detection circuit. ■〕

Claims (1)

【特許請求の範囲】[Claims] ディジタル符号化されたビデオ出力信号を1フレーム(
または1フィールド)遅延させるフレーム遅延回路と、
この遅延回路の出力信号である1フレーム(または1フ
ィールド)前の画面の近傍の信号と入力されたビデオ信
号との自己相関度を検出する自己相関度検出器と、この
自己相関度検出器からの相関度から1フレーム(または
1フィールド)前の画面上で近傍の信号から最も自己相
関度の大きい信号を選択するセレクタと、このセレクタ
からの自己相関度の大きさに従ってこのセレクタの出力
信号および前記入力ビデオ信号の遅延調整された信号に
それぞれ信号係数をそれらの和が一定値となるように形
成する第1および第2の係数器と、これら係数器および
セレクタを制御する制御回路と、前記各係数器からの出
力を加算し前記ビデオ出力信号を出力する加算器とを備
えることを特徴とするビデオ信号のノイズ低減回路。
One frame of the digitally encoded video output signal (
or 1 field) a frame delay circuit that delays the
An autocorrelation degree detector detects the degree of autocorrelation between a signal in the vicinity of the screen one frame (or one field) before, which is the output signal of this delay circuit, and the input video signal; A selector that selects the signal with the highest autocorrelation degree from neighboring signals on the screen one frame (or one field) before based on the correlation degree of this selector, and the output signal of this selector and first and second coefficient multipliers that respectively form signal coefficients on the delay-adjusted signal of the input video signal such that the sum thereof becomes a constant value; a control circuit that controls the coefficient multiplier and the selector; 1. A video signal noise reduction circuit comprising: an adder that adds outputs from each coefficient multiplier and outputs the video output signal.
JP63147207A 1988-06-14 1988-06-14 Noise reducing circuit for video signal Pending JPH01314477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63147207A JPH01314477A (en) 1988-06-14 1988-06-14 Noise reducing circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63147207A JPH01314477A (en) 1988-06-14 1988-06-14 Noise reducing circuit for video signal

Publications (1)

Publication Number Publication Date
JPH01314477A true JPH01314477A (en) 1989-12-19

Family

ID=15424987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63147207A Pending JPH01314477A (en) 1988-06-14 1988-06-14 Noise reducing circuit for video signal

Country Status (1)

Country Link
JP (1) JPH01314477A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727964B2 (en) 2013-08-08 2017-08-08 Shimadzu Corporation Image processing device
US10165156B2 (en) 2015-01-15 2018-12-25 Shimadzu Corporation Image processing device
US10504210B2 (en) 2014-05-19 2019-12-10 Shimadzu Corporation Image-processing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175675A (en) * 1984-09-21 1986-04-18 Matsushita Electric Ind Co Ltd Noise reducing device
JPS6382064A (en) * 1986-09-25 1988-04-12 Toshiba Corp Noise reducer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175675A (en) * 1984-09-21 1986-04-18 Matsushita Electric Ind Co Ltd Noise reducing device
JPS6382064A (en) * 1986-09-25 1988-04-12 Toshiba Corp Noise reducer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727964B2 (en) 2013-08-08 2017-08-08 Shimadzu Corporation Image processing device
US10504210B2 (en) 2014-05-19 2019-12-10 Shimadzu Corporation Image-processing device
US10165156B2 (en) 2015-01-15 2018-12-25 Shimadzu Corporation Image processing device

Similar Documents

Publication Publication Date Title
KR940011069B1 (en) Noise reduction apparatus for television receiver
US4987481A (en) Video noise reduction system
JP2568351B2 (en) Motion adaptive Y / C separator
JPH01314477A (en) Noise reducing circuit for video signal
JPH03190473A (en) Video signal processor
JPS62171282A (en) Correlation adaptive type noise reducing device
JP3147242B2 (en) Filter circuit
JPH10145809A (en) Motion adaptive luminance and chrominance signal separator circuit
JPH03291080A (en) Movement adaptive type scanning line interpolation device
JPH051178Y2 (en)
JPS6382064A (en) Noise reducer
JP3115047B2 (en) Image noise reduction circuit
JPH0314388A (en) Movement adaptive type brightness signal/chrominance signal separating device
JP2840754B2 (en) Filter circuit
JP2986194B2 (en) Video signal processing device
JPS6065697A (en) Detector of dynamic information of picture
JPH04159869A (en) Noise reduction circuit
JPH0787597B2 (en) Motion detection circuit
JPH0514610Y2 (en)
JP3031446B2 (en) Motion detection circuit
JP2523676B2 (en) Noise reduction device
JP2947132B2 (en) Vector detector
JPH01143480A (en) Vertical edge detection circuit for picture
JPH03117274A (en) Noise reduction circuit
JPH02215291A (en) Movement adaptive processor