JPS6380297A - Electronic musical instrument - Google Patents

Electronic musical instrument

Info

Publication number
JPS6380297A
JPS6380297A JP62196698A JP19669887A JPS6380297A JP S6380297 A JPS6380297 A JP S6380297A JP 62196698 A JP62196698 A JP 62196698A JP 19669887 A JP19669887 A JP 19669887A JP S6380297 A JPS6380297 A JP S6380297A
Authority
JP
Japan
Prior art keywords
data
envelope
memory
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62196698A
Other languages
Japanese (ja)
Other versions
JPH052998B2 (en
Inventor
近藤 達憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP62196698A priority Critical patent/JPS6380297A/en
Publication of JPS6380297A publication Critical patent/JPS6380297A/en
Publication of JPH052998B2 publication Critical patent/JPH052998B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は電子楽器におけるエンベローブ制御装置に関し
、とくにデジタル量によってエンベロープ波形の立上り
txは立下夕の形状を制御する装置に関するものである
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an envelope control device for an electronic musical instrument, and more particularly to a device for controlling the shape of the rise (tx) and fall (tx) of an envelope waveform using digital quantities.

従来デジタル式のエンベロープ発生器を制御するには多
くのデジタル情報を必要とし、多くの音色を発生可能と
する九めには非常に多くのデジタル情報を記憶させてお
くメモリを必要とするので不経済である。エンベロープ
情報の精度は周波数情報等の精度と比べそれほど精密で
るる必要はなく聴感的には鈍感な部類に属する。従って
エンベ党−プに関してはそれほど精度を上げても無意味
なことでおる。
Conventional digital envelope generators require a lot of digital information to control, and in order to be able to generate many tones, they require memory to store a large amount of digital information, making them unnecessary. It's the economy. The accuracy of envelope information does not need to be as precise as the accuracy of frequency information, etc., and belongs to the category of being audibly insensitive. Therefore, it is meaningless to increase the accuracy so much regarding the envelope.

しかしながら、エンベロープの長さ、つまクアタックタ
イム、ディケイタイム等の時間のレンジは、はぼ瞬時に
変化するものから数秒に亘り変化するものまでさまざま
なものがあり、幅広iレンジをカバーする必要かめる。
However, the time ranges of the envelope length, attack time, decay time, etc. vary from those that change almost instantaneously to those that change over several seconds, so it is necessary to cover a wide i-range. .

従って、従来はこのレンジを確保する九め不必要な精度
とディジタル情報を持たざるを得なかつ九。
Therefore, conventionally, in order to secure this range, we had no choice but to have unnecessary precision and digital information.

本願はこの欠点を改善するもので、その目的は速度パラ
メータを用いることにょり幅広−エンべa−フの変化レ
ンジを有しかつデジタル情報全圧縮し少ない記憶容量で
多くの音色を発生することができる経済的かつ高性能な
電子楽器を提供することにある。
The purpose of this application is to improve this shortcoming by using speed parameters to have a wide envelope variation range and to generate many tones with a small storage capacity by compressing all digital information. Our goal is to provide economical and high-performance electronic musical instruments that can perform the following tasks.

前記目的を達成する九め、本発明の電子楽器は、押鍵に
応じ発生すべきエンベロープ波形を演算し形成する電子
楽器におりて、 発生されるエンベロープの時間を外部より変更制御する
操作子手段と、該操作子手段からの出力を前記演算に使
用される演算値のビット数より少ないビット数の速度パ
フメータに変換する第1の変換手段と、該第1の変換手
段からの速度パフメータを記憶する記憶手段と、該記憶
手段から出力される前記速度パラメータを前記演算に使
用される演算値に変換する第2の変換手段と、該第2の
演算手段からの演算値に基きエンベロープ波形を時分割
で演算し形成することを特徴とするものである。
Ninth to achieve the above object, the electronic musical instrument of the present invention is an electronic musical instrument that calculates and forms an envelope waveform to be generated in response to a key press, and includes an operator means for externally changing and controlling the time of the generated envelope. and a first converting means for converting the output from the operator means into a speed puff meter having a bit number smaller than the bit number of the calculation value used in the calculation, and storing the speed puff meter from the first converting means. storage means for converting the speed parameter outputted from the storage means into a calculation value used in the calculation; It is characterized by calculation and formation by division.

以下本発明を実施例につき詳述する。The present invention will be described in detail below with reference to examples.

第1図は本発明を適用する電子楽器の概略説明図である
FIG. 1 is a schematic explanatory diagram of an electronic musical instrument to which the present invention is applied.

同図において、演奏者によりて操作される鍵盤100か
らの鍵情報はキーアサイナ150によって処理され、エ
ンベロープ発生回路170へ送出される。また、演奏者
によってセットされ九タブレット110とエンベロープ
コントロールボリウム120はタブレットデータ処理回
路140に1シデータ処理され、本発明の要部のエンベ
ロープデータ制御回路160へ送うレル。エンベロープ
コントロールボリウム120の値は一旦AD変換器15
0によってAD変換され九後送出される。エンベロープ
データ制御回路160はそれらのデータを処理し、エン
ベロープ発生回路170ヘエンベロープの形状を決定す
る速度パラメータを送出する。エンベロープ発生回路1
70はその速度パラメータとキーアサイナ130の鍵情
報によってエンベロープを計算しバッフ7メモリ190
ヘデータを転送する。i友、エンベロープ発生回路17
0はそのエンベロープの最終計算値を一時記憶メモリ1
80に時分割演算の几めのデータとして一時記憶させ次
の演算に具える。バッフ1メモリ190は後述の実行制
御回路40に=ってエンベロープ演算の速度と異なる速
度で繰返し読出され、データをDA変換器200へ送る
。DA変換器200はエンベロープのデジタル値をアナ
ログ電圧に変換しエンベロープ波形を形成する。
In the figure, key information from a keyboard 100 operated by a player is processed by a key assigner 150 and sent to an envelope generation circuit 170. Further, the nine tablets 110 and envelope control volume 120 set by the performer are processed by the tablet data processing circuit 140 and sent to the envelope data control circuit 160, which is the main part of the present invention. The value of the envelope control volume 120 is temporarily changed to the AD converter 15.
It is AD converted by 0 and then sent out. Envelope data control circuit 160 processes the data and sends velocity parameters that determine the shape of the envelope to envelope generation circuit 170. Envelope generation circuit 1
70 calculates an envelope based on the speed parameter and the key information of the key assigner 130 and stores it in the buffer 7 memory 190.
Transfer data to i friend, envelope generation circuit 17
0 temporarily stores the final calculated value of the envelope in memory 1
The data is temporarily stored in 80 as detailed data for time-division calculations, and is used for the next calculation. The buffer 1 memory 190 is repeatedly read out by an execution control circuit 40 (to be described later) at a speed different from the envelope calculation speed, and the data is sent to the DA converter 200. The DA converter 200 converts the digital value of the envelope into an analog voltage to form an envelope waveform.

本発明を適用するエンベロープ発生回路は、特願昭55
−165721号のエンベロープ波形全速度パラメータ
を用りて我わし、所定タイイングで演算する方式が好適
である。
The envelope generating circuit to which the present invention is applied is disclosed in Japanese Patent Application No. 55
It is preferable to use the envelope waveform full speed parameter of No. 165721 and calculate with a predetermined tying.

第2図は本発明に使用される上記既提案のエンベロープ
発生回路の原理説明図でるる。
FIG. 2 is a diagram illustrating the principle of the previously proposed envelope generating circuit used in the present invention.

同図に示すエフに、本発明ではエンベロープを複数の位
相比とえば12の位相(以下これ金フェーズと―う)に
分ける。
In the present invention, the envelope is divided into a plurality of phase ratios, for example, 12 phases (hereinafter referred to as gold phases) as shown in FIG.

エンベロープのアタック部はフェーズ1から7エーズ4
1でに分割される。
The attack part of the envelope is Phase 1 to 7Aze 4.
It is divided into 1.

ディクイ部はフェーズ5から7エーズ8まで、鍵の押さ
れて−る状態はフェーズ8で停止され、離鍵後リリース
部の7エーズ9から7エーズ12マでの12の7エーズ
によって表わされる。
The release section is represented by phases 5 to 7 aces 8, the state in which the key is pressed is stopped at phase 8, and the release section after the key is released is represented by 12 7 aces from 7 aces 9 to 7 aces 12.

次に、エンベロープデータは浮動小数点数として表わさ
れ、第1表に示す指数と仮数に分けられる。
The envelope data is then represented as a floating point number and divided into an exponent and a mantissa as shown in Table 1.

第   1   表 九とえは最大値を1以下とすると、エンベロープの最大
レベルは指数「000」、仮数1”C100Jで表わさ
れ、1,000 X 2°t−0dbとすると、最小レ
ベルは指数「111J、仮数1’−aoo」で1,0O
OX2−’ (−424hンと表わされる。
Table 1 In the analogy of Table 9, if the maximum value is 1 or less, the maximum level of the envelope is expressed by the exponent "000" and the mantissa 1"C100J, and if it is 1,000 x 2°t-0db, the minimum level is the exponent "111J, mantissa 1'-aoo" is 1,0O
OX2-' (-424h).

そして、エンベロープの指数関数特性はこの浮動小数点
の特徴を利用して形成される。すなわち、ディケイ、リ
リース部は仮数部をダウンカウントさせ、指a部をアッ
プカウントすれば容易に形成することができる。また、
アタック部につ−ては後述の2進シフト回路に1ってデ
ータを7エーズに対応してシフトすることにより得られ
る。
Then, the exponential characteristic of the envelope is formed using this floating point characteristic. That is, the decay and release parts can be easily formed by down-counting the mantissa part and up-counting the finger a part. Also,
The attack portion is obtained by shifting data corresponding to 7 azes using a binary shift circuit, which will be described later.

前述の2進浮動小数点数によってADSRを表現して形
成する方法は九とえは本出願人の提案による特開昭54
−1609「電子オルガン用振幅発生器」に囲示されて
いるので詳細は省略する。
The above-mentioned method of expressing and forming ADSR using binary floating point numbers is based on Japanese Patent Application Laid-Open No. 1989-1999 proposed by the present applicant.
-1609 "Amplitude generator for electronic organ", so details will be omitted.

本発明において、アタック、ディケイ、リリースの長さ
はデジタルパラメータとして表わされ、このパラメータ
をエンベロープの演算手段に有効に適用される。
In the present invention, the attack, decay, and release lengths are expressed as digital parameters, and these parameters are effectively applied to the envelope calculation means.

9ま、リリース部を考えると、リリースの長さは1ミリ
秒〜3秒に変化できるようにするため、これを離散的に
九とえば52段階に分割し、各位置を2進数の5ビツト
で我わし、これをエンペロー1のスピードパラメータと
してスピードパラメータデコーダに送り、 5LxSC/RT SL;サスティンレベル SC;システムクロックCti算時間)RT; リリー
ス時間 に相当する値を発生する。この値はリリース時間BTに
含まれる各計算サイクル当シの変位it−意味する。従
りてリリース中の各7エーズ毎に異なるスピードパラメ
ータが与えられると、そのフェーズ撹含まれる計算時間
は七〇変位でリリースが進行する。ディケイの場合も同
様でおる。
9. Considering the release part, in order to allow the release length to vary from 1 millisecond to 3 seconds, this is divided into 9 discrete steps, for example, 52 steps, and each position is represented by 5 bits of a binary number. Then, I send this to the speed parameter decoder as the speed parameter of Enperor 1, and generate a value corresponding to 5LxSC/RT SL; sustain level SC; system clock Cti calculation time) RT; release time. This value means the displacement it- for each calculation cycle included in the release time BT. Therefore, if a different speed parameter is given for each of the 7 aces during release, the release will proceed by 70 displacements during the calculation time involved in the phase agitation. The same goes for Decay.

jgs図(αL(&)は本発明に特に関連0深−第1図
のエンベロープ発生回路170の構成を示す説明図であ
り、前述の浮動小数点数の演算回路に上述のスピードパ
ラメータを適用し九特願昭55−165721号のエン
ベロープ発生回路のブロック図である。
jgs diagram (αL(&) is an explanatory diagram showing the configuration of the envelope generating circuit 170 shown in 0 deep-FIG. 1, which is particularly relevant to the present invention. FIG. 2 is a block diagram of an envelope generating circuit disclosed in Japanese Patent Application No. 165721/1982.

各構成の番号は提案例と同一とじ九。The numbers for each configuration are the same as the proposed example.

同図(5)において、キーデータの入力によシフニーズ
初期値発生回路11によp1第2図に説明したエンベロ
ープのADSRの各フェーズの初期値が発生し、フェー
ズデコーダADS It制御回路12でデコードされて
系内の所要回路のフェーズの移行制御に用いられる。そ
の1つは7工−ズ終値予測回路19で=s5サスティン
レベルデータが入力されて、各フェーズ終値の予測値が
比較器18に送られ、後述する演算部からの値と比較さ
れ、一致すると一致信号がフェーズデコーダADSR制
御回路12に送られ、7エーズ加算器15に1が加算さ
れてフェーズメモリ10に記憶され、フェーズ初期値発
生回路11t−介してフェーズデコーダADSR制御回
路12に送られて次のフェーズに移行する。
In FIG. 5, the initial values of each phase of ADSR of the envelope explained in FIG. It is used to control the phase transition of required circuits within the system. One of them is the 7-phase closing price prediction circuit 19 where =s5 sustain level data is input, and the predicted value of each phase closing price is sent to the comparator 18, where it is compared with the value from the calculation section described later, and if they match. The coincidence signal is sent to the phase decoder ADSR control circuit 12, 1 is added to the 7-Aze adder 15, stored in the phase memory 10, and sent to the phase decoder ADSR control circuit 12 via the phase initial value generation circuit 11t. Move on to the next phase.

一方、前述のリリース部ま九はディケイ部における下降
時間の変化部分t−離散的に九とえは52分割し各位置
を5ビツトのスピードパラメータで衆わし、所要位置の
スピードパラメータをスピードパラメータデコーダ23
に入れてデコードし前述のsr、 x SC/Br ’
D値を発生する。このデコーダ23と次の2進シフト回
路20は7工−ズデコーダ制御回路12によシ制御され
、リリースとディケイの場合はデコーダ出力は2進シフ
ト回路20 t−シフトスることなく通過し、加減算制
御回路21に送られ、フェーズデコーダADSE制御回
路12の制御によp演算部への加算減算の制御を行なう
ものでIJ IJ−スとディクイの場合は指数を加算し
仮数を減算させるように動作する。演算部の加算器16
と加算器17は加減算制御回路21からのデータにより
第1表の指数と仮数を格納し九指数メモリ14と仮数メ
モリ15から続出されるデータを加減算し、比較器18
とデータ選択回路24に送出される。比較器18では加
算器16からの加算され九指数と加算器17からの減算
され九仮数とをフェーズ終値予測回路19に格納され九
それぞれの終値データと比較し一致ある埴は終値を超え
るまで演算が繰返えされる。
On the other hand, the above-mentioned release part 9 is the change part of the falling time in the decay part t - discretely divided into 52 parts, each position is expressed as a 5-bit speed parameter, and the speed parameter at the required position is processed by a speed parameter decoder. 23
and decode the above sr, x SC/Br'
Generate D value. This decoder 23 and the next binary shift circuit 20 are controlled by the 7-process decoder control circuit 12, and in the case of release and decay, the decoder output passes through the binary shift circuit 20 without shifting, and addition/subtraction control is performed. The signal is sent to the circuit 21 and is controlled by the phase decoder ADSE control circuit 12 to control addition and subtraction to the p calculation section.In the case of IJ and DQ, it operates to add exponents and subtract mantissas. . Adder 16 in the calculation section
The adder 17 stores the exponent and mantissa of Table 1 according to the data from the addition/subtraction control circuit 21, adds and subtracts the data successively output from the nine exponent memory 14 and the mantissa memory 15, and
and is sent to the data selection circuit 24. In the comparator 18, the added nine exponent from the adder 16 and the subtracted nine mantissa from the adder 17 are stored in the phase closing price prediction circuit 19 and compared with the closing price data of each nine, and if there is a match, the calculation is performed until the closing price is exceeded. is repeated.

すなわち、加算器16からの指数と加算器17からの仮
数とをデータ選択回路24に入力し、フエーズデコーダ
ADSR制御回路12の制御信号によって、このデータ
を指数メモリ14と仮数メモリ15に再び格納する。こ
のようにフェーズ毎に計算が繰返光され前述の5ビツト
で表わされ友パラメータに対♂する長さのリリースま九
はディケイが形成される。なお、データ選択回路240
機能として、九とえば加算器16がオーバフローした場
合には、オーバフロー検出回路28によってオーバフロ
ーが検出され、前記データを指数メモリ14と仮数メモ
リ15に送る代りに、@記メモリ出力を選択するかまt
はフェーズ初期振幅値発生回路22から次のフェーズ初
期(if、選択して送る工うに制御される。
That is, the exponent from the adder 16 and the mantissa from the adder 17 are input to the data selection circuit 24, and this data is stored again in the exponent memory 14 and the mantissa memory 15 by the control signal of the phase decoder ADSR control circuit 12. do. In this way, calculations are repeated for each phase to form a release/decay whose length corresponds to the above-mentioned 5 bits and corresponds to the friend parameter. Note that the data selection circuit 240
As a function, if the adder 16 overflows, for example, the overflow is detected by the overflow detection circuit 28, and instead of sending the data to the exponent memory 14 and the mantissa memory 15, the memory output is selected.
is controlled by the phase initial amplitude value generation circuit 22 to select and send the next phase initial (if).

次にアタックの場合は、スピードパラメータデコーダ2
3からのデコードされ次データt−2進シフト回路20
に送る。2進シフト回路20は7エーズに対応してデー
タを増大するようにシフトすると良好なアタック形状が
得られる。九とえは、フェーズ1の時前記スピードパラ
メータデコーダ25からのデータt−1ビツト左シフト
、すなわち4倍にするようにシフトする。次にフェーズ
2になると、前記データt−1ビツト左シフト、すなわ
ち2倍にするようにシフトする。フェーズ5になるとシ
フトせずに送出し、フェーズ4は1ビツト右シフト。
Next, in the case of attack, speed parameter decoder 2
3 decoded next data t-binary shift circuit 20
send to If the binary shift circuit 20 shifts the data so as to increase in response to the 7-Aze, a good attack shape can be obtained. In the ninth example, during phase 1, the data from the speed parameter decoder 25 is shifted to the left by t-1 bits, that is, shifted to be multiplied by 4. Next, in phase 2, the data t-1 bits are shifted to the left, that is, shifted to double. In phase 5, it is sent without shifting, and in phase 4, it is shifted to the right by 1 bit.

すなわちAになるようにセットすると、第2図における
ような形状のアタックが形成される。
That is, when set as A, an attack having the shape as shown in FIG. 2 is formed.

このようKして形成され九エンペローグのADSEの各
フェーズの振幅が指数メモリ14と仮数メモリ15に出
力データとして一時記憶される。
The amplitude of each phase of the ADSE of the nine emperogues thus formed is temporarily stored in the exponent memory 14 and the mantissa memory 15 as output data.

以上のようにして所定の通常のエンベロープが形成され
、ま九同様に振幅変調効果の九めのエンベロープも同一
のエンベローブ発生器によって形成される。形成され次
振幅変調効実用エンベロープは一旦バッツ1メモリ25
に記憶される。ここで九とえはマリンバのようなリピー
ト効果は所定の繰り返し信号をスタート信号としてキー
データの2インに入力し、減衰音波形の形状OADEi
Rパラメータを設定すれは容易にリピート効実用エンベ
a −f f得ることができる。
A predetermined normal envelope is formed in the above manner, and similarly, a ninth envelope with an amplitude modulation effect is also formed by the same envelope generator. The next amplitude modulation effect practical envelope is formed once the Butts 1 memory 25
is memorized. Here, to create a repeat effect like a marimba, input a predetermined repeating signal as a start signal into the 2nd input of the key data, and create the attenuated sound wave shape OADEi.
By setting the R parameter, the repeat effect practical envelope a-f can be easily obtained.

txタレッシエンド効果はすべてO押鍵信号の論理和の
信号をスタート信号として入力させ立上がりのお七−A
DSRパラメータを設定すれば同様に得られる。
The tx talessi end effect is created by inputting the logical sum of the O key press signals as the start signal
A similar result can be obtained by setting the DSR parameters.

次にすべて計算された通常のエンベロープが指数メモリ
14仮数メモリ15から読出されデータ選択回路39へ
送られると同時に、バッファメモリ25から実行制御回
路40の制御のもとで振幅変調効果用エンベロープが読
出されデータ選択回路39へ送られる。
Next, all calculated normal envelopes are read out from the exponent memory 14 and mantissa memory 15 and sent to the data selection circuit 39, and at the same time, the amplitude modulation effect envelope is read out from the buffer memory 25 under the control of the execution control circuit 40. and sent to the data selection circuit 39.

ここで通常のエンベロープと振幅変調効果用エンベロー
プが乗算されるが、本発明に使用され九浮動小数点数演
算に=るADSR発生器の特徴でめる乗算方式につめて
以下に述べる。
Here, the normal envelope and the amplitude modulation effect envelope are multiplied, and the multiplication method used in the present invention and which is based on the characteristics of the ADSR generator, which is based on nine floating point arithmetic operations, will be described below.

A ” (1+j!lX2 ’+cHX2−”+a@×
2−リX 2−’   (1)E : (1+61X2
−’+6fiX2−2+61X2−リ×2″1(2)A
、Hの2つの数t2進数を便つに浮動小数点数でらられ
すと(1) <21式のようにあられせる。これは第1
艮に対応している数でるる。
A ” (1+j!lX2 '+cHX2-"+a@×
2-riX 2-' (1)E: (1+61X2
-'+6fiX2-2+61X2-ri×2″1(2)A
, H can be expressed as a floating point number by converting the binary number t into the following equation (1) <21. This is the first
There are numbers corresponding to Ai.

いまAとEf乗算すると(3)式で我わされる。Now, if we multiply A and Ef, we get the equation (3).

AXjl? = (1+ (a4+6+ )Xr’ +
 (az+b2 )X2−”+(am+&s )X2′
+a+ 6+X2−+(s1b2+LL2 bl)X2
″+Ca+bs+azb2+aslB)Xr+Ca2b
s+asb*)×r”+asbHx”)x2−””  
 (3)(3)式t−α161xr”以下の項を切り捨
てるとAXl中(1+(al+6+ )Xr’+Caz
+btンXr’+(a5+63)×r” )×2−(c
十d)                      
          (41(4)式で表わされるよう
な近似式となる。
AXjl? = (1+ (a4+6+)Xr' +
(az+b2)X2-"+(am+&s)X2'
+a+ 6+X2-+(s1b2+LL2 bl)X2
″+Ca+bs+azb2+aslB)Xr+Ca2b
s+asb*)×r"+asbHx")x2-""
(3) (3) Formula t-α161xr'' and the following terms are rounded down to (1+(al+6+)
+btnXr'+(a5+63)×r" )×2-(c
(10d)
(41(4) is an approximate expression.

この近似式かられかるように、AとBとの乗算は各々の
仮数部の小数以下の加算と指数部の加算によって表わす
ことができる。この切シ捨て誤差は実測値によると最大
誤差は±24E程度であシ、単調増加ま^は単調減少関
数で衆わされるエンベロープ波形に適応できることが推
測でき、まfc聴感的な試験においても十分満足できる
結果が得られている。
As can be seen from this approximate expression, the multiplication of A and B can be expressed by adding the decimal parts of each mantissa part and adding the exponent parts. According to actual measurements, this truncation error has a maximum error of about ±24E, and it can be assumed that it can be applied to envelope waveforms that are monotonically increasing or monotonically decreasing functions, and even in fc auditory tests. Satisfactory results have been obtained.

乗算の第1のステップは通常のADSRデータと後述の
発音される音色間おるいは音域によって異なる音iyk
出力させる^めOラウドネスデータが乗算される。まず
、データ選択回路39によって通常のADSRデータが
実行制御回路40の制御のもとで選択され、指数部は指
数加算器27へ仮数部は仮数加算器29へ送られる。
The first step of multiplication is the normal ADSR data and the tones that differ depending on the timbre or range of tones described below.
It is multiplied by the loudness data to be output. First, normal ADSR data is selected by the data selection circuit 39 under the control of the execution control circuit 40, and the exponent part is sent to the exponent adder 27 and the mantissa part to the mantissa adder 29.

一方、データ選択回路50は実行制御回路40の制御の
もとて2ウドネスデータを選択し同様に指数加算器27
および仮数加算器29のもう一つの入力へ送出する。指
数加算器27は通常のADSEデータとラウドネスデー
タの指数部を加算し指数減算器53へ送出する。同様に
仮数加算器29は仮数部を加算し2ツチ34へ送る。も
しここで仮数部を加算した結果、桁上げがおこると指数
部の演算結果に対して数値1t−減算する1うに指数減
算器53へ信号を送る。指数減算器35は桁上げ信号か
める場合指数に対し数値1t−減算し、な−場合にはそ
のままのデータ″I!:ツッチ34へ送出する。ラッチ
34はそれらの演算結果t?ラッチ第1のステップを終
了する。
On the other hand, the data selection circuit 50 selects the 2nd level data under the control of the execution control circuit 40, and similarly the exponent adder 27
and the other input of the mantissa adder 29. The exponent adder 27 adds the exponent parts of the normal ADSE data and the loudness data and sends the result to the exponent subtractor 53. Similarly, the mantissa adder 29 adds the mantissa part and sends it to the two-way 34. If a carry occurs as a result of adding the mantissa parts, a signal is sent to the exponent subtracter 53 to subtract the numerical value 1t by 1 from the calculation result of the exponent part. The exponent subtractor 35 subtracts 1t from the exponent when the carry signal is included, and when not, sends the data as is to the twitch 34. The latch 34 receives the result of these operations t? Finish the step.

次に第2のステップとして前述の結果に対して振幅変調
効果用エンベロープを乗算する。第10ステツプと同様
にデータ選択回路59は今直はバッフ1メモ+J25O
データを選択し指数加算器27お工び仮数加算器29へ
送る。データ選択回路50はラッチ34のデータを選択
し指数加算器27および仮数加算器29へ送る。指数加
算器27.仮数加算器29.指数減算器63はステップ
1と同様に動作し、その結果のデータはラッチ34にラ
ッチされ指数部はデコーダ31へ仮数部は2進シフト回
路52へ送られる。デコーダ51は指数部のデータをデ
コードし2進シフト回路52t−制御する。もしステッ
プ1およびステップ2の演算中に指数部桁上げが発生し
九場合、指数加算器27から桁上げ信号がオーバフロー
検出回路26に送られる。
Next, as a second step, the above-mentioned result is multiplied by an amplitude modulation effect envelope. As in the 10th step, the data selection circuit 59 is now buffer 1 memo + J25O.
Data is selected and sent to an exponent adder 27 and a mantissa adder 29. Data selection circuit 50 selects the data in latch 34 and sends it to exponent adder 27 and mantissa adder 29. Exponent adder 27. Mantissa adder 29. The exponent subtractor 63 operates in the same manner as in step 1, and the resulting data is latched in the latch 34, and the exponent part is sent to the decoder 31 and the mantissa part to the binary shift circuit 52. The decoder 51 decodes the data of the exponent part and controls the binary shift circuit 52t. If an exponent carry occurs during the calculations in steps 1 and 2, a carry signal is sent from the exponent adder 27 to the overflow detection circuit 26.

オーバ70−検出回路26はこの信号を保持しデコーダ
31へ送る。この信号は九とえは指数部が−7−7=−
14の結果である場合我現できるダイナミックレンジ以
外の数値を意味する。従ってデコーダ31はこの信号が
ある場合数値を最小レベルに丸めるように動作する。2
進シフト回路はデコーダ31の信号に基づいて仮数部デ
ータをシフトさせデータを浮動小数点数から固定小数点
数に直しパッフ!メモリ190へ送出する。バッツ!メ
モリ190は実行制御回路40の制御のもとてこのデー
タを一時記憶する。バッフ7メモリ190は実行制御回
路40によってADSIe発生器の演算レートと異なる
レートで繰シ返し読み出される。 DA変換器200は
このデータをアナログ電圧に変換しエンベロープ波形を
形成する。
The over 70-detection circuit 26 holds this signal and sends it to the decoder 31. For this signal, the exponent part is -7-7=-
If the result is 14, it means a value other than the dynamic range that can be realized. The decoder 31 therefore operates to round the numerical value to the minimum level when this signal is present. 2
The decimal shift circuit shifts the mantissa data based on the signal from the decoder 31, converts the data from a floating point number to a fixed point number, and puffs! Send to memory 190. Bats! The memory 190 temporarily stores this data under the control of the execution control circuit 40. The buffer 7 memory 190 is repeatedly read out by the execution control circuit 40 at a rate different from the calculation rate of the ADSIe generator. The DA converter 200 converts this data into an analog voltage and forms an envelope waveform.

第5図(&)はラクドネスデータO入カ部を示す具体回
路例である。
FIG. 5 (&) is a specific circuit example showing the easyness data O input section.

ラウドネスデータは2クドネスメモリ37に記憶されて
iるものと外部からコントロールされるラウドネスレベ
ルデータによって与えら′れる。ラウドネスメモリ37
は操作される鍵盤の周波数情報と形成しようとする音色
の情報に1って読み出されデータ選択回路58に送られ
る。データ選択回路58はこのデータと2ウドネスレベ
ルデータをデータ選択信号によって選択する。選択され
九2ウドネスデータは前述のように使用される。ツウF
ネスレベルメそす37のデータは発音される音の周波数
めるりは鍵盤に1ってレベルをコントロールする。2ウ
ドネスレベルデータは音色間の音量バッンスt″調釡す
るtめのデータである。このラウドネスレベルデータ3
7は発音できる音色数より少なi数のパターンを記憶さ
せておき2ウドネスレベルデータからO音色間バランス
のtめのデータと前述の浮動小数点乗算を行なえば少な
4容1(2)メモリですみ経済的にシステムが作られる
The loudness data is given by the loudness level data stored in the loudness memory 37 and the loudness level data controlled from the outside. Loudness memory 37
is read out based on the frequency information of the operated keyboard and the information of the tone to be formed, and is sent to the data selection circuit 58. The data selection circuit 58 selects this data and the 2nd level data using a data selection signal. The selected 92 noise data is used as described above. Two F
The data of Ness Level Mesosu 37 controls the level by adjusting the frequency of the sound to be played on the keyboard. 2 loudness level data is the tth data that adjusts the volume bounce t'' between tones.This loudness level data 3
7. If you memorize i number of patterns, which is less than the number of tones that can be produced, and perform the aforementioned floating point multiplication from the 2-tone level data to the t-th data of the balance between O tones, the memory will be less than 4 volumes and 1 (2). The system is created economically.

第4図は本発明の要部の構成説明図でらシ、第1図のエ
ンベロープ制御回路160の詳細ブロック図を示す。
FIG. 4 is a diagram illustrating the configuration of the main parts of the present invention, and shows a detailed block diagram of the envelope control circuit 160 of FIG. 1.

第1図におけるタブレットデータ処理回路140によっ
て処理され九データは第4図のタブレットデータバスに
よって工/ベロープデータ制御回路160に送られる。
The data processed by the tablet data processing circuit 140 in FIG. 1 is sent to the envelope data control circuit 160 by the tablet data bus in FIG.

このデータバスに二って送られるデータとしては、九と
えは音の減衰時間を長くするサスティー/効果(エンベ
ロープの定常状態を示すサスティーンレベルとは異なる
ものでろる。)用スイッチのデータや、ピアノにおける
ダンパーペダルのような消音効果と同様な効果をねらう
九演奏者のひざによってコントロールするニーレバース
イッチ、音色によって振幅変調効果を付加する次めOマ
リンバスイッチ、クレッシエンドスイッチ、音を合成す
るシンセサイザスイッチ等のスィッチのデータや、前述
のサスティーン効果の減衰時間の長さを調整するサステ
ィー/タイムポリ為−ム、音の立上がシ時間を調整する
クレツシエンドタイムボリエーム、シンセサイザにおけ
る音のアタック、ディケイ、サスティーン、リリースt
−調整するボリューム等のディジタル化され九データや
、を九発音される音色のタブレットスイッチに付加され
九ディジタル数(これを音色ナンバーという2等のデー
タが挙げられる。前述の各スイッチのデータはタブレッ
トデータメモリ50に記憶される。
The data sent to this data bus includes switch data for the sustain/effect that lengthens the decay time of the sound (this may be different from the sustain level, which indicates the steady state of the envelope); , a knee lever switch that is controlled by the performer's knee, which aims to create a silencing effect similar to that of a damper pedal on a piano, a next-o marimba switch that adds an amplitude modulation effect depending on the tone, a cresciendo switch, and a synthesizer that synthesizes sounds. Switch data such as switches, the sustain/time polymem that adjusts the length of the decay time of the sustain effect mentioned above, the crescendo timepolyme that adjusts the rise time of the sound, and the sound of the synthesizer. attack, decay, sustain, release
-9 digital data such as the volume to be adjusted, and 9 digital numbers added to the tablet switch of the 9 tones that are produced (this is the 2nd grade data called the tone number.The data of each switch mentioned above is the tablet The data is stored in the data memory 50.

第5図(α)はタブレットデータメモリ500内容を図
示している。タブレットデータメモリ50は九とえはR
AMで構成され、ここでRAMC)各番地にそれぞれス
イッチの状態が記憶される。九とえは、上鍵盤サスティ
ーンタブレットスイッチUS(以下VSと−う)がON
であれば“1”、 0FIP″1’6れば10”といり
ように記憶される。
FIG. 5(α) illustrates the contents of the tablet data memory 500. Tablet data memory 50 is nine toeha R
The state of each switch is stored at each address (RAMC). For Kutoe, the upper keyboard sustain tablet switch US (hereinafter referred to as VS) is ON.
If 0FIP is 1'6, it is stored as "1", and if 0FIP is 1'6, it is stored as 10.

以下LSは下鍵盤サスティーンタブレット、psは足鍵
盤サスティーンタブレット、 pssはパーカッシ璽ン
音(ピアノのような減衰音ンサスティーンタブレット、
B!lは金管木管系の音のサスティーンタブレット、K
Lハニーレバー、MAハマリンバのような減衰音を繰返
すような振幅変開動実用のタブレット、 CEはタレッ
シエンド効果(音をだんだん強くする)用のタブレット
、SYはシンセサイザタブレットである。以上のように
各タブレットスイッチの状態がメモリ制御回路55によ
って記憶される。
Below, LS is the lower keyboard sustain tablet, ps is the foot keyboard sustain tablet, pss is the percussion sound (piano-like decay sound sustain tablet,
B! L is a sustain tablet for brass and woodwind sounds, K
L Honey Lever and MA Hamarimba are tablets for practical use with amplitude variation that repeats attenuated sounds, CE is a tablet for Talessiendo effect (increasing the sound gradually), and SY is a synthesizer tablet. As described above, the state of each tablet switch is stored by the memory control circuit 55.

次に前述のボリューム値がポリニーム値メモリ58に記
憶され、ポリニーム値メモリ58の内容は第5図(6)
に図示される。ここでUSTは上鍵盤サスティーンタイ
ムを示す。LETは下鍵盤サスティーンタイム、・・・
・・・以下前記と同様である。さらに、5YATはシン
セサイザのアタックタイムでらり。
Next, the aforementioned volume value is stored in the polyneme value memory 58, and the contents of the polyneme value memory 58 are shown in FIG. 5(6).
Illustrated in Here, UST indicates the upper keyboard sustain time. LET is the lower keyboard sustain time,...
...The following is the same as above. Furthermore, 5YAT is the attack time of a synthesizer.

5YDTはディケイタイム、  5YEH,はサスティ
ーンレベル(音の定常レベル)、EIYRTはリリース
タイムを示す。
5YDT is the decay time, 5YEH is the sustain level (steady sound level), and EIYRT is the release time.

マ尺、音色ナンバーデータがメモリ制御回路55に1っ
て音色ナンバーメモリ52に書込まれる。
The scale and timbre number data are written into the timbre number memory 52 by the memory control circuit 55.

この音色ナンバーは九とえば複数個ある音色のそれぞれ
に付けられたナンバーでラフ、それらを選択的に1音色
を発音させるよりな機構のものとし、ここではそれぞれ
パーカッシ冒ン音系列PS、プラス系Bの2系列とする
This tone number is a rough number assigned to each of multiple tones, for example, and has a mechanism that allows them to selectively produce one tone. There are two series of B.

次に、バッフ7メモリ61の内容は第5図(#)に示さ
れる。
Next, the contents of the buffer 7 memory 61 are shown in FIG. 5 (#).

ここで UP−°°上鍵盤フルート系 UO・・・ I  オーケストラ系(ストリング等の音
色系列) LF・・・下鍵盤フルート系 LO・・・ I オーケストラ系 PF・・・足鍵盤フルート系 po・・・ l オーケストラ系 PS・・・パーカッS/ヨン系 B・・・プラス系(金管木管ン MA・・・マリンバ効果 CE・・・クレッシエンド効果 SY・・・シンセサイザ とし、それぞれアタック、ディケイ、サスティ−ン、リ
リース、ラウドネスの各データを記憶する領域をもって
−る。このバッフ7メモリ61はEmで構成される。
Here, UP-°°Upper keyboard flute type UO...I Orchestra type (tone series such as strings) LF...Lower keyboard flute type LO...I Orchestral type PF...Pedal keyboard flute type po...・ l Orchestral PS...Percussion S/Yon B...Plus system (Brass Woodwind MA...Marimba effect CE...Cresciendo effect SY...Synthesizer, with attack, decay, and sustain, respectively) , release, and loudness data.This buffer 7 memory 61 is composed of Em.

次に、エンベロープデータ制御回路160を説明するに
67tって、九とえは第5図(−)のD番地から順に処
理して瞬くものとすると、実行制御回路40からの制御
信号t−もとにメモリ制御回路55はバッフ1メモリ6
1の0番地を指定する。0番地はUPにおけるアタック
パラメータデータのメモリ領域でらる。
Next, to explain the envelope data control circuit 160, assuming that 67t is processed sequentially from address D in FIG. In addition, the memory control circuit 55 has a buffer 1 memory 6.
Specify address 1 of 0. Address 0 is the memory area for attack parameter data in the UP.

次に、メモリ制御回路55はエンベロープデータメモリ
続出回路53へ信号を送る。エンベロープデータメモリ
続出回路53はエンベロープデータメモリ54お工びエ
ンベロープデータ制御メモリ56ヘアドレス信号を送出
する。
Next, the memory control circuit 55 sends a signal to the envelope data memory succession circuit 53. The envelope data memory output circuit 53 sends an address signal to the envelope data memory 54 and envelope data control memory 56.

エンベロープデータメモリ54の内容は第5図(6)に
示され、エンベロープデータ制御メモリ56の内容は第
5図(d)に示される。エンベロープデータメモリ54
は前述のアドレス信号に工つてUFのアタックパラメー
タデータが読み出されデータセレクタロ0へ送出する。
The contents of the envelope data memory 54 are shown in FIG. 5(6), and the contents of the envelope data control memory 56 are shown in FIG. 5(d). Envelope data memory 54
The attack parameter data of the UF is read out using the aforementioned address signal and sent to the data selector 0.

それと同時にエンベローブデータ制御メモリ56からエ
ンベロープデータを制御する九めの信号が読出され、エ
ンベロープデータ選択制御回路51へ送られる。この信
号は1ビツトで表わされ、エンベロープデータメモリ5
4に記憶されて―るデータかま九はポリ為−ム値メモリ
58に記憶されるポリニームのat選択する丸めの信号
でちゃ、この信号が“0”ならエンベロープデータメモ
リ54の内容t−,“1″ならポリ為−ム値メモリ58
の内容を選択するように動作する。
At the same time, a ninth signal for controlling envelope data is read from the envelope data control memory 56 and sent to the envelope data selection control circuit 51. This signal is represented by 1 bit, and the envelope data memory 5
The data box stored in the envelope data memory 54 is a rounding signal for selecting at of the polyneme stored in the polynomial value memory 58. If this signal is "0", the contents of the envelope data memory 54 are t-, " 1″, the polyme value memory 58
operates to select the contents of.

エンベロープデータ選択制御回路51は前述の信号を1
つの入力とし、タブレットデータメモリ50からのデー
タをもう1つの入力とする。タブレットデータメモリ5
0はメモリ制御回路55からの信号に1って内容が読出
される。エンベロープデータ選択制御回路51はたとえ
ばこの2つの入力の論理積管とルデータセレクタ60へ
送る。九と見ばタブレットデータメモリ50のUSが1
”でメク、エンベロープデータ制御メモリ56のUFの
アタックコントロールデータが“口”であれハ、エンペ
a−グデータ選択回路51の出力信号は“0”となりデ
ータセレクタ60のエンベロープデータメモリ54の出
力を選択する。このようにして、データセレクタ60は
アタックパラメータデータをバッフ1メモリ61に送り
、メモリ制御回路55からの書込み信号によってバッフ
7メモリ61内のUFのアタックパラメータデータの番
地にそのデータを書込む。
The envelope data selection control circuit 51 converts the above-mentioned signal into 1
data from the tablet data memory 50 as another input. Tablet data memory 5
0 is a signal from the memory control circuit 55 and 1 is read out. The envelope data selection control circuit 51 sends these two inputs to a logical product tube and a data selector 60, for example. If you look at nine, the US of tablet data memory 50 is 1.
If the attack control data of the UF in the envelope data control memory 56 is "mouth", the output signal of the emphasizing data selection circuit 51 becomes "0" and the output of the envelope data memory 54 of the data selector 60 is selected. In this way, the data selector 60 sends the attack parameter data to the buffer 1 memory 61, and writes the data to the address of the attack parameter data of the UF in the buffer 7 memory 61 in response to the write signal from the memory control circuit 55. .

同様にして、ディケイパラメータ、サスティーンレベル
、2クドネスレベルの各データが−i!Fき込まれる。
Similarly, each data of the decay parameter, sustain level, and 2nd density level is -i! F is inserted.

一方、リリースパラメータ処理O際エンベロープデータ
制御メモリ56から読出される信号が“1”でおると、
エンベロープデータ選択制御回路51におiでタブレッ
トデータメモリ50からの信号との論理積が11となり
、データセレクタ60は変換回路59のデータを選択す
る。ポリ、z−ム値メモリ58はメモリ制御回路55に
よってUSTの値が読み出され変換回路59ヘデータを
送る。変換回路59は複数の特性の異なる変換回路をも
っており、メモリ制御回路55によってどの特性を使用
するかが指定される。こ、のようにして、ポリ為−ム値
メモリ58からのデータは変換されデータセレクタ60
に送られバッフ7メそす61に書き込まれる。結果とし
て、UFのリリース時間がポリ島−ムによってコントロ
ールされる。以下びO等のデータが書き込まれる。
On the other hand, if the signal read from the envelope data control memory 56 during release parameter processing O is "1",
The AND of i in the envelope data selection control circuit 51 and the signal from the tablet data memory 50 becomes 11, and the data selector 60 selects the data in the conversion circuit 59. The poly/z-me value memory 58 reads out the value of UST by the memory control circuit 55 and sends the data to the conversion circuit 59. The conversion circuit 59 has a plurality of conversion circuits with different characteristics, and the memory control circuit 55 specifies which characteristic to use. In this way, the data from the polygon value memory 58 is converted and sent to the data selector 60.
and written to buffer 7 mesosu 61. As a result, the release time of the UF is controlled by the polyisland. Data such as O and below are written.

一方、パーカッシ冒ン系およびプラス系に関しては音色
ナンバーメモリ520内容の音色ナンバーをメモリ制御
回路55によって読み出しエンベロープデータメモリ続
出回路53へ送る。エンベロープデータメモリ続出回路
53はこの音色ナンバーによってエンベロープデータメ
モリ54の中のPSまたはBのどのデータt−読出すか
を決定する。以下前述の方法と同様にデータ処理を行な
り。
On the other hand, for the percussion system and the plus system, the timbre number stored in the timbre number memory 520 is read out by the memory control circuit 55 and sent to the envelope data memory continuation circuit 53. The envelope data memory succession circuit 53 determines which data t-of PS or B in the envelope data memory 54 is to be read out based on this tone color number. The data is then processed in the same way as the method described above.

タブレットデータメモリ50内のKLはもし“1”でら
れば、たとえff、U3. PS、 BSが1”Kなる
ようにエンベロープデータ選択制御回路51に信号を送
夕、各信号と論理和をとるように働く。こ0ようにして
タブレットだけではなくニーレバーによっても減衰時間
を制御できる。
If KL in the tablet data memory 50 is "1", even if it is ff, U3. A signal is sent to the envelope data selection control circuit 51 so that PS and BS are 1"K, and it works to perform a logical sum with each signal. In this way, the decay time can be controlled not only by the tablet but also by the knee lever. .

まmlもしHAが@11で6ればびFと同様に処理を行
な−、加”であればエンベロープデータメモリ54内の
EFFECT OFFのデータをバッファメモリ61に
書き込む。これによって効果を付加するか否かを制御す
る。CBも同様である。SYが“1”の時バララフメモ
リ61ヘボリユーム値メモリ内の5YAT 。
If HA is @11 and 6, perform the same processing as F, and if it is +, write the EFFECT OFF data in the envelope data memory 54 to the buffer memory 61. This adds an effect. The same goes for CB. When SY is "1", 5YAT in the variable value memory 61 is set.

5YDT、 5YJL、 5YRTの各データを変換回
路59t′介し書込む。
Each data of 5YDT, 5YJL, and 5YRT is written through the conversion circuit 59t'.

次に第1図のエンベロープ発生回路170からフェーズ
データがメモリ制御回路55へ送られる。この7エーズ
データと実行制御回路40からの信号によってバッファ
メモリ61のアドレス指定が実行される。たとえば、ア
タックフェーズの時はアタックパラメータデータ、ディ
ケイフェーズの時はディケイパラメータデータのように
、バッフ1メモリ61内のデータが読み出され、データ
セレクタ57を介してエンベロープ発生回路170へ必
要とするデータが時分割的に送られろ。
Next, the phase data is sent from the envelope generation circuit 170 of FIG. 1 to the memory control circuit 55. Addressing of the buffer memory 61 is executed by this 7Aze data and a signal from the execution control circuit 40. For example, data in the buffer 1 memory 61 is read out, such as attack parameter data during the attack phase and decay parameter data during the decay phase, and the necessary data is sent to the envelope generation circuit 170 via the data selector 57. be sent in a time-sharing manner.

次に、発音可能チャンネル数以上に鍵盤が押されt場合
キーアサイナ130がこれを検出し、エンペロープ発生
回路170に接続されている4時記憶メモリ180から
各チャンネルのフェーズデータを読み出し、フェーズの
最も進んだチャンネルを検出し、そのチャンネルのエン
ベロープを計算スルタインングに同期して要求信号をエ
ンベロープデータ制御回路16G内のメモリ制御回路5
5へ送る。
Next, if the keyboard is pressed more than the number of channels that can be sounded, the key assigner 130 detects this, reads out the phase data of each channel from the 4 o'clock storage memory 180 connected to the envelope generation circuit 170, and selects the most advanced phase data. Detects the channel, calculates the envelope of that channel, and sends a request signal to the memory control circuit 5 in the envelope data control circuit 16G in synchronization with the sulting.
Send to 5.

メモリ制御回路55はデータセレクタ57へ高速パラメ
ータデータを選択するように信号を送る。このようにし
て、高速度で音の減衰が終了するようなパラメータデー
タをエンベローブ発生器17oへ送ることによってチャ
ンネルを早く解除できる。
Memory control circuit 55 sends a signal to data selector 57 to select high speed parameter data. In this way, the channel can be quickly released by sending parameter data such that the sound attenuation ends at a high speed to the envelope generator 17o.

次にラウドネス制御につ−て説明する。Next, loudness control will be explained.

エンベロープデータメモリ54の2ウドネスレペルデー
タは友とえは8ビツトであられされ、MSBをコントロ
ールビットとし下位の7ビツトをデータとし九時、この
コントロールビットが第s図<b>。
The two-tone level data in the envelope data memory 54 is composed of 8 bits each, with the MSB being a control bit and the lower 7 bits being data.

データ選択信号になり、下位7ビツトが2クドネスレベ
ルデータとなる。もし、このコントロールビットが“ぜ
の時、データ選択回路5Bはラウドネスレベルデータを
選択する。 次K、コン)a−ルビットが0の時、デー
タ選択回路38はラウドネスメモリ57の出力を選択す
る。2ウドネスメモリ37は第1図のキーアサイナ15
0からの周波数情報(あるiは押されてiる鍵盤情報で
もよ一ンと音色情報で読出される。この音色情報は九と
えは前述のコントロールビットが0の時そのデータの下
位の7ビツトに音色情報を記憶させておけば、音色情報
の2インはラウドネスレベルデータのラインと同一のも
ので構成で鷺る。
It becomes a data selection signal, and the lower 7 bits become 2nd level data. If this control bit is "0", the data selection circuit 5B selects the loudness level data. Next, when the control bit is 0, the data selection circuit 38 selects the output of the loudness memory 57. 2. The sound memory 37 is the key assigner 15 in FIG.
Frequency information from 0 (a certain i is the keyboard information that is pressed and i is read out as timbre information. This timbre information is 9, for example, when the aforementioned control bit is 0, the lower 7 of that data If the timbre information is stored in the bit, the 2nd input of the timbre information will consist of the same line as the loudness level data line.

なお、実施例ではバッフ7メモリ61から読出され之各
データはデータセレクタ57t−介し第5 ’IA (
a) +(6)におけるエンベロープ発生回路170へ
送られ、エンベロープ発生回路170においてADSR
パラメータデータ、ナスティーンレベ〃バ/)メータ、
  /Fラウドネスレベルデータ人力に対し前述のデー
タが分配されるわけであるが、ここで時分割的に送られ
て′f5た各データをラッチするラッチ回路が必要でめ
るが、不明M書および図面には記述されて鱒なり。
In the embodiment, each data read from the buffer 7 memory 61 is transferred to the fifth 'IA (
a) sent to the envelope generation circuit 170 at +(6), and ADSR in the envelope generation circuit 170;
Parameter data, Nasteen level bar/) meter,
/F loudness level data The aforementioned data is distributed to the human power, and a latch circuit is required to latch each data sent in a time-sharing manner. The drawing describes it as a trout.

以上説明し次ように、本発明によれば、エンベロープ波
形を既提案の速度パラメータを用−て表わし、これを記
憶手段に格納しておきこの速度パラメータを時分割に続
出し、エンベロープの立上りま次は立下5o形状を時分
割演算するものでるる。これによりエンベロープの形状
を決定する九めの多数のCB回路、 CR発振器、さら
にこれを改善する沈め提案され九前掲の累算器やクロッ
ク発生回路等の複雑な構成も不要となり、格段に簡単安
価な構成とすることができる。まm1時分割で演算され
る九め多くのエンベロープが発生でき、スライディング
7オルマyト用工ンベローフ発生も1つのエンペローブ
発生器により同時に発生できる。なおエンベロープデー
タはすべてデジタル制御されるから、集積回路化、小形
化に好適である。
As explained above and as follows, according to the present invention, the envelope waveform is expressed using the previously proposed velocity parameter, this is stored in the storage means, and this velocity parameter is sequentially displayed in a time-division manner to determine the rise of the envelope. The next step is to time-divisionally calculate the falling 5o shape. This eliminates the need for numerous CB circuits and CR oscillators that determine the shape of the envelope, as well as complex configurations such as the accumulators and clock generation circuits that were proposed to improve this, making it much simpler and cheaper. It can be configured as follows. It is possible to generate as many envelopes as possible, which are calculated in a time-division manner, and also to generate envelopes for sliding 7 orthogonals at the same time using one envelope generator. Note that since all envelope data is digitally controlled, it is suitable for integrated circuits and miniaturization.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用する電子楽器の概略説明図、第2
図は本発明を適用するエンペローブ発生器の原理説明図
、第5図(a) t (6)は不発qt−適用するエン
ベローブ発生器の具体例の説明図、第4図は本発明の要
部の構成を示す説明図、第5図(、)〜(#)は第4図
の構成の各メモリ内容の具体例を示し。 図中、40は実行制御回路、50はタブレットデータメ
モリ、51はエンベロープデータ選択制御回路、52は
9色ナンバーメモリ、53はエンベロープデータメそり
続出回路、54はエンベロープデータメモリ、55はメ
そす制御回路、56はエンベロープデータ制御メモリ、
57はデータセレクタ、58はボリウム値メモリ、59
は変換回路、60はデータセレクタ、61はバッフ7メ
モリ、160は工/ベロープ制御回路、17oはエンベ
ロープ発生回路を示す。 特許出願人株式会社河合楽器製作所 代理人 弁理士  1) 坂  善 重で \謁 J−べ Δへ へ 1 ol’lト
FIG. 1 is a schematic explanatory diagram of an electronic musical instrument to which the present invention is applied;
The figure is an explanatory diagram of the principle of an envelope generator to which the present invention is applied, FIG. 5(,) to (#) show specific examples of the contents of each memory in the configuration of FIG. 4. In the figure, 40 is an execution control circuit, 50 is a tablet data memory, 51 is an envelope data selection control circuit, 52 is a 9-color number memory, 53 is an envelope data memory successive circuit, 54 is an envelope data memory, and 55 is a memory. a control circuit; 56 is an envelope data control memory;
57 is a data selector, 58 is a volume value memory, 59
1 is a conversion circuit, 60 is a data selector, 61 is a buffer 7 memory, 160 is an envelope control circuit, and 17o is an envelope generation circuit. Patent applicant Kawai Musical Instruments Co., Ltd. Representative Patent attorney 1) Yoshishige Saka \ Audience J-BeΔhehe 1 ol'lt

Claims (2)

【特許請求の範囲】[Claims] (1)押鍵に応じ発生すべきエンベロープ波形を演算し
形成する電子楽器において、 発生されるエンベロープの時間を外部より変更制御する
操作子手段と、 該操作子手段からの出力を前記演算に使用される演算値
のビット数より少ないビット数の速度パラメータに変換
する第1の変換手段と、 該第1の変換手段からの速度パラメータを記憶する記憶
手段と、 該記憶手段から出力される前記速度パラメータを前記演
算に使用される演算値に変換する第2の変換手段と、 該第2の演算手段からの演算値に基きエンベロープ波形
を時分割で演算し形成することを特徴とする電子楽器。
(1) In an electronic musical instrument that calculates and forms an envelope waveform to be generated in response to a key press, an operator means for changing and controlling the time of the generated envelope from the outside, and an output from the operator means is used for the calculation. a first conversion means for converting the speed parameter into a speed parameter having a smaller number of bits than the number of bits of the calculated value; a storage means for storing the speed parameter from the first conversion means; and a speed parameter outputted from the storage means. An electronic musical instrument comprising: a second converting means for converting parameters into calculated values used in the calculation; and calculating and forming an envelope waveform in a time-sharing manner based on the calculated values from the second calculating means.
(2)前記第1の変換手段は各々異なる複数の変換特性
を有するものであり、楽音発生系列に応じ最適な変換特
性を選択し前記速度パラメータに変換する変換手段であ
ることを特徴とする特許請求の範囲第1項記載の電子楽
器。
(2) A patent characterized in that the first conversion means has a plurality of different conversion characteristics, and is a conversion means that selects an optimal conversion characteristic according to the musical tone generation sequence and converts it into the speed parameter. An electronic musical instrument according to claim 1.
JP62196698A 1987-08-06 1987-08-06 Electronic musical instrument Granted JPS6380297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62196698A JPS6380297A (en) 1987-08-06 1987-08-06 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62196698A JPS6380297A (en) 1987-08-06 1987-08-06 Electronic musical instrument

Publications (2)

Publication Number Publication Date
JPS6380297A true JPS6380297A (en) 1988-04-11
JPH052998B2 JPH052998B2 (en) 1993-01-13

Family

ID=16362100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62196698A Granted JPS6380297A (en) 1987-08-06 1987-08-06 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS6380297A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519756A (en) * 1991-06-29 1993-01-29 Kawai Musical Instr Mfg Co Ltd Envelope waveform generation device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52102710A (en) * 1976-02-25 1977-08-29 Nippon Gakki Seizo Kk Functional wave generator for electronic instrument
JPS5559496A (en) * 1978-10-28 1980-05-02 Nippon Musical Instruments Mfg Time function waveform generator
JPS5652800A (en) * 1979-10-05 1981-05-12 Nippon Musical Instruments Mfg Device for setting parameter information for electronic musical instrument

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52102710A (en) * 1976-02-25 1977-08-29 Nippon Gakki Seizo Kk Functional wave generator for electronic instrument
JPS5559496A (en) * 1978-10-28 1980-05-02 Nippon Musical Instruments Mfg Time function waveform generator
JPS5652800A (en) * 1979-10-05 1981-05-12 Nippon Musical Instruments Mfg Device for setting parameter information for electronic musical instrument

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519756A (en) * 1991-06-29 1993-01-29 Kawai Musical Instr Mfg Co Ltd Envelope waveform generation device

Also Published As

Publication number Publication date
JPH052998B2 (en) 1993-01-13

Similar Documents

Publication Publication Date Title
JPH04356098A (en) Envelope generator
CA2345316A1 (en) Automatic music generation procedure and system
JPS6116994B2 (en)
JPS6321911B2 (en)
JPS6380297A (en) Electronic musical instrument
JPH0746272B2 (en) Electronic musical instrument
JPH01198797A (en) Electronic musical instrument
US5665931A (en) Apparatus for and method of generating musical tones
JPH0422519B2 (en)
US4421003A (en) Envelope generator for electronic musical instruments
US5627334A (en) Apparatus for and method of generating musical tones
JPS6211357B2 (en)
JPH0235316B2 (en)
JP2861007B2 (en) Electronic musical instrument
JP2665326B2 (en) Electronic musical instrument
JPS6310836B2 (en)
JPS6380298A (en) Electronic musical instrument
JPH0423280B2 (en)
US4331058A (en) Adaptive accompaniment level in an electronic musical instrument
JP3261713B2 (en) Tone generator
JPH04174498A (en) Musical sound signal generating device
JP2561063B2 (en) Musical tone generator for electronic musical instruments
JP2621505B2 (en) Electronic musical instrument
JPH10143153A (en) Electronic musical instrument
JP2561065B2 (en) Musical tone generator for electronic musical instruments