JPS6378382A - Floppy disk controller - Google Patents

Floppy disk controller

Info

Publication number
JPS6378382A
JPS6378382A JP22086586A JP22086586A JPS6378382A JP S6378382 A JPS6378382 A JP S6378382A JP 22086586 A JP22086586 A JP 22086586A JP 22086586 A JP22086586 A JP 22086586A JP S6378382 A JPS6378382 A JP S6378382A
Authority
JP
Japan
Prior art keywords
pulse
head
time
floppy disk
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22086586A
Other languages
Japanese (ja)
Inventor
Fumihiko Nakazawa
文彦 中沢
Yoshio Okamoto
良夫 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22086586A priority Critical patent/JPS6378382A/en
Publication of JPS6378382A publication Critical patent/JPS6378382A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the occurrence of undesired noise by using a step rate of a step pulse to control a clock driving a step motor thereby moving a head and smoothing the movement of the head. CONSTITUTION:In order to read objective data from a floppy disk controller 1, when a step pulse is fed to a microprocessor 6 via a receiver 5 and a step signal corresponding to the step pulse is fed to a step motor driver 7 by the microprocessor 6. Then a step motor 8 is driven synchronously with the step signal. The step motor 8 and a head carriage 9 are connected mechanically and the carriage 9 is moved linearly so that the head comes on each track of the diskette corresponding to the drive of the step motor.

Description

【発明の詳細な説明】 〔概   要〕 フロッピーディスク装置のヘッドの移動にはステップレ
ートが用いられているが、移動のステップレートによっ
てキャリアの共振等が発生し、シーク時に不必要な音を
発生する。本発明はフロッピーディスク装置に加わるス
テップパルスのステップレートによってステンブモーク
を駆動するクロックを制御してヘッドを移動させるもの
である。
[Detailed Description of the Invention] [Summary] A step rate is used to move the head of a floppy disk device, but the step rate of movement causes carrier resonance, etc., which generates unnecessary noise during seek. do. In the present invention, the head is moved by controlling the clock that drives the stembmoke according to the step rate of the step pulse applied to the floppy disk device.

本発明によってヘッドの移動がスムーズで、不必要な音
の発生を防止したフロ・ッピーディスク制御装置が可能
となる。
The present invention makes it possible to provide a floppy disk control device in which the head moves smoothly and unnecessary noise is prevented.

〔産業上の利用分野〕[Industrial application field]

本発明はフロッピーディスク装置に係り、特にヘッドの
移動制御を行うフロッピーディスク制御装置に関する。
The present invention relates to a floppy disk device, and more particularly to a floppy disk control device that controls head movement.

1 〔従 来 技 術〕 フロッピーディスク装置は小容量の補助記憶装置である
が、安価で小型であるためパーツ、ナルコンピュータや
ワードプロセンサ等各種の装置に用いられている。
1 [Prior Art] Floppy disk devices are small-capacity auxiliary storage devices, and because they are inexpensive and small, they are used in various devices such as parts, null computers, and word processing sensors.

フロ・7ピーデイスク装置は一般的にディスケソ1− 
(記1.す媒体)を回転させ、同心円上に設定されたト
ランクにデータを記憶させている。データの読出しや害
込みは一般的にトランク単位や1−ラソり内に複数設け
られているセクタ単位で行われており、書込みや読出し
を行うため、ヘッドを移動させて、目的の1−ランクの
位置にセットしている。
Flo-7P disk devices are generally disks 1-
(Note 1. Medium) is rotated and data is stored in trunks set on concentric circles. Data reading and data corruption are generally performed in units of trunks or sectors provided within one rank. It is set in the position.

例えば目的のデータを記1.aシているトラック内のセ
クタを読出す時には、そのセクタが設けられているトラ
ックの位置にヘッドを移動した後読出しを行っている。
For example, write the desired data 1. When reading a sector in a track that is currently being read, the head is moved to the position of the track where the sector is located, and then reading is performed.

従来、前述したヘッドの移動には、1回転に対し4位相
を有するステップモータが用いられてお 。
Conventionally, a step motor having four phases per revolution has been used to move the above-mentioned head.

す、半回転すなわち2位相で例えば1トランク分移動す
るように回転を直線に変換してい7る。またリニアステ
ップモータである時には、2位相で1トラック分移動す
るように構成されている。
The rotation is converted into a straight line so that it moves, for example, one trunk in half a rotation, that is, in two phases. Further, when a linear step motor is used, it is configured to move by one track in two phases.

フロッピーディスク装置をコントロールするフロッピー
ディスクコントローラは前述したヘッドを移動させるた
めのステップパルスを発生する回路を有しており、目的
のトランクに移動させるためにその移動分のステップパ
ルスをフロッピーディスク装置に加えている。そして、
そのステップパルスに対応してヘッドを移動している。
The floppy disk controller that controls the floppy disk device has a circuit that generates the step pulse to move the head as described above, and applies the step pulse corresponding to the movement to the floppy disk device in order to move the head to the target trunk. ing. and,
The head is moved in response to the step pulse.

第7図(alは従来のフロンビーディスクセコのステッ
プパルスに対するステップ処理のフローチャートである
。1個のステップパルスが加わると、この処理をフロン
ビーディスク装置は実行する。
FIG. 7 (al) is a flowchart of step processing for step pulses of a conventional Fronby Disc Seco. When one step pulse is applied, the Fronby Disk device executes this process.

まず、第1内部ステップ処理320を行う。前述したよ
うに一般的に1トラック分移動させるために、ステ・ン
プモータは2位相分回転させなげればならない。この2
位相分の1位相をドライブするのが、第1内部ステップ
320である。この処理によってステップ320は1位
相回転する。
First, first internal step processing 320 is performed. As mentioned above, generally in order to move one track, the step motor must be rotated by two phases. This 2
The first internal step 320 drives one phase. This process rotates step 320 by one phase.

モータは一般的に慣性を有しており、1位相を移動させ
る場合にもその1位相回転するための時間を必要とする
。この時間を設ける即ち次の1位相回転させる前に必要
な時間を設定するのがタイマー(T3)設定処理321
である。この処理によって設定した時間分、待機状態と
なり、その後第2内部ステップ処理S22を行う。この
処理S22によって、次の位相回転が行なわれ、第1内
部ステップ処理S20、第2内部ステップ処理S22で
目的の回転すなわち2回転モータが回ることになる。こ
の処理S22が終了すると次にはタイ11オーバ割込設
定処理S23を行うとともに1個のステップパルスに対
するステップ処理を終了する。
Motors generally have inertia and require time to rotate one phase even when moving one phase. The timer (T3) setting process 321 sets this time, that is, sets the time required before rotating the next one phase.
It is. Through this process, the device enters a standby state for the set time, and then the second internal step process S22 is performed. Through this process S22, the next phase rotation is performed, and the target rotation, that is, the motor rotates two revolutions, in the first internal step process S20 and the second internal step process S22. When this process S22 is finished, next, a tie 11 over interrupt setting process S23 is performed and the step process for one step pulse is finished.

クイムオーバ割込設定処理S23は、次にパルスが連続
して加わらない時にパルスモータへの通電を停止するた
めの割込設定処理である。例えば次に再度ステップパル
スが加わった時には前述した処理が再度なされ、連続し
た回転となるとともに再度タイムオーバ割込設定処理S
23し、割込み時間が処理S23で再度設定される。す
なわち割込み時間が更新される。逆に、次のステップパ
ルスが加わらなくなると、特定時間後にタイムオーバ割
込処理が割込みによって駆動されて、実行する(第7図
(b))。この割込みによってステップモータの電源オ
フ処理S24が実行し、ステップモータへの通電をオフ
とする。
The quit over interrupt setting process S23 is an interrupt setting process for stopping energization to the pulse motor when pulses are not continuously applied next time. For example, when a step pulse is applied again next time, the above-mentioned process is performed again, and the rotation becomes continuous, and the time-over interrupt setting process S
23, and the interrupt time is set again in step S23. That is, the interrupt time is updated. Conversely, when the next step pulse is no longer applied, the time-over interrupt process is driven by the interrupt and executed after a specific time (FIG. 7(b)). Due to this interruption, step motor power-off processing S24 is executed, and the power supply to the step motor is turned off.

ステップモータは静止トルクが大きく、通電していなく
てもその位置を確保する。例えば、目的の位置にヘッド
が設定され安定した状態からデータの読出しや書込みが
なされるが、この時に常に通電する必要はない。よって
この電源のオフによってステップモータの発熱や電力の
効率を上げることができる。
Step motors have a large static torque and maintain their position even when not energized. For example, the head is set at a target position and data is read or written from a stable state, but it is not necessary to always apply electricity at this time. Therefore, by turning off the power, it is possible to increase heat generation and power efficiency of the step motor.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前述したフロッピーディスク装置のステップ処理におい
て、第1内部ステップ処理S20と第2内部ステップ処
理S22の間で行なわれ、それらの処理の間に特定時間
設けるための処理S21での時間設定は、モータの回転
速度によって決定される。すなわち、ステップモータが
次の位相位置まで回転するに必要とする時間例えば1.
5 m5ecに設定される。
In the step process of the floppy disk device described above, the time setting in process S21 is performed between the first internal step process S20 and the second internal step process S22, and provides a specific time between these processes. Determined by rotation speed. That is, the time required for the step motor to rotate to the next phase position, for example 1.
5 m5ec.

一方、フロンビーディスクコントローラは、与える設定
条件により、速いパルスレートのステップパルスを発生
したり、遅いパルスレートのステップパルスを発生した
りする。
On the other hand, the Frembie disk controller generates step pulses with a fast pulse rate or step pulses with a slow pulse rate depending on the setting conditions given.

m811ffl(a)は従来の遅いステンプレート時の
ヘッドの送り量と時間の関係図、第8図(b)は速いス
テツブレート時の送り量と時間の関係図である。尚、第
8図(al、 (b)において横軸は時間であるが目盛
は、ステップパルスが加わった時を表わしている。
m811ffl(a) is a diagram showing the relationship between the head feed amount and time during the conventional slow template, and FIG. 8(b) is a diagram showing the relationship between the feed amount and time during the fast template rate. In FIG. 8(al) and (b), the horizontal axis represents time, and the scale represents the time when the step pulse is applied.

第8図(blからも明確なように、速いパルスレートの
ステップパルスが加わった時には、ヘッドの送り皿は直
線的に順次変化している。すなわちスムーズに移動して
いる。これはフロッピーディスク装置が高速で移動でき
るように前述した第7図(alの処理S21において1
.5 m5ecと設定したから。
As is clear from Fig. 8 (bl), when a step pulse with a fast pulse rate is applied, the head feed plate changes linearly and sequentially. In other words, it moves smoothly. This is a floppy disk device. 1 in step S21 of FIG. 7 (al) described above so that the
.. Because I set it as 5 m5ec.

である。一方、第8図(alに示すように遅いステップ
レートのステップパルスが加わった時には1ステツプパ
ルスに対する移動が高速でなされるため、次のステップ
パルスが加わる前に充分に目的の位相位置まで移動して
しまい、次のステップパルスがくるまでその位置に留ま
ってしまう。すなわち、回転、停止が繰り返される。こ
の移動は遅いステップレートに同期して行われるため、
フロッピーディスク装置としての機能に問題は発生しな
いが、回転開始や、回転停止時にヘッドやヘッドキャリ
アが個々の共振周波数で共振してしまう問題を有してい
た。すなわち、同重云がスムーズでないために不必要な
音を発生してしまっていた。
It is. On the other hand, when a step pulse with a slow step rate is applied as shown in FIG. This causes the motor to remain in that position until the next step pulse arrives.In other words, it rotates and stops repeatedly.This movement is synchronized with a slow step rate, so
Although there was no problem with its function as a floppy disk device, there was a problem in that the head and head carrier resonated at their respective resonance frequencies when starting or stopping rotation. In other words, unnecessary sound was generated because the same weight was not smooth.

本発明は上記従来の欠点に迄み、速いステンプレ−1・
でもまた遅いステップレートでもスムーズにヘッドの移
動を行い、不必要な音の発生を防止したフロッピーディ
スクの制御装置を提供することを目的とする。
The present invention overcomes the above-mentioned conventional drawbacks by providing a fast template.
However, another object of the present invention is to provide a floppy disk control device that moves the head smoothly even at a slow step rate and prevents the generation of unnecessary sounds.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の機能ブロック図である。 FIG. 1 is a functional block diagram of the present invention.

1はフロッピーディスクのコン1−ローラでアリ、ステ
ップパルスを発生するとともにデータの読出しや書込み
の制御信号を発生し、フロッピーディスク装置を駆動す
る。2はフロッピーディスクコントローラ1からのステ
ップパルスが加わるステップレート判別手段であり、加
わるステップパルスレートが高速であるか低速であるか
を判別し、そのステップレートに対応したステップモー
タ用のドライブ信号を発生する。3はステップレート判
別手段2のドライブ信号が加わるヘッド移動手段であり
、ドラ・イブ信号によってステップモータを駆動する。
Reference numeral 1 denotes a floppy disk controller 1, which generates step pulses and data read/write control signals to drive the floppy disk device. 2 is a step rate determining means to which the step pulse from the floppy disk controller 1 is applied, which determines whether the applied step pulse rate is high or low, and generates a drive signal for the step motor corresponding to the step rate. do. 3 is a head moving means to which a drive signal from the step rate determining means 2 is applied, and the step motor is driven by the drive signal.

〔作   用〕[For production]

フロッピーディスクコントローラ1からは速いステンプ
レ−1−のステップパルスや遅いステップレートのステ
ップパルスが加わるが、ステンプレ−1−判別手段2で
そのステップパルスが速いパルスレートであるか遅いパ
ルスレートであるかを判別して、その結果でヘッド移動
手段にドライブ信号を加える。これにより、ステップモ
ータの駆動は速いステップレートの場合には速い位相回
転でドライブされ、遅いステップレートの場合には遅い
位相回転でドライブされ、速いステップレートでも遅い
ステップレートでも共にそのステップレートに対応した
回転となり、スムーズな回転が確保される。
The floppy disk controller 1 applies a step pulse with a fast step rate or a step pulse with a slow step rate, but the step pulse with a fast step rate or a slow rate is determined by the step pulse with a fast pulse rate or a slow pulse rate with the step pulse with a slow step rate. A drive signal is applied to the head moving means based on the determination result. As a result, the step motor is driven with a fast phase rotation when the step rate is fast, and with a slow phase rotation when the step rate is slow, and both fast and slow step rates correspond to that step rate. This ensures smooth rotation.

〔実  施  例〕〔Example〕

以下、図面を用いて本発明の詳細な説明する。 Hereinafter, the present invention will be explained in detail using the drawings.

第2図は本発明の実施例の構成図である。FIG. 2 is a block diagram of an embodiment of the present invention.

フロッピーディスクコントローラ1はフロ・7ピーデ、
イスク装置4を制御し、データの害込みや読出し7を行
う回路である。当然ながら、この書込みや読出しに関す
る制御信号がこのフロッピーディスクコントローラ1よ
りフロッピーディスク装置4に加わっている。この制御
信号はフロッピーディスク装置4内のレシーバ5を介し
てマイクロプロセッサ6に加わる。レシーバ5はフロッ
ピーディスクコントローラエから加わる前述の信号を取
込むか否か等の制御を行う回路であり、フロンピーディ
スクコントローラ1から加わるドライブセレクト信号が
、あらかじめ設定されているj直と一致した時に、加わ
る制御信号を取込みマイクロプロセッサ6に出力する。
Floppy disk controller 1 is Flo-7Pide,
This is a circuit that controls the disk device 4 and performs data corruption and reading 7. Naturally, control signals related to writing and reading are applied from the floppy disk controller 1 to the floppy disk device 4. This control signal is applied to the microprocessor 6 via the receiver 5 in the floppy disk device 4. The receiver 5 is a circuit that controls whether or not to receive the above-mentioned signal applied from the floppy disk controller 1, and when the drive select signal applied from the floppy disk controller 1 matches the preset j position, , takes in the applied control signals and outputs them to the microprocessor 6.

マイクロプロセッサ6はレシーバ5を介して加わる制御
信号によって各種の制御を行う回路であり、図示しない
が制御を行うためのプログラムがi&納されているリー
ドオンリメモリ (ROM)やi&述するステップモー
タドライバ゛等に信し−を出力するための入出力回路更
には前述のプログラムで使用するワークエリア用のラン
ダムアクセスメモリ (RAM)等を有している。そし
てこの制御プログラムによって目的とするトラックへの
ヘッドの移動、読出し、書込み更には外部回路へのデー
タの入出力等を行う。第2図の本発明の実施例の構成図
は、本発明に係るステップモータの回路について記しで
あるが、他の書込みや読出しの回路は本発明とは直接関
係しないので、説明の簡明化、“のため、はぶいである
The microprocessor 6 is a circuit that performs various controls using control signals applied via the receiver 5, and includes a read-only memory (ROM) (not shown) in which a program for performing control is stored, and a step motor driver (described below). It also has an input/output circuit for outputting signals to, etc., and a random access memory (RAM) for a work area used in the above-mentioned program. This control program performs operations such as moving the head to a target track, reading and writing data, and inputting and outputting data to an external circuit. The configuration diagram of the embodiment of the present invention shown in FIG. 2 describes the step motor circuit according to the present invention, but other write and read circuits are not directly related to the present invention, so for the sake of simplification of explanation, “Because of this, it is dangerous.

フロッピーディスクコントローラ1から目的のデータを
読出すため、レシーバ5を介してマイクロプロセッサ6
にステップパルスが加わった時には、マイクロプロセッ
サ6はそのステップパルスに対応したステップ信号をス
テップモータドライハフに加える。そしてステップモー
タドライバ7はそのステップ信号に同期してステップモ
ータ8をドライブし、回転させる。図示しないがステッ
プモータ8とヘッドキャリッジ9 (ヘッドが設置され
ている)とは機械的に接続されており、ステップモータ
の回転に対応してキャリフジ9がディスケット内の各ト
ラック上にヘッドがくるように直線移動する。
In order to read the desired data from the floppy disk controller 1, the microprocessor 6 is sent via the receiver 5.
When a step pulse is applied to the microprocessor 6, the microprocessor 6 applies a step signal corresponding to the step pulse to the step motor dry half. The step motor driver 7 drives and rotates the step motor 8 in synchronization with the step signal. Although not shown, the step motor 8 and the head carriage 9 (on which the head is installed) are mechanically connected, and the carriage 9 moves the head over each track in the diskette in response to the rotation of the step motor. move in a straight line.

本発明は前述のヘッドの移動に係る発明である。The present invention relates to the movement of the head described above.

第3図(al、 (blはマイクロプロセッサ6のステ
ップパルスが加わった時の処理のフローチャートである
。本発明の実施例においてはステップパルスすなわち1
トラック分ヘッドを移動する為のパルスに対し2種類の
移動制御を行う。叩ち5LOWモードとFASTモード
での制御を行う(SLOWモードは遅いステップパルス
に対するステップモータの回転、FASTモードは速い
ステップパルスに対するモータの回転を制御するモード
である)。
FIG. 3 (al, (bl) is a flowchart of processing when a step pulse of the microprocessor 6 is applied. In the embodiment of the present invention, the step pulse, that is, 1
Two types of movement control are performed on pulses for moving the head by a track. Hit 5 Control is performed in LOW mode and FAST mode (SLOW mode is a mode that controls the rotation of the step motor in response to slow step pulses, and FAST mode is a mode that controls rotation of the motor in response to fast step pulses).

まず、ステップパルスが加わると、現在5LOWモード
でのパルスモータの制御であるかを判別する処理S1を
行う。5LOWモードである時には、前回のステップパ
ルスが加わってから、T1時間経過したか否かの判別S
2を行う(尚、第1回目のパルスが加わった時には5L
OWモードに設定されており、更にT1時間経過したと
判別する)。
First, when a step pulse is applied, processing S1 is performed to determine whether the pulse motor is currently being controlled in the 5LOW mode. When in the 5LOW mode, it is determined whether or not T1 time has elapsed since the previous step pulse was applied.
2 (When the first pulse is applied, 5L
OW mode is set, and it is determined that T1 time has elapsed).

この判別においてT1時間経過している時には5LOW
モードであるので5LOWモード設定処理S3を行う。
In this judgment, if T1 time has passed, 5LOW
mode, the 5LOW mode setting process S3 is performed.

そして遅い回転を行う処理84〜S6を行う。Then, processes 84 to S6 for performing slow rotation are performed.

本発明の実施例においては、4位相で1回転であり、2
回転で1トラック分移動するように構成されているので
、ますはA回転するため、1位相分回転させる第1内部
ステップ処理S4を行う。
In the embodiment of the present invention, there are 4 phases and 1 rotation, and 2
Since the square is configured to move by one track by rotation, the square rotates by A, so a first internal step process S4 is performed to rotate it by one phase.

第4図は本発明の実施例におけるパルスモータの位相と
電流方向の関係図である。隘1〜隘4はコイルを表わし
、φA〜φBは位相を表わしている。そして、各位相時
に流れる電流方向を“+”と“−”で表わしている。そ
して位相φΔ〜φDに対する電流を順次流すことによっ
てパルスモータが1回転するため、位相をφD〜φAの
順に駆動することによってパルスモータは逆回転となる
FIG. 4 is a diagram showing the relationship between the phase and current direction of the pulse motor in the embodiment of the present invention. Dimensions 1 to 4 represent coils, and φA to φB represent phases. The direction of current flowing during each phase is represented by "+" and "-". Since the pulse motor rotates once by sequentially flowing the currents for the phases φΔ to φD, the pulse motor rotates in the reverse direction by driving the phases in the order of φD to φA.

例えば正転であり、現在のパルスモータが位相φBの位
置であるならば、前述の第1の内部ステップS4におい
て位相φCでドライブすることによってパルスモータ8
は2回転を開始する。モータは慣性を有しており、この
処理S4の後にはタイマーをT2時間に設定する処理S
5を行い、この72時間終了まで待機状態とする。そし
て、T2時間経た後に第2内部ステップS6によって次
の位相例えば位相φDでパルスモータをドライブする。
For example, if the rotation is normal and the current pulse motor is at the position of phase φB, the pulse motor 8 is driven at phase φC in the first internal step S4 described above.
starts two rotations. The motor has inertia, and after this process S4, a process S is performed to set the timer to time T2.
Step 5 will be performed, and the device will be in a standby state until the end of this 72 hours. After time T2 has elapsed, the pulse motor is driven at the next phase, for example, phase φD, in a second internal step S6.

これによってパルスモータはA回転する。前述したT2
時間とは例えば3m秒である。即ち、5LOWモードの
時には第1回目のドライブと第2回目のドライブの間に
3m秒の間隔が存在することとなる。そして、次にはタ
イマー設定とタイムオーバ割込設定処理S7を行う。タ
イマー設定処理は次に加わるステップパルスの時間を設
定する処理であり、またタイムオーバ割込設定処理は次
にステップパルスが加わらなかった時に設定やステップ
モータの電源をオフするための割込みを発生する処理で
ある。そしてこの処理で1回のステップパルスが加わっ
た時の処理を終了する。
This causes the pulse motor to rotate A. T2 mentioned above
The time is, for example, 3 msec. That is, in the 5LOW mode, there is an interval of 3 msec between the first drive and the second drive. Then, timer setting and time-over interrupt setting processing S7 is performed. The timer setting process is a process that sets the time for the next step pulse to be applied, and the time-over interrupt setting process generates an interrupt to set or turn off the step motor power when the next step pulse is not applied. It is processing. In this process, the process when one step pulse is applied ends.

例えば第5図fb)に示すように遅いステップパルスS
PSが順次加わった時には、第1内部ステップ処理S4
(位相φC)が、パルスが加わった時とほぼ同時になさ
れ、その後T2秒経た後に第2ステツプ処理36(位相
φB)がなされる。そして次のステップパルスが加わっ
た時には、判別S2でT1時間後であるか否かを判別す
るが、遅いステップレートであるので、T1時間経過と
なって次の第1内部ステップ処理34(位相φA)を行
う。これを順次繰り返すことによって位相φC9φB、
φA、φD、φC・・・なる駆動がなされる。
For example, as shown in Fig. 5 fb), a slow step pulse S
When PSs are added sequentially, the first internal step process S4
(phase φC) is performed almost at the same time as the pulse is applied, and after T2 seconds have elapsed, the second step processing 36 (phase φB) is performed. When the next step pulse is applied, it is determined in determination S2 whether or not time T1 has elapsed; however, since the step rate is slow, the next first internal step process 34 (phase φA )I do. By sequentially repeating this, the phase φC9φB,
φA, φD, φC, . . . are driven.

一方、速いステップの時は、前述とは異なる動作をする
。第1番目のステップパルスが入力した時には前述した
と同様に処理$1〜S6を行う。
On the other hand, when the step is fast, the operation is different from that described above. When the first step pulse is input, processes $1 to S6 are performed in the same manner as described above.

なぜならば1番目のステップパルスではそのステップパ
ルスが速く加わるか遅く加わるかが不明であるからであ
る。そして次のステップパルスが加わった時には、速い
がゆえに、特定時開存さないで加わるので、その時間は
T1時間内となり、判別処理S2で分岐(N)する。
This is because for the first step pulse, it is unclear whether the step pulse is applied quickly or slowly. Then, when the next step pulse is applied, because it is fast, it is applied without patency at the specific time, so the time is within time T1, and the process branches (N) in the determination process S2.

そして、次にはT5時間経過したか否かの判別S8を行
う。すなわち、第1番目のステップパルスに対して駆動
した第2内部ステップS6の後に設定した時からT5時
間経過したか否かを判別するのである。T5時間は本発
明の実施例におけるステップモータの最小の1位相駆動
に対する応答時間である。このため、T5時間経過して
いない(N)時には次の駆動は行ってはならないので、
再度この判別を繰り返す。そしてT5時間経過した時(
Y)には、次にはFASTモードの設定処理S9を行う
。この処理によってFASTモードの設定となる。
Next, a determination S8 is made as to whether or not the time T5 has elapsed. That is, it is determined whether time T5 has elapsed since the time set after the second internal step S6 driven in response to the first step pulse. The T5 time is the minimum response time for one-phase driving of the step motor in the embodiment of the present invention. Therefore, the next drive must not be performed when the T5 time has not elapsed (N).
Repeat this determination again. And when T5 hours have passed (
For Y), next, FAST mode setting processing S9 is performed. This process sets the FAST mode.

次には、第1内部ステップSIO、タイマー設定(T3
)処理S11、第2内部ステップ処理S12を行う。尚
、第1内部ステ・ノブ処理並びに第2内部ステップ処理
は前述した処理34.S6と同じである。そして、異な
る点はタイマー設定処理S11における設定時間が異な
る点である。時間T2は3m秒であったが、FASTモ
ードにおいては1.5m秒の設定となる。すなわち、第
1内部ステップ処理と第2内部ステップ処理の間には1
.5m秒の間隔が存在する。そして、第2内部ステンプ
312の後は前述した処理S7を実行して本処理を終了
する。次のステップパルス(3番目)以後からは判別$
1で5LOWモードでない(N)と判別し、更に前回で
速いモードの駆動がなされているためT5経過となって
ステップパルスが加わったとほぼ同時に第1内部ステッ
プ処理$10によって位相回転(騒回転)を行い、1.
5m秒後に次の位相回転(Z回転)として処理S7を順
次繰り返す。
Next, the first internal step SIO, timer setting (T3
) Processing S11 and second internal step processing S12 are performed. Note that the first internal step knob process and the second internal step process are the same as the process 34. It is the same as S6. The difference is that the setting time in the timer setting process S11 is different. Although the time T2 was 3 msec, it is set to 1.5 msec in FAST mode. That is, there is 1 between the first internal step processing and the second internal step processing.
.. There is an interval of 5 msec. After the second internal step 312, the above-mentioned process S7 is executed and the present process ends. Discrimination from the next step pulse (3rd) onwards $
1, it is determined that it is not in the 5LOW mode (N), and since the previous drive was in a fast mode, T5 has passed and the step pulse is added, and almost at the same time, the first internal step process $10 causes phase rotation (rotation). 1.
After 5 milliseconds, the process S7 is sequentially repeated as the next phase rotation (Z rotation).

第5図(a)は本発明の実施例のFASTモード時のク
イムチャー1・である。前述したように第1回目の速い
ステップパルスSPFによって位相回転がなされ、・更
にT2時間経て次の位相回転が行われる。そして次のス
テップパルスが速(入力するので、第2番目の位相回転
よりT5秒後まで待って次の位相回転さらには1.5m
秒後に次の位相回転を行う。更に、次からは1個のステ
ップパルスが加わる度に1位相回転と1.5m秒後の位
相回転を繰り返す。この繰り返しは前述した5LOWモ
ードと同様に位相φC9φB、φA、φD、・・・と繰
り返される。尚、位相φC0φB、φA。
FIG. 5(a) shows the quimature 1 in the FAST mode according to the embodiment of the present invention. As described above, the phase rotation is performed by the first fast step pulse SPF, and the next phase rotation is performed after a further time T2. Then, the next step pulse is input at a speed (input), so wait until T5 seconds after the second phase rotation and start the next phase rotation by 1.5 m.
Perform the next phase rotation after a second. Furthermore, from now on, each time one step pulse is applied, one phase rotation and the phase rotation after 1.5 msec are repeated. This repetition is repeated as the phases φC9φB, φA, φD, . . . in the same manner as in the 5LOW mode described above. Note that the phases φC0φB, φA.

φDは逆回転の場合であり、逆転の場合にはこの逆の位
相での駆動となる。
φD is in the case of reverse rotation, and in the case of reverse rotation, it is driven in the opposite phase.

第3図(a)のステップ処理の最終処理S7でタイムオ
ーバ割込設定を行っている。このタイムオーバ割込設定
はステップパルスが加わらなくなってから特定時間径た
時は1回の連続したヘッド移動が終了し、例えば書込み
や読出し等を行なっている時や、それらの処理が終了し
た時であるので、本発明の実施例においてはモードを5
LOWモードとし更にステ・ノブモータの駆動を停止す
る処理を行う。この処理は処理S27において割込設定
がなされているので、第2ステップ処理S、6.S12
を行った後TX時間経過時に割込みが発生し、その割込
処理すなわちタイムオーバ処理によって止する5LOW
モードの設定処理S13、次にはステップモータの電源
オフ処理S14を行う。これによって第5図(a)、 
(blに示すように最終の第2内部ステップ処理からT
X時間例えば20m秒後にステップモータの電源がオフ
(OFF)となる。
In the final step S7 of the step process in FIG. 3(a), a time-over interrupt is set. This time-over interrupt setting occurs when one continuous head movement is completed when a specific time has elapsed since step pulses are no longer applied, for example, when writing or reading is being performed, or when such processing is completed. Therefore, in the embodiment of the present invention, the mode is set to 5.
The mode is set to LOW, and the drive of the steering knob motor is stopped. Since this process is set to interrupt in process S27, the second step process S, 6. S12
An interrupt occurs when the TX time elapses after performing 5LOW, which is stopped by the interrupt processing, that is, the time over processing.
A mode setting process S13 is performed, and then a step motor power-off process S14 is performed. As a result, Fig. 5(a),
(As shown in bl, from the final second internal step processing to T
After X time, for example, 20 milliseconds, the power to the step motor is turned off.

第6図(a)、 (b)は5LOWモード並びにFAS
Tモード時の送り量と時間の関係図である。第8図と比
較した場合FASTモード時は同じであるが、5LOW
モ一ド時における送り量はスムーズに変化している(尚
、時間軸のきざみ印はステップパルスが加わった時を表
わしている)。
Figures 6(a) and (b) show 5LOW mode and FAS
It is a relationship diagram of the feed amount and time in T mode. When compared with Fig. 8, it is the same in FAST mode, but 5LOW
The feed amount when in mode changes smoothly (note that the tick marks on the time axis indicate when a step pulse is applied).

以上、本発明の実施例を用いて、本発明の詳細な説明し
た。本発明の実施例においては、ステップパルスの回転
におけるヘッドの移動は2位相で 、1トラック分移動
するが、これに限らず3位相や4位相等多くの位相回転
によって1トランク分移動する場合にも同様に可能であ
り、この場合には更にスムーズなヘッドの移動が可能と
なる。
The present invention has been described in detail above using examples of the present invention. In the embodiment of the present invention, the head moves in two phases during the rotation of the step pulse, and moves by one track. However, the head is not limited to this, and may move by one trunk by many phase rotations such as three or four phases. It is also possible to move the head even more smoothly in this case.

〔発明の効果〕〔Effect of the invention〕

以上、述べたように本発明は加わるステップパルスの間
隔(ステップレート)を判別し、その結果によってパル
スモータを駆動しているので、速いステップレートでも
また遅いステップレートでも一連の移動に対しステップ
レートの回転、停止を繰り返すことがなく、本発明によ
れば、速いステップレートでもまた遅いステップレート
でもスムーズにヘッドの移動を行い、不必要な音の発生
を防止したフロッピーディスクの制御装置を得ることが
できる。
As described above, the present invention determines the interval (step rate) between applied step pulses and drives the pulse motor based on the result. Therefore, whether the step rate is fast or slow, the step rate is To provide a floppy disk control device that does not repeat rotation and stop, moves the head smoothly at both fast and slow step rates, and prevents generation of unnecessary sounds. Can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の機能ブロック図、 第2図は本発明の実施例の構成図、 第3図(alは本発明の実施例のステップ処理のフロー
チャート、 第3図(b)は本発明の実施例のタイムオーバ処理のフ
ローチャート、 第4図は位相と電流方向の関係図、 第5図(alはFASTモード時のタイミングチャート
、 第5図(b)は5LOWモ一ド時のタイミング、第6図
(a)は5LOWモ一ド時の送り量と時間の関係図、 第6図(b)はFASTモード時の送り量と時間の関係
図、 第7図(alは従来のステップ処理のフローチャート、 第7図(b)は従来のタイムオーバ処理のフローチャー
ト、 第8図(a)は遅いステップレート時の送り量と時間の
関係図、 第8図(blは速いステップレート時の送り量と時間の
関係図である。 1・・・フロンピーディスクコントローラ、2・・・ス
テップレート判別手段、 3・・・ヘッド移動手段。
Figure 1 is a functional block diagram of the present invention; Figure 2 is a configuration diagram of an embodiment of the present invention; Figure 3 (al is a flowchart of step processing in the embodiment of the present invention; Flowchart of time-over processing in the embodiment, Fig. 4 is a diagram of the relationship between phase and current direction, Fig. 5 (al is a timing chart in FAST mode, Fig. 5(b) is a timing chart in 5LOW mode, Figure 6 (a) is a relationship diagram between feed amount and time in 5LOW mode, Figure 6 (b) is a relationship diagram between feed amount and time in FAST mode, Figure 7 (al is conventional step processing Figure 7(b) is a flowchart of conventional time-over processing, Figure 8(a) is a diagram of the relationship between feed amount and time at a slow step rate, Figure 8 (bl is a flowchart at a fast step rate). It is a relationship diagram between amount and time. 1... Floppy disk controller, 2... Step rate determining means, 3... Head moving means.

Claims (1)

【特許請求の範囲】[Claims] フロッピーディスクコントローラ(1)より加わるヘッ
ド移動パルスの時間間隔が短いか長いかを判別するステ
ップレート判別手段(2)と、該判別手段の結果によっ
て、ヘッドを移動するステップモータの駆動クロックを
制御してヘッドを移動するヘッド移動手段(3)とより
成ることを特徴としたフロッピーディスク制御装置。
A step rate determining means (2) for determining whether the time interval of head movement pulses applied from a floppy disk controller (1) is short or long, and a drive clock of a step motor for moving the head is controlled based on the result of the determining means. A floppy disk control device comprising: a head moving means (3) for moving the head.
JP22086586A 1986-09-20 1986-09-20 Floppy disk controller Pending JPS6378382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22086586A JPS6378382A (en) 1986-09-20 1986-09-20 Floppy disk controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22086586A JPS6378382A (en) 1986-09-20 1986-09-20 Floppy disk controller

Publications (1)

Publication Number Publication Date
JPS6378382A true JPS6378382A (en) 1988-04-08

Family

ID=16757755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22086586A Pending JPS6378382A (en) 1986-09-20 1986-09-20 Floppy disk controller

Country Status (1)

Country Link
JP (1) JPS6378382A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150061556A (en) * 2013-11-27 2015-06-04 (주)제이티 Device handler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150061556A (en) * 2013-11-27 2015-06-04 (주)제이티 Device handler

Similar Documents

Publication Publication Date Title
US5041773A (en) Drive circuit for stepping motor
JPS5916292B2 (en) Spindle control method
US6198591B1 (en) Multi-task operating system for a disc drive
JPS6378382A (en) Floppy disk controller
JP2604982B2 (en) Synchronous control system
JPS58164062A (en) Magnetic disk device
KR910003163B1 (en) Floppy disc controll device
JPH0755719Y2 (en) Runout correction device in disk device
JP2586017B2 (en) Magnetic disk drive
JPS6052973A (en) Magnetic recording and reproducing device
JP2572378B2 (en) Drive control method of stepping motor
JPS6295701A (en) Recording or reproducing device
JP2881059B2 (en) Driving method of stepping motor for disk drive
JP2000100093A (en) Method and device for controlling voice control motor in hard disk drive
JPS6386169A (en) Magnetic disk controller
JPH0310558Y2 (en)
JPH01207807A (en) Method for controlling speed
JPS6350985A (en) Head positioning mechanism for magnetic disk device
JPS6295995A (en) Access control method for disk drive
JPH02292783A (en) Magnetic head positioning control method
JPS63129567A (en) Flexible disk driving device
JPH0536223A (en) System for writing servo track of magnetic disk device
JPH0480297U (en)
JPS63107499A (en) Controller for stepping motor
JPH05325401A (en) Magnetic disk device