JPS6373904U - - Google Patents
Info
- Publication number
- JPS6373904U JPS6373904U JP16845486U JP16845486U JPS6373904U JP S6373904 U JPS6373904 U JP S6373904U JP 16845486 U JP16845486 U JP 16845486U JP 16845486 U JP16845486 U JP 16845486U JP S6373904 U JPS6373904 U JP S6373904U
- Authority
- JP
- Japan
- Prior art keywords
- connection terminals
- exposed
- exterior
- adjust
- adjusted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
第１図は本考案の一実施例の構成図、第２図は
本考案の他の実施例の構成図である。 １……外部リード端子、２……抵抗、３……抵
抗ユニツト、４……外装、５，６……要求する抵
抗値の両端のポイント、７……外装前にトリミン
グする抵抗。
本考案の他の実施例の構成図である。 １……外部リード端子、２……抵抗、３……抵
抗ユニツト、４……外装、５，６……要求する抵
抗値の両端のポイント、７……外装前にトリミン
グする抵抗。
Claims (1)
- それぞれ規定値に調整された複数個の抵抗ユニ
ツトがその接続端子が外部に露出するよう外装一
体化され、前記露出した接続端子が適宜外部リー
ドにより接続され精度の高い抵抗値調整がされて
いることを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16845486U JPS6373904U (ja) | 1986-10-31 | 1986-10-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16845486U JPS6373904U (ja) | 1986-10-31 | 1986-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373904U true JPS6373904U (ja) | 1988-05-17 |
Family
ID=31101345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16845486U Pending JPS6373904U (ja) | 1986-10-31 | 1986-10-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373904U (ja) |
-
1986
- 1986-10-31 JP JP16845486U patent/JPS6373904U/ja active Pending