JPS61114735U - - Google Patents
Info
- Publication number
- JPS61114735U JPS61114735U JP19896584U JP19896584U JPS61114735U JP S61114735 U JPS61114735 U JP S61114735U JP 19896584 U JP19896584 U JP 19896584U JP 19896584 U JP19896584 U JP 19896584U JP S61114735 U JPS61114735 U JP S61114735U
- Authority
- JP
- Japan
- Prior art keywords
- switch
- resistor
- utility
- scope
- registration request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Slide Switches (AREA)
Description
第１図は、本考案に係るスイツチ回路の一実施
例の回路構成を示す回路図である。第２図は、同
実施例の外観を示す斜視図である。 Ｓ１，Ｓ２，Ｓ３，Ｓ４……スイツチ、Ｒ１１
，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ２１，Ｒ２２，Ｒ
２３，Ｒ２４……内蔵分割抵抗器、１，２，３，
４，５，１０……ＤＩＰスイツチの入力端子、６
，７，８，９……ＤＩＰスイツチの出力端子。
例の回路構成を示す回路図である。第２図は、同
実施例の外観を示す斜視図である。 Ｓ１，Ｓ２，Ｓ３，Ｓ４……スイツチ、Ｒ１１
，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ２１，Ｒ２２，Ｒ
２３，Ｒ２４……内蔵分割抵抗器、１，２，３，
４，５，１０……ＤＩＰスイツチの入力端子、６
，７，８，９……ＤＩＰスイツチの出力端子。
Claims (1)
- スイツチの端子に抵抗器を接続して単一のスイ
ツチモジユールとしたことを特徴とするスイツチ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19896584U JPS61114735U (ja) | 1984-12-28 | 1984-12-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19896584U JPS61114735U (ja) | 1984-12-28 | 1984-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114735U true JPS61114735U (ja) | 1986-07-19 |
Family
ID=30758446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19896584U Pending JPS61114735U (ja) | 1984-12-28 | 1984-12-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114735U (ja) |
-
1984
- 1984-12-28 JP JP19896584U patent/JPS61114735U/ja active Pending