JPS637186A - ブラシレス直流モ−タの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、巻線の端子電圧を利用してロータの位置を
検出し、検出位置に応じて３相インバータの通流状態を
切り換えるブラシレス直流モータの駆動回路に関する。

〔従来の技術〕

第１１図はたとえば、特開昭５２−８０４１５号公報に
示された従来のブラシレス直流モータの駆動回路の回路
図である。この第１１図において、１ａ−１ｃは逆起電
圧の入力端子、２ａ〜２Ｃはフィルタである。フィルタ
２ａ〜２ｃはそれぞれ図示のごとく、抵抗とコンデンサ
で構成され、このフィルタ２ａ〜２ｃの入力端が上記入
力端子１ａ〜ＩＣに接続されている。

フィルタ２ａ〜２ｃの出力端の出力１３は交流結合用の
コンデンサ３ａ〜３ｃと抵抗Ｒａ　−Ｒｃを介してアー
スされており、このコンデンサ３ａ〜３ｃと抵抗Ｒａｘ
Ｒｃとの接続点はそれぞれ抵抗ＲＩ−Ｒ３を介してコン
パレータ４ａ〜４ｃの反転入力端に接続されている。

コンパレータ４ａ〜４ｃの非反転入力端はそれぞれ抵抗
Ｒ４〜Ｒ６を介して、さらに抵抗Ｒ７を共通に介してア
ースされている。

コンパレータ４ａ〜４ｃの出力１４ａ〜１４ｃは論理回
路５に入力され、論理回路５から出力１５ａ〜１５ｃ、
１６ａ〜１６ｃを出力するようになっている。

第１２図はブラシレス直流モータを直接に駆動する三相
フルブリッジ形式のインバータを示し、６は電源、７ａ
〜７ｃはインバータの正極側アーム、８ａ〜８ｃは負極
側アームである。

正極側アーム７ａ〜７ｃには並列に還流ダイオードｌｌ
ａ〜ｌｌｃが接続されており、負極側アーム８ａ〜８ｃ
にはそれぞれ還流ダイオード１２ａ〜１２ｃが接続され
ており、かくして、インバータ回路１７が構成されてい
る。

このインバータ回路１７の出力はブラシレス直流モータ
１８の駆動巻線１０ａ〜１０ｃに接続されている。なお
、９はブラシレス直流モータ１８の界磁ロータである。

次に、第１３図を用いて従来例の動作を説明する。第１
３図（ａ）は駆動巻線の一つの端子電圧の波形を表わし
ている。フィルタ２ａ〜２ｃはそのしゃ断固波数がブラ
シレス直流モータ１８の実用運転周波数域に対して十分
低く設定されており、第１３図（ａ）の端子電圧波形の
基本周波数に対する位相遅れは９０’になるように設定
されている。

フィルタ通過後の波形は第１３図（ｂ）のようになる。

この第１３図（ｂ）の波形は交流結合用のコンデンサ３
ａ〜３ｃを介してコンパレータ４ａ〜４Ｃの一方の入力
端に入力される。

コンパレータ４ａ〜４ｃの他方の共通入力端は接地もし
くはある一定のバイアスに接続されていて、その出力は
第１３図（ｃ）〜第１３図（ｅ）に示すように出力１４
ａ〜１４ｃとなる。

この出力１４ａ〜１４ｃは論理回路５０入力となり、論
理回路５の出力は第１３図（ｆ）〜第１３図（ｋ）に示
すように出力１５ａ　〜１５ｃ、１６ａ〜１６ｃとなる
。

これらの出力１５ａ　〜１５ｃ、１６ａ〜１６ｃのうち
、出力１５ａ〜１５ｃはインバータ回路１７の正極側ア
ームを導通制御するための信号であり、出力１６ａ〜１
６ｃは負極側アームを導通制御するための信号である。

これらの出力１５ａ〜ｉｓｃ、１６ａ〜１６ｃによりイ
ンバータ１７の導通制御を行うことにより、このインバ
ータ１７の出力により、ブラシレス直流モータ１８の界
磁ロータ９が回転を続ける。

〔発明が解決しようとする問題点〕

従来のブラシレス直流モータの駆動回路は以上のように
構成されていたので、フィルタ２ａ〜２Ｃを通過した波
形をそのまま論理処理するだけで駆動波形に変換できる
反面、フィルタのしゃ断固波数を十分低くすることが必
要であるという制約が課される。たとえば、しゃ断固波
数をｆｃとすると、位相が安定するのはおおよそ１０ｆ
ｃ以上の周波数に対してである。

通常ブラシレス直流モータとして動作する最低周波数は
数Ｈｚ程度からであるから、しゃ断固波数ｆｃを０．２
程度に設定しなければならない。このとき、抵抗値をた
とえば１００ＫΩとすると、コンデンサの容量はＺＩ！
Ｆとなり、これらは耐圧が必要なことから、比較的大き
な外形のものになり、コストも高くなる。

このように設計の自由度が少ない、コスト上昇、外形の
大きさなどに問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、フィルタをその外形、コストをも含めた自由な設
計を可能にし、なおかつモータを安定にすることのでき
るブラシレス直流モータの駆動回路を得ることを目的と
する。

〔問題点を解決するための手段〕

この発明に係るブラシレス直流モータの駆動回路は、３
相の駆動巻線の端子電圧を低域通過用のフィルタを介し
てそれぞれ中性点電位と比較する３個のコンパレータと
、このコンパレータ出力から６０°毎のパルスを得る微
分および論理回路と、この微分および論理回路の出力の
パルス間隔を計測する第１のタイマと、その第１のタイ
マの計測結果から端子電圧と界磁ロータ位置の位相差を
求めて、その位相差に応じた時間をカウントする第２の
タイマと、この第２のタイマのカウント後、インバータ
回路を３個のコンパレータの出力に応じた所定の通流状
態に切り換える制御手段とを設けたものである。

〔作　用〕

この発明においては、３相の駆動巻線の端子電圧を低域
通過用のフィルタを介してそれぞれ３個のコンパレータ
で中性点電位を比較して、このコンパレータの出力から
微分および論理回路により６０”毎のパルスを出力し、
第１のタイマによりこのパルス間隔を計測し、その計測
結果から端子電圧と界磁ロータ位置の位相差を求め、そ
の位相差に応じた時間を第２のタイマでカウントし、そ
のカウント後インバータ回路を３個のコンパレータの出
力に応じた所定の通流状態に制御手段で切り換える。

〔実施例〕

以下、この発明のブラシレス直流モータの駆動回路の実
施例について図面に基づき説明する。第１図はその一実
施例の全体のブロック図である。

この第１図において、第１１図および第１２図と同一部
分には同一符号を付して述べる。

第１図における１ａ〜ＩＣは端子電圧の入力端であり、
フィルタ２０ａ〜２０ｃの各入力端に接続されている。

このフィルタ２０ａ〜２０ｃの各出力４６ａ〜４６ｃは
コンパレータ４ａ〜４ｃの非反転入力端（（＋）入力端
）に接続され、コンパレータ４ａ〜４Ｃの反転入力端（
（−）入力端）はアースされている。

コンパレータ４ａ〜４Ｃの出力４７ａ〜４７ｃは微分お
よび論理回路２１とマイクロコンピュータ２２（以下、
マイコンという）に送出するようになっている。

・微分および論理回路２１の出力はマイコン２２に送ら
れ、マイコン２２の出力によりインバータ回路１７の正
極側のアーム７ａ〜７ｃ、負極側のアーム８ａ〜８ｃ（
いずれも第１２図参照）の通流制御を行うようになって
いる。インバータ回路１７の出力でブラシレス直流モー
タ１８を駆動するようにしている。

第２図はフィルタ２０ａ〜２０ｃの具体的構成を示す回
路図であり、これらのフィルタ２０ａ〜２０ｃを総括し
て符号２０で示している。また、入力端も１で示し、出
力も４６で示している。

この第２図において、２４〜２６は抵抗、２７゜２８は
コンデンサであり、いわゆるＣＲの低域通過用のフィル
タを構成している。

第３図は微分および論理回路２１の具体的構成例である
。この第３図において、ＯＲ回路２９〜３１の第１入力
端には、第１図で示したコンパレータ４ａ〜４Ｃの出力
４７ａ〜４７ｃが入力されるようになっている。

また、コンパレータ４ａの出力４７ａはＯＲ回路３１の
第２入力端に導入されるようになっており、コンパレー
タ４ｂの出力４７ｂはＯＲ回路２９の第２入力端に導入
されるようになっており、コンパレータ４Ｃの出力４７
ｃはＯＲ回路３０の第２入力端に導入されるようになっ
ている。

ＯＲ回路２０〜３１の出力は、３人力のＮＡＮＤ回路３
２の第１ないし第３入力端には導入されるようになって
いる。ＮＡＮＤ回路３２の出力４８は微分用のコンデン
サ３４ａを通して、ＮＡＮＤ回路３７の第１入力端に導
入するようになっているとともに、ＮＯＴ回路３３に導
入され、このＮＯＴ回路３３の出力４９は微分用のコン
デンサ３４ｂを通してＮＡＮＤ回路３７の第２入力端に
導入するようになっている。

ＮＡＮＤ回路３７の第１入力端はプルアップ抵抗３５ａ
を介して電源に接続されているとともに、電圧フラフプ
用のダイオード３６ａを通して電源に接続されている。

同様にして、ＮＡＮＤ回路３７の第２入力端はプルアッ
プ抵抗３５ｂを介して電源に接続されているとともに、
電圧クランプ用のダイオード３６ｂを介して電源に接続
されている。

このＮＡＮＤ回路３７の出力は微分および論理回路２１
の出力５２として、マイコン３２に送出するようになっ
ている。なお、５０．５１はそれぞれＮＡＮＤ回路３７
の第１．第２入力端の信号であり、その波形は第７図（
ｆ）、第７図軸）に示されている。

上記マイコン３２の内部構成は第４図に示されている。

この第４図において、３８は割り込み端子で、微分およ
び論理回路２１から得られる６０゜毎のパルスはここに
入力される。３９ａ〜３９ｃはコンパレータ４ａ〜４Ｃ
の出力を取り込む入力端子で、入力回路４０を介して中
央演算処理装置４１　（以下ＣＰＵと称す）に入力され
るように構成されている。ＣＰＵ４１にはさらに第１の
タイマ４２．第２のタイマ４３およびプログラムや位相
データが格納されたメモリ４４が接続されている。

４５はマイコン２２の出力回路であり、これを介してＣ
ＰＵ４１の出力が第１図または第１２図のインバータ回
路１７に与えられる。

次に、この発明の詳細な説明する。第５図はその動作波
形である。第５図（ａ）〜第５図（ｃ）の１ａｘｌｃは
端子電圧の波形であり、従来例に示した波形と同一のも
のである。この波形をフィルタ２０ａ〜２０ｃを通すと
、第５図（ｄ）〜第５図（ｆ）に示すように、それぞれ
位相φだけ遅れたほぼ正弦波の波形め出力４６ａ〜４６
ｃが得られる。

この位相φは、周波数に対するフィルタ２０ａ〜２０ｃ
の位相特性によって定まる。第６図にフィルタ２０（第
２図のフィルタ）の位相特性例を示す。この第６図から
明らかなように、周波数に対する位相遅れは一定でない
。第２図のフィルタ２０の出力（正弦波波形）と中性点
電位をコンパレータ４ａ〜４Ｃで比較すると、第５図（
ｇ）〜第５図（ｉ）波形の出力４７ａ〜４７ｃが得られ
る。

第７図に微分および論理回路２１によって６０゜毎のパ
ルスが得られる過程を示す。第７図（ａ）〜第７図（Ｃ
）に示すコンパレータ４ａ〜４ｃの出力４７ａ〜４７ｃ
の波形から微分および論理回路２１の３個のＯＲ回路２
９〜３１　（第３図）と３人力ＮＡＮＤ回路３２を通っ
た波形は第７図（ｄ）に示すようになり、このＮＡＮＤ
回路３２の出力４８はインバータ３３で反転され、第７
図（ｅ）のようになる。

ＮＡＮＤ回路３２の出力４８はコンデンサ３４ａとプル
アップ抵抗３５ａおよびダイオード３６ａとによる微分
回路で微分する。同様にして、ＮＯＴ回路３３の出力４
９をコンデンサ３４ｂ、プルアンプ抵抗３５ｂ、ダイオ
ード３６ｂとによる微分回路で微分する。

この結果、出力４８．４９の立上り微分はクランプされ
、立下り微分のみ得られ、ＮＡＮＤ回路３７の第１．第
２入力端の信号５０．５１は第７図（ｆ）、第７図（ｇ
）に示すようになる。この波形を入力としＮＡＮＤ回路
３７の出゛力から６０°毎のパルス波形の出力５２（第
７図（ｈ））が得られる。

この６０”毎のパルス波形の出力５２の間隔は次のよう
に計測される。第８図はこの計測手順を示すフローチャ
ートであり、ステップＳ１で６０”毎のパルス波形の出
力５２は第４図に示すようにマイコン２２の割り込み端
子３８に入力され、１パルス毎に割り込みを生ずる。最
初のパルスが到来して割り込みがかかると、ＣＰＵ４１
はステップＳ２で第１のタイマ４２をリセットしカウン
トを開始させる。

次のパルスが到来したとき、同じく割り込み処理内で、
第１のタイマ４２のカウント値を読み出しくステップＳ
３）、再度タイマをリセットした後（ステップＳ４）、
カウントを開始させ（ステップ５５）２次の計測に移る
。

このパルス間隔は第２図のフィルタ２０の出力４６の波
形の周期の１／６であることは明らかなので、この間隔
より周波数を求めることができ、さらに第６図よりフィ
ルタ２０の位相特性も既知であるので、位相遅れφも知
ることができる。

ところで、第１図のフィルタ２０ａ〜２０ｃの入力端１
ａ〜ＩＣの端子電圧（第９図（ａ）〜第９図（ｃ）に対
する正しい駆動波形は第９図（ｄ）〜第９図（ｉ）の５
３ａ〜５３ｆに示すようである。

−方、第７図でコンパレータ４ａ〜４Ｃの出力４７３〜
４７　Ｃに対して（４７ａ）　　・　（４７ｂ）。

（４７ｂ）　　・　（４７ｃ）、　　（４７ｃ）　　・
　（４７ａ）。

（４７ａ）・　（４７ｂ）、　　（４７ｂ）　　・　（
４７ｃ）。

（４７ｃ）　　・　（４７ａ）の論理演算を施すと、第
５図（ｊ）〜第５図（０）の波形５４ａ　〜５４ｆが得
られ、これは第９図（ｄ）〜第９図（ｉ）の波形５３ａ
〜５３ｆと類似である。

第５図および第９図から位相φがＯであるときの波形５
４ａ〜５４ｆを３０°遅らせた波形が波形５３ａ〜５３
ｆと同等になることがわかる。

０≦゛φ≦３０”のとき、６０°毎の微分および論理回
路２１の出力５２のパルスが発生した時点で既に位相遅
れφだけ遅れているのであるから、さらに３０°−φだ
け遅らせることによって、波形５３ａ〜５３ｆと同等の
波形が得られる。

また、φが９０°のとき、波形５４ｅ−波形５４ａ、波
形５４ｆ−波形５４ｂ、波形５４ｄ−波形５４Ｃ２波形
５４ｂ−波形５４ｄ、波形５４Ｃ−波形５４ｅ、波形５
４ａ−波形５４ｆと置き換えると、やはり波形５３ａ〜
５３ｆと同等の波形が得られる。

したがって、３０°くφ≦９０°のとき６０”毎の出力
５２のパルスが発生した時点からさらに９０”　−φだ
け遅れて、前記の置き換えを行った論理演算結果を出力
することにより、やはり波形５３ａ〜５Ｌｆと同等の波
形が得られる。

同様にして、いかなる位相遅れφにたいしても、波形５
３ａ〜５３ｆと同等の波形を得るために、６０”毎の出
力５２のパルスから遅らせるべき位相と施すべき論理演
算を設定することができる。

なお、６０°毎の出力５．２のパルスから遅らせるべき
位相を０°〜６０°としているのは、次のパルスが到来
するまでの間に出力切替えを行うためである。

この実施例におけるブラシレス直流モータの駆動回路は
、６０°毎のパルス間隔のカウント値に対する前記位相
遅れφ、６０°毎の出力５２のパルスから遅らせるべき
位相に対応する時間、コンパレータ４ａ〜４Ｃの出力４
７ａ〜４７ｃに対して施すべき論理演算の情報をすべて
、マイコン２２内のメモリ４４に格納している。

以下に、６０”毎のパルス到来から駆動波形出力に至る
動作を第１０図のフローチャートを併用して説明する。

ステップＳｌｌで６０”毎のパルスが到来し、ＣＰＵ４
１に割り込みがかかると、先に述べた手順によりＣＰＵ
４１は前回到来したパルスと今回のパルスとの間隔のカ
ウント値を知る（ステップ５１２）。

続いて、ＣＰＵ４１は入力端子３９ａ　〜３９ｃよりコ
ンパレータ４ａ〜４Ｃの出力４７ａ〜４７Ｃを読み込み
（ステップ５１３）前記カウント値に対応じた位相遅れ
φをメモリ４４から読み出しくステップ３１４）、さら
に位相遅れφに対応した遅らせるべき位相に対する時間
と論理演算情報を同じくメモリ４４から読み出す（ステ
ップＳ１５゜５１６）。

次に、遅らせるべき位相に対する時間を第２のタイマ４
３にセットしくステップＳ１７＞、カウントを開始させ
る。

第２のタイマがタイムアツプした時点で（ステップ３１
８）、先に得た論理演算、情報によって先に読み込んだ
コンパレータ４ａ〜４Ｃの出力４７ａ〜４７Ｃに論理演
算を施した結果を出力回路１５を介して出力しくステッ
プ５１９）、　　これによってインバータ回路１７を所
定の通流状態に切り換える。

以上の動作を繰り返し、インバータ回路１７の還流状態
を順次切り換えていくことにより、ブラシレス直流モー
タは安定に駆動される。

なお、この実施例ではインバータ回路１７にトランジス
タブリッジを用いたものを例としたが、サイリスタなど
他のスイッチング素子であってもよい。

また、微分および論理回路２１の構成もこの実施例に限
ることなく、要は６０°毎にパルスが得られればよい。

低域通過用のフィルタの構成も自由に設計できることが
この発明の目的にもなっており、実施例の構成に限定さ
れるものではない。

〔発明の効果〕

この発明は以上説明いたとおり、ブラシレスモーフの端
子電圧から低域通過フィルタ、コンパレータ　１分およ
び論理回路を介して６０’のパルスを得て、このパルス
間隔の計測結果により位相を補正しつつ駆動波形が出力
されるように構成したので、低域通過用のフィルタの設
計において自由度が増し、コスト、大きさなどを考慮し
た最適設計を可能としなおかつ安定なモータ駆動を実現
できる効果がある。

【図面の簡単な説明】

第１図はこの発明のブラシレス直流モータの駆動回路の
一実施例の全体の構成を示すブロック図、第２図は同上
ブラシレス直流モータの駆動回路におけるフィルタの構
成を示す回路図、第３図は同上ブラシレス直流モータの
駆動回路における微分および論理回路の構成を示す回路
図、第４図は同上ブラシレス直流モータの駆動回路にお
けるマイコンの内部構成を示すブロック図、第５図は同
上ブラシレス直流モータの駆動回路の動作波形図、第６
図は同上ブラシレス直流モータの駆動回路におけるフィ
ルタの位相特性例を示す図、第７図は同上ブラシレス直
流モータの駆動回路における微分および論理回路の動作
波形図、第８図は同上ブラシレス直流モータの駆動回路
における６０°毎のパルス間隔をカウントするマイコン
の動作フローチャート、第９図は同上ブラシレス直流モ
ータの駆動回路におけるフィルタの端子電圧波形に対す
る必要な駆動信号波形図、第１０図は同上ブラシレス直
流モータの駆動回路におけるマイコンがインバータ回路
の駆動波形を出力する動作の流れを示すフローチャート
、第１１図は従来のブラシレス直流モータの駆動回路を
示す回路図、第１２図はブラシレスモーフを直接に駆動
する従来のインバータ回路、第１３図は従来のブラシレ
ス直流モータの駆動回路の動作波形図である。 ４ａ〜４Ｃはコンパレータ、２１は微分および論理回路
、２２はマイコン、１７はインバータ回路、１８はブラ
シレス直流モータ、２０．２０ａ〜２０Ｃはフィルタ、
４２は第１のタイマ、４３は第２のタイマ。 なお、図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）永久磁石の界磁ロータと、３相の駆動巻線を有す
   る同期モータをこの駆動巻線の端子電圧から界磁ロータ
   の位置を検出しその位置に応じて３相インバータ回路の
   通流状態を順次切り換えて駆動するブラシレス直流モー
   タの駆動回路において、３相の端子電圧から高調波を除
   く低域通過用のフィルタと、このフィルタを通過した端
   子電圧と中性点電位を比較する３個のコンパレータと、
   このコンパレータの出力から電気角６０°毎のパルスを
   得る微分および論理回路と、このパルスのパルス間隔を
   計測する第１のタイマと、この第１のタイマで計測した
   パルス間隔から駆動巻線の端子電圧と界磁ロータ位置と
   の位相差を求める手段と、この手段で求めた位相差に応
   じた時間を計測する第２のタイマと、この第２のタイマ
   の計測後上記インバータ回路を上記３個のコンパレータ
   の出力に応じた所定の通流状態に切り換える制御手段と
   を有するマイクロコンピュータとを備えてなるブラシレ
   ス直流モータの駆動回路。
2. （２）位相差を求める手段は前記フィルタの位相特性に
   より前記６０°毎のパルスの間隔のカウント値に対して
   あらかじめデータとして保持されているテーブルを参照
   することにより位相差を求めることを特徴とする特許請
   求の範囲第１項記載のブラシレス直流モータの駆動回路
   。