JPS637063A - Data backup system - Google Patents

Data backup system

Info

Publication number
JPS637063A
JPS637063A JP61151172A JP15117286A JPS637063A JP S637063 A JPS637063 A JP S637063A JP 61151172 A JP61151172 A JP 61151172A JP 15117286 A JP15117286 A JP 15117286A JP S637063 A JPS637063 A JP S637063A
Authority
JP
Japan
Prior art keywords
data
eeprom
ram14
ram
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61151172A
Other languages
Japanese (ja)
Inventor
Eiji Koda
幸田 英治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61151172A priority Critical patent/JPS637063A/en
Publication of JPS637063A publication Critical patent/JPS637063A/en
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Abstract

PURPOSE:To prevent a processing time from being delayed even when the frequency of the write of data to be taken as a backup, is increased, by taking the backup of inputted data for an EEPROM after once writing it in a RAM, CONSTITUTION:The data sent from a console 26 becomes the data regarding the setting of a hardware 28, and is stored transiently at a RAM14. The data stored in the RAM14 is always monitored by a RAMEEPROM control software 16, and the data is taken as the backup of an EEPROM12. In other words, the RAN-EEPROM control software 18 judges whether the data in the EEPROM 12 is the same data stored in the RAM14 at that time or not, and when they are the same data, the data is maintained, and when they are different, the data in the EEPROM12 is rewritten to the data stored in the RAM14. In such way, the latest data stored in the RAM14 is taken as the backup for the EEPROM12.

Description

【発明の詳細な説明】 概   要 外部から入力されたデータをハードウェアに設定するシ
ステムにおいて、E E P ROMを用いて該データ
のバックアップをとる場合に、該データを一旦書き込み
時間の小さなRAMに書き込んだ後にEEPROMに移
行するようにし、つまり書き込み時間の大ぎなEEPR
OMへの書き込みを主ルーチンから除いて迅速な処理を
可能とする。
[Detailed Description of the Invention] Overview In a system where externally input data is set in hardware, when backing up the data using an EEPROM, it is necessary to first transfer the data to a RAM with a short writing time. After writing, it is transferred to EEPROM, which means that the writing time is long.
Writing to OM is excluded from the main routine to enable quick processing.

産業上の利用分野 本発明はEEPROMを用いたデータバックアップ方式
に関する。
INDUSTRIAL APPLICATION FIELD The present invention relates to a data backup method using an EEPROM.

入力されたデータに基きハードウェアを設定するシステ
ム、例えば通信の分野において複数の加入者側線路をま
とめて交換機に送る機能を有するチャンネルバンクにあ
っては、何らかの原因で電源が切断した場合に最初から
回線条件等に関するデータを設定し直す必要が生ずるの
で、入力された最新のデータのバックアップをとってお
くことが望ましい。近年、このようなバックアップシス
テムに適した素子としてE E P ROM (ele
ctri−cally erasable progr
ammable read’only memory:
電気的に消去及び書き込みが可能なROM)が注目され
、最適な使用方法が模索されている。
Systems that configure hardware based on input data, such as channel banks in the field of communications, which have the function of sending multiple subscriber lines together to an exchange, are equipped with a system that configures hardware based on input data. Since it will be necessary to reconfigure data related to line conditions, etc., it is desirable to back up the latest input data. In recent years, EEPROM (ELE) has become a suitable element for such backup systems.
ctri-cally erasable progr
amable read'only memory:
Electrically erasable and writable ROM (ROM) is attracting attention, and optimal methods of use are being sought.

従来の技術 従来、この種のバックアップシステムとしては、第4図
にその概念を示すように、入力されたデータをハードウ
ェアに設定するための主ルーチンブL】グラムを有する
ソフトウェア10により、直接EEPROM12にデー
タを書き込んでいた。第5図はこのデータ書き込みに関
するフローチャートの概略を示すものである。ステップ
100においでハードウェアにデータを書き込む主ルー
チン処理の途中にこのデータをバックアップする必要が
生ずると、ステップ101でEEPROM12に直接こ
のデータを書き込む。この書き込みには通常1バイトあ
たり10+as要するので、ステップ102では由き込
むデータの量に応じたEEPROM定着時間を持ち、ス
テップ1031−もとの主ルーチン処理に戻る。
2. Description of the Related Art Conventionally, as shown in the concept of this type of backup system, as shown in FIG. was writing data. FIG. 5 shows an outline of a flowchart regarding this data writing. If it becomes necessary to back up this data during the main routine processing in which data is written to the hardware in step 100, this data is written directly to the EEPROM 12 in step 101. Since this writing normally requires 10+as per byte, the EEPROM fixing time is set in accordance with the amount of data to be read in step 102, and the process returns to step 1031--the original main routine processing.

発明が解決しようとする問題点 しかし、上述したようなバックアップシステムであると
、バックアップすべきデータの量に応じたEEPROM
の書き込み時間を主ルーチンの中に組込む必要があるの
で、書ぎ込みの頻度によっては、大きな処理時間の遅延
が生ずることがある。
Problems to be Solved by the Invention However, in the backup system described above, the EEPROM is
Since it is necessary to incorporate the writing time into the main routine, a large processing time delay may occur depending on the writing frequency.

特にチャンネルバンクのように高速性を要求される通信
の分野では、この問題は深刻である。
This problem is particularly serious in the field of communication that requires high speed, such as channel banks.

本発明はこのような事情に鑑みて創作されたもので、バ
ックアップすべきデータの書き込みの頻度が増大したと
しても、処理時間の遅延が生じることのないデータバッ
クアップ方式を提案することを目的としている。
The present invention was created in view of these circumstances, and aims to propose a data backup method that does not cause delays in processing time even if the frequency of writing data to be backed up increases. .

問題点を解決するための手段 第1図に本発明の概念図を示す。10は入力されたデー
タをハードウェアに設定するための主ルーチンプログラ
ムを有する設定管理ソフトウェアであり、14はソフト
ウェア10から該入力されたデータを一旦書き込んでお
くRAM(ランダムアクセスメモリ)である。12はR
AM14と等大かそれより大きな記憶容量を有するEE
PROMであり、16はEEPROM12に書ぎ込まれ
ているデータと前FJRAM14に書き込まれたデータ
とを比較してこれらのデータが異なっているときにEE
PROM12内のデータをRAM14内のデータに更新
するRAM−EEPROM管理ソフトウェアである。そ
して、設定管理ソフトウェア10及びRAM−EEPR
OM管理ソフトウェア16は、同一の例えばマイクロプ
ロセッサにより実行するために、リアルタイムモニター
18により監視され、時分割処理がなされる。
Means for Solving the Problems FIG. 1 shows a conceptual diagram of the present invention. 10 is setting management software having a main routine program for setting input data to hardware, and 14 is a RAM (random access memory) into which the input data from the software 10 is temporarily written. 12 is R
EE with storage capacity equal to or larger than AM14
PROM, and 16 compares the data written in the EEPROM 12 with the data written in the previous FJRAM 14, and when these data are different, the EE is
This is RAM-EEPROM management software that updates data in PROM 12 to data in RAM 14. Then, the configuration management software 10 and RAM-EEPR
Since the OM management software 16 is executed by the same microprocessor, for example, it is monitored by a real-time monitor 18 and time-sharing processing is performed.

作   用 本発明によれば、入力されたデータを一旦RAMに書き
込んだ後にEEPROMにバックアラ!をとるようにし
ているので、データをハードウニアに設定する主ルーチ
ン処理からEEPROMへの書き込みがなくなり、処理
時間の遅延が解消される。
According to the present invention, input data is once written to RAM and then back to EEPROM! Since the main routine process for setting data in hardware does not need to be written to the EEPROM, processing time delays are eliminated.

実  施  例 以下、望ましい実施例を示して本発明を更に具体的に説
明する。
EXAMPLES Hereinafter, the present invention will be explained in more detail by showing preferred examples.

第2図を参照すると、本発明を適用することのできる交
換システムの部分的なブロック図が示されCいる。20
はチャンネルバンクであり、その入力側には例えば電話
機等の加入者22が所定数接続され、出力側には交換機
24が接続されている。チャンネルバンク20は、複数
の加入者22からの信号をまとめて交換機24に送る機
能を有し、通常、その伝送特性、例えばケーブルのレベ
ル、インピーダンス等は、各加入者22に対応する部分
のハードウェアを調整することにより設定される。この
ハードウェアの設定は、直接チャンネルバンク20内で
行なうことも可能であるが、本実施例では、外部のコン
ソール26により遠隔操作できるようになっている。
Referring to FIG. 2, a partial block diagram of a switching system to which the present invention can be applied is shown. 20
is a channel bank, a predetermined number of subscribers 22 such as telephones are connected to its input side, and an exchange 24 is connected to its output side. The channel bank 20 has the function of collectively sending signals from multiple subscribers 22 to the exchange 24, and normally its transmission characteristics, such as cable level and impedance, are determined by the hardware of the part corresponding to each subscriber 22. It is set by adjusting the clothing. This hardware setting can be performed directly within the channel bank 20, but in this embodiment, it can be remotely controlled using an external console 26.

第3図は、チャンネルバンク20及びコンソール26の
ブロック構成図であり、28はチャンネルバンク20の
前述した機能をなすハードウェアである。このハードウ
ェア28を各種条件に設定するための設定管理ソフトウ
ェア10は、送受信タスク30及び設定タスク32に分
けられる。コンソール26から送られたデータは、先ず
送受信タスク30で送受信を行なうためだけに用いられ
たデータを除去され、つまりハードウェア28の設定に
関するデータとなって、設定タスク32に送られる。設
定タスク32では、このデータに基きハードウェア28
の伝送特性等を設定づ−ると共に、当該データをRAM
14に一旦記憶させる。
FIG. 3 is a block diagram of the channel bank 20 and the console 26, and 28 is hardware that performs the above-described functions of the channel bank 20. The setting management software 10 for setting the hardware 28 to various conditions is divided into a sending/receiving task 30 and a setting task 32. The data sent from the console 26 is first removed from data used only for sending and receiving by the sending/receiving task 30, that is, becomes data related to the settings of the hardware 28, and is sent to the setting task 32. The configuration task 32 uses this data to configure the hardware 28.
In addition to setting the transmission characteristics etc. of the
14 to memorize it once.

RAM14に記憶されたデータは、RAM−EEPRO
M管即ソフトウェア16により常時監視され、このデー
タをEEPROMl 2にバッファラフスル。即ノ5、
RAM−EEFROM管理/’7トウエア16は、EE
PROMl2内のデータがRAM14にその時点で記憶
されているデータと同一であるか否かを判断し、同一で
ある場合にはそのデータを維持し、異なる場合には、E
EPROMl2内のデータをRAM14に記憶されてい
るデータに書き直す。こうすることにより、EEPRO
Ml2には常にRAM14に記憶されている最新のデー
タがバックアップされることになる。
The data stored in RAM14 is RAM-EEPRO
The M tube is constantly monitored by the software 16, and this data is buffered in the EEPROM 12. Soku no 5,
RAM-EEFROM management/'7ware 16 is EE
It is determined whether the data in PROM12 is the same as the data currently stored in RAM14, and if it is the same, the data is maintained; if it is different, it is
The data in EPROM12 is rewritten to the data stored in RAM14. By doing this, the EEPRO
The latest data stored in the RAM 14 is always backed up to Ml2.

この場合、EEPROMl2への電気的なデータの書き
込みには、通常1バイトあたり10m5を要するので、
この時間よりも短い間隔を置いて更新されたRAM14
内のデータは、EEPROMl2にバックアップされな
いことになるが、チャンネルバンクにあっては、このよ
うに頻繁なハードウェア28の設定し直しは通常行なわ
れないので問題が生ずることはない。
In this case, writing electrical data to EEPROMl2 usually requires 10m5 per byte, so
RAM14 updated at intervals shorter than this time
Although the data in the EEPROM 12 will not be backed up to the EEPROM 12, this does not cause any problem because such frequent resetting of the hardware 28 is not normally performed in the case of a channel bank.

上述したチャンネルバンク20の機能は、通常のマイク
ロプロセッサを用いることにより達成され、この場合、
設定管理ソフトウェア10及びRAM−EEFROM管
理ソフトウェア16は、リアルタイムモニター18によ
り監視され、通常のTSS(タイムシェアリングシステ
ム)処理がなされる。
The functions of the channel bank 20 described above are achieved by using a conventional microprocessor, in which case:
The setting management software 10 and the RAM-EEFROM management software 16 are monitored by a real-time monitor 18, and normal TSS (time sharing system) processing is performed.

このように本実施例では、チャンネルバンク20の主ル
ーチンワーク、つまりハードウェア28に各種データを
設定するルーヂンワークから、EEPROMl2へのデ
ータのバックアップ処理を外しているので、当該ルーチ
ンワークがEEPROMl2へのデータの定着時間に律
速されて支障をきたすことがなくなる。
In this way, in this embodiment, the data backup processing to the EEPROM 12 is excluded from the main routine work of the channel bank 20, that is, the routine work for setting various data in the hardware 28. This eliminates problems caused by data fixation time.

発明の詳細 な説明したとおり、本発明によれば、EEPROMへの
データのバックアップによるシステムの処理時間の罷延
が解消されるという効果を奏する。
As described in detail, the present invention has the effect of eliminating the delay in system processing time caused by backing up data to an EEPROM.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の概念説明図、 第2図は、本発明の適用される交換システムのブロック
構成図、 第3図は、第2図におけるチャンネルバンクのブロック
構成図、 第4図は、従来のバックアップシステムの概念説明図、 第5図は、同バックアップシステムにおけるデータ書き
込みに関する70−ヂヤートである。 10・・・設定管理ソフトウェア、 12・・・EEPROM、    14・・・RA M
 。 16・・・RAM−EEPROM管即ソウトウエア、1
8・・・リアルタイムモニター、 20・・・チャンネルバンク、 26・・・コンソール。 本発明の概念説明図 第1図 本発明の適用される交換システム のブロック構成図 第2図 従来のデータ書き込みに関するフローチャート第5図
FIG. 1 is a conceptual explanatory diagram of the present invention; FIG. 2 is a block diagram of an exchange system to which the present invention is applied; FIG. 3 is a block diagram of a channel bank in FIG. 2; , a conceptual explanatory diagram of a conventional backup system, FIG. 5 is a 70-day diagram regarding data writing in the backup system. 10...Setting management software, 12...EEPROM, 14...RAM
. 16...RAM-EEPROM tube immediate software, 1
8... Real-time monitor, 20... Channel bank, 26... Console. Conceptual diagram of the present invention FIG. 1 Block configuration diagram of an exchange system to which the present invention is applied FIG. 2 Flowchart related to conventional data writing FIG. 5

Claims (1)

【特許請求の範囲】 外部から入力されたデータをハードウェアに設定するシ
ステムにおいて、 入力された最新のデータを一旦RAM(14)に書ぎ込
み、 該RAM(14)と等大かそれより大きな容量の電気的
に消去及び書き込み可能なROM(12)に書き込まれ
ているデータと前記RAM(14)に書き込まれたデー
タとを比較して、異なつているときに前記ROM(12
)内のデータを前記RAM(14)内のデータに更新し
、 この比較更新及び前記ハードウエアへのデータの設定を
時分割処理することを特徴とするデータバックアップ方
式。
[Claims] In a system that sets data input from the outside into hardware, the latest input data is once written to a RAM (14), and the data is stored in a memory having the same size as or larger than that of the RAM (14). The data written in the capacitive electrically erasable and writable ROM (12) and the data written in the RAM (14) are compared, and if they are different, the data written in the ROM (12) is
) is updated to the data in the RAM (14), and this comparison update and data setting to the hardware are time-divisionally processed.
JP61151172A 1986-06-27 1986-06-27 Data backup system Pending JPS637063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61151172A JPS637063A (en) 1986-06-27 1986-06-27 Data backup system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61151172A JPS637063A (en) 1986-06-27 1986-06-27 Data backup system

Publications (1)

Publication Number Publication Date
JPS637063A true JPS637063A (en) 1988-01-12

Family

ID=15512885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61151172A Pending JPS637063A (en) 1986-06-27 1986-06-27 Data backup system

Country Status (1)

Country Link
JP (1) JPS637063A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267739A (en) * 1988-04-20 1989-10-25 Hitachi Ltd Digital arithmetic processor
JPH0755916A (en) * 1993-08-13 1995-03-03 Nec Corp Phased array radar
DE19929796B4 (en) * 1998-07-01 2011-04-07 DENSO CORPORATION, Kariya-shi Apparatus and method for rewriting data from a volatile memory to a nonvolatile memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267739A (en) * 1988-04-20 1989-10-25 Hitachi Ltd Digital arithmetic processor
JPH0755916A (en) * 1993-08-13 1995-03-03 Nec Corp Phased array radar
DE19929796B4 (en) * 1998-07-01 2011-04-07 DENSO CORPORATION, Kariya-shi Apparatus and method for rewriting data from a volatile memory to a nonvolatile memory

Similar Documents

Publication Publication Date Title
US4388683A (en) Data transmission/receiving device having parallel/serial and serial parallel character conversion, particularly for data exchange between communicating data processing systems
US5283903A (en) Priority selector
US4837674A (en) Circuit arrangement capable of quickly processing an interrupt in a virtual machine operated by a plurality of operating systems
JPS637063A (en) Data backup system
US5086505A (en) Selective individual reset apparatus and method
US5537639A (en) Method of communicating between CPUs within a copying machine with transmitting and receiving buffers divided into control flag area and data area
JP3004290B2 (en) Circuit device for central control communication switch having central switch frame and connection terminal group with partial switch frame
CA1141014A (en) Data transmission exchange
US5822421A (en) Communication method between processors in a decentralized multi-node exchange system
JP2997492B2 (en) Network system
JPH10136050A (en) Electric communication equipment
JP2784391B2 (en) Time setting method of time management system
JPH0588020B2 (en)
KR100664334B1 (en) Data processing arrangement and memory system
JP4174272B2 (en) Device controller
SU922713A1 (en) Multiplexor channel
KR0174509B1 (en) Apparatus for controlling access mode of memory and method
KR920004415B1 (en) A circuit and a method for transfering data
JPH10178454A (en) Control method for communication buffer
JPH05242044A (en) Subordinate device restart management program system
JPH0951562A (en) Function extension system of dsp mounted device
JPH0662463A (en) Data communication system and av system
JPS63262746A (en) Synchronizing system for common data in multi-processor system
JPS6212229A (en) Connection restricting information forming system
JPH0327135B2 (en)