JPS6370417A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6370417A JPS6370417A JP21273386A JP21273386A JPS6370417A JP S6370417 A JPS6370417 A JP S6370417A JP 21273386 A JP21273386 A JP 21273386A JP 21273386 A JP21273386 A JP 21273386A JP S6370417 A JPS6370417 A JP S6370417A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- plasma
- dopant
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract description 20
- 239000000463 material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概 要〕
P型半導体あるいはN型半導体を形成するために不純物
(ドーパント)を注入するドーピング方法において、半
導体表面に所望のドーパントを含む層を塗布等により設
け、この層の上方からプラズマを照射することによって
ドーパントを半導体内に注入するようにしたものである
。[Detailed Description of the Invention] [Summary] In a doping method in which impurities (dopants) are implanted to form a P-type semiconductor or an N-type semiconductor, a layer containing a desired dopant is provided on the semiconductor surface by coating or the like, and this Dopants are injected into the semiconductor by irradiating plasma from above the layer.
本発明は半導体装置の製造方法に関し、特に半導体中に
不純物(ドーパント)を注入するドーピング方法に関す
る。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a doping method for injecting impurities (dopants) into a semiconductor.
〔従来の技術と発明が解決しようとする問題点〕従来、
半導体中にP型半導体又はN型半導体を形成するための
不純物くドーパント)を注入する方法として熱拡散法お
よびイオン打込み法が知られている。[Problems to be solved by conventional technology and invention] Conventionally,
A thermal diffusion method and an ion implantation method are known as methods for implanting impurities (dopants) into a semiconductor to form a P-type semiconductor or an N-type semiconductor.
熱拡散法は半導体を600℃以上の高温にまで加熱し、
拡散源よりドーパントを半導体中に拡散させる技術であ
る。この方法は半導体を上述の如く高温にしなくてはな
らないため、酸化膜あるいは窒化膜等の剥離やマスクの
耐熱性の問題もあってドーピングする個所を選択する選
択拡散が難しいこと、2度目以降の拡散を行なうときそ
れより以前に行なわれた拡散でできた拡散層中の不純物
がより深く、より広く入ってしまう等でプロファルがく
ずれる等の問題がある。又、温度を上下する際に半導体
基板を構成する眉間にかかるストレスもウェハのそりを
生ずるので無視できない。さらに装置としても基本的に
拡散速度が遅いため枝葉処理が難しく自動化、小型化に
不向きであり反応炉の洗浄等も時間を要する。The thermal diffusion method heats the semiconductor to a high temperature of 600°C or more,
This is a technique in which dopants are diffused into a semiconductor from a diffusion source. In this method, the semiconductor must be heated to a high temperature as mentioned above, so there are problems with peeling off the oxide film or nitride film, heat resistance of the mask, etc., and it is difficult to perform selective diffusion to select the location to be doped. When diffusion is performed, impurities in the diffusion layer formed by the previous diffusion enter deeper and wider, causing problems such as the profile being distorted. Further, the stress applied to the glabella of the semiconductor substrate when the temperature is raised or lowered cannot be ignored because it causes warping of the wafer. Furthermore, since the diffusion rate of the device is basically slow, it is difficult to process branches and leaves, making it unsuitable for automation and miniaturization, and cleaning the reactor requires time.
一方、イ、オン打込み法はドーパントをイオン化し静電
的に加速して半導体中に打ち込む技術であり、現在では
主流となっている。イオン打込み法は半導体基板を高温
に加熱する必要が無いため、レジストをマスクとして選
択拡散が行なえること、拡散層が横に広がらないこと、
多重の打込みが可能なこと、処理速度が大なること、等
多くの利点を有している。しかし基本的にはイオン化し
たドーパントを高速で半導体中に打ち込むのであるから
半導体結晶のダメージもあり打ち込まれた部分の表層部
はその衝撃によって結晶性を失いアモルファス化するこ
とがある。又、当然イオンはマスク材にも打込まれるの
でマスク材も相当のダメージを受け、例えば主として用
いられているレジストでは炭化し、打込み条件では通常
の手段では剥離できない頑強な残渣を生じパーティクル
の原因になったり、場合によってはデバイス損傷を起こ
す。又、ドーパントのイオンは方向性が良く、従って下
方向の拡散はよいが横方向への拡散ができない。このこ
とは、例えば、近年提案されている溝堀り構造の素子を
形成する際、必要な溝側面へのドーパントの注入が行な
えないことを示している。さらに現在用いられているレ
ベルの装置ではイオンビームを安定して引き出すために
は加速電圧として数十Kevが必要であり、その結果、
打ち込みが深くなり逆に数百オングストロームといった
浅い拡散層を形成するのが難しいという問題もある。こ
の方法ではどうしても装置が大型かつ複雑化するために
、結局故障も多くコスト的に高価なものとなっている。On the other hand, the i-on implantation method is a technology in which a dopant is ionized, electrostatically accelerated, and implanted into a semiconductor, and is currently the mainstream. Since the ion implantation method does not require heating the semiconductor substrate to high temperatures, selective diffusion can be performed using the resist as a mask, and the diffusion layer does not spread laterally.
It has many advantages such as being able to perform multiple implants and increasing processing speed. However, since ionized dopants are basically implanted into the semiconductor at high speed, the semiconductor crystal may be damaged, and the surface layer of the implanted portion may lose its crystallinity and become amorphous due to the impact. In addition, since ions are naturally implanted into the mask material, the mask material also suffers considerable damage.For example, the resist that is mainly used is carbonized, and under the implantation conditions, a stubborn residue that cannot be removed by normal means is created, causing particles. or even damage the device. Further, dopant ions have good directionality, and therefore can be diffused downwardly but cannot be diffused laterally. This indicates that, for example, when forming an element with a grooved structure that has been proposed in recent years, it is impossible to perform the necessary injection of dopants into the side surfaces of the groove. Furthermore, with the current level of equipment, an accelerating voltage of several tens of KeV is required to stably extract the ion beam, and as a result,
Another problem is that the implantation becomes deep, making it difficult to form a shallow diffusion layer of several hundred angstroms. This method inevitably makes the device large and complicated, resulting in many failures and high costs.
さらに他の方法としてはプラズマドーピング法が提案さ
れている(特開昭56−138921)。これはドーパ
ントを含んだプラズマを作り、イオンシース又は引き出
し電極を用いて半導体基板中に打ち込もうとするもので
、いわばイオン打込み法の低加速電圧化と云える。しか
しながら基板が直接プラズマに触れることによる半導体
表面層のダメージは回避できない。又、横方向拡散もで
きない。この他の似た例として、プラズマ生成にDC放
電を用いガス状のPH3,Bz Hbをプラズマソース
としてリン(P)やボロン(B)をドープした例がある
。(例えば雑誌「表面処理研究」第2巻、第1号、19
83年9月、P、 147〜153)この場合、ドーピ
ングは単にイオンシースによりイオンが加速されて打ち
込まれるだけではないことが示されている。しかしその
理由としてイオン衝突による表面層の温度上昇を可能性
の一つとして認めており、これは換言すれば、基板表面
がプラズマに直接接触することによるダメージを示唆し
ていると考えられる。又、−Cにプラズマに対してドー
プしたい場所が露出していると、スパッタ等によってプ
ラズマ中に入り込んだプラズマチャンバーの構成Tht
も同時にドーピングされてしまう欠点もある。As another method, a plasma doping method has been proposed (Japanese Patent Laid-Open No. 138921/1983). This involves creating plasma containing dopants and implanting it into a semiconductor substrate using an ion sheath or an extraction electrode, and can be said to be a method of lowering the acceleration voltage of the ion implantation method. However, damage to the semiconductor surface layer due to direct contact of the substrate with plasma cannot be avoided. Also, lateral diffusion is not possible. Another similar example is one in which DC discharge is used for plasma generation, gaseous PH3, Bz Hb is used as a plasma source, and phosphorus (P) or boron (B) is doped. (For example, the magazine "Surface Treatment Research" Volume 2, No. 1, 19
(September 1983, P, 147-153) In this case, it has been shown that doping is not simply caused by ions being accelerated and implanted by an ion sheath. However, one possible reason for this is an increase in temperature of the surface layer due to ion bombardment.In other words, this is thought to suggest damage caused by direct contact of the substrate surface with plasma. Moreover, if the place to be doped with -C is exposed to the plasma, the structure of the plasma chamber Tht that has entered the plasma by sputtering etc.
It also has the disadvantage that it can also be doped at the same time.
〔問題点を解決するための手段および作用〕本発明は上
述の問題点を解消した半導体装置の製造方法を提供する
ことにあり、その手段は、半導体中に不純物を注入して
不純物に対応するP型もしくはN型の半導体を形成する
半導体装置の製造方法において、該半導体の基板表面に
該不純物を含む物質を所定の厚みに層状に設け、該層の
上方から所定のガスのプラズマを照射し、該層中に含ま
れる該不純物を該プラズマの照射により該基板中に打ち
込み、不純物に対応してP型もしくはN型の半導体を形
成するようにしたことを特徴とする。[Means and effects for solving the problems] The present invention provides a method for manufacturing a semiconductor device that solves the above-mentioned problems. In a method for manufacturing a semiconductor device that forms a P-type or N-type semiconductor, a substance containing the impurity is provided in a layer with a predetermined thickness on the surface of a substrate of the semiconductor, and plasma of a predetermined gas is irradiated from above the layer. , the impurity contained in the layer is implanted into the substrate by irradiation with the plasma to form a P-type or N-type semiconductor corresponding to the impurity.
添付の図面は本発明に係る半導体装置の製造方法を説明
する図である。本発明の特徴は半導体上に、P型あるい
はN型半導体として作用するドーパントを含む物質によ
り所定の厚みの層を設け、この層の上方から所定のガス
のプラズマを照射することによって層内に含まれるドー
パントを半導体中に注入P型あるいはN型半導体を形成
することを特徴とする。この方法では後述するようにプ
ラズマが直接半導体表面に触れることがないので表面の
ダメージを完全に防止することができる。The attached drawings are diagrams for explaining a method for manufacturing a semiconductor device according to the present invention. A feature of the present invention is that a layer of a predetermined thickness is formed on a semiconductor using a substance containing a dopant that acts as a P-type or N-type semiconductor, and plasma of a predetermined gas is irradiated from above this layer to form a layer containing a dopant that acts as a P-type or N-type semiconductor. It is characterized by injecting dopants into the semiconductor to form a P-type or N-type semiconductor. In this method, as will be described later, since the plasma does not come into direct contact with the semiconductor surface, damage to the surface can be completely prevented.
以下、この工程を説明する。This process will be explained below.
(a)は、N型で表面抵抗200Ω/口のシリコン(S
i)基板を示している。(a) is an N-type silicon (S) with a surface resistance of 200Ω/hole.
i) Shows the substrate.
(b)は、ボロン(B)を1%含む市販のポリボロンフ
ィルム(PBF)(東京応化工業製)をSi基板上に所
定の厚みに塗布し、空気中で約70℃に加熱し、溶媒を
飛ばして厚さ約1500人のPBF層を設ける段階を示
している。In (b), a commercially available polyboron film (PBF) (manufactured by Tokyo Ohka Kogyo) containing 1% boron (B) is coated on a Si substrate to a predetermined thickness, heated in air to about 70°C, and then This shows the step of skipping the PBF layer and forming a PBF layer with a thickness of about 1,500 layers.
(c)は、周波数2.45GHz、パワー1.5KWの
マイクロ波によって発生した窒素(N2)ガスプラズマ
を250CC/分で5分間、真空度0.3T orrの
真空容器にて照射する段階であり、N2ガスプラズマに
よってPBF層内のボロン(B)が半導体内にドープさ
れる。(c) is the step of irradiating nitrogen (N2) gas plasma generated by microwaves with a frequency of 2.45 GHz and a power of 1.5 KW at 250 CC/min for 5 minutes in a vacuum container with a vacuum degree of 0.3 Torr. , boron (B) in the PBF layer is doped into the semiconductor by N2 gas plasma.
(d)は、ボロンの注入(Bドープ)が(c)において
行われた後、PBF層をHF熔液やH,SO4+H!O
□溶液等のWet手段でfjJ離する段階であり、PB
F層を除去するとBドープ層が半導体表面に形成されP
型半導体を形成する。(d) shows that after the boron implantation (B doping) is performed in (c), the PBF layer is coated with HF solution or H,SO4+H! O
□This is the stage of separating fjJ using wet means such as a solution, and PB
When the F layer is removed, a B-doped layer is formed on the semiconductor surface and P
form a type semiconductor.
(e)は、8層活性化のだめのアニール段階でNtガス
、1000℃の雰囲気において約30分間行われる段階
を示している。しかしこの段階は必ずしも必要ではなく
、B層はある程度活性化している。(e) shows the final annealing step for 8-layer activation, which is carried out in an Nt gas atmosphere at 1000° C. for about 30 minutes. However, this step is not necessarily necessary, and the B layer is activated to some extent.
このような段階の後、半導体の表面抵抗を測定してみる
とP型で3にΩ/口となっており、ボロンがドーピング
されたことを示している。この方法では電子衝突による
温度上昇が回避され、被加工物表面が直接プラズマに触
れることがないので基板のダメージも回避することがで
きると共に、PBFを塗布しない個所は当初のN型の2
00Ω/口の状態であったことから、これを利用して選
択的なドーピング(選択拡散)も可能である。After such a step, the surface resistance of the semiconductor was measured and found to be P-type and 3Ω/min, indicating that it was doped with boron. This method avoids temperature rise due to electron collision, and since the surface of the workpiece does not come into direct contact with the plasma, damage to the substrate can also be avoided.
Since it was in a state of 00Ω/gate, selective doping (selective diffusion) is also possible using this.
上述の例ではボロンを含む層を半導体表面に塗布してP
型半導体を得たが、リン(P)あるいはヒ素(As)を
含む層を塗布し、同様な工程を経ることによってN型半
導体を得ることができる。In the above example, a layer containing boron is applied to the semiconductor surface and P
Although an N-type semiconductor was obtained, an N-type semiconductor can be obtained by applying a layer containing phosphorus (P) or arsenic (As) and performing similar steps.
また、この方法では層内部のドーパントを半導体表面に
注入するので従来の表面にドーパントを打込む方法に比
べて結晶配列のダメージはない。Additionally, since this method implants the dopant inside the layer into the semiconductor surface, there is no damage to the crystal alignment compared to the conventional method of implanting dopants into the surface.
これは、直接的に数十Keyの荷電粒子のアタックを受
けないからである。This is because it is not directly attacked by charged particles of several tens of keys.
以上説明したように本発明によれば、P型半導体あるい
はN型半導体を形成する不純物を注入する場合に、不純
物を含む層を設けその上方からプラズマを照射して不純
物を半導体内に打込むようにしたので半導体表面のダメ
ージ等を回避できかつ製造工程の削減と低コスト化を図
ることができる。As explained above, according to the present invention, when implanting an impurity to form a P-type semiconductor or an N-type semiconductor, a layer containing the impurity is provided and plasma is irradiated from above to implant the impurity into the semiconductor. As a result, damage to the semiconductor surface can be avoided, and the number of manufacturing steps and costs can be reduced.
添付図面は本発明に係る半導体装置の製造方法を説明す
る図である。
(符号の説明)
PBF・・・ポリボロンフィルム、
Si・・・シリコン基板。
特許出廓人
富士通株式会社
特許出願代理人The accompanying drawings are diagrams illustrating a method for manufacturing a semiconductor device according to the present invention. (Explanation of symbols) PBF...Polyboron film, Si...Silicon substrate. Patent distributor Fujitsu Limited Patent application agent
Claims (1)
もしくはN型の半導体を形成する半導体装置の製造方法
において、該半導体の基板表面に該不純物を含む物質を
所定の厚みに層状に設け、該層の上方から所定のガスの
プラズマを照射し、該層中に含まれる該不純物を該プラ
ズマの照射により該基板中に導入し、不純物に対応して
P型もしくはN型の半導体を形成するようにしたことを
特徴とする半導体装置の製造方法。1. In a method for manufacturing a semiconductor device in which an impurity is implanted into a semiconductor to form a P-type or N-type semiconductor corresponding to the impurity, a substance containing the impurity is provided in a layer to a predetermined thickness on the surface of the semiconductor substrate. , irradiating plasma of a predetermined gas from above the layer, introducing the impurity contained in the layer into the substrate by irradiating the plasma, and forming a P-type or N-type semiconductor corresponding to the impurity. A method of manufacturing a semiconductor device, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21273386A JPS6370417A (en) | 1986-09-11 | 1986-09-11 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21273386A JPS6370417A (en) | 1986-09-11 | 1986-09-11 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6370417A true JPS6370417A (en) | 1988-03-30 |
Family
ID=16627531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21273386A Pending JPS6370417A (en) | 1986-09-11 | 1986-09-11 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6370417A (en) |
-
1986
- 1986-09-11 JP JP21273386A patent/JPS6370417A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5661043A (en) | Forming a buried insulator layer using plasma source ion implantation | |
US4886765A (en) | Method of making silicides by heating in oxygen to remove contamination | |
US3600797A (en) | Method of making ohmic contacts to semiconductor bodies by indirect ion implantation | |
JPH09102465A (en) | Ion implanting method | |
JPH0439967A (en) | Manufacture of thin-film transistor | |
EP0053683B1 (en) | Method of making integrated circuit igfet devices | |
KR20130129961A (en) | Direct current ion implantation for solid phase epitaxial regrowth in solar cell fabrication | |
US6607415B2 (en) | Method for fabricating tiny field emitter tips | |
GB2320335A (en) | Removing a resist film | |
JPS6370417A (en) | Manufacture of semiconductor device | |
CN114242656A (en) | P-type MOSFET device and preparation method thereof | |
US6518150B1 (en) | Method of manufacturing semiconductor device | |
JP2783410B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
US20020098664A1 (en) | Method of producing SOI materials | |
JPH0334649B2 (en) | ||
JP3578345B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
KR20070036202A (en) | Method for manufacturing semiconductor device | |
JPH0529243A (en) | Manufacture of semiconductor device | |
US6191012B1 (en) | Method for forming a shallow junction in a semiconductor device using antimony dimer | |
JP4053736B2 (en) | Ion generator, ion irradiation device, and ion generation method | |
JP2685384B2 (en) | Semiconductor substrate manufacturing method | |
JP2664416B2 (en) | Method for manufacturing semiconductor device | |
JPH05251378A (en) | Manufacture of semiconductor device | |
KR100272173B1 (en) | Method for shallow junction formation of semiconductor device removing a damage of ion implantion |