JPS6365979B2 - - Google Patents
Info
- Publication number
- JPS6365979B2 JPS6365979B2 JP59098094A JP9809484A JPS6365979B2 JP S6365979 B2 JPS6365979 B2 JP S6365979B2 JP 59098094 A JP59098094 A JP 59098094A JP 9809484 A JP9809484 A JP 9809484A JP S6365979 B2 JPS6365979 B2 JP S6365979B2
- Authority
- JP
- Japan
- Prior art keywords
- restart
- register
- test
- restart interrupt
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 27
- 238000010998 test method Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一重化電子交換機等において、リスタ
ート割込みにより外部記憶装置から自動的にオン
ラインプログラムの立上げ処理を行うシステムの
場合に、リスタート割込み試験を可能にする方式
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is useful for restart interrupt testing in the case of a system that automatically starts up an online program from an external storage device using a restart interrupt in a single electronic exchange or the like. It is related to a method that makes it possible.
従来の技術
電子交換機の一重化システムにおいては、シス
テムの再立上げを行う場合には、リスタート割込
みを発生させることによつて、フロツピーデイス
ク等の外部記憶装置からオンラインプログラムを
主記憶装置にローデイングするIPL再開処理を行
うようにしている。Conventional technology In a single electronic exchange system, when restarting the system, an online program is transferred from an external storage device such as a floppy disk to the main storage by generating a restart interrupt. The IPL restart process for loading is performed.
発明が解決しようとする問題点
そこで診断等の目的でリスタート割込みの試験
を行うために、リスタート割込みの信号を発生さ
せると、外部記憶装置から自動的にプログラムの
ローデイングが行われるため試験プログラムが破
壊され、試験を行うことができない。このように
従来の一重化システムでは、リスタート割込み試
験を行うことはできなかつた。Problems to be Solved by the Invention Therefore, when a restart interrupt signal is generated in order to test the restart interrupt for the purpose of diagnosis, etc., the test program is automatically loaded from the external storage device. was destroyed and testing could not be conducted. As described above, in the conventional single system, it was not possible to perform a restart interrupt test.
問題点を解決するための手段
本発明のリスタート割込み試験方式では、リス
タート割込みにより外部記憶装置から自動的に主
記憶装置にオンラインプログラムの立上げ処理を
行う一重化システムにおいて、リスタート割込み
試験中を表示する第１のレジスタと、処理を再開
すべき主記憶装置上におけるアドレスを格納する
第２のレジスタとを設け、リスタート割込み試験
時主記憶装置に格納された試験プログラムによつ
て各レジスタを設定したのちリスタートを行い、
第１のレジスタの内容によつてリスタート割込み
試験中のとき、第２のレジスタによつて示される
主記憶装置のアドレスにジヤンプすることによつ
て、リスタート割込み試験を行う。Means for Solving Problems In the restart interrupt test method of the present invention, a restart interrupt test is performed in a unified system in which an online program is automatically started up from an external storage device to a main storage device by a restart interrupt. A first register that displays the contents of the internal memory and a second register that stores the address in the main memory at which processing should be restarted are provided. After setting the registers, restart
When a restart interrupt test is in progress according to the contents of the first register, the restart interrupt test is performed by jumping to the main memory address indicated by the second register.
作 用
本発明のリスタート割込み試験方式では、リス
タート割込み試験中を第１のレジスタに表示し、
処理を再開すべき主記憶装置上におけるアドレス
を第２のレジスタに格納しておいてリスタートを
行うので、リスタート割込み信号発生時、外部記
憶装置から自動的にプログラムのローデイングが
行われないため試験プログラムが破壊されること
がなく、従つてリスタート割込み試験を行うこと
が可能になる。Effects In the restart interrupt test method of the present invention, the restart interrupt test is displayed in the first register,
Since the address on the main memory where processing should be restarted is stored in the second register before restarting, the program is not automatically loaded from the external storage when a restart interrupt signal is generated. The test program is not destroyed, thus making it possible to perform a restart interrupt test.
実施例
第１図は、本発明のリスタート割込み試験方式
の一実施例を示したものである。同図においてａ
はハードウエア側の構成を示し、ｂはソフトウエ
ア側の構成を示したものである。第１図ａにおい
て、HR１およびHR２はハードウエアからなる
レジスタを示している。レジスタHR１はリスタ
ート割込み試験実行中を表示するためのものであ
つて、リスタート割込み試験を行うときは予め例
えば“１”を設定し、それ以外のときは“０”を
設定するものである。。またレジスタHR２は試
験EXITエントリ情報を設定するためのものであ
つて、リスタート発生後実行すべき主記憶装置上
のプログラムのアドレスを予め設定しておくもの
である。Embodiment FIG. 1 shows an embodiment of the restart interrupt test method of the present invention. In the same figure, a
b shows the configuration on the hardware side, and b shows the configuration on the software side. In FIG. 1a, HR1 and HR2 indicate hardware registers. Register HR1 is used to display when a restart interrupt test is being executed, and is set to, for example, "1" in advance when a restart interrupt test is performed, and "0" at other times. . . Further, the register HR2 is used to set test EXIT entry information, and is used to previously set the address of a program on the main storage device to be executed after a restart occurs.
リスタート割込み試験を行うときは、第１図ｂ
に示された試験プログラムを実行し、まずレジス
タHR１にリスタート割込み試験を示す“１”を
設定し（ステツプＳ１）、次にレジスタHR２に
試験EXITエントリ情報を設定する（ステツプＳ
２）。次にプログラム処理にてリスタート信号と
して“１”を発生させる（ステツプＳ３）。これ
によつて第１図ａに示すごとくレジスタHR１の
内容と照合され、一致しないときはリスタート割
込み試験中でないので通常処理に移行し、IPL再
開処理を行う。一致したときはリスタート割込み
試験中であるから、レジスタHR２に設定されて
いる主記憶装置上のアドレスにフアームウエア的
にジヤンプすることによつて、リスタートEXIT
を実行して（ステツプＳ４）、判定して結果を表
示する等の後処理を行う。 When performing a restart interrupt test, please refer to Figure 1b.
Execute the test program shown in , first set register HR1 to "1" indicating restart interrupt test (step S1), then set test EXIT entry information in register HR2 (step S
2). Next, in program processing, "1" is generated as a restart signal (step S3). As a result, as shown in FIG. 1a, the contents of the register HR1 are compared with the contents of the register HR1, and if they do not match, the restart interrupt test is not in progress, so the process shifts to normal processing and IPL restart processing is performed. If they match, the restart interrupt test is in progress, so by jumping to the address on the main memory set in register HR2 in firmware, restart EXIT is executed.
(step S4), and performs post-processing such as determining and displaying the results.
第２図は本発明のリスタート割込み試験方式の
ハードウエア構成の一例を示している。同図にお
いて、１は例えばデータ交換機を構成するネツト
ワーク、CCはネツトワーク１における交換制御
を行う制御装置、MMは主記憶装置、FDはフロ
ツピーデイスク、FDCはフロツピーデイスク制
御装置である。 FIG. 2 shows an example of the hardware configuration of the restart interrupt test method of the present invention. In the figure, 1 is a network constituting, for example, a data exchange, CC is a control device for controlling exchange in the network 1, MM is a main memory, FD is a floppy disk, and FDC is a floppy disk control device.
第２図において、試験プログラムはフロツピー
デイスクFDに格納されていて、フロツピーデイ
スク制御装置FDCを経て主記憶装置MMに書込
まれて、各種の試験が行われる。リスタート割込
み試験の場合も、主記憶装置MMに格納された試
験プログラムが起動されて、第１図ｂに示すよう
な順序で試験プログラムが実行されて、レジスタ
HR２，HR１に所要のデータがセツトされ、リ
スタートが発生することによつてリスタート割込
み試験が行われ、これによつてレジスタHR２か
らリスタートEXITのアドレスが主記憶装置MM
に与えられる。 In FIG. 2, the test program is stored in the floppy disk FD, and is written into the main memory device MM via the floppy disk controller FDC to perform various tests. In the case of a restart interrupt test as well, the test program stored in the main memory device MM is started, the test program is executed in the order shown in Figure 1b, and the register
Required data is set in HR2 and HR1, and a restart occurs to perform a restart interrupt test, which causes the address of restart EXIT to be changed from register HR2 to main memory MM.
given to.
従来の方式ではレジスタHR１，HR２がない
ため、試験時フロツピーデイスクFDから試験プ
ログラムを引き上げて主記憶装置に格納するよう
にしていたため、前述のようにリスタート割込み
試験を行うことができなかつたが、本発明の方式
ではレジスタHR２に格納された情報によつて主
記憶装置における再開処理にエントリーするの
で、従来方式のような矛盾を生じることがなく、
リスタート割込み試験を行うことができる。 In the conventional method, there were no registers HR1 and HR2, so the test program was pulled from the floppy disk FD and stored in the main memory during testing, so it was not possible to perform the restart interrupt test as described above. However, in the method of the present invention, the information stored in the register HR2 is used to enter the restart processing in the main memory, so there is no inconsistency as in the conventional method.
A restart interrupt test can be performed.
発明の効果
以上説明したように本発明のリスタート割込み
試験方式によれば、一重化電子交換機等におい
て、リスタート割込みにより外部記憶装置から自
動的にオンラインプログラムの立上げ処理を行う
システムの場合に、リスタート割込み試験が可能
になる。Effects of the Invention As explained above, according to the restart interrupt test method of the present invention, in the case of a system in which an online program is automatically started up from an external storage device by a restart interrupt in a single electronic exchange, etc. , restart interrupt testing becomes possible.
第１図は本発明のリスタート割込み試験方式の
一実施を示す図、第２図は本発明のリスタート割
込み試験方式のハードウエア構成の一例を示す図
である。
１…ネツトワーク、HR１，HR２…レジスタ、
CC…制御装置、MM…主記憶装置、FD…フロツ
ピーデイスク、FDC…フロツピーデイスク制御
装置。
FIG. 1 is a diagram showing an implementation of the restart interrupt test method of the present invention, and FIG. 2 is a diagram showing an example of the hardware configuration of the restart interrupt test method of the present invention. 1...Network, HR1, HR2...Register,
CC...control device, MM...main memory, FD...floppy disk, FDC...floppy disk control device.
Claims (1)
動的に主記憶装置にオンラインプログラムの立上
げ処理を行う一重化システムにおいて、リスター
ト割込み試験中を表示する第１のレジスタと、処
理を再開すべき主記憶装置上におけるアドレスを
格納する第２のレジスタとを設け、リスタート割
込み試験時主記憶装置に格納された試験プログラ
ムによつて各レジスタを設定したのちリスタート
を行い、第１のレジスタの内容によつてリスター
ト割込み試験中のとき第２のレジスタによつて示
される主記憶装置のアドレスにジヤンプすること
を特徴とするリスタート割込み試験方法。1 In a unified system that automatically launches an online program from an external storage device to the main storage device in response to a restart interrupt, the first register indicates that the restart interrupt test is in progress, and the main memory in which the processing should be restarted. A second register is provided to store an address on the device, and during a restart interrupt test, each register is set by the test program stored in the main memory, and then a restart is performed, and the contents of the first register are Therefore, a restart interrupt test method is characterized in that during a restart interrupt test, a jump is made to the address of the main memory device indicated by the second register.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098094A JPS60241139A (en) | 1984-05-16 | 1984-05-16 | Restart interruption test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098094A JPS60241139A (en) | 1984-05-16 | 1984-05-16 | Restart interruption test system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241139A JPS60241139A (en) | 1985-11-30 |
| JPS6365979B2 true JPS6365979B2 (en) | 1988-12-19 |
Family
ID=14210753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098094A Granted JPS60241139A (en) | 1984-05-16 | 1984-05-16 | Restart interruption test system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241139A (en) |
-
1984
- 1984-05-16 JP JP59098094A patent/JPS60241139A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60241139A (en) | 1985-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6365979B2 (en) | ||
| JPH10240578A (en) | Multi-task processor, multi-task processing method and multi-task processing display method | |
| JPS628831B2 (en) | ||
| JPS626295A (en) | Crt screen cyclic display system | |
| JP2806843B2 (en) | Multi-CPU system and its software update method | |
| JP3074223B2 (en) | Audio and image output method | |
| JPS5835648A (en) | Program execution controlling system | |
| JPS6214240A (en) | Program inspecting system | |
| JP2547329B2 (en) | Lock data setting device | |
| JPH0497461A (en) | Memory test system | |
| JPS6217250B2 (en) | ||
| JP2705359B2 (en) | Trace circuit | |
| JPH04181321A (en) | Microprogram loading system | |
| JPS63109545A (en) | Self-diagnostic system for hardware | |
| JPH05250212A (en) | Information processor | |
| JPS62103701A (en) | Restart control method for sequence controller | |
| JPS59195751A (en) | Diagnostic system of information processing device | |
| JP2010122860A (en) | Debugging-supporting device and debugging-supporting method | |
| JPH08335212A (en) | Program starting method of decentralized computer system | |
| JPS63131238A (en) | Logic simulator | |
| JPH02244232A (en) | Information processor | |
| JPH081607B2 (en) | Pseudo-fault occurrence method in information processing system | |
| JPH05250208A (en) | Program reexecution processing system | |
| JPH04355834A (en) | Operating system load system | |
| JPS6160146A (en) | Check system of microprogram |