JPS6360419B2 - - Google Patents
Info
- Publication number
- JPS6360419B2 JPS6360419B2 JP59068611A JP6861184A JPS6360419B2 JP S6360419 B2 JPS6360419 B2 JP S6360419B2 JP 59068611 A JP59068611 A JP 59068611A JP 6861184 A JP6861184 A JP 6861184A JP S6360419 B2 JPS6360419 B2 JP S6360419B2
- Authority
- JP
- Japan
- Prior art keywords
- switching control
- switch element
- functional modules
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002950 deficient Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
技術分野
本発明はｎ＋１個の機能モジユールの中からエ
ラーフラグ信号に応じてｎ個の機能モジユールを
選択して使用するための切替制御信号を生成する
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a circuit that generates a switching control signal for selecting and using n functional modules from among n+1 functional modules according to an error flag signal. .
従来技術
半導体集積装置等では、同一構成の機能モジユ
ール複数個で構成される回路の障害あるいは欠陥
の救済方法として、本来必要とするｎ個の機能モ
ジユールの他に予備の機能モジユールを設け、ｎ
＋１個の機能モジユールの中からｎ個の機能モジ
ユールを選択して接続する方法がある。第１図は
５個の機能モジユールの中から４個の機能モジユ
ールを選択して接続する場合のブロツク図で、１
は機能モジユール、２は切替スイツチ、３は他の
回路へ接続される信号線である。第１図は左から
２番目の機能モジユールＭ２が「不良」の場合に
接続すべき切替スイツチ２の状態を示しており、
Ｓ１は左側のモジユールへＳ２，Ｓ３，Ｓ４は右
側のモジユールへ接続する。左側に接続する場合
を“１”、右側に接続する場合を“０”に対応さ
せる。切替制御信号としてＯ１＝“１”Ｏ２＝Ｏ
３＝Ｏ４＝“０”となる信号を得るために各機能
モジユールの「良」「不良」を表わすエラーフラ
グ信号から該切替制御信号を生成する回路（切替
制御回路）が必要となる。第２図は上記の切替制
御信号を発生する切替制御回路の論理図であり、
Oi（ｉ＝１、２、…ｎ）は切替制御出力信号、
ｉ（ｉ＝１、２、…、ｎ）は第１図に示す各機能
モジユールMi（ｉ＝１、２、…ｎ）の「良」「不
良」を表わすエラーフラグ信号の反転信号で
“１”が「良」、“０”が「不良」を表わす。第３
図は第２図の論理を実現するため、CMOS素子
で構成する場合の切替制御回路の単位回路を示し
ており、Ｑ１〜Ｑ３はｐチヤネルMOSトランジ
スタ、Ｑ４〜Ｑ６はｎチヤネルMOSトランジス
タである。このように、従来の切替制御回路では
各単位回路に６個のMOSトランジスタを必要と
するため、第２図の論理を実現するには6n個の
MOSトランジスタが必要となり金物量が多くな
るという欠点があつた。Prior Art In semiconductor integrated devices, etc., as a remedy for failures or defects in circuits made up of a plurality of functional modules with the same configuration, a spare functional module is provided in addition to the n functional modules that are originally required.
There is a method of selecting and connecting n functional modules from +1 functional modules. Figure 1 is a block diagram when selecting and connecting four functional modules from five functional modules.
2 is a functional module, 2 is a changeover switch, and 3 is a signal line connected to other circuits. Figure 1 shows the state of the changeover switch 2 that should be connected when the second functional module M2 from the left is "defective".
S1 is connected to the left module, and S2, S3, and S4 are connected to the right module. When connected to the left side, it corresponds to "1", and when connected to the right side, corresponds to "0". O1=“1” O2=O as switching control signal
In order to obtain a signal such that 3=O4="0", a circuit (switching control circuit) is required that generates the switching control signal from the error flag signal indicating "good" or "bad" of each functional module. FIG. 2 is a logic diagram of a switching control circuit that generates the above switching control signal,
Oi (i=1, 2,...n) is a switching control output signal,
i (i=1, 2,..., n) is an inverted signal of the error flag signal indicating "good" or "bad" of each functional module Mi (i=1, 2,...n) shown in FIG. ” represents “good” and “0” represents “bad”. Third
The figure shows a unit circuit of a switching control circuit constructed of CMOS elements to realize the logic of FIG. 2, in which Q1 to Q3 are p-channel MOS transistors, and Q4 to Q6 are n-channel MOS transistors. In this way, in the conventional switching control circuit, each unit circuit requires 6 MOS transistors, so to realize the logic in Figure 2, 6n MOS transistors are required.
The disadvantage was that it required a MOS transistor and required a large amount of metal.
発明の目的
本発明はｎ＋１個の機能モジユールの中からｎ
個の機能モジユールを選択して接続するための切
替制御信号を生成する回路として、金物量の少な
い切替制御回路を提供することをその目的とす
る。Purpose of the Invention The present invention aims to select n+1 functional modules from among n+1 functional modules.
The purpose of the present invention is to provide a switching control circuit that requires a small amount of hardware and is used as a circuit that generates switching control signals for selecting and connecting individual functional modules.
発明の実施例
第４図は本発明の実施例であつて、４は単位回
路、EFi（ｉ＝１、２、…、ｎ）は各機能モジユ
ールの「良」「不良」を表わすエラーフラグ信号
で“０”が「良」“１”が「不良」を表わし、第
１のスイツチ素子Si1（ｉ＝１、２、…、ｎ）およ
び第２のスイツチ素子Si2の各制御端子へ入力さ
れる。Si1（ｉ＝１、２、…、ｎ）はエラーフラグ
信号EFiが“０”の時導通、“１”の時カツトオ
フとなる第１のスイツチ素子、Si2はエラーフラ
グ信号EFiが“０”の時カツトオフ、“１”の時
導通となる第２のスイツチ素子で、出力端子でな
い他方の端子は第１の基準電位（アース）に接続
され、Ｉは第１番目の単位回路Ｕ１の入力端子で
第２の基準電位（電源VDD）に接続される。ま
た、各単位Uiの出力端子からは切替制御出力信
号Oiが出力される。エラーフラグ信号EFiが
“０”の時第１のスイツチ素子Si1は導通状態、第
２のスイツチ素子Si2はカツトオフ状態となるた
め、切替制御出力信号Oi-1とOiは同電位レベル
となる。一方、エラーフラグ信号EFiが“１”の
時、第１のスイツチ素子Si1はカツトオフ状態、
第２のスイツチ素子Si2は導通状態となるため、
切替制御出力信号Oiはローレベルとなる。した
がつて、切替制御出力信号Oi―1がハイレベルで
かつエラーフラグ信号EFiが“０”の時のみ切替
制御出力信号Oiはハイレベルとなり、エラーフ
ラグ信号EFiが“１”であればそれ以降の単位回
路の切替制御出力信号Ok（（ｋ＝ｉ、ｉ＋１、…、
ｎ）はすべてローレベルとなる。また、入力端子
Ｉは電源VDDに接続されているため、エラーフラ
グ信号EFl（ｌ＝１、２、…、ｉ−１）が“０”
であれば切替制御出力信号Ol（ｌ＝１、２、…、
ｉ−１）はすべてハイレベルとなる。以上の動作
より、ｉ番目のエラーフラグ信号EFiのみ“１”
で他のエラーフラグ信号EFj（ｊ≠ｉ）は“０”
の場合、切替制御出力信号O1，O2，…，Oi―1は
ハイレベル、Oi，Oi+1，…，Onはローレベルと
なり、切替に必要な制御信号を発生できる。Embodiment of the Invention FIG. 4 shows an embodiment of the present invention, where 4 is a unit circuit and EFi (i=1, 2,..., n) is an error flag signal indicating "good" or "bad" of each functional module. "0" indicates "good" and "1" indicates "bad", and is input to each control terminal of the first switch element Si 1 (i = 1, 2, ..., n) and the second switch element Si 2. be done. Si 1 (i=1, 2,..., n) is the first switch element that is conductive when the error flag signal EFi is "0" and cut off when it is "1", and Si 2 is the first switch element that is conductive when the error flag signal EFi is "0". The second switch element is cut off when it is "1" and conductive when it is "1".The other terminal, which is not the output terminal, is connected to the first reference potential (earth), and I is the input of the first unit circuit U1. The terminal is connected to the second reference potential (power supply V DD ). Furthermore, a switching control output signal Oi is output from the output terminal of each unit Ui. When the error flag signal EFi is "0", the first switch element Si 1 is in a conductive state and the second switch element Si 2 is in a cut-off state, so the switching control output signal Oi -1 and Oi are at the same potential level. . On the other hand, when the error flag signal EFi is "1", the first switch element Si 1 is in the cut-off state,
Since the second switch element Si 2 becomes conductive,
The switching control output signal Oi becomes low level. Therefore, the switching control output signal Oi becomes high level only when the switching control output signal Oi- 1 is high level and the error flag signal EFi is "0", and from then on if the error flag signal EFi is "1" Switching control output signal Ok ((k=i, i+1,...,
n) are all at low level. In addition, since the input terminal I is connected to the power supply V DD , the error flag signal EFl (l = 1, 2, ..., i-1) is "0".
If so, the switching control output signal Ol (l=1, 2,...,
i-1) are all at high level. From the above operation, only the i-th error flag signal EFi is “1”
and other error flag signals EFj (j≠i) are “0”
In this case, the switching control output signals O 1 , O 2 , . . . , Oi- 1 are at high level, and Oi, Oi +1 , . . . , On are at low level, and the control signals necessary for switching can be generated.
第５図は５個の機能モジユールの中から「不
良」の機能モジユール１個をデータバスと切り離
し、残りの４個の機能モジユールをデータバスと
接続する応用例であり、５はデータバス、Ｄ１〜
Ｄ４はデータ線である。第５図における切替スイ
ツチ２の接続は、機能モジユールＭ１，Ｍ３，Ｍ
４が「良」、Ｍ２が「不良」の場合の接続を示し
ている。予備を除く各機能モジユールから「良」
「不良」を表わすエラーフラグ信号EFiが出力さ
れ、機能モジユールＭ１〜Ｍ４の「良」「不良」
状態が第５図で示した状態の場合、EF１＝“０”、
EF２＝“１”、EF３＝EF４＝“０”（“０”をロー
レベル、“１”をハイレベルに対応させる）とな
る信号を得ることができる。各切替スイツチ２は
切替制御出力信号Oi（ｉ＝１、２、３、４）が
“１”の場合は左側の機能モジユールを接続し、
“０”の場合は右側の機能モジユールを接続する。
したがつて、この例では機能モジユールＭ１がデ
ータ線Ｄ１と、機能モジユールＭ３がデータ線Ｄ
２と、機能モジユールＭ４がデータ線Ｄ３と、機
能モジユールＭ５がデータ線Ｄ４と接続される。
また予備の機能モジユールＭ５からはエラーフラ
グ信号が出力されないが、機能モジユールＭ５が
「不良」であつても、機能モジユールＭ１〜Ｍ４
が「良」であれば、同様に、「良」の機能モジユ
ール４個が各データ線Ｄ１〜Ｄ４に接続される。
このようにして、５個の機能モジユールの中で１
個の機能モジユールのみが「不良」であれば、
「良」の機能モジユールのみがデータバス５と接
続される。 Figure 5 shows an application example in which one "defective" functional module out of five functional modules is disconnected from the data bus, and the remaining four functional modules are connected to the data bus. 5 is the data bus, D1 ~
D4 is a data line. The connection of the changeover switch 2 in FIG.
4 is "good" and M2 is "bad". "Good" for each functional module except for spares
An error flag signal EFi indicating "defective" is output, and the functional modules M1 to M4 are "good" or "defective".
If the state is as shown in Figure 5, EF1="0",
It is possible to obtain a signal in which EF2=“1” and EF3=EF4=“0” (“0” corresponds to a low level and “1” corresponds to a high level). Each changeover switch 2 connects the left function module when the changeover control output signal Oi (i=1, 2, 3, 4) is "1",
If it is “0”, the function module on the right side is connected.
Therefore, in this example, the functional module M1 is connected to the data line D1, and the functional module M3 is connected to the data line D.
2, the functional module M4 is connected to the data line D3, and the functional module M5 is connected to the data line D4.
In addition, although the error flag signal is not output from the spare function module M5, even if the function module M5 is "defective", the function modules M1 to M4
If it is "good", four "good" functional modules are similarly connected to each data line D1 to D4.
In this way, one of the five functional modules
If only one functional module is "defective",
Only “good” functional modules are connected to the data bus 5.
第４図の切替制御回路をMOSトランジスタで
構成する場合には、第１のスイツチ素子Si1をｐ
チヤネルMOSトランジスタで第２のスイツチ素
子Si2をｎチヤネルMOSトランジスタで構成する
ことにより実現できる。 When the switching control circuit shown in Fig. 4 is configured with MOS transistors, the first switch element Si 1 is
This can be realized by configuring the second switch element Si 2 with an n-channel MOS transistor using a channel MOS transistor.
第６図は第１のスイツチ素子Si1の制御端子が
２個（ｋ＝２）の場合の実施例であつて、第１ス
イツチ素子をｐチヤネルMOSトランジスタとｎ
チヤネルMOSトランジスタで、第２のスイツチ
素子をｎチヤネルMOSトランジスタで構成した
例で、Q1i（ｉ＝１、２、…、ｎ）はｐチヤネル
MOSトランジスタ、Q2i、Q3iはｎチヤネルMOS
トランジスタである。第６図は切替制御回路で
は、切替制御出力信号Oiのハイレベル、ローレ
ベルは各々電源電圧VDD、第１の基準電位（アー
ス）の電圧値を有する。切替スイツチから要求さ
れる電圧値を満足すればｐチヤネルMOSトラン
ジスタQ1iかｎチヤネルMOSトランジスタQ2iの
いずれか一方はなくてもよく、第４図は第６図に
おけるｎチヤネルMOSトランジスタQ2iがない場
合に相当する。 FIG. 6 shows an embodiment in which the first switch element Si 1 has two control terminals (k=2), and the first switch element is composed of a p-channel MOS transistor and an n-channel MOS transistor.
In this example, Q 1 i (i=1, 2,..., n) is a p-channel MOS transistor, and the second switch element is an n-channel MOS transistor.
MOS transistor, Q 2 i, Q 3 i are n-channel MOS
It is a transistor. In the switching control circuit shown in FIG. 6, the high level and low level of the switching control output signal Oi have voltage values of the power supply voltage V DD and the first reference potential (earth), respectively. If the voltage value required by the changeover switch is satisfied, either the p-channel MOS transistor Q 1 i or the n-channel MOS transistor Q 2 i may be omitted, and FIG. 4 is similar to the n-channel MOS transistor Q in FIG. 6. 2 Corresponds to the case where there is no i.
なお、本発明の切替制御回路では、エラーフラ
グ信号EFiが確定した後は、第１のスイツチ素子
Si1と第２のスイツチ素子Si2は一方が導通状態の
時、他方はカツトオフ状態となるため、入力端子
から第１の基準電位（アース）へのパスは遮断さ
れている。したがつて、エラーフラグ信号EFiが
確定した定常状態においては電流パスが生じない
ため、本回路はCMOS素子による第３図の単位
回路で構成した切替制御回路と同様に、定常状態
の電力消費はほとんどない。 In addition, in the switching control circuit of the present invention, after the error flag signal EFi is determined, the first switch element
When one of Si 1 and the second switch element Si 2 is in a conductive state, the other is in a cut-off state, so that the path from the input terminal to the first reference potential (ground) is cut off. Therefore, since no current path occurs in the steady state when the error flag signal EFi is determined, this circuit has low power consumption in the steady state, similar to the switching control circuit configured with the unit circuits shown in Figure 3 using CMOS elements. rare.
発明の効果
以上説明したように本発明の切替制御回路は、
ｎ＋１個の機能モジユールの中からｎ個の機能モ
ジユールを選択して接続するための制御信号を
（2n〜3n）個のトランジスタで生成できる。これ
に対して従来の回路では6n個のトランジスタを
必要とする（第３図）。したがつて、本発明の回
路を用いることにより切替制御回路の金物量を1/
３〜1/2にすることができる。特に本回路を半導体
集積装置で実現する場合、切替制御に要する金物
量が少ないため、切替制御回路自身が欠陥となる
確率が少なく、半導体集積装置の自動欠陥救済の
ための切替制御回路として有効である。Effects of the Invention As explained above, the switching control circuit of the present invention has the following features:
A control signal for selecting and connecting n functional modules from n+1 functional modules can be generated by (2n to 3n) transistors. In contrast, the conventional circuit requires 6n transistors (Figure 3). Therefore, by using the circuit of the present invention, the amount of metal in the switching control circuit can be reduced to 1/2.
It can be reduced to 3 to 1/2. In particular, when this circuit is implemented using a semiconductor integrated device, the amount of metal required for switching control is small, so the probability that the switching control circuit itself becomes defective is low, making it effective as a switching control circuit for automatic defect relief of semiconductor integrated devices. be.
第１図は５個の機能モジユールの中から４個の
機能モジユールを選択して接続する場合のブロツ
ク図、第２図は切替制御回路の論理図、第３図は
CMOS素子で構成した従来の切替制御回路の単
位回路、第４図は本発明の一実施例の構成図、第
５図は５個の機能モジユールの中から「不良」の
機能モジユール１個をデータバスと切り離し、残
りの４個の機能モジユールをデータバスと接続す
る応用例の構成図、第６図は第１のスイツチ素子
Si1の制御端子が２個（ｋ＝２）の場合の実施例
の構成図。
１…機能モジユール、２…切替スイツチ、３…
信号線、４…単位回路、５…データバス、Oi…
切替制御出力信号、EFi…エラーフラグ信号、
EFｉ…エラーフラグ信号の反転信号、Ｑ１〜Ｑ
３…ｐチヤネルMOSトランジスタ、Ｑ４〜Ｑ６
…ｎチヤネルMOSトランジスタ、Si1…第１のス
イツチ素子、Si2…第２のスイツチ素子、Ｄ１〜
Ｄ４…データ線、Q1i…ｐチヤネルMOSトランジ
スタ、Q2i，Q3i…ｎチヤネルMOSトランジスタ。
Figure 1 is a block diagram when selecting and connecting four functional modules from five functional modules, Figure 2 is a logic diagram of the switching control circuit, and Figure 3 is a logic diagram of the switching control circuit.
A unit circuit of a conventional switching control circuit composed of CMOS elements, Fig. 4 is a block diagram of an embodiment of the present invention, and Fig. 5 shows data of one "defective" functional module out of five functional modules. A configuration diagram of an application example in which the bus is disconnected and the remaining four functional modules are connected to the data bus. Figure 6 shows the first switch element.
FIG. 3 is a configuration diagram of an embodiment in which Si 1 has two control terminals (k=2). 1...Function module, 2...Selector switch, 3...
Signal line, 4...Unit circuit, 5...Data bus, Oi...
Switching control output signal, EFi...error flag signal,
EFi...Inverted signal of error flag signal, Q1 to Q
3...p channel MOS transistor, Q4 to Q6
...n-channel MOS transistor, Si 1 ... first switch element, Si 2 ... second switch element, D1~
D4...data line, Q1i ...p channel MOS transistor, Q2i , Q3i ...n channel MOS transistor.
Claims (1)
能モジユールを選択して接続するための切替制御
回路において、スイツチ動作を規定するＫ（＝１
または２）個の制御端子を有する第１のスイツチ
素子の一方の端子を入力端子とし、第１のスイツ
チ素子の他方の端子とスイツチ動作を規定する制
御端子を有する第２のスイツチ素子の一方の端子
を接続し、該接続部を出力端子とし、第２のスイ
ツチ素子の他方の端子を第１の基準電位に接続し
てなる単位回路をｎ個設け、第１番目の単位回路
の入力端子を第２の基準電位に接続し、第ｉ（＝
１、２、…、ｎ−１）番目の単位回路の出力端子
を第（ｉ＋１）番目の単位回路の入力端子に接続
することを特徴とする切替制御回路。 ２ 前記単位回路を構成する第１のスイツチ素子
及び第２のスイツチ素子がMOS型トランジスタ
であることを特徴とする前記特許請求の範囲第１
項に記載の切替制御回路。[Claims] 1. In a switching control circuit for selecting and connecting n functional modules from n+1 functional modules, K(=1
or 2) one terminal of a first switch element having two control terminals is used as an input terminal, and the other terminal of the first switch element and one terminal of a second switch element having a control terminal that defines switch operation are connected to each other. n unit circuits are provided in which the terminals are connected, the connected portion is used as an output terminal, and the other terminal of the second switch element is connected to the first reference potential, and the input terminal of the first unit circuit is Connected to the second reference potential, i-th (=
A switching control circuit characterized in that an output terminal of a 1st, 2nd, ..., n-1)th unit circuit is connected to an input terminal of an (i+1)th unit circuit. 2. Claim 1, wherein the first switch element and the second switch element constituting the unit circuit are MOS transistors.
The switching control circuit described in section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068611A JPS60211548A (en) | 1984-04-06 | 1984-04-06 | Switching control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068611A JPS60211548A (en) | 1984-04-06 | 1984-04-06 | Switching control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60211548A JPS60211548A (en) | 1985-10-23 |
| JPS6360419B2 true JPS6360419B2 (en) | 1988-11-24 |
Family
ID=13378732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068611A Granted JPS60211548A (en) | 1984-04-06 | 1984-04-06 | Switching control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211548A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085239B2 (en) * | 1997-03-28 | 2000-09-04 | 日本電気株式会社 | Redundant system of basic processing unit |
-
1984
- 1984-04-06 JP JP59068611A patent/JPS60211548A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60211548A (en) | 1985-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH024011A (en) | Analog switch circuit | |
| US5909187A (en) | Current steering circuit for a digital-to-analog converter | |
| JP2636749B2 (en) | XOR circuit, inverting selector circuit, and adding circuit using the same | |
| JPS6360419B2 (en) | ||
| JPH08139579A (en) | Current source and semiconductor integrated circuit device | |
| JPH0620113B2 (en) | An IC including a MOS direct-coupled bipolar current source in a non-epitaxial structure | |
| JP2749185B2 (en) | Composite logic circuit | |
| JP3503468B2 (en) | Logic circuit | |
| JP3128661B2 (en) | High resolution timing adjustment circuit | |
| JPH0537325A (en) | Semiconductor integrated circuit | |
| JP2867253B2 (en) | 3-input exclusive or gate | |
| JP2780255B2 (en) | Decoder circuit | |
| JP2712432B2 (en) | Majority logic | |
| JPH0738420A (en) | Multivalued logical circuit | |
| JP2754637B2 (en) | Output buffer circuit | |
| JP2782946B2 (en) | Semiconductor integrated circuit | |
| JPH06311022A (en) | Semiconductor logic circuit device | |
| JPS63122321A (en) | Analog output circuit | |
| JPH05206830A (en) | Output buffer circuit | |
| JPH0513542B2 (en) | ||
| JPS61252707A (en) | Latch circuit | |
| JPH03222515A (en) | Two phase clock generating circuit | |
| JPH0247929A (en) | Decoder circuit | |
| JPH05252011A (en) | Output buffer circuit | |
| JPH0213490B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |